CN101335194A - 通过一次成形和/或涂覆制备膜状半导体材料和/或电子元件的方法 - Google Patents

通过一次成形和/或涂覆制备膜状半导体材料和/或电子元件的方法 Download PDF

Info

Publication number
CN101335194A
CN101335194A CNA2008101306358A CN200810130635A CN101335194A CN 101335194 A CN101335194 A CN 101335194A CN A2008101306358 A CNA2008101306358 A CN A2008101306358A CN 200810130635 A CN200810130635 A CN 200810130635A CN 101335194 A CN101335194 A CN 101335194A
Authority
CN
China
Prior art keywords
substrate
semi
conducting material
mould
membranaceous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101306358A
Other languages
English (en)
Inventor
M·特罗查
G·-J·施米茨
D·弗兰克
T·巴尔
R·蒂弗斯
S·雷克斯
M·阿佩尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Evonik Operations GmbH
Original Assignee
Evonik Degussa GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Evonik Degussa GmbH filed Critical Evonik Degussa GmbH
Publication of CN101335194A publication Critical patent/CN101335194A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H01L31/03921—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate including only elements of Group IV of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Nanotechnology (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

本发明涉及通过一次成形和/或涂覆制备膜状半导体材料和/或电子元件的方法。该方法的特征是在待涂覆的衬底上或者在一次成形法中使用的模具的表面上涂覆由纳米级体系内在物质构成的胶料。所述胶料能够使膜状半导体材料在一次成形或涂覆过程之后更简单地从衬底上解除，减少与衬底或模具材料的反应并因此减少了半导体材料的污染，减少从半导体材料向衬底的热传递，对半导体材料的精细结构可能具有有利影响，特别是其中值粒径。在本发明有利的实施方案中，所用的胶料不仅与更好地从衬底解除并减少半导体材料的污染有关，而且此外能够以有目的的方式用于产生半导体材料中的掺杂剂图案。为了此目的，以限定的图案向衬底上施加至少两种具有不同掺杂剂含量的胶料。在一次成形和/或涂覆过程中通过扩散到半导体材料中转变这些掺杂剂图案。

Description

通过一次成形和/或涂覆制备膜状半导体材料和/或电子元件的方法
技术领域
本发明涉及通过一次成形和/或涂覆制备膜状半导体材料和/或电子元件的方法。
背景技术
本文基于下面的一般性术语定义：
胶料(Schlichte)：与牢固粘结的涂层相比，胶料理解为用简单方式施加并且又能够容易地除去-例如通过简单地磨去-的层。在浇注技术领域中，胶料是为了使多孔膜部件表面平整涂覆在铸模和/或铸芯上的覆盖层(
Figure A20081013063500051
)物质。为此，通常将磨细的耐火至高耐火物质用作基材。该覆盖层隔离基体并针对由于金属熔融产生的模具的热和/或化学负载提供防护。
模塑法基本上压制出元件的立体形状(Gestalt)。在根据DIN 8580的分类中，初次由液态或塑性或粒状或粉状的聚集体状态制备立体外形的一次成形法是已知的，并且在根据DIN 8550分类中，通过施加压力、拉压应力、拉力、弯曲或剪切应力改变固态聚集体状态中存在的立体形状的成形法是已知的。用于组件的粉状聚集体状态的原材料或原材料混合物在这里以及在下文中也称作起始粉末。一次成形法的例子是浇注、凝固、结晶，还有使用或不使用模具的熔融或烧结，以及固化工艺。
半导体材料理解为包含周期系第三、第四和第五族的至少一种元素及其相互之间的化合物及其混合物的材料。所述材料可以作为固体、层或粉末或粉末混合物存在。在膜状半导体材料中元素特别是掺杂剂的分布，特别是选自周期系第三和第五族元素的掺杂剂的分布以如下方式选择：优选在制备电子元件时产生至少一个电荷分离的p-n结。
卸下(Lift-off)理解为不明显破坏该层地从衬底解除(
Figure A20081013063500052
)所述层。
在此处和下文中的电子元件理解为具有至少一个诸如在二极管和晶体管中出现的电荷分离结的元件。具体的电子元件例如是太阳能电池或光电二极管。
纳米级理解为从1nm(10-9m)至999.9nm的所有尺寸。
体系内在(systemimmanent)在下文中理解为仅包括在之后的半导体材料或电子元件中以期望的方式出现的化学元素的成分/粉末。特别地，这些是周期表第三、第四和第五族所有元素、其相互间的化合物和/或其混合物。
膜状结构理解为在两个空间维度上具有至少1cm空间宽度而在第三空间方向上它们的宽度小于1mm的结构。
关于膜状半导体材料特别是Si的一次成形(Urformen)和/或涂覆方法的现有技术公开了例如下面所述的方法：
a)其中由气相沉积材料的薄层法(Dünnschichtverfahren)。可以提及例如等离子气相沉积(PVD)、化学气相沉积(CVD)、低压化学气相沉积(LPCVD)、“热丝”气相沉积(HWCVD)。这些方法的主要缺陷是使用相对昂贵的衬底并且通常生产率低，对于在衬底上沉积总计以1到数十nm/min高度的小厚度生长的材料这是明显的。
b)用于制备具有在大约100μm到1mm范围内的典型厚度的晶片的一次成形方法例如RGS法、条带法(String Ribbon Verfahren)或者EFG是现有技术。在此方面G.Hahn等在Proceedings WCPEC IV，Hawaii，2006年5月提供了全面的概括。用于多晶固体材料或用于单晶的其它一次成形方法是例如根据Bridgman或Czochralski的铸锭或单晶生长法。
现有技术的进一步描述可以在Photon Special 2006，Solar VerlagAachen中找到，或者由A.Luque和S.Hegedus在Handbook ofPhotovoltaic Science and Engineering，Wiley，Sussex 2002提供。
c)DE 29 27 086公开了用于烧结半导体以及由半导体组成的膜的一次成形法，其中将粘结剂和硅粉搅拌在一起形成胶料，随后取出胶料在支撑物上形成膜，并且在保护气体气氛中于1400℃下烧结形成单晶硅晶粒层。
d)用于制备具有晶片典型厚度的层的涂覆法是例如热喷涂法，可形成粘结良好的涂层，尤其是在耐磨涂层领域。硅粉的热喷涂在1977年已经被授予专利。US 4,003,770公开了在不同的衬底上使用合适的气氛沉积厚度在3和18mil之间，相当于厚度在大约75和大约425μm之间的p和n掺杂的层，以及随后热处理以提高晶粒尺寸。提及了厚硅层的解除，但是对于解除这种硅层的方法条件或卸下这种硅层的参数没有任何陈述。
B.Kharas等，Journal of Applied Physics 97(2005)094906公开了由等离子喷涂法获得的厚硅膜上的阻抗谱测量结果。为了在阻抗谱上检查硅膜微观结构各向异性的影响，可将膜从硅衬底上机械分离。其中使用的方法步骤没有阐述。
Dickey，HC和Meek，TT在他们的论文“Active electronic devicesmade by DC plasma arc spray process”(Vacuum 59(2000)，179)中描述了在标准条件下或在低真空下直流等离子喷涂p-掺杂的硅。根据衬底表面的粗糙度，获得牢固地粘结在衬底上的涂覆层或自支撑(frei stehend)条。利用平整玻璃表面，制备出具有大约3至10mil相当于大约75到250μm厚的自支撑硅膜。
Kraiem，J.Papet，P.等(Proceedings WCPEC IV，Hawaii，2006年5月)在他们的论文中提出“ELIT”法，其中外延生长用于太阳能电池的Si薄膜。在氢氟酸中通过阳极氧化(Eloxieren)使硼掺杂的硅晶片的表面产生多孔，随后分两步蚀刻，从而获得一个在另一个上面的不同孔隙率的两个层。然后该体系在氢气氛中于1100℃下经受热处理(tempern)。在此过程中，重组了最底部的多孔层，并且相对位于下面的晶片材料形成连续脆性破坏(Trennbruch)。从而获得了从余下的晶片体积中解除的层，并且在最后一个方法步聚中在该层上外延涂覆50μm厚的结晶硅。H.J.Kim等在“Layer Transfer Process”(Proceeding WCPEC IV，Hawaii，2006年5月)中描述了类似的方法。然而，在这些方法中发生的晶片材料的“消耗”以及在层每次解除后需要再加工单晶表面是复杂和昂贵的。此外，能获得的层面积的尺寸受限于可得到的晶片尺寸。
考虑到材料花费以及半导体材料可能的弹性，希望获得自支撑(freitragend)的或者视需要在成本有利的膜例如塑料膜之间层压的或者施加在这种膜上的半导体材料。
根据现有技术的所有的这些方法对衬底表面的粗糙度或平整度或其晶序(kristalline Ordnung)有严格要求。根据现有技术的方法的另一个共同缺陷在于在制备0.05到10mm厚的厚半导体层的过程中，在至少600℃温度下的至少一个高温步骤是必需的，导致不能在塑料衬底上制备这种层。因此，为了在塑料膜上或在塑料膜之间制备这种层或膜状半导体材料，不得不首先在能够承受至少600℃温度的衬底上制备半导体材料。然后不得不以技术上复杂的方式从所述衬底上解除所得层或膜状半导体材料，随后施加到塑料膜或其它一些载体上。
现有技术没有公开借助于一次成形和/或涂覆工艺能够一体化制备电子元件的任何方法。
发明内容
因此，本发明的目标是提供与现有技术相比改进的制备膜状半导体材料和/或电子元件的方法。
惊奇地发现，可以通过一次成形和/或涂覆工艺制备膜状半导体材料，其特征在于在实际涂覆和/或一次成形之前，在一次成形法中使用的模具上或在涂覆法中使用的衬底上至少部分地施加至少一种体系内在的纳米级胶料。
本发明的主题还在于通过一次成形和/或涂覆工艺制备膜状半导体材料或电子元件的方法，其特征在于在涂覆和/或一次成形之前，在一次成形法中使用的模具上或在涂覆法中使用的衬底上至少部分地施加至少一种体系内在的纳米级胶料。
本发明的主题还在于根据本发明方法获得的膜状半导体材料。
本发明的主题还在于膜状半导体材料，其特征在于该半导体材料具有在与模具和/或衬底相接触的面上或内部熔融的体系内在纳米级胶料颗粒。
本发明的主题还在于包含根据本发明的膜状半导体材料的电子组件(Bauteil)。
根据本发明的方法具有的优点是，膜状半导体材料或电子元件在衬底上一点也不显示粘性，以致与现有技术相比，在一次成形或涂覆工艺之后能够简单地将它们解除，而不必使用复杂的额外的方法步骤从衬底分离。
此外，根据本发明的方法具有的优点是，与现有技术的方法相比，在一次成形工艺或热喷涂法中，胶料降低了起始粉末或熔融物与衬底之间的热传导，从而促进了起始粉末颗粒的熔融或烧结。根据本发明方法的另一个优点是，与已知方法使用的胶料相比较，纳米级胶料的导热率更低。
根据本发明的方法还具有的优点是，膜状半导体材料不被外来物质污染，因为在起始粉末转化为最终半导体材料的过程中仅接触体系内在胶料。
根据本发明的方法同样具有的优点是，由于与通常方法中使用的胶料相比，纳米级胶料导热率较低，与现有技术相比，降低了熔融或烧结起始粉末所用的热量。有利地抑制了来自衬底或模具的原子或粒子的热驱动扩散并减少了与衬底或模具材料的反应。此外，根据本发明的方法的优点是，通过选择胶料中的掺杂剂，可以控制希望的元素扩散进入起始粉末材料，以致在制备过程中已经可以有针对性地影响半导体材料的性质，因此避免了成本高昂的后处理步骤，例如离子注入掺杂剂。通过以限定的图案(Muster)向含不同掺杂剂的一种或多种体系内在胶料中受控地引入一种或多种掺杂剂能够产生掺杂剂图案，这同样是根据本发明的方法的优点。通过扩散进入半导体材料，可以在一次成形或涂覆过程中转变所述的掺杂剂图案。在不同掺杂的区域能够发生电荷分离。因此在根据本发明的方法中可以获得能够构建电子组件的电子元件。
附图说明
图1和2显示根据本发明冷却至室温后从使用商业上可获得的粘结膜作为薄层的石英玻璃衬底(2)上解除的膜状半导体材料带(1)。
具体实施方式
下面示例性地描述本发明，没有任何意图将权利要求和说明书所展现的本发明的保护范围限制到所述实施方案。
本发明的主题在于通过一次成形和/或涂覆工艺制备膜状半导体材料或电子元件的方法，其特征在于在涂覆和/或一次成形之前，在一次成形法中使用的模具上或在涂覆法中使用的衬底上至少部分地施加至少一种体系内在的纳米级胶料。
优选地，可以选择热稳定的模具或衬底，特别优选对高温稳定的。
优选地，在根据本发明的方法中，可以使用具有在分散剂中的至少一种纳米级体系内在粉末的至少一种分散体的胶料。优选地，在根据本发明的方法中，可以使用包含掺杂和/或未掺杂的硅粉的或者由其构成的胶料。
优选地，在根据本发明的方法中，可以使用含具有4到900nm直径d50％的颗粒的粉末。优选地，可以使用具有10到600nm直径d50％的颗粒，特别优选15到250nm。
优选地，在根据本发明的方法中可以使用有机分散剂或粘结剂。在根据本发明的方法中，有机分散剂或粘结剂可以优选地选自醇、酯、醚、丙烯酸酯、聚甲基丙烯酸甲酯、聚乙烯基烷基化物(Polyvinylalkylate)或者所述分散剂或粘结剂的混合物。特别优选地，在根据本发明的方法中可以使用无氮有机分散剂或粘结剂。
此外根据本发明的方法可以优选使用选自硅酸、水或所述分散剂的混合物的水性分散剂。
如果在起始粉末熔融或烧结之前根据本发明的方法中使用的分散剂或粘结剂无任何残留地蒸发或升华，那么这是有利的。在起始粉末熔融或烧结之前无任何残留地解聚的分散剂或粘结剂能够同样有利地用于根据本发明的方法。这两种情况的优点在于没有任何分散剂或者粘合剂材料能渗入膜状半导体材料或者在一次成形和/或涂覆工艺中结合入膜状半导体材料，以致膜状半导体材料能够保持不含杂质，因此通过选择起始粉末和纳米级体系内在粉末能够控制其电子、机械和/或化学性能。
优选地，通过刮涂、抹涂、刷涂、喷涂、吹涂、印刷，借助于丝网印刷施加、用掩膜喷涂或通过浸渍模具或衬底的方式向模具或衬底施加根据本发明的纳米级体系内在胶料。特别优选在根据本发明的方法中通过丝网印刷将胶料涂覆到模具或衬底上。
在本发明的方法中使用具有糊状性质的胶料可以是有利的，可以通过适当选择和计量添加所述分散剂或粘结剂并将它们与纳米级体系内在粉末充分混合获得该胶料。用于混合的适当方法步骤对本领域技术人员而言是已知的。其优点在于可以将具有糊状性质的胶料施加到模具或衬底的倾斜或垂直区域，而在这样的区域不会有胶料不受控制地流动或流失。
在根据本发明的方法中以干燥方式将胶料压在模具或衬底上也可以是有利的。这使得能够特别快地施加胶料，特别在大规模生产工艺中节省成本。用干燥方式将胶料压到模具或衬底的另一优点在于不会释放粘结剂或分散剂的蒸发、升华或解聚产物，因此可以在高真空条件下制备根据本发明的膜状半导体材料。
在根据本发明的方法中，可以优选使用具有至少一种选自第3或第5主族的掺杂剂的胶料。在另一选项中，可以使用各包含选自第3或第5主族掺杂剂的至少两种胶料。
在根据本发明的方法中，在模具或衬底的表面设置至少两种含不同掺杂剂或掺杂剂比例的纳米级体系内在胶料可能是有利的。优选地，在模具或衬底的表面上设置2、3、4或5种，特别优选2、3或4种，非常特别优选2或3种含不同掺杂剂或掺杂剂比例的纳米级体系内在胶料。结果，本发明的方法具有如下优点，在体系内在胶料中通过按限定的图案设置不同的掺杂剂或不同的掺杂剂比例能够产生掺杂剂图案。通过在一次成形或涂覆过程中扩散到原料或半导体材料的原料中可以转变所述掺杂图案。在具有不同掺杂的区域能够发生电荷分离。因此在根据本发明的方法中可以获得具有电子元件的膜状半导体材料，例如通过含p型和n型掺杂的两种纳米级体系内在胶料的交替设置得到的二极管，或者通过设置含交替掺杂的三种胶料获得的晶体管。根据是否相对于模具或衬底表面水平或垂直设置含不同掺杂剂或掺杂剂比例的纳米级体系内在胶料，可以获得不同大小的能够发生电荷分离的区域，从而获得不同的电荷密度分布。因此按照根据本发明的方法还能够获得具有受控的特征曲线族(Kennlinienfeld)的电子元件。
在根据本发明的方法中，涂覆和/或一次成形期间所用的一种或多种原料优选可以通过丝网印刷、印刷、浇注、热喷涂或等离子喷涂施加。特别优选地可以通过浇注、热喷涂或等离子喷涂涂覆一种或多种原料，尤其优选等离子喷涂。
优选地，可以按限定的、二维或三维图案施加一种或多种原料。
在根据本发明的方法中涂覆不同的原料可能是有利的，优选2、3、4或5种原料，原料在选自粒径、掺杂剂含量、化学组成、颗粒形态的至少一种性能或者多种所述性能方面有区别。结果，在一次成形和/或涂覆工艺之后，能够获得膜状半导体材料，其中具有不同性能优选不同掺杂剂含量的2、3、4或5个区域可以相互邻接。由此可以获得含电子元件的膜状半导体材料。
在根据本发明的方法中，优选将一种或多种原料施加到根据本发明的胶料上，随后熔融或烧结。优选地，可以在超过未配备胶料的衬底和/或模具的熔点最多200℃，优选最多100℃，特别优选最多80℃的温度下，在0.01到60s的持续时间内，特别优选在0.1到40s的持续时间内，非常特别优选在0.5到20s的持续时间内熔融一种或多种原料。
在根据本发明的方法中优选可以多次施加一种或多种原料。优选地，在每次施加之后熔融或烧结一种或多种原料。特别优选地，可以在每两到四次此外特别优选每三次施加之后，或者在施加之后按照不规则的顺序熔融或烧结一种或多种原料。非常优选在每次施加之后熔融或烧结一种或多种原料。在根据本发明的方法中，还可以选择任意变化重复多次施加和熔融或烧结的顺序。此外非常特别优选地，可以首先施加所有原料然后熔融或烧结，或者可以在分别最后施加后熔融或烧结所有原料。
在根据本发明的方法中，可以优选首先熔融一种或多种原料然后将由此获得的熔融体施加到根据本发明的体系内在纳米级胶料上。可以按本领域技术人员已知的方式例如通过浇注、印刷、注射模制或旋涂进行施加。
在根据本发明的方法中将模具或衬底预热到200到800℃然后施加一种或多种原料或者熔融的一种或多种原料可能是有利的。优选地，在涂覆一种或多种原料或者熔融的一种或多种原料的过程中可以改变模具或衬底的温度。特别优选地，可以以本领域技术人员已知的方式控制冷却速率。这具有能够获得具有粗晶粒晶体结构的膜状半导体材料的优点。
优选地，在根据本发明的方法中，在一次成形或涂覆工艺之后可以从模具或衬底上解除膜状半导体材料。优选地，可以通过剥离、卷起、撕开或在塑料制成的转换膜(Tranferfolie)的协助下从模具或衬底上解除半导体材料。特别优选地，在根据本发明的方法中，可以借助于本领域技术人员已知的粘结膜从模具或衬底上解除半导体材料。
因此，本发明的主题还在于由本发明方法获得的膜状半导体材料。
因此，根据本发明的膜状半导体材料可以优选包含或者是至少一种电子元件，优选二极管或晶体管。
本发明的主题还在于膜状半导体材料，其特征在于该半导体材料具有在与模具和/或衬底相接触的面上或内部熔融的体系内在纳米级胶料颗粒。特别地，本发明的主题是由根据本发明的方法获得的半导体材料。
本发明的另一主题是包含根据本发明的膜状半导体材料的电子组件。
优选地，根据本发明的半导体材料可以具有10到500μm的厚度。此外膜状半导体材料可以优选具有10nm到300μm的晶体长度(
Figure A20081013063500131
)。
根据本发明的电子组件可以优选地是光电二极管，特别优选太阳能电池。
下面列出的实施例起到从实验上阐明各权利要求的作用，特别是针对涂覆、使用熔融法的一次成形和使用烧结法一次成形，以及针对利用含掺杂剂的胶料，没有任何意图用这些限制本发明的保护范围。
实施例1：在提供有纳米级Si胶料的石英玻璃衬底上等离子喷涂涂覆硅
由纳米级Si粉在乙醇的8重量％Si分散体中构成的胶料通过喷涂施加到石英玻璃衬底上，然后在室温下通过乙醇的蒸发干燥。借助于已知的热喷涂法、在空气中氩等离子体中等离子体喷涂，使用粒径在50～150μm范围内的硅粉作为待喷涂材料，影响半导体材料Si对衬底的进一步喷涂。沉积的层厚度典型地在50到100μm之间，部分高达300μm。图1和2显示根据本发明冷却至室温后从使用商业上可获得的粘结膜作为薄层的石英玻璃衬底(2)上解除的膜状半导体材料带(1)。
实施例2：通过浸入熔融浴中制备硅膜
通过喷涂纳米级Si粉，乙醇中的8重量％Si分散体，然后在室温下通过乙醇的蒸发干燥，在石英玻璃衬底上制备几μm厚的胶料层。从而具有胶料的石英玻璃衬底随后在真空炉中在小于1mbar的残余压力下被预热到大约1000℃的温度，随后浸入大约1450℃温度的硅熔体中1到2秒的短时间，随后取出。形成硅膜，冷却后可以在使用商业上可获得的粘结膜作为薄层条件下从衬底解除。
这种设置基本相当于按照G.Hahn等在Proceedings WCPEC IV，Hawaii，2006年5月的全面概括中所述的所谓RGS法或RST法制备在100μm到1mm范围内的典型晶片厚度的基本条件。
实施例3：由硅构成的膜状烧结体的制备
为了制备由Si构成的生坯(Grünling)或生膜(Grünfolie)，使用湿压法压制在乙醇中的纳米级Si粉，乙醇润湿石英玻璃表面。由于Si纳米颗粒的高体积比例，从而形成经乙醇粘附于表面的由Si粉构成的可操纵的薄膜。
为了烧结，将此薄生膜置于两块Si晶片之间，晶片上都已借助于喷涂法使用乙醇中8重量％Si的纳米Si分散体预先提供由Si纳米粉末构成的胶料。为了避免在晶片间几何翘曲(Verzug)，在保护气体炉中氩气下大约1200℃的温度几Pa的轻微单轴接触压力下将晶片烧结大约四小时。炉子冷却至室温后，可以除去设置，由于具有小于100μm厚度的烧结的膜没有粘附在晶片上，可以在晶片之间以简单的方式除去它。从而形成的硅膜被层压在两片塑料膜之间并且甚至在多次弯曲负载后具有导电性。
实施例4：通过使用掺杂的胶料制备掺杂的及p-n结
借助于旋涂使用p掺杂硼的纳米Si颗粒在乙醇中的分散体(乙醇中6.25重量％Si)在由n掺杂的硅构成的单晶晶片的一侧提供胶料，并在保护气体下800℃的温度经受0.5小时的热处理。所述处理之后，从晶片上除去胶料。p型掺杂物未扩散到n掺杂的晶片中，从而通过预先n掺杂的晶片局部再掺杂制备的p-n结能够通过测量二极管特性曲线验证。

Claims (24)

1.通过一次成形和/或涂覆工艺制备膜状半导体材料或电子元件的方法，特征在于在涂覆和/或一次成形之前，在一次成形法中使用的模具上或在涂覆法中使用的衬底上至少部分地施加至少一种体系内在的纳米级胶料。
2.根据权利要求1的方法，
特征在于，
使用具有在分散剂中的至少一种纳米级体系内在粉末的至少一种分散体的胶料。
3.根据权利要求2的方法，
特征在于，
使用含具有4到900nm直径d50％的颗粒的粉末。
4.根据权利要求1到3中至少一项的方法，
特征在于，
使用具有至少一种掺杂剂的胶料。
5.根据权利要求1到4中至少一项的方法，
特征在于，
使用具有选自第3或第5主族的掺杂剂的胶料。
6.根据权利要求2的方法，
特征在于，
使用有机分散剂。
7.根据权利要求6的方法，
特征在于，
使用选自醇、丙烯酸酯、聚甲基丙烯酸甲酯、聚乙烯基烷基化物或者这些分散剂的混合物的有机分散剂。
8.根据权利要求1到7中至少一项的方法，
特征在于，
通过刮涂、涂抹、刷涂、喷涂、吹涂、印刷，借助于丝网印刷施加、用掩膜喷涂，或者通过浸渍模具或衬底向模具或衬底施加胶料。
9.根据权利要求1到8中至少一项的方法，
特征在于，
在模具或衬底的表面上施加至少两种具有不同掺杂剂或掺杂剂比例的纳米级体系内在胶料。
10.根据权利要求1到9的方法，
特征在于，
通过丝网印刷、印刷、浇注、热喷涂或等离子喷涂施加在涂覆和/或一次成形期间所用的一种或多种原料。
11.根据权利要求10的方法，
特征在于，
以限定的二维或三维图案施加一种或多种原料。
12.根据权利要求1～11中至少一项的方法，
特征在于，
熔融或烧结一种或多种原料。
13.根据权利要求12的方法，
特征在于，
在超过未配备胶料的模具和/或衬底的熔点最多200℃温度下，在0.01到60s的持续时间内熔融或烧结一种或多种原料。
14.根据权利要求1～13中至少一项的方法，
特征在于，
多次施加一种或多种原料。
15.根据权利要求14的方法，
特征在于，
在每次施加之后熔融或烧结一种或多种原料。
16.根据权利要求1到15中至少一项的方法，
特征在于，
施加在选自粒径、掺杂剂含量、化学组成、颗粒形态的至少一种性能或者多种所述性能方面有区别的不同原料。
17.根据权利要求1到16中至少一项的方法，
特征在于，
在一次成形或涂覆工艺之后从模具或衬底上解除半导体材料。
18.根据权利要求17的方法，
特征在于，
通过剥离、卷起、撕开或在塑料制成的转换膜的协助下从模具或衬底上解除半导体材料。
19.膜状半导体材料，由根据权利要求1到18中至少一项的方法获得。
20.膜状半导体材料，
特征在于，
所述半导体材料具有在与模具和/或衬底相接触的面上或内部熔融的体系内在纳米级胶料颗粒。
21.根据权利要求19或20的膜状半导体材料，具有10到500μm的厚度。
22.根据权利要求19到21至少一项的膜状半导体材料，具有10nm到300μm的晶体长度。
23.根据权利要求19到22至少一项的膜状半导体材料，包含至少一种电子元件。
24.电子组件，包含根据权利要求19到23至少一项的膜状半导体材料。
CNA2008101306358A 2007-06-26 2008-06-25 通过一次成形和/或涂覆制备膜状半导体材料和/或电子元件的方法 Pending CN101335194A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007029576A DE102007029576A1 (de) 2007-06-26 2007-06-26 Verfahren zur Herstellung von folienartigen Halbleiterwerkstoffen und/oder elektronischen Elementen durch Urformen und/oder Beschichtung
DE102007029576.8 2007-06-26

Publications (1)

Publication Number Publication Date
CN101335194A true CN101335194A (zh) 2008-12-31

Family

ID=39798099

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101306358A Pending CN101335194A (zh) 2007-06-26 2008-06-25 通过一次成形和/或涂覆制备膜状半导体材料和/或电子元件的方法

Country Status (4)

Country Link
EP (1) EP2160755A2 (zh)
CN (1) CN101335194A (zh)
DE (1) DE102007029576A1 (zh)
WO (1) WO2009000608A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108431927A (zh) * 2015-12-22 2018-08-21 弗劳恩霍夫应用研究促进协会 用于借助共同扩散工艺掺杂半导体衬底的方法以及利用该方法制造的经掺杂的半导体衬底

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008049303B4 (de) * 2008-09-29 2012-05-24 Qimonda Ag Verfahren zur Herstellung eines Silizium-Wafers und Siliziumwafer für Solarzellen

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4003770A (en) 1975-03-24 1977-01-18 Monsanto Research Corporation Plasma spraying process for preparing polycrystalline solar cells
DE2927086A1 (de) 1979-07-04 1981-01-22 Siemens Ag Verfahren zum herstellen von platten- oder bandfoermigen siliziumkristallkoerpern mit einer der kolumnarstruktur gleichwertigen saeulenstruktur fuer solarzellen
JP3968566B2 (ja) * 2002-03-26 2007-08-29 日立電線株式会社 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス
DE102004060737B4 (de) * 2004-12-15 2007-03-08 Degussa Ag Verfahren zur Herstellung von halbleitenden oder photovoltaisch aktiven Filmen
KR100682880B1 (ko) * 2005-01-07 2007-02-15 삼성코닝 주식회사 결정 성장 방법
WO2006101225A1 (ja) * 2005-03-22 2006-09-28 Sumitomo Chemical Company, Limited 自立基板、その製造方法及び半導体発光素子
US8946674B2 (en) * 2005-08-31 2015-02-03 University Of Florida Research Foundation, Inc. Group III-nitrides on Si substrates using a nanostructured interlayer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108431927A (zh) * 2015-12-22 2018-08-21 弗劳恩霍夫应用研究促进协会 用于借助共同扩散工艺掺杂半导体衬底的方法以及利用该方法制造的经掺杂的半导体衬底

Also Published As

Publication number Publication date
WO2009000608A2 (de) 2008-12-31
DE102007029576A1 (de) 2009-01-08
WO2009000608A3 (de) 2009-02-19
EP2160755A2 (de) 2010-03-10

Similar Documents

Publication Publication Date Title
US20200153037A1 (en) Microscopically ordered solid electrolyte architecture manufacturing methods and processes thereof for use in solid-state and hybrid lithium ion batteries
JP5875529B2 (ja) シリコン融液接触部材、その製法、および結晶シリコンの製造方法
JP4869061B2 (ja) 焼結された半導体材料
JP5492208B2 (ja) 炭化ケイ素を主成分とする非−粘着性被膜の製造方法
TWI607115B (zh) 用於矽晶圓之局部掺雜之掺雜介質
EP1063211A1 (en) Silicon nitride sintered body and method of producing the same
US8110285B2 (en) Self-supported film and silicon wafer obtained by sintering
CN103084325A (zh) 坩埚及其涂层方法
CN103649011B (zh) 陶瓷含硼掺杂浆料及其制备方法
EP2939762A1 (en) Porous aluminum body and manufacturing method therefor
US20130206590A1 (en) Manufacture of High Density Indium Tin Oxide (ITO) Sputtering Target
CN1742120A (zh) 盛放硅的容器及其制造方法
WO2020041775A1 (en) Microscopically ordered solid electrolyte architecture manufacturing methods and processes thereof for use in solid-state and hybrid lithium ion batteries
WO2014189886A1 (en) Printable inks with silicon/germanium based nanoparticles with high viscosity alcohol solvents
US20090031535A1 (en) Silicon release coating, method of making same, and method of using same
CN107130217A (zh) 一种低成本、高密度ito靶材的制备方法
JP4328161B2 (ja) シリコン鋳造用鋳型
CN101335194A (zh) 通过一次成形和/或涂覆制备膜状半导体材料和/或电子元件的方法
Prodi-Schwab et al. Modified procedure for the sol–gel processing of indium–tin oxide (ITO) films
Vartuli et al. Micropatterned lead zirconium titanate thin films
JP4884150B2 (ja) シリコン鋳造用鋳型の製造方法
EP1285102A1 (en) High density ceramic thick film fabrication method by screen printing
CN108796617A (zh) 坩埚结构及其制作方法与硅晶结构及其制作方法
Gong et al. Influence of the coating preparation method and of nanosilica addition on the bonding character of Si3N4 layer on a silica crucible
CN103911048A (zh) 一种高性能透明导电氧化铟锡纳米晶墨水及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20161019

C20 Patent right or utility model deemed to be abandoned or is abandoned