CN108431927A - 用于借助共同扩散工艺掺杂半导体衬底的方法以及利用该方法制造的经掺杂的半导体衬底 - Google Patents

用于借助共同扩散工艺掺杂半导体衬底的方法以及利用该方法制造的经掺杂的半导体衬底 Download PDF

Info

Publication number
CN108431927A
CN108431927A CN201680075490.9A CN201680075490A CN108431927A CN 108431927 A CN108431927 A CN 108431927A CN 201680075490 A CN201680075490 A CN 201680075490A CN 108431927 A CN108431927 A CN 108431927A
Authority
CN
China
Prior art keywords
dopant material
semiconductor substrate
process chamber
layer
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680075490.9A
Other languages
English (en)
Inventor
菲利普·罗斯哈特
安德烈亚斯·沃尔夫
塞巴斯蒂安·迈耶
丹尼尔·比罗
塞布丽娜·勒米勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Publication of CN108431927A publication Critical patent/CN108431927A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H01L21/2256—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides through the applied layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及一种用于借助共同扩散工艺来掺杂半导体衬底的方法。在此情况下，首先至少单侧地利用包含至少一种第一掺杂材料的层涂层半导体衬底。每次将半导体衬底中的两个半导体衬底设置在一个处理室中，使得所述半导体衬底的被涂层的侧中的两个侧直接接触。

Description

用于借助共同扩散工艺掺杂半导体衬底的方法以及利用该方 法制造的经掺杂的半导体衬底
技术领域
本发明涉及一种用于借助共同扩散工艺掺杂半导体衬底的方法。在此情况下首先至少单侧地利用包含至少一种第一掺杂材料的层涂层半导体衬底。每次将被涂层的半导体衬底中的两个半导体衬底设置在一个处理室中，使得半导体衬底的被涂层的侧中的两个侧直接接触。接着，将至少一种第二掺杂材料以气态掺杂材料源的形式导入处理室中。最后，实现将第一掺杂材料和第二掺杂材料导入半导体衬底中，其中第一掺杂材料和第二掺杂材料同时至少部分扩散到半导体衬底中。此外，本发明涉及利用根据本发明的方法制造的经掺杂的半导体衬底。
背景技术
共同扩散工艺用于利用硼和磷同时掺杂晶片。根据当前的现有技术(例如在P.Rothhardt，S.Meier，S.Maier，K.Jiang，A.Wolf和D.Biro，IEEE Journal ofPhotovoltaics 4,827(2014)所描述的现有技术)如下实现掺杂：
在扩散工艺之前，含硼的源例如借助在大气压下的化学气相沉积(APCVD)或等离子体辅助的化学气相沉积(PECVD)单侧地施加晶片。接着，分别将一个晶片装入石英舟皿的一个插槽中并且在管式炉中暴露于含POCl3的气氛。在高温步骤期间，硼从含硼的源扩散到晶片中以及磷从处理气氛中扩散到晶片中。
扩散过程的挑战尤其在于，避免“富含硼的层(BRL)”并且同时均匀掺杂。根据现有技术，这通过使用高掺杂的硼玻璃源并且添加在处理气氛中的高氧气浓度来实现。高掺杂的鹏玻璃源在此负责均匀掺杂同时形成BRL。然而，BRL在处理结束时通过高的氧气浓度被氧化并且接着可以简单地以湿化学方式去除。通过另一例如湿化学处理步骤去除BRL是另一种可能性，但其提高了处理复杂度并且引起极大的成本升高。
在共同扩散工艺中目前尚未解决的任务在于可再现地均匀掺杂晶片。这样，在根据现有技术进行处理时在高温处理的加热阶段期间掺杂原子从管壁扩散到晶片中并且产生不均匀的掺杂。
另一挑战涉及经由石英舟皿进行掺杂的均匀性。根据现有技术，石英管的门打开，以便让石英舟皿进入。在此，管的朝向门的一部分相较于远离门的其他部分冷却得更厉害。这导致，至少在加热阶段的一部分期间在舟皿中的不同区具有不同的温度并且这样造成了在掺杂不同晶片方面所期望的差异。
为了提高扩散工艺的生产量，可以应用“背靠背”方法，如这例如在WO2008/061806A1中所描述的那样。在“背靠背”方法中，每次将两个晶片导入到扩散舟皿的一个插槽中。由此，生产量可以翻倍。在现有技术中，在借助“背靠背”方法进行扩散期间仅将一种掺杂剂导入处理气氛中。为了产生硼掺杂和磷掺杂，因此需要两个高温步骤。在利用一种掺杂剂对其中一个晶片侧掺杂之后，该晶片必须被转动180°，使得现在在第二处理步骤中相应的另一侧可以与第二掺杂剂反应。
然而在使用“背靠背”方法的情况下共同扩散工艺根据现有技术并不可行，因为在使用“背靠背”方法时被遮盖的晶片侧与处理气氛中的氧气不能均匀地相互作用，并且因此不能完全避免BRL的形成。
发明内容
因此由此出发，本发明的任务是提出一种方法，利用其能够成本低廉地并且在尽可能短的时间内对半导体衬底的一侧以第一掺杂材料掺杂而对半导体衬底的另一侧以第二掺杂材料掺杂。
该任务在方法方面利用权利要求1的特征来解决而在经掺杂的半导体衬底方面利用权利要求21的特征来解决。从属权利要求在此描述了有利的改进方案。
根据本发明，因此提出了一种用于借助共同扩散工艺来掺杂半导体衬底的方法，其中
a)至少单侧地利用包含至少一种第一掺杂材料的层涂层半导体衬底，
b)每次将被涂层的半导体衬底中的两个半导体衬底设置在一个处理室中，使得所述半导体衬底的被涂层的侧中的两个侧直接接触，
c)接着将至少一种第二掺杂材料以气态掺杂材料源形式导入该处理室中，以及
d)实现将所述第一掺杂材料和所述第二掺杂材料导入所述半导体衬底中，其中所述第一掺杂材料和所述第二掺杂材料同时至少部分扩散到所述半导体衬底中。
在根据本发明的方法中，首先在步骤a)中至少单侧用包含至少一种第一掺杂材料的层即层状的掺杂材料源涂层半导体衬底。随后在步骤b)中每次将所述半导体衬底中的两个半导体衬底设置在处理室中，使得所述半导体衬底的被涂层的侧中的两个侧即具有在步骤a)中被涂覆的层的侧直接接触。接着，在步骤c)中将至少一种第二掺杂材料以气态掺杂材料源形式导入处理室中。最后，在步骤d)中实现将所述第一掺杂材料和所述第二掺杂材料导入所述半导体衬底中，其中所述第一掺杂材料和所述第二掺杂材料同时至少部分扩散到所述半导体衬底中。在此情况下，所述第一掺杂材料从在步骤a)中被涂覆的层中即从层状的掺杂材料源中扩散到半导体衬底中。同时，第二掺杂材料从气态的掺杂材料源中扩散到半导体衬底中，其中这也可以通过如下方式进行：首先通过在步骤d)中半导体衬底与气态掺杂材料源的相互作用在衬底上形成包含第二掺杂材料的层，于是第二掺杂材料从该层扩散到该衬底中。第一掺杂材料在此只能在在步骤a)中涂覆包含第一掺杂材料的层的地方扩散到半导体衬底中。此外，第二掺杂材料从处于处理室的气氛中的气态掺杂材料源只在露出的并且因此与处理室的气氛接触的部位处扩散到半导体衬底中。
利用根据本发明的方法可以利用第一掺杂材料对半导体衬底的一侧掺杂而利用第二掺杂材料对半导体衬底的另一侧掺杂。为此，例如在步骤a)中利用包含第一掺杂材料的层仅对半导体衬底的前侧涂层，其中对前侧的涂层会整面地进行。在步骤b)中，于是每次设置被涂层的半导体衬底中的两个半导体衬底，使得这两个整面被涂层的前侧直接接触。在步骤d)中的导入时，在此情况下第一掺杂材料仅分别在前侧扩散到半导体衬底中。而在步骤c)中以气态掺杂材料源的形式导入的第二掺杂材料可以仅仅分别在背侧上扩散到半导体衬底中，因为仅背侧与前侧不同露出。因此，可以确保，半导体衬底在一个侧上利用第一掺杂材料来掺杂而在另一侧上利用第二掺杂材料来掺杂，其中为此仅需要导入步骤。
在步骤a)中，至少单侧地利用包含至少一种第一掺杂材料的层涂层半导体衬底。该层因此是掺杂材料源，例如硼源，所述掺杂材料源层状地沉积到半导体衬底上。该层可以借助涂层方法例如借助大气压下的化学气相沉积(APCVD)、等离子体辅助的化学气相沉积(PECVD)、喷墨印刷、丝网印刷或旋涂施加到半导体衬底上。优选地，在步骤a)中涂覆的层由硼硅酸盐玻璃(BSG)、含硼的丝网印刷膏或喷墨染料构成。第二掺杂材料可以是磷，例如气相POCl3扩散。当第二掺杂材料是硼时(例如气相BBr3扩散)，则在步骤a)中涂覆的层可以是磷硅酸盐玻璃(PSG)、含磷的丝网印刷膏或喷墨染料。
半导体衬底在步骤a)中例如可以仅仅单侧地和在其中一侧上整面地利用包含第一掺杂材料的层涂层。如果半导体衬底例如分别具有前侧和背侧，则例如前侧可以分别整面地设置有包含第一掺杂材料的层而背侧可以保持未涂层。
在步骤a)中，也可能的是，半导体衬底多侧地或两侧地以包含第一掺杂材料的层涂层。如果半导体衬底例如分别具有前侧和背侧，则例如前侧可以分别整面地设置有包含第一掺杂材料的层而背侧可以仅部分设置有包含第一掺杂材料的层。这样的方法变型方案例如在如下情况下形成：在步骤a)期间前侧整面地设置有包含第一掺杂材料的层和在技术限制的情况下实现了在衬底后侧围绕晶片边缘的层的环绕。
在步骤a)与步骤b)之间，没有有目的地将第一掺杂材料导入半导体衬底中，例如通过为此目的针对性地执行对在步骤a)中施加的层或被涂层的半导体衬底加热来进行。如果在步骤a)中施加的层是被印刷的层，则在步骤a)与步骤b)之间可以执行干燥处理，但该干燥处理不会引起第一掺杂材料显著地扩散到衬底中。
在步骤b)中每次将在步骤a)中被涂层的半导体衬底中的两个半导体衬底设置在一个处理室中，使得所述半导体衬底的被涂层的侧中的两个侧直接接触。这对应于“背对背”装载。在此，这两个半导体衬底的两个被涂层的侧优选全等地和形状配合地接合在一起。在步骤b)中使用的被涂层的衬底仅仅是如下半导体衬底，其在步骤a)中至少单侧地利用包含第一掺杂材料的层已涂层并且也还具有该层。
如果半导体层例如分别具有前侧和背侧并且在步骤a)中例如仅前侧被涂层，则在步骤b)仅仅单侧被涂层的半导体衬底中的两个半导体衬底例如设置在处理室中，使得其中一个半导体衬底的前侧与另一半导体衬底的前侧直接接触并且这两个前侧全等地且形状配合地接合在一起。
如果半导体层例如分别具有前侧和背侧并且在步骤a)中例如前侧被整面地涂层和背侧仅部分被涂层，则在步骤b)两侧被涂层的半导体衬底中的两个半导体衬底例如设置在处理室中，使得其中一个半导体衬底的整面被涂层的前侧与另一半导体衬底的被整面涂层的前侧直接接触并且这两个整面被涂层的前侧在此全等地且形状配合地接合在一起。
半导体衬底优选具有前侧和背侧。半导体衬底可以是晶片。
在根据本发明的方法中，由于使用“背靠背”装载所以可以实现了半导体衬底的生产量翻倍。由此得到了非常简单且成本低廉的处理。
与现有技术中已知的“背靠背”方法不同，其中掺杂材料分别单独且在两个分开的步骤中被导入半导体衬底中，根据本发明将第一掺杂材料和第二掺杂材料导入层中，即在步骤d)中进行。与现有技术中的“背靠背”方法相比，在根据本发明的方法中即较少地执行至少一个导入步骤，这使得成本节省并且也使得该方法加速。利用根据本发明的方法因此可以实现高的生产量。
通常，在“背靠背”装载时，半导体衬底的贴靠的侧不与处理室中的气氛相互作用或仅部分与处理室中的气氛相互作用，所以不可能对该侧均匀掺杂。然而，在根据本发明的方法中，贴靠的侧与处理室中的气氛相互作用不再必需，因为包含掺杂材料的层即层状的掺杂材料源已经在步骤a)中施加到所述侧上。
根据本发明的方法的一个优选的变型方案的特征在于，在步骤a)中至少单侧地利用包含至少一种第一掺杂材料的层涂层半导体衬底，其中在此每个半导体衬底的一个侧被整面地涂层，以及在步骤b)中每次将被涂层的半导体衬底中的两个半导体衬底设置在处理室中，使得所述半导体衬底的被整面涂层的侧中的两个侧直接接触。
在根据本发明的方法的另一优选的变型方案中，在步骤c)中气态掺杂材料源在处理室之内的气氛中的颗粒浓度小于0.5％、优选小于0.1％。通过气态掺杂材料源的这样低的浓度可以将气态掺杂材料源与包含第一掺杂材料的层的相互作用保持得小。以此方式可以获得非常均匀的掺杂。在此可以实现的是，对于不同的半导体衬底和对于半导体衬底上的不同的位置的掺杂近似相同。
另一优选的变型方案的特征在于，在步骤d)期间在处理室之内的气氛包含氧气，其中在处理室之内的气氛中的氧气浓度在此优选高于0.1％且低于5％、特别优选高于0.1％且低于3％、更特别优选高于0.1％且低于1％。在处理室的气氛中过高的氧气浓度导致，第一掺杂材料在确定的部位处过低量地扩散到半导体衬底中。由于氧气的浓度相应低，可以将在处理室的气氛中的氧气与包含第一掺杂材料的层的相互作用保持小。这样，可以避免，第一掺杂材料在确定的部位处过低量地扩散到半导体衬底中。以此方式也可以提高掺杂的均匀性。
另一优选的变型方案的特征在于，在步骤d)期间提高在处理室之内的处理气氛的氧气含量，其中氧气浓度优选在步骤d)开始时低于5％而在步骤d)结束时高于10％、特别优选在步骤d)开始时低于1％而在步骤d)结束时高于40％、更特别优选地在步骤d)开始时低于0.1％而在步骤d)结束时高于60％。
此外优选的是，在步骤d)之后在冷却过程期间提高在处理室之内的处理气氛的氧气含量，其中氧气浓度优选高于10％、特别优选高于40％、更特别优选高于60％。
由此确保了，首先在步骤d)开始时将足够量的第一掺杂材料从该层中扩散到半导体衬底中。可能在此形成的BRL通过接着提高的氧气浓度又被转换和氧化。同时通过该变型方案，在半导体衬底的未涂层的侧上的第二掺杂材料的表面浓度可以降低到低于1020个原子/cm-3。在半导体衬底的未涂层的侧上的超过1020个原子/cm-3的初始较高的第二掺杂材料的表面浓度实现更强地将污物从半导体衬底去除(吸气处理)。两种特性，通过在步骤d)开始时第二掺杂材料的初始高表面浓度以及处理结束时低的表面浓度来吸气，减小载流子复合和提高太阳能效率。
掺杂的均匀性的提高于是可以在根据本发明的方法中例如通过如下方式实现：在包含在第一掺杂材料中的层与处理室的气氛中的气态掺杂材料源之间的相互作用保持得小。这样的相互作用即由于半导体衬底的“背靠背”装载非均匀地分布于整个层上，而是主要分布在半导体衬底的边缘上，在那里包含第一掺杂材料的层可以与气态掺杂材料源接触。通过在包含在第一掺杂材料中的层与处理室的气氛中的气态掺杂材料源之间的相互作用影响利用第一掺杂材料的掺杂。如果这样的相互作用主要在半导体衬底的边缘区域中进行，这导致不均匀的掺杂。使在包含在第一掺杂材料中的层与处理室的气氛中的气态掺杂材料源之间的相互作用最小化于是最后引起掺杂的均匀性提高。
此外，优选的是，在步骤a)中产生的层中的第一掺杂材料的浓度(掺杂材料原子占在步骤a)中产生的层的总原子的比例)小于10％、优选小于5％。通过这样低的浓度可以防止形成“富含硼的层(BRL)”。在根据现有技术的共同扩散工艺中，通过直接氧化防止形成BRL。然而这在根据本发明的方法中并不可行，因为半导体衬底的被涂层的侧的为此整面的相互作用不能发生。在第一步骤a)中产生的层中的第一掺杂材料的浓度或掺杂材料原子占步骤a)中产生的层的总原子的比例可以通过辅助离子质谱法或原子发射光谱法来确定。
根据另一优选的实施形式，在步骤d)中在800℃到1000℃的温度下和/或在1分钟到120分钟的时长中导入第一掺杂材料和第二掺杂材料。在步骤d)期间，优选的是，在处理室之内多个优选所有区域的温度彼此偏差小于5℃。由于在处理室中存在近似相同的温度可以提高掺杂的均匀性。
根据本发明的方法的另一优选的变型方案的特征在于，步骤c)在步骤d)开始之前和/或开始时进行。
此外优选的是，在步骤c)期间处理室之内不超过850℃、优选800℃的温度。由此可以避免不均匀地形成第二掺杂材料的掺杂材料层。
在扩散处理中，掺杂材料从处理室的壁中扩散会引起不均匀地掺杂半导体衬底。这通过如下方式减小：尽可能及早地将气态掺杂材料源导入处理室中，尤其在达到导入步骤的最大温度之前。
在另一优选的实施形式中，从步骤c)到步骤d)，处理室之内的温度提高了50℃到250℃、优选提高了50℃到200℃。该温度提高在步骤c)结束时或直接接着步骤c)执行。例如，温度在步骤c)期间为800℃而在步骤d)期间为900℃，其中从步骤c)到步骤d)提高100℃。在从步骤c)到步骤d)的温度提高期间优选的是，在处理室之内多个优选所有区域的温度彼此偏差小于5℃。
根据本发明的方法的另一优选的变型方案的特征在于，在步骤b)与c)之间调节在处理室之内的多个优选所有区域的温度，使得这些区域的温度彼此偏差小于5℃，其中在此情况下在处理室之内优选不超过850℃、优选800℃的温度。
在此情况下优选的是，步骤c)之后稍晚60s，优选直接之后是如下时刻，在该时刻中调节处理室之内的区域的温度使得它们彼此偏差小于5℃。
因为已经在加热处理期间可以将掺杂材料扩散到半导体衬底中，所以有利的是，已经在加热处理期间在处理室之内的区域中存在尽可能类似的温度，以便避免在掺杂之内的不稳定性。
另一优选的实施形式的特征在于，第一掺杂材料是硼而第二掺杂材料是磷，或第一掺杂材料是磷而第二掺杂材料是硼。
此外优选的是，
第二掺杂材料是磷而气态掺杂源是POCl3和/或PH3，或
第二掺杂材料是硼而气态掺杂材料源选自：BBr3、BCl3、B2H6和其混合物。
另一优选的实施形式的特征在于，气态掺杂材料源在步骤c)在小于500mBar、优选小于300mBar的压力下被沉积。这能够实现在处理室中的衬底的密封封装并且对于高生产量而言是有利的。
根据本发明的方法的另一优选的变型方案的特征在于，气态掺杂材料源是POCl3并且POCl3起泡器用于将POCl3导入处理室中，其中通过POCl3起泡器的载气流量在步骤c)期间小于1.5标准升/分钟、优选小于1.0标准升/分钟。需要小的POCl3气流来避免磷过高掺杂，尤其是在步骤d)期间的低氧气浓度组合，所述低氧气浓度对于从包含第一掺杂材料的层中进行目标引导的掺杂而言所必需。通过限制步骤d)中的氧气浓度，之前在步骤c)中导入的高磷掺杂不再充分通过接下来在步骤d)中的表面的氧化来补偿。此外，可以减小在含有磷的处理气氛与包含第一掺杂材料的层之间的相互作用，由此避免磷穿透包含第一掺杂材料的层。
根据另一优选的实施形式，借助大气压下的化学气相沉积(APCVD)、等离子体辅助的化学气相沉积(PECVD)、喷墨印刷、丝网印刷或旋涂在步骤a)中进行涂层。
此外优选的是，处理室是管式炉或连续式炉。
在根据本发明的方法的另一优选的变型方案中，在步骤a)中半导体衬底仅仅单侧设置有包含第一掺杂材料的层，其中在所述一侧上整面进行涂层。如果半导体衬底例如分别具有前侧和背侧，则例如前侧可以设置有包含第一掺杂材料的层而背侧保持未涂层。
根据本发明的方法的一个可替选的变型方案的特征在于，在步骤a)中每个半导体衬底的前侧整面地设置有包含第一掺杂材料的层和每个半导体衬底的与前侧对置的背侧仅仅部分设置有包含第一掺杂材料的层，例如通过在步骤a)在技术受限的情况下实现围绕晶片边缘的层的环绕，其中在步骤c)中额外量的第二掺杂材料被导入处理室中，所述额外量的第二掺杂材料过度补偿第一掺杂材料的处于半导体衬底的背侧上的部分。在一个优选的实施形式中，每个半导体衬底的背侧仅在如下区域中被涂层，所述区域距相应的半导体衬底的背侧的边缘小于1cm。
掺杂材料介质不能仅仅单侧地施加到半导体衬底的前侧上，而是产生小于1cm的对背侧的环绕。前侧在此因此完全被涂层，而背侧仅部分被涂层。这引起，在步骤d)中不仅第二掺杂材料而且第一掺杂材料在背侧上扩散到半导体衬底中。为了消除由此得到的缺点譬如在背侧上的掺杂的不均匀性，在步骤c)中，将额外量的第二掺杂材料倒入处理室中，该额外量的第二掺杂材料超额补偿第一掺杂材料的处于半导体衬底的背侧上的部分。以此方式，尽管在步骤a)中进行涂层时形成环绕，但可以实现利用第二掺杂材料相对均匀地掺杂半导体衬底的背侧。
本发明也涉及一种经掺杂的半导体衬底，该半导体衬底根据按照本发明的方法的刚刚描述的变型方案来制造。根据本发明的半导体衬底的特征在于，半导体衬底在其背侧上具有在掺杂材料分布中的横向梯度，其中在半导体衬底的背侧上第一掺杂材料的份额从半导体衬底的边缘到半导体衬底的中心减小。
附图说明
本发明参照如下附图以及后续的实施例予以详细阐述，而本发明并不限于具体所示的参数。
具体实施方式
实施例
晶片单侧地以硼硅酸盐玻璃(BSG)层涂层，所述硼硅酸盐玻璃层具有2·1022cm-3的掺杂材料浓度。于是，每次将两个晶片在被涂层的侧相对的情况下被置于石英舟皿中。该石英舟皿于是导入石英管中。在管式门闭合之后，在各个加热区中的温度被设置到(750±5)℃。于是，POCl3被置于该气氛中，其中这可以要么在加热过程之前要么在加热过程期间实现。加热过程导致达到950℃的峰值温度。在该加热过程期间，在石英管的五个加热区中的温度彼此偏差小于5℃。在高温处理结束之后，晶片于是被从炉中取出。
根据这里所描述的方法已扩散的太阳能电池实现如下IV参数：VOC＝653mV，JXC＝38.6mA/cm2，FF＝79.6％，转换效率＝20.1％。
图1示出了示例性的掺杂曲线，该掺杂区域利用根据本发明的方法产生。由此清楚表明，利用根据本发明的方法可以产生大量不同的掺杂曲线。
图2示出了在简单装载且“背靠背”装载的情况下对于不同的掺杂源的硼掺杂的区域的暗饱和电流从该图中清楚地表明：通过使用“背靠背”方法减小了复合并且由此改进了太阳能电池的运行方式。

Claims (21)

1.一种用于借助共同扩散工艺来掺杂半导体衬底的方法，其中：
a)至少单侧地利用包含至少一种第一掺杂材料的层涂层半导体衬底，
b)每次将被涂层的半导体衬底中的两个半导体衬底设置在一个处理室中，使得所述半导体衬底的被涂层的侧中的两个侧直接接触，
c)接着将至少一种第二掺杂材料以气态掺杂材料源形式导入该处理室中，以及
d)实现将所述第一掺杂材料和所述第二掺杂材料导入所述半导体衬底中，其中所述第一掺杂材料和所述第二掺杂材料同时至少部分扩散到所述半导体衬底中。
2.根据上述权利要求所述的方法，其特征在于，在步骤c)期间，所述气态掺杂材料源在所述处理室之内的气氛中的颗粒浓度小于0.5％、优选小于0.1％。
3.根据上述权利要求中任一项所述的方法，其特征在于，在步骤d)期间在所述处理室之内的气氛包含氧气，其中在所述处理室之内的气氛中氧气浓度在此优选高于0.1％且低于5％、特别优选高于0.1％且低于3％、更特别优选地高于0.1％且低于1％。
4.根据上述权利要求中任一项所述的方法，其特征在于，在步骤d)期间提高在所述处理室之内的处理气氛的氧气含量，其中氧气浓度优选在步骤d)开始时低于5％而在步骤d)结束时高于10％、特别优选在步骤d)开始时低于1％而在步骤d)结束时高于40％、更特别优选地在步骤d)开始时低于0.1％而在步骤d)结束时高于60％。
5.根据上述权利要求中任一项所述的方法，其特征在于，在步骤d)之后在冷却过程期间提高在所述处理室之内的处理气氛的氧气含量，其中氧气浓度优选高于10％、特别优选高于40％、更特别优选高于60％。
6.根据上述权利要求中任一项所述的方法，其特征在于，在产生于所述步骤a)中的层中的第一掺杂材料的浓度小于10％、优选小于5％。
7.根据上述权利要求中任一项所述的方法，其特征在于，在步骤d)中在800℃到1000℃的温度下和/或在1到120分钟的时长中导入所述第一掺杂材料和所述第二掺杂材料。
8.根据上述权利要求中任一项所述的方法，其特征在于，所述步骤c)在所述步骤d)开始之前和/或其开始时进行。
9.根据上述权利要求中任一项所述的方法，其特征在于，在步骤c)期间处理室之内不超过850℃、优选800℃的温度。
10.根据上述权利要求中任一项所述的方法，其特征在于，从步骤c)到步骤d)，所述处理室之内的温度提高了50℃到250℃、优选提高了50℃到200℃。
11.根据上述权利要求中任一项所述的方法，其特征在于，在步骤b)与c)之间调节在所述处理室之内的多个、优选所有区域的温度，使得所述区域的温度彼此偏差小于5℃，其中在此情况下在所述处理室之内优选不超过850℃、优选800℃的温度。
12.根据上述权利要求所述的方法，其特征在于，在结束在所述处理室的区域中的温度调节之后最迟60s、优选直接在其之后进行步骤c)。
13.根据上述权利要求中任一项所述的方法，其特征在于，所述第一掺杂材料是硼而所述第二掺杂材料是磷，或所述第一掺杂材料是磷而所述第二掺杂材料是硼。
14.根据上述权利要求中任一项所述的方法，其特征在于，
·所述第二掺杂材料是磷而所述气态掺杂源是POCl3和/或PH3，或
·所述第二掺杂材料是硼而所述气态掺杂材料源选自以下组：BBr3、BCl3、B2H6和其混合物。
15.根据上述权利要求中任一项所述的方法，其特征在于，所述气态掺杂材料源在步骤c)中在小于500mBar、优选小于300mBar的压力下被沉积。
16.根据上述权利要求中任一项所述的方法，其特征在于，所述气态掺杂材料源是POCl3并且POCl3起泡器用于将POCl3导入所述处理室中，其中通过POCl3起泡器的载气流量在步骤c)期间小于1.5标准升/分钟、优选小于1.0标准升/分钟。
17.根据上述权利要求中任一项所述的方法，其特征在于，借助大气压下的化学气相沉积(APCVD)、等离子体辅助的化学气相沉积(PECVD)、喷墨印刷、丝网印刷或旋涂进行步骤a)中的涂层。
18.根据上述权利要求中任一项所述的方法，其特征在于，所述处理室是管式炉或连续式炉。
19.根据上述权利要求中任一项所述的方法，其特征在于，在步骤a)中所述半导体衬底仅仅单侧设置有包含第一掺杂材料的层，其中，在所述一侧上整面进行涂层。
20.根据权利要求1至18中任一项所述的方法，其特征在于，在步骤a)中每个半导体衬底的前侧整面地设置有包含第一掺杂材料的层和每个半导体衬底的与前侧对置的背侧仅仅部分设置有包含第一掺杂材料的层，其中在步骤c)中额外量的第二掺杂材料被导入所述处理室中，所述额外量的第二掺杂材料过度补偿第一掺杂材料的处于半导体衬底的背侧上的部分。
21.根据上述权利要求制造的经掺杂的半导体衬底，其特征在于，所述半导体衬底在其背侧上具有在掺杂材料分布中的横向梯度，其中在所述半导体衬底的背侧上所述第一掺杂材料的份额从半导体衬底的边缘到所述半导体衬底的中心减小。
CN201680075490.9A 2015-12-22 2016-12-16 用于借助共同扩散工艺掺杂半导体衬底的方法以及利用该方法制造的经掺杂的半导体衬底 Pending CN108431927A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015226516.1A DE102015226516B4 (de) 2015-12-22 2015-12-22 Verfahren zur Dotierung von Halbleitersubstraten mittels eines Co-Diffusionsprozesses
DE102015226516.1 2015-12-22
PCT/EP2016/081335 WO2017108592A1 (de) 2015-12-22 2016-12-16 Verfahren zur dotierung von halbleitersubstraten mittels eines co-diffusionsprozesses sowie mit diesem verfahren hergestelltes dotiertes halbleitersubstrat

Publications (1)

Publication Number Publication Date
CN108431927A true CN108431927A (zh) 2018-08-21

Family

ID=57680243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680075490.9A Pending CN108431927A (zh) 2015-12-22 2016-12-16 用于借助共同扩散工艺掺杂半导体衬底的方法以及利用该方法制造的经掺杂的半导体衬底

Country Status (4)

Country Link
US (1) US10593552B2 (zh)
CN (1) CN108431927A (zh)
DE (1) DE102015226516B4 (zh)
WO (1) WO2017108592A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7468485B1 (en) * 2005-08-11 2008-12-23 Sunpower Corporation Back side contact solar cell with doped polysilicon regions
CN101335194A (zh) * 2007-06-26 2008-12-31 赢创德固赛有限责任公司 通过一次成形和/或涂覆制备膜状半导体材料和/或电子元件的方法
CN101548032A (zh) * 2006-05-15 2009-09-30 阿里斯技术公司 硅片器件的低温掺杂方法
US20100319771A1 (en) * 2007-11-13 2010-12-23 Stichting Energieonderzoek Centrum Nederland Method of manufacturing crystalline silicon solar cells using co diffusion of boron and phosphorus
CN102437238A (zh) * 2011-11-30 2012-05-02 晶澳（扬州）太阳能科技有限公司 一种用于晶体硅太阳电池硼掺杂的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152236A (ja) 1991-12-02 1993-06-18 Matsushita Electron Corp 半導体装置の製造方法
EP1925577B1 (de) 2006-11-24 2009-07-08 Jonas & Redmann Automationstechnik GmbH Verfahren zum Bilden einer in einem Prozessboot zu positionierenden Back-to-Back Wafercharge und Handhabungssystem zum Bilden der Back-to-Back Wafercharge
DE102008055515A1 (de) * 2008-12-12 2010-07-15 Schott Solar Ag Verfahren zum Ausbilden eines Dotierstoffprofils
DE112011101134T5 (de) * 2010-03-30 2013-01-10 Applied Materials, Inc. Verfahren zum Bilden einer negativ geladenen Passivierungsschicht über einem verteilten p-dotierten Bereich
US9156740B2 (en) * 2011-05-03 2015-10-13 Innovalight, Inc. Ceramic boron-containing doping paste and methods therefor
JP6076615B2 (ja) 2012-04-27 2017-02-08 東京エレクトロン株式会社 不純物拡散方法、基板処理装置及び半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7468485B1 (en) * 2005-08-11 2008-12-23 Sunpower Corporation Back side contact solar cell with doped polysilicon regions
CN101548032A (zh) * 2006-05-15 2009-09-30 阿里斯技术公司 硅片器件的低温掺杂方法
CN101335194A (zh) * 2007-06-26 2008-12-31 赢创德固赛有限责任公司 通过一次成形和/或涂覆制备膜状半导体材料和/或电子元件的方法
US20100319771A1 (en) * 2007-11-13 2010-12-23 Stichting Energieonderzoek Centrum Nederland Method of manufacturing crystalline silicon solar cells using co diffusion of boron and phosphorus
CN102437238A (zh) * 2011-11-30 2012-05-02 晶澳（扬州）太阳能科技有限公司 一种用于晶体硅太阳电池硼掺杂的方法

Also Published As

Publication number Publication date
DE102015226516B4 (de) 2018-02-22
US10593552B2 (en) 2020-03-17
WO2017108592A1 (de) 2017-06-29
US20180374703A1 (en) 2018-12-27
DE102015226516A1 (de) 2017-06-22

Similar Documents

Publication Publication Date Title
US8445312B2 (en) Method of manufacturing crystalline silicon solar cells using co diffusion of Boron and Phosphorus
KR20080100057A (ko) 결정질 실리콘 태양전지의 제조방법과 그 제조장치 및시스템
US7846762B2 (en) Integrated emitter formation and passivation
CN110164759A (zh) 一种区域性分层沉积扩散工艺
US20110244626A1 (en) Method of forming solar cell
CN104404626B (zh) 物理冶金多晶硅太阳能电池的磷扩散方法
WO2017212077A2 (de) Verfahren zur herstellung eines substrates mit einer bordotierten oberfläche
CN109449257A (zh) 非晶薄膜后氢化处理方法及硅异质结太阳电池制备方法
CN102925982B (zh) 一种太阳能电池及其扩散方法
CN106104755A (zh) 包括通过离子注入掺杂和沉积向外扩散阻挡物的用于制备太阳能电池的方法
CN105702809A (zh) 一种低温气相沉积固态扩散源制备用于太阳电池的掺杂硅的方法
CN102544238A (zh) 一种多晶硅硅片多重扩散的制造方法
CN106340567A (zh) 一种应用于太阳能电池提升开压的两步通源工艺
CN108431927A (zh) 用于借助共同扩散工艺掺杂半导体衬底的方法以及利用该方法制造的经掺杂的半导体衬底
CN102881767A (zh) 一种用于太阳能电池的链式扩散工艺
CN104662642B (zh) 掺杂半导体衬底的方法
CN104037264B (zh) 一种pecvd沉积低表面复合太阳电池介电层的方法
CN102779897A (zh) 一种一次性扩散制备选择性发射极的方法
KR101237466B1 (ko) 셀렌화에 의한 광흡수층 제조장치
JP2009272428A (ja) 反射防止膜成膜方法および反射防止膜成膜装置
NL2003324C2 (en) Photovoltaic cell with a selective emitter and method for making the same.
JP6346022B2 (ja) 薄膜形成方法および太陽電池素子の製造方法
KR101352034B1 (ko) 결정질 실리콘 태양전지와 그 제조방법 및 제조시스템
CN113078234B (zh) 一种大尺寸硅片扩散工艺
KR100990687B1 (ko) 벌크 실리콘 솔라셀 제조장치 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180821