CN101312194A - Cmos器件和cmos反相器 - Google Patents
Cmos器件和cmos反相器 Download PDFInfo
- Publication number
- CN101312194A CN101312194A CNA2007100409795A CN200710040979A CN101312194A CN 101312194 A CN101312194 A CN 101312194A CN A2007100409795 A CNA2007100409795 A CN A2007100409795A CN 200710040979 A CN200710040979 A CN 200710040979A CN 101312194 A CN101312194 A CN 101312194A
- Authority
- CN
- China
- Prior art keywords
- channel layer
- semiconductor device
- alloy
- source electrode
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种CMOS器件和由其组成的反相器，特别是一种半导体器件的基础结构与运作原理。本发明CMOS器件的结构之中，CMOS器件的NMOS和PMOS元件在衬底上的栅极沟道层与两侧的源极和漏极的带电离子为相同型态，栅极沟道层与两侧的源极和漏极之间的隔离无需依靠PN节，可以更加有效的利用外加运作电压的电场效应，使用范围更广的掺杂离子浓度与介电质层厚度；能够以较低的运作电压达到所需的饱和电流，适用于制作更小、速度更快与密度更高的半导体元件。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种互补金属氧化物器件(CMOS)和由其组成的反相器。
背景技术
CMOS器件是由两种彼此互补的PMOS与NMOS所组成的另一种半导体基本元件。目前所使用的CMOS器件结构与运作原理，可参考Chapter4，CMOS Devices and Technology for VLSI，by John Y.Chen，published byPrentice Hall Inc.，1990。其中PMOS与NMOS的源/漏极与栅极沟道层则使用不同型导电离子，栅极沟道层在纵向外加电场的影响下，转换成反型导电离子的特性，以形成电流通道。图1是现有技术CMOS半导体器件的结构示意图。如图1所示的半导体器件100，半导体衬底101上依次形成有隔离浅沟槽102，P阱103与N阱104。在P阱103内，依次形成NMOS元件；所述NMOS元件包括栅极沟道层105，介电层106和栅极107，源极与漏极的轻掺杂区108，源极与漏极的袋掺杂区109，以及栅极107两侧的间隙壁110，和源极与漏极的重掺杂区111，以及源极、漏极与栅极的连接界面层112。在N阱104内，依次形成PMOS元件；所述PMOS元件包括栅极沟道层105’，介电层106’和栅极107’，源极与漏极的轻掺杂区108’，源极与漏极的袋掺杂区109’，以及栅极107’两侧的间隙壁110’，和源极与漏极的重掺杂区111’，以及源极、漏极与栅极的连接界面层112’。
在实际的应用与制作工艺上，由于栅极与源/漏极工程设计的考虑，栅极沟道层105与105’的形成可使用多次离子注入以形成反阱掺杂离子浓度分布；以控制阈值电压与亚阈值(Subthreshold)漏电流。可参考美国麻省理工学院的研究论文(Dimitri A.Antoniadis and James E.Chung，1991 IEEE IEDM Technical Digest，第21-24页)，或法国格勒诺布尔通讯实验室的研究论文(T.Skotnicki & P.Bouillon，1996 IEEE Symposium onVLSI Technology Technical Digest，第152-153页)与(Tomasz Skotnicki，Gerard Merckel，and Thierry Pedron，March 1988，IEEE Electron DeviceLetters，Vol.9，No.2，第109-112页)。轻掺杂源/漏极108与108’可避免热载流离子效应，源/漏极的袋掺杂区109与109’可降低穿通漏电流，重掺杂源/漏极111与111’提供与外界连接的低电阻欧姆接触界面112与112’。较栅极沟道层为深的P阱103与N阱104的作用，一方面可降低衬底漏电流，另一方面将NMOS与PMOS隔离，以避免在NMOS与PMOS之间形成闩锁(latch-up)效应，使用多次离子注入P阱103与N阱104层，可以达到双重和更佳效果。有些应用，在P阱103与N阱104层更深处形成深P阱与深N阱(图1中未示出)；其用途包含避免宇宙射线引起的储存器乱码，可参考美国国际商业机械公司的研究专辑(IBM Journal of Research andDevelopment，Vol.40，No.1，January 1996，第3-129页)。在同时包含模拟与数字讯号的晶片上，可降低数字讯号与模拟讯号之间的干扰，可参考美国史坦福大学整合系统中心的研究论文(David K.Su，Marc J.Loinaz，Shoichi Masui，Bruce A.Wooley，IEEE Journal of Solid-State Circuits，Vol.28，No.4，April 1993，第420-430页)。
离子注入工艺是在半导体衬底中形成P型阱或N型阱，以及形成NMOS元件的栅极沟道层与源/漏极的轻掺杂区与源/漏极的袋掺杂区和源/漏极的重掺杂区，形成PMOS元件的栅极沟道层与源/漏极的轻掺杂区与源/漏极的袋掺杂区和源/漏极的重掺杂区的最常用方法。决定离子注入的深度和浓度分布的参数为离子的加速能量，离子的单位面积密度，离子注入角度，高温退火时所使用的温度和时间。高温退火的作用可以修补因高能量离子碰撞造成的缺陷，调整离子浓度的分布，同时将注入的离子激发。可参考美国史坦福大学电子中心的研究论文，James F.Gibbons IEEE Proceedings，Vol.56，No.3，March 1968，第295-319页，与James F.Gibbons IEEE Proceedings，Vol.60，No.9，September 1972，第1062-2006页。由于MOS元件在缩小过程中的要求，离子植入技术已延伸到更低和更高的能量，更高的单位面积密度。同时，高温退火所使用的温度也逐步降低，时间也缩短。可参考Source Drain and Wells by HiroshiIwai(Tokyo Institute of Technology)，1999 IEDM Short Course onSub-100nm CMOS，Organizer：Mark Bohr，Washington，D.C.，USA。
传统的CMOS半导体器件结构，基本上NMOS置于P阱内，PMOS置于N阱内；源/漏极与栅极沟道层则使用不同型导电离子。在无外加纵向电压的状态下，源/漏极在外加横向电压的作用下，由于通道之间的反向PN节，不传导电流。利用栅极沟道层在纵向外加电场的影响下，转换成反型导电离子的特性，形成电流通道。由于PN节的特性，在反型导电离子的界面层形成离子耗尽区。该离子耗尽区会影响到外加纵向电压所产生的反型导电离子数量，一部分外加电压虚耗在形成离子耗尽区。
上述半导体元件结构成为半导体技术发展的推动力。半导体制造技术向着栅极沟道尺寸越做越小与外加电压愈来愈低的方向发展，传统的MOS结构采用愈来愈薄的介电质层，以加强电场的效应，并提高栅极沟道层的掺杂离子浓度，以控制饱和电流与漏电流。随着元件沟道长度的缩短，要求的掺杂源/漏极深度也愈来愈浅。可以用来控制反向PN节离子耗尽区的空间也愈来愈少。具有三面离子耗尽区的传统的MOS半导体器件，可利用的空间快速下降，在外加电压降低的情况，饱和电流将无法达到预期的数值。
发明内容
本发明的目的是提供一种CMOS器件和CMOS反相器，特别是一种半导体器件的基础结构与运作原理。CMOS器件中的NMOS和PMOS晶体管可以更加有效的利用外加运作电压的电场效应，使用范围更广的掺杂离子浓度与介电质层厚度；能够以较低的运作电压达到所需的饱和电流，适用于制作更小、速度更快与密度更高的半导体元件。
为达到上述目的，本发明提供的一种CMOS半导体器件，包括：半导体衬底，在半导体衬底中形成的P型阱和N型阱以及隔离浅沟槽；在P型阱中具有NMOS元件，在N型阱中具有PMOS元件，所述NMOS元件和PMOS元件分别包括栅极沟道层、栅极介电层、栅极和栅极两侧的间隔壁，和位于所述栅极沟道层两侧的源极和漏极的掺杂区，以及源极、漏极和栅极表面的连接界面层，所述衬底上的栅极沟道层与源极和漏极的掺杂区中的带电离子为相同型态。
优选地，所述半导体衬底为硅、绝缘体上硅(SOI)或四价元素物质、或三价与五价元素的混合物。所述P型阱中包含有三价离子掺杂物，所述掺杂物为硼、氟化硼、镓、铟、铊、或铝之中的任意一种，或者多种。所述N型阱中包含有五价离子掺杂物，所述掺杂物为磷、砷、锑、铋、或者氮之中的任意一种，或者多种。所述NMOS元件的栅极沟道层中包含有五价离子掺杂物，所述掺杂物为磷、砷、锑、铋、或者氮之中的任意一种，或者多种。所述NMOS元件的源极和漏极中包含有五价离子掺杂物，所述掺杂物为磷、砷、锑、铋、或者氮之中的任意一种，或者多种。
优选地，所述P型阱中离子掺杂物的浓度为1E16到2E19/cm3。所述N型阱中离子掺杂物的浓度为1E16到2E19/cm3。所述栅极沟道层中离子掺杂物的浓度为1E14到2E17/cm3。所述源极和漏极中离子掺杂物的浓度为1E19到4E21/cm3。
所述PMOS元件的栅极沟道层中包含有三价离子掺杂物，所述掺杂物为硼、氟化硼、镓、铟、铊、或铝之中的任意一种，或者多种。所述栅极沟道层中离子掺杂物的浓度为1E14到2E17/cm3。
所述PMOS元件的源极和漏极的掺杂区中包含有三价离子掺杂物，所述掺杂物为硼、氟化硼、镓、铟、铊、或铝之中的任意一种，或者多种。所述源极和漏极的掺杂区中离子掺杂物的浓度为1E19到4E21/cm3。
所述连接界面层包含有金属硅化物。所述金属硅化物的金属成分含钴、镍、钼、钛、钨、铜、或者铌之中的任意一种。所述栅极介电层的厚度为10到100埃。所述NMOS和PMOS元件还包括位于栅极沟道层两侧下方的袋掺杂区。
本发明提供的另一种CMOS半导体器件，包括：N型半导体衬底、在所述N型半导体衬底中形成的P型阱和隔离浅沟槽；在N型半导体衬底上形成的PMOS元件；在P型阱中形成的NMOS元件；所述NMOS元件和PMOS元件分别包括栅极沟道层、栅极介电层、栅极和栅极两侧的间隔壁，和位于所述栅极沟道层两侧的源极和漏极的掺杂区，以及源极、漏极和栅极表面的连接界面层，所述衬底上的栅极沟道层与源极和漏极的掺杂区中的带电离子为相同型态。
优选地，所述P型阱中包含有三价离子掺杂物，所述掺杂物为硼、氟化硼、镓、铟、铊、或铝之中的任意一种，或者多种。所述P型阱中离子掺杂物的浓度为1E16到2E19/cm3。
所述NMOS元件的栅极沟道层和所述源极和漏极的掺杂区中包含有五价离子掺杂物，所述掺杂物为磷、砷、锑、铋、或者氮之中的任意一种，或者多种。所述栅极沟道层中离子掺杂物的浓度为1E14到2E17/cm3；所述源极和漏极的掺杂区中离子掺杂物的浓度为1E19到4E21/cm3。
所述PMOS元件的栅极沟道层和所述源极和漏极的掺杂区中包含有三价离子掺杂物，所述掺杂物为硼、氟化硼、镓、铟、铊、或铝之中的任意一种，或者多种。所述栅极沟道层中离子掺杂物的浓度为1E14到2E17/cm3；所述源极和漏极的掺杂区中离子掺杂物的浓度为1E19到4E21/cm3。
所述栅极介电层的厚度为10到100埃。所述连接界面层包含有金属硅化物。所述金属硅化物的金属成分含钴、镍、钼、钛、钨、铜、或者铌之中的任意一种。
本发明提供的再一种CMOS半导体器件，包括：P型半导体衬底、在所述P型半导体衬底中形成的N型阱和隔离浅沟槽；在P型半导体衬底上形成的NMOS元件；在N型阱中形成的PMOS元件；所述NMOS元件和PMOS元件分别包括栅极沟道层、栅极介电层、栅极和栅极两侧的间隔壁，和位于所述栅极沟道层两侧的源极和漏极的掺杂区，以及源极、漏极和栅极表面的连接界面层，所述衬底上的栅极沟道层与源极和漏极的掺杂区中的带电离子为相同型态。
优选地，所述N型阱中包含有五价离子掺杂物，所述掺杂物为磷、砷、锑、铋、或者氮之中的任意一种，或者多种。所述N型阱中离子掺杂物的浓度为1E16到2E19/cm3。
所述NMOS元件的栅极沟道层和所述源极和漏极的掺杂区中包含有五价离子掺杂物，所述掺杂物为磷、砷、锑、铋、或者氮之中的任意一种，或者多种。所述栅极沟道层中离子掺杂物的浓度为1E14到2E17/cm3；所述源极和漏极的掺杂区中离子掺杂物的浓度为1E19到4E21/cm3。
所述PMOS元件的栅极沟道层和所述源极和漏极的掺杂区中包含有三价离子掺杂物，所述掺杂物为硼、氟化硼、镓、铟、铊、或铝之中的任意一种，或者多种。所述栅极沟道层中离子掺杂物的浓度为1E14到2E17/cm3；所述源极和漏极的掺杂区中离子掺杂物的浓度为1E19到4E21/cm3。
所述栅极介电层的厚度为10到100埃。所述连接界面层包含有金属硅化物。所述金属硅化物的金属成分含钴、镍、钼、钛、钨、铜、或者铌之中的任意一种。
本发明提供的CMOS反相器包括NMOS元件和PMOS元件，所述NMOS元件和PMOS元件分别包括栅极、栅极沟道层、源极和漏极；所述PMOS元件的源极与高电位端连接，所述NMOS元件的漏极和所述PMOS元件的漏极相连后接输出端；所述NMOS元件的源极与低电位端连接；所述NMOS元件的栅极和PMOS元件的栅极相连后接输入端，所述栅极沟道层与源极和漏极的掺杂区中的带电离子为相同型态。
所述NMOS元件的栅极沟道层和源极与漏极的掺杂区中包含有五价离子掺杂物，所述掺杂物为磷、砷、锑、铋、或者氮之中的任意一种，或者多种。所述栅极沟道层中离子掺杂物的浓度为1E14到2E17/cm3；所述源极和漏极的掺杂区中离子掺杂物的浓度为1E19到4E21/cm3。
所述PMOS元件的栅极沟道层和所述源极和漏极的掺杂区中包含有三价离子掺杂物，所述掺杂物为硼、氟化硼、镓、铟、铊、或铝之中的任意一种，或者多种。所述栅极沟道层中离子掺杂物的浓度为1E14到2E17/cm3；所述源极和漏极的掺杂区中离子掺杂物的浓度为1E19到4E21/cm3。
与现有技术相比，本发明具有以下优点：
本发明PMOS与NMOS的源/漏极与栅极沟道层则使用相同型导电离子，栅极沟道层与两侧的源极和漏极之间的隔离无需依靠PN节，栅极沟道层在较小的纵向外加电场的影响下，不需要转换成反型导电离子，即可形成电流通道。从结构上来分析，本发明提供的半导体器件，相当于传统的半导体器件之栅极沟道层长度等于零的情况。本发明提供的半导体器件结构只在沟道与底层P阱或N阱之间有一纵向的PN节，加上利用同型带电离子的栅极沟道与源/漏极，离子耗尽区的空间大为减少，在外加电压降低的情况，亦可达到预期的饱和电流数值。由于栅极沟道层与两侧的源极和漏极之间的隔离无需PN节，直接利用同型离子在不同掺杂物浓度所产生的电位差来隔离。可以降低外加工作电压。因此，本发明的CMOS器件与现有技术相比具有如下优点：
1、本发明提供的CMOS器件在外加电压为0.4到0.6伏特即可运作，不需要经过形成反型导电离子，在较低的电场作用下即可完成电子传输；
2、本发明提供的CMOS器件不需要经过形成反型导电离子，速度可以更快；
3、本发明提供的CMOS器件在外加电压的影响下，源极/漏极的高电位端，由于没有离子耗尽区，电场更均匀的分布于整个沟道，使热载流离子效应大大的降低；
4、本发明提供的CMOS器件可降低运作电压，适用于制造更小，密度更高与更可靠的半导体元件；
5、本发明提供的CMOS器件可以使用较大范围的源极/漏极和栅极沟道层的掺杂离子浓度与较大范围的栅极介电层厚度；
6、本发明提供的CMOS器件可简化半导体器件制程。
附图说明
图1是现有技术CMOS器件的结构示意图；
图2是根据本发明实施例的CMOS器件基础结构示意图；
图2A至图2B是本发明CMOS半导体器件工作原理示意图；
图3是根据本发明一实施例的CMOS器件结构示意图；
图4是根据本发明另一实施例的CMOS器件结构示意图；
图5是根据本发明又一实施例的CMOS器件结构示意图；
图6为本发明的CMOS反相器结构简化示意图。
具体实施方式
为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图对本实用新型的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本实用新型。但是本实用新型能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本实用新型内涵的情况下做类似推广。因此本实用新型不受下面公开的具体实施的限制。
本发明的本质在于半导体器件结构的基础原则的改变，特征在于衬底上的栅极沟道层与两侧的源极和漏极的带电离子为相同型态。利用离子注入掺杂离子浓度的差异造成的电位势垒形成源极经栅极到漏极之间的隔离。由于结构内没有PN节，电位势垒低于通常含有PN节的0.7伏特，对应的运作区域电位变化，低于半导体的能带间隙的一半；以硅为衬底的半导体为例，约为0.55伏特。所述半导体器件的外加运作电压，可降低至0.4到0.6伏特。
图2为根据本发明实施例的CMOS器件基础结构示意图。如图2所示的结构200，半导体衬底201上依次形成有P型阱203、N型阱204和隔离浅沟槽205。在P型阱203内形成的NMOS元件包括栅极沟道层202，介电层209和栅极208，源极与漏极的掺杂区207与210，和源极、漏极以及栅极表面的连接界面层206。在N型井204内形成的PMOS元件包括栅极沟道层202’，介电层209’和栅极208’，源极与漏极的掺杂区207’与210’，和源极、漏极与栅极的连接界面层206’。所述半导体衬底201为硅、绝缘体上硅(SOI)或四价元素物质、或三价与五价元素的混合物。
所述P型阱中包含有三价离子掺杂物，所述掺杂物为硼、氟化硼、镓、铟、铊、或铝之中的任意一种，或者多种。所述N型阱中包含有五价离子掺杂物，所述掺杂物为磷、砷、锑、铋、或者氮之中的任意一种，或者多种。所述P型阱中离子掺杂物的浓度为1E16到2E19/cm3。所述N型阱中离子掺杂物的浓度为1E16到2E19/cm3。
在上述NMOS元件中，栅极沟道层202与两侧的源极与漏极的掺杂区207与210中的带电离子为相同型态。所述栅极沟道层202中包含有五价离子掺杂物，所述掺杂物为磷、砷、锑、铋、或者氮之中的任意一种，或者多种，离子掺杂物的浓度为1E14到2E17/cm3。所述源极和漏极的掺杂区207与210中也包含有五价离子掺杂物，所述掺杂物为磷、砷、锑、铋、或者氮之中的任意一种，或者多种，离子掺杂物的浓度为1E19到4E21/cm3。所述连接界面层206为金属硅化物，所述金属硅化物的金属成分含钴、镍、钼、钛、钨、铜、或者铌之中的任意一种。所述栅极介电层的厚度为10到100埃。
在上述PMOS元件中，栅极沟道层202’与两侧的源极与漏极的掺杂区207’与210’中的带电离子为相同型态。栅极沟道层202’中包含有三价离子掺杂物，所述掺杂物为硼、氟化硼、镓、铟、铊、或铝之中的任意一种，或者多种。所述栅极沟道层202’中离子掺杂物的浓度为1E14到2E17/cm3。在所述源极和漏极的掺杂区207’与210’中也包含有三价离子掺杂物，所述掺杂物为硼、氟化硼、镓、铟、铊、或铝之中的任意一种，或者多种。所述源极和漏极的掺杂区207’与210’中离子掺杂物的浓度为1E19到4E21/cm3。所述连接界面层206’为金属硅化物，所述金属硅化物的金属成分含钴、镍、钼、钛、钨、铜、或者铌之中的任意一种。所述栅极介电层的厚度为10到100埃。
本发明CMOS半导体器件的工作原理，参见图2A所示的能带图。为了便于说明，图2A中所示为本发明半导体器件的各区间导电能带的关系，即图2中位于P型阱203内的NMOS元件的源极207、栅极沟道层202、与漏极210之间的导电区能带图。本图对应于图2中栅极沟道层202的掺杂离子浓度远低于源极207与漏极210的情况。在无外加电压的热平衡状态下，半导体器件结构各区间的费米能阶为相同，栅极沟道层与两侧的源极和漏极之间形成电位差小于0.55伏特的势垒220。在此条件下，实线207，208，210表示各区间的导电区能带。漏极在外加正电压221时，漏极的导电区能带210移至223，栅极沟道层的导电区能带208与源极的导电区能带207无变化，半导体器件处於不导电状态。当栅极有一外加电压222时，如果所加为负电压，电子被排斥远离沟道层，对应于栅极沟道层导电区能带208沿224方向加大栅极沟道层与源极导电区能带差，半导体器件处于不导电状态。如果所加为正电压，电子被吸引至沟道层，对应于栅极沟道层导电区能带208沿222方向变化，势垒降低，当电压达到阈值电压，如图中225虚线所示，半导体器件处於导电状态。电子从源极流向漏极，电流方向则为从漏极流向源极。
位于N型阱204内的PMOS元件的能带图如图2B所示。图2B所示为图2中源极207’、栅极沟道层202’、与漏极210’之间的导电区能带图，本图对应于图2中栅极沟道层202’的掺杂离子浓度远低於源极207’与漏极210’的情况。在无外加电压的热平衡状态下，半导体器件结构各区间的费米能阶为相同，栅极沟道层与两侧的源极和漏极之间形成电位差小于0.55伏特的势垒230。在此条件下，实线207’，208’，210’表示各区间的导电区能带。源极在外加正电压231时，源极的导电区能带207’移至233，栅极沟道层的导电区能带208’与漏极的导电区能带210’无变化，半导体器件处于不导电状态。当栅极有一外加电压232时，如果所加为正电压，空穴被排斥远离沟道层，对应于栅极沟道层导电区能带208’沿234方向加大栅极沟道层与漏极导电区能带差，半导体器件处于不导电状态。如果所加为负电压，空穴被吸引至沟道层，对应于栅极沟道层导电区能带208’沿232方向变化，势垒降低，当电压达到阈值电压，如图中235虚线所示，半导体器件处于导电状态。空穴从源极流向漏极，电流的方向亦为从源极流向漏极。
图3是根据本发明一实施例的CMOS器件结构示意图。如图3所示的CMOS器件结构300，包括在N型衬底301中形成的PMOS元件和在P型阱303中形成的NMOS元件，以及隔离浅沟槽305。在P型阱303内形成的PMOS元件包括栅极沟道层302，介电层309和栅极308，栅极308两侧的间隙壁311，源极与漏极的掺杂区307与310，以及源极、漏极与栅极的连接界面层306。
在所述P型阱303中包含有三价离子掺杂物，所述掺杂物为硼、氟化硼、镓、铟、铊、或铝之中的任意一种，或者多种，P型阱303中离子掺杂物的浓度为1E16到2E19/cm3。
在所述栅极沟道层302中包含有五价离子掺杂物，所述掺杂物为磷、砷、锑、铋、或者氮之中的任意一种，或者多种。所述源极和漏极的掺杂区307与310中也包含有五价离子掺杂物，所述掺杂物为磷、砷、锑、铋、或者氮之中的任意一种，或者多种。所述栅极沟道层302中离子掺杂物的浓度为1E14到2E17/cm3。所述源极和漏极的掺杂区307与310中离子掺杂物的浓度为1E19到4E21/cm3。
所述栅极介电层309的厚度为10到100埃。所述连接界面层306为金属硅化物。所述金属硅化物的金属成分含钴、镍、钼、钛、钨、铜、或者铌之中的任意一种。所述栅极两侧的间隙壁311为单层或多层硅化物介电质。
在N型衬底301中形成的PMOS元件包括栅极沟道层302’，介电层309’和栅极308’，以及栅极308’两侧的间隙壁311’，源极与漏极的掺杂区307’与310’，以及源极、漏极与栅极的连接界面层306’。
所述栅极沟道层302’中包含有三价离子掺杂物，所述掺杂物为硼、氟化硼、镓、铟、铊、或铝之中的任意一种，或者多种。所述源极和漏极的掺杂区307’与310’中也包含有三价离子掺杂物，所述掺杂物为硼、氟化硼、镓、铟、铊、或铝之中的任意一种，或者多种。其中，所述栅极沟道层302’中离子掺杂物的浓度为1E14到2E17/cm3；所述源极和漏极的掺杂区307’与310’中离子掺杂物的浓度为1E19到4E21/cm3。
所述栅极介电层309’的厚度为10到100埃。所述连接界面层306’为金属硅化物。所述金属硅化物的金属成分含钴、镍、钼、钛、钨、铜、或者铌之中的任意一种。所述栅极两侧的间隙壁311’为单层或多层硅化物介电质。
图4是根据本发明另一实施例的CMOS器件结构示意图。如图4所示的CMOS器件结构400，包括在P型半导体衬底401上形成的NMOS元件和在N型阱403中形成的PMOS元件，以及隔离浅沟槽405。在N型阱403内形成的NMOS元件包括栅极沟道层402’，介电层409’和栅极408’，栅极408’两侧的间隙壁411’，源极与漏极的掺杂区407’与410’，以及源极、漏极与栅极的连接界面层406’。
在所述N型阱403中包含有五价离子掺杂物，所述掺杂物为磷、砷、锑、铋、或者氮之中的任意一种，或者多种。所述N型阱403中离子掺杂物的浓度为1E16到2E19/cm3。
所述栅极沟道层402’中包含有三价离子掺杂物，所述掺杂物为硼、氟化硼、镓、铟、铊、或铝之中的任意一种，或者多种。所述源极和漏极的掺杂区407’与410’中也包含有三价离子掺杂物，所述掺杂物为硼、氟化硼、镓、铟、铊、或铝之中的任意一种，或者多种。其中，所述栅极沟道层402’中离子掺杂物的浓度为1E14到2E17/cm3；所述源极和漏极的掺杂区407’与410’中离子掺杂物的浓度为1E19到4E21/cm3。
所述栅极介电层409’的厚度为10到100埃。所述连接界面层406’为金属硅化物。所述金属硅化物的金属成分含钴、镍、钼、钛、钨、铜、或者铌之中的任意一种。所述栅极两侧的间隙壁411’为单层或多层硅化物介电质。
在P型衬底401中形成的NMOS元件包括栅极沟道层402，介电层409和栅极408，以及栅极408两侧的间隙壁411，源极与漏极的掺杂区407和410，以及源极、漏极与栅极的连接界面层406。
在所述栅极沟道层402中包含有五价离子掺杂物，所述掺杂物为磷、砷、锑、铋、或者氮之中的任意一种，或者多种。所述源极和漏极的掺杂区407与410中也包含有五价离子掺杂物，所述掺杂物为磷、砷、锑、铋、或者氮之中的任意一种，或者多种。所述栅极沟道层402中离子掺杂物的浓度为1E14到2E17/cm3。所述源极和漏极的掺杂区407与410中离子掺杂物的浓度为1E19到4E21/cm3。
所述栅极介电层409的厚度为10到100埃。所述连接界面层406为金属硅化物。所述金属硅化物的金属成分含钴、镍、钼、钛、钨、铜、或者铌之中的任意一种。所述栅极两侧的间隙壁411为单层或多层硅化物介电质。
图5是根据本发明又一实施例的CMOS器件结构示意图。如图5所示的CMOS器件结构500，包括在半导体衬底501上形成的隔离浅沟槽505，P型阱503和N型阱504。在P型井503内形成有NMOS元件；所述NMOS元件包括栅极沟道层502，介电层509和栅极508，栅极508两侧的间隙壁511，源极与漏极的掺杂区507和510，以及源极与漏极的袋掺杂区512和513，以及源极、漏极与栅极的连接界面层506。在N型阱504内形成有PMOS元件。所述PMOS元件包括栅极沟道层502’，介电层509’和栅极508’，栅极508’两侧的间隙壁511’，源极与漏极的掺杂区507’和510’，以及源极与漏极的袋掺杂区512’和513’，以及源极、漏极与栅极的连接界面层506’。
本实施例中的CMOS器件结构500与前述CMOS器件结构200的区别仅在于增加了袋掺杂区512、513以及袋掺杂区512’和513’。上述袋掺杂区位于沟道层两侧下方，能够进一步降低衬底中源极和漏极之间的漏电流。在P型井503中，袋掺杂区512和513的掺杂离子类型为P+型，在N型阱504中，袋掺杂区512’和513’的掺杂离子类型为N+型。
图6为本发明的CMOS反相器结构简化示意图。如图6所示，本发明的CMOS反相器包括NMOS元件的源极710、栅极720、漏极730和栅极沟道层740；PMOS元件的源极710’、栅极720’、漏极730’和栅极沟道层740’。所述PMOS元件的源极710’与Vdd连接，所述NMOS元件的漏极730和PMOS元件的漏极730’相连后接输出端Vout；所述NMOS元件的源极710与Vss连接；所述NMOS元件的栅极720和PMOS元件的栅极720’相连后接输入端Vin。
在上述NMOS元件中，栅极沟道层740与两侧的源极710与漏极730的掺杂区中的带电离子为相同型态。所述栅极沟道层740中包含有五价离子掺杂物，所述掺杂物为磷、砷、锑、铋、或者氮之中的任意一种，或者多种，离子掺杂物的浓度为1E14到2E17/cm3。所述源极710与漏极730的掺杂区中也包含有五价离子掺杂物，所述掺杂物为磷、砷、锑、铋、或者氮之中的任意一种，或者多种，离子掺杂物的浓度为1E19到4E21/cm3。
在上述PMOS元件中，栅极沟道层740’与两侧的源极710’和漏极730’的掺杂区中的带电离子为相同型态。栅极沟道层740’中包含有三价离子掺杂物，所述掺杂物为硼、氟化硼、镓、铟、铊、或铝之中的任意一种，或者多种。所述栅极沟道层740’中离子掺杂物的浓度为1E14到2E17/cm3。在所述源极710’和漏极730’的掺杂区中也包含有三价离子掺杂物，所述掺杂物为硼、氟化硼、镓、铟、铊、或铝之中的任意一种，或者多种。所述源极和漏极的掺杂区207’与210’中离子掺杂物的浓度为1E19到4E21/cm3。
综上所述，本发明半导体器件及其制作方法提供一种运作原理，半导体器件的结构内的栅极沟道层与两侧的源极和漏极的带电离子为相同型态。本发明半导体器件的结构属于半导体元件的基础原理与应用，由此可延伸到各种器件设计与应用的变化和线路连接不一一例举。包含逻辑元件、储存器元件、驱动器元件、接受器元件、控制器元件、微处理系统元件、与系统元件等，都在本发明半导体器件的保护范围内。
虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
Claims (43)
1、一种CMOS半导体器件，包括：半导体衬底，在半导体衬底中形成的P型阱和N型阱以及隔离浅沟槽；在P型阱中具有NMOS元件，在N型阱中具有PMOS元件，所述NMOS元件和PMOS元件分别包括栅极沟道层、栅极介电层、栅极和栅极两侧的间隔壁，和位于所述栅极沟道层两侧的源极和漏极的掺杂区，以及源极、漏极和栅极表面的连接界面层，其特征在于：所述NMOS元件的栅极沟道层与源极和漏极的掺杂区中的带电离子为相同型态；所述PMOS元件的栅极沟道层与源极和漏极的掺杂区中的带电离子为相同型态。
2、根据权利要求1所述的CMOS半导体器件，其特征在于：所述半导体衬底为硅、绝缘体上硅(SOI)或四价元素物质、或三价与五价元素的混合物。
3、根据权利要求1所述的CMOS半导体器件，其特征在于：所述P型阱中包含有三价离子掺杂物，所述掺杂物为硼、氟化硼、镓、铟、铊、或铝之中的任意一种，或者多种。
4、根据权利要求1所述的CMOS半导体器件，其特征在于：所述N型阱中包含有五价离子掺杂物，所述掺杂物为磷、砷、锑、铋、或者氮之中的任意一种，或者多种。
5、根据权利要求1所述的CMOS半导体器件，其特征在于：所述NMOS元件的栅极沟道层中包含有五价离子掺杂物，所述掺杂物为磷、砷、锑、铋、或者氮之中的任意一种，或者多种。
6、根据权利要求1所述的CMOS半导体器件，其特征在于：所述NMOS元件的源极和漏极中包含有五价离子掺杂物，所述掺杂物为磷、砷、锑、铋、或者氮之中的任意一种，或者多种。
7、根据权利要求3所述的CMOS半导体器件，其特征在于：所述P型阱中离子掺杂物的浓度为1E16到2E19/cm3。
8、根据权利要求4所述的CMOS半导体器件，其特征在于：所述N型阱中离子掺杂物的浓度为1E16到2E19/cm3。
9、根据权利要求5所述的CMOS半导体器件，其特征在于：所述栅极沟道层中离子掺杂物的浓度为1E14到2E17/cm3。
10、根据权利要求6所述的CMOS半导体器件，其特征在于：所述源极和漏极中离子掺杂物的浓度为1E19到4E21/cm3。
11、根据权利要求1所述的CMOS半导体器件，其特征在于：所述PMOS元件的栅极沟道层中包含有三价离子掺杂物，所述掺杂物为硼、氟化硼、镓、铟、铊、或铝之中的任意一种，或者多种。
12、根据权利要求11所述的CMOS半导体器件，其特征在于：所述栅极沟道层中离子掺杂物的浓度为1E14到2E17/cm3。
13、根据权利要求1所述的CMOS半导体器件，其特征在于：所述PMOS元件的源极和漏极的掺杂区中包含有三价离子掺杂物，所述掺杂物为硼、氟化硼、镓、铟、铊、或铝之中的任意一种，或者多种。
14、根据权利要求13所述的CMOS半导体器件，其特征在于：所述源极和漏极的掺杂区中离子掺杂物的浓度为1E19到4E21/cm3。
15、根据权利要求1所述的CMOS半导体器件，其特征在于：所述连接界面层包含有金属硅化物。
16、根据权利要求15所述的CMOS半导体器件，其特征在于：所述金属硅化物的金属成分含钴、镍、钼、钛、钨、铜、或者铌之中的任意一种。
17、根据权利要求1所述的CMOS半导体器件，其特征在于：所述栅极介电层的厚度为10到100埃。
18、根据权利要求1所述的CMOS半导体器件，其特征在于：所述NMOS和PMOS元件还包括位于栅极沟道层两侧下方的袋掺杂区。
19、一种CMOS半导体器件，包括：N型半导体衬底、在所述N型半导体衬底中形成的P型阱和隔离浅沟槽；在N型半导体衬底上形成的PMOS元件；在P型阱中形成的NMOS元件；所述NMOS元件和PMOS元件分别包括栅极沟道层、栅极介电层、栅极和栅极两侧的间隔壁，和位于所述栅极沟道层两侧的源极和漏极的掺杂区，以及源极、漏极和栅极表面的连接界面层，其特征在于：所述NMOS元件的栅极沟道层与源极和漏极的掺杂区中的带电离子为相同型态；所述PMOS元件的栅极沟道层与源极和漏极的掺杂区中的带电离子为相同型态。
20、根据权利要求19所述的CMOS半导体器件，其特征在于：所述P型阱中包含有三价离子掺杂物，所述掺杂物为硼、氟化硼、镓、铟、铊、或铝之中的任意一种，或者多种。
21、根据权利要求20所述的CMOS半导体器件，其特征在于：所述P型阱中离子掺杂物的浓度为1E16到2E19/cm3。
22、根据权利要求19所述的CMOS半导体器件，其特征在于：所述NMOS元件的栅极沟道层和所述源极和漏极的掺杂区中包含有五价离子掺杂物，所述掺杂物为磷、砷、锑、铋、或者氮之中的任意一种，或者多种。
23、根据权利要求22所述的CMOS半导体器件，其特征在于：所述栅极沟道层中离子掺杂物的浓度为1E14到2E17/cm3；所述源极和漏极的掺杂区中离子掺杂物的浓度为1E19到4E21/cm3。
24、根据权利要求19所述的CMOS半导体器件，其特征在于：所述PMOS元件的栅极沟道层和所述源极和漏极的掺杂区中包含有三价离子掺杂物，所述掺杂物为硼、氟化硼、镓、铟、铊、或铝之中的任意一种，或者多种。
25、根据权利要求24所述的CMOS半导体器件，其特征在于：所述栅极沟道层中离子掺杂物的浓度为1E14到2E17/cm3；所述源极和漏极的掺杂区中离子掺杂物的浓度为1E19到4E21/cm3。
26、根据权利要求19所述的CMOS半导体器件，其特征在于：所述栅极介电层的厚度为10到100埃。
27、根据权利要求19所述的CMOS半导体器件，其特征在于：所述连接界面层包含有金属硅化物。
28、根据权利要求27所述的CMOS半导体器件，其特征在于：所述金属硅化物的金属成分含钴、镍、钼、钛、钨、铜、或者铌之中的任意一种。
29、一种CMOS半导体器件，包括：P型半导体衬底、在所述P型半导体衬底中形成的N型阱和隔离浅沟槽；在P型半导体衬底上形成的NMOS元件；在N型阱中形成的PMOS元件；所述NMOS元件和PMOS元件分别包括栅极沟道层、栅极介电层、栅极和栅极两侧的间隔壁，和位于所述栅极沟道层两侧的源极和漏极的掺杂区，以及源极、漏极和栅极表面的连接界面层，其特征在于：所述NMOS元件的栅极沟道层与源极和漏极的掺杂区中的带电离子为相同型态；所述PMOS元件的栅极沟道层与源极和漏极的掺杂区中的带电离子为相同型态。
30、根据权利要求29所述的CMOS半导体器件，其特征在于：所述N型阱中包含有五价离子掺杂物，所述掺杂物为磷、砷、锑、铋、或者氮之中的任意一种，或者多种。
31、根据权利要求30所述的CMOS半导体器件，其特征在于：所述N型阱中离子掺杂物的浓度为1E16到2E19/cm3。
32、根据权利要求29所述的CMOS半导体器件，其特征在于：所述NMOS元件的栅极沟道层和所述源极和漏极的掺杂区中包含有五价离子掺杂物，所述掺杂物为磷、砷、锑、铋、或者氮之中的任意一种，或者多种。
33、根据权利要求32所述的CMOS半导体器件，其特征在于：所述栅极沟道层中离子掺杂物的浓度为1E14到2E17/cm3；所述源极和漏极的掺杂区中离子掺杂物的浓度为1E19到4E21/cm3。
34、根据权利要求29所述的CMOS半导体器件，其特征在于：所述PMOS元件的栅极沟道层和所述源极和漏极的掺杂区中包含有三价离子掺杂物，所述掺杂物为硼、氟化硼、镓、铟、铊、或铝之中的任意一种，或者多种。
35、根据权利要求34所述的CMOS半导体器件，其特征在于：所述栅极沟道层中离子掺杂物的浓度为1E14到2E17/cm3；所述源极和漏极的掺杂区中离子掺杂物的浓度为1E19到4E21/cm3。
36、根据权利要求29所述的CMOS半导体器件，其特征在于：所述栅极介电层的厚度为10到100埃。
37、根据权利要求29所述的CMOS半导体器件，其特征在于：所述连接界面层包含有金属硅化物。
38、根据权利要求37所述的CMOS半导体器件，其特征在于：所述金属硅化物的金属成分含钴、镍、钼、钛、钨、铜、或者铌之中的任意一种。
39、一种CMOS反相器，包括NMOS元件和PMOS元件，所述NMOS元件和PMOS元件分别包括栅极、栅极沟道层、源极和漏极；所述PMOS元件的源极与高电位端连接，所述NMOS元件的漏极和所述PMOS元件的漏极相连后接输出端；所述NMOS元件的源极与低电位端连接；所述NMOS元件的栅极和PMOS元件的栅极相连后接输入端，其特征在于：所述NMOS元件的栅极沟道层与源极和漏极的掺杂区中的带电离子为相同型态；所述PMOS元件的栅极沟道层与源极和漏极的掺杂区中的带电离子为相同型态。
40、根据权利要求39所述的CMOS半导体器件，其特征在于：所述NMOS元件的栅极沟道层和源极与漏极的掺杂区中包含有五价离子掺杂物，所述掺杂物为磷、砷、锑、铋、或者氮之中的任意一种，或者多种。
41、根据权利要求40所述的CMOS半导体器件，其特征在于：所述栅极沟道层中离子掺杂物的浓度为1E14到2E17/cm3；所述源极和漏极的掺杂区中离子掺杂物的浓度为1E19到4E21/cm3。
42、根据权利要求39所述的CMOS半导体器件，其特征在于：所述PMOS元件的栅极沟道层和所述源极和漏极的掺杂区中包含有三价离子掺杂物，所述掺杂物为硼、氟化硼、镓、铟、铊、或铝之中的任意一种，或者多种。
43、根据权利要求42所述的CMOS半导体器件，其特征在于：所述栅极沟道层中离子掺杂物的浓度为1E14到2E17/cm3；所述源极和漏极的掺杂区中离子掺杂物的浓度为1E19到4E21/cm3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007100409795A CN101312194A (zh) | 2007-05-21 | 2007-05-21 | Cmos器件和cmos反相器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007100409795A CN101312194A (zh) | 2007-05-21 | 2007-05-21 | Cmos器件和cmos反相器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101312194A true CN101312194A (zh) | 2008-11-26 |
Family
ID=40100722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007100409795A Pending CN101312194A (zh) | 2007-05-21 | 2007-05-21 | Cmos器件和cmos反相器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101312194A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105990391A (zh) * | 2015-03-19 | 2016-10-05 | 国际商业机器公司 | 具有横向双极和BiCMOS的单片集成光子器件 |
| CN106298817A (zh) * | 2016-10-19 | 2017-01-04 | 天津大学 | 基于标准cmos工艺可变增益光电探测器及制备方法 |
-
2007
- 2007-05-21 CN CNA2007100409795A patent/CN101312194A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105990391A (zh) * | 2015-03-19 | 2016-10-05 | 国际商业机器公司 | 具有横向双极和BiCMOS的单片集成光子器件 |
| CN106298817A (zh) * | 2016-10-19 | 2017-01-04 | 天津大学 | 基于标准cmos工艺可变增益光电探测器及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100369262C (zh) | 场效应晶体管、集成电路及制造方法 | |
| CN101258592B (zh) | 平面背栅极cmos中的高性能电容器 | |
| CN206041966U (zh) | 半导体器件和半导体部件 | |
| WO1997039485A9 (en) | Silicon carbide cmos and method of fabrication | |
| WO1997039485A1 (en) | Silicon carbide cmos and method of fabrication | |
| CN101800228A (zh) | 半导体装置 | |
| CN101194367A (zh) | 利用门极功函数工程来改变应用的改良式金属氧化物半导体场效应晶体管 | |
| KR20020062200A (ko) | 반도체 장치 및 그 제조 방법 | |
| CN103456788A (zh) | 垂直功率mosfet及其形成方法 | |
| CN102903736A (zh) | 二极管及其制作方法 | |
| CN107039433A (zh) | 集成电路结构、半导体结构器件及其保护方法 | |
| JP2008258261A (ja) | 半導体装置 | |
| US20160056251A1 (en) | Semiconductor switching device including charge storage structure | |
| US7635882B2 (en) | Logic switch and circuits utilizing the switch | |
| GB1563863A (en) | Igfet inverters and methods of fabrication thereof | |
| TW201814886A (zh) | 帶有可控相位節點振鈴的開關電路 | |
| CN101312194A (zh) | Cmos器件和cmos反相器 | |
| CN101246903A (zh) | 半导体器件及其制作方法 | |
| CN101312193B (zh) | 半导体器件逻辑电路 | |
| CN101312187B (zh) | 半导体器件逻辑电路 | |
| KR100344489B1 (ko) | 반도체집적회로장치의제조방법 | |
| CN102790052B (zh) | 一种基于SiGe HBT的三应变BiCMOS集成器件及制备方法 | |
| CN111834456A (zh) | 一种半导体元件及其制备方法 | |
| CN101419971A (zh) | 低功耗半导体器件 | |
| CN101295731A (zh) | 半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Open date: 20081126 |