JP2008258261A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008258261A
JP2008258261A JP2007096411A JP2007096411A JP2008258261A JP 2008258261 A JP2008258261 A JP 2008258261A JP 2007096411 A JP2007096411 A JP 2007096411A JP 2007096411 A JP2007096411 A JP 2007096411A JP 2008258261 A JP2008258261 A JP 2008258261A
Authority
JP
Japan
Prior art keywords
layer
region
compound semiconductor
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007096411A
Other languages
English (en)
Other versions
JP5431652B2 (ja
Inventor
Yasunori Bito
康則 尾藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2007096411A priority Critical patent/JP5431652B2/ja
Priority to US12/061,065 priority patent/US8067788B2/en
Publication of JP2008258261A publication Critical patent/JP2008258261A/ja
Application granted granted Critical
Publication of JP5431652B2 publication Critical patent/JP5431652B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】 従来、異なるタイプのＦＥＴがモノリシック化された半導体装置で、各々の用途に応じて各ＦＥＴの特性を好適に設定することは困難であった。
【解決手段】 基板１上に積層された複数の化合物半導体層を含む積層体の第１領域に形成されたＦＥＴ１、前記積層体の第２領域に形成されたＦＥＴ２を有する半導体装置５０であって、第１領域と第２領域とで同層に形成された第１導電型のチャネル層５と、チャネル層５上に形成されると共に、第１領域と第２領域とで同層に形成された中間層１１と、第１領域に形成されると共に、中間層１１と同層に形成された第２導電型の化合物半導体層１８と、化合物半導体層１８にオーミック接触されたＦＥＴ１のゲート電極１９と、第２領域の中間層１１にショットキー接触されたＦＥＴ２のゲート電極２０と、を備える。
【選択図】 図１

Description

本発明は、半導体装置に関し、特に異なるタイプの電界効果トランジスタがモノリシック化された半導体装置に関する。
近年、移動体通信端末用の半導体集積回路に関する技術の進展が著しい。移動体通信端末用の半導体集積回路の高機能化に伴い、機能素子をモノリシック化させることが強く要求されている。なお、複数の機能素子をモノリシック化することで、チップ自体の小型化、ボンディング工程の簡素化等を図ることができる。
移動体通信端末用の増幅回路としては、エンハンスメント型のＦＥＴ（Field Effect Transistor）（電界効果型トランジスタ）が用いられる。増幅回路は、他の機能回路と共通の電源で動作することが要求されるためである。また、移動体通信端末用のスイッチ回路としては、ディプレッション型のＦＥＴが用いられる。スイッチ回路は、低い挿入損失の実現のため、オン抵抗が低いことが要求されるためである。
エンハンスメント型ＦＥＴ、ディプレッション型ＦＥＴをモノリシック化すること自体は、従来から幅広く知られている（特許文献１乃至５参照）。
ディプレッション型ＦＥＴは、負の閾値電圧を有する。他方、エンハンスメント型ＦＥＴは、正の閾値電圧を有する。従って、ディプレッション型ＦＥＴとエンハンスメント型ＦＥＴとの間で閾値電圧が異なるように設定する必要がある。
図１１に、特許文献１記載の技術を説明するための模式図を示す。図１１では、エンハンスメント型ＦＥＴのゲート電極１００２からチャネル層２００までの距離は、ｎ型のＧａＡｓ層４００の厚み分だけ、ディプレッション型ＦＥＴのゲート電極１００４からチャネル層２００までの距離より短い。ゲート電極とチャネル層との間の距離の相違に基づいて、エンハンスメント型ＦＥＴとディプレッション型ＦＥＴとの閾値電圧の差が決定される。特許文献２乃至特許文献４にも、特許文献１と同様の技術が開示されている。
特許文献５には、チャネル領域の不純物濃度や接合深さが互いに同一にされたショットキー障壁型ＦＥＴ、ｐｎ接合型ＦＥＴらがモノリシック化された半導体装置が開示されている。
特開平７−１４２６８５号公報 特開平６−２１６３２６号公報 特開平６−３２６１３１号公報 特許第２７７３７００号公報 特開昭６１−５９７８１号公報
エンハンスメント型ＦＥＴを増幅回路用のＦＥＴとして用いる場合、増幅回路の非動作時の消費電力を十分に低減するため、閾値電圧を＋０．３Ｖよりも大きな正の電圧に設定すると良い（より好ましくは、＋０．４Ｖよりも大きな正の電圧に設定すると良い）。また、ディプレッション型ＦＥＴをスイッチ回路用のＦＥＴとして用いる場合、挿入損失を十分に低減させるため、−０．５Ｖよりも大きな負の電圧に設定すると良い（より好ましくは、−０．６Ｖよりも大きな負の電圧に設定すると良い）。このように設定すると、エンハンスメント型ＦＥＴの閾値電圧とディプレッション型ＦＥＴの閾値電圧との差（差電圧）は大きくなる（より好ましい場合には、差電圧は、１Ｖ（＝＋０．４−（−０．６Ｖ））となる）。
このように大きな差電圧を設定するためには、ディプレッション型ＦＥＴのゲート−チャネル層間の距離を、エンハンスメント型ＦＥＴのゲート−チャネル層間の距離よりも十分に大きな設定する必要がある。
特許文献１記載のように設定すると、上述のｎ型ＧａＡｓ層４００の層厚を５０ｎｍに設定する必要がある。この場合、層厚の増加に伴い、エンハンスメント型ＦＥＴのゲートは半導体装置の内部に配置される。そして、ゲートに電界が集中し、ゲートの耐圧が低下することを招く。従って、ゲートに大きな電圧が印加される増幅回路用のＦＥＴとして採用することはできない。ゲートの耐圧性を向上させるために、ゲート側面に空間を設けたとしても、ドレイン電流の低下やオン抵抗の増大を招いてしまい得る。
このように、従来、異なるタイプのＦＥＴがモノリシック化された半導体装置で、各々の用途に応じて各ＦＥＴの特性を好適に設定することは困難であった。
本発明にかかる半導体装置は、基板上に積層された複数の化合物半導体層を含む積層体の第１領域に形成された第１電界効果トランジスタ、前記積層体の第２領域に形成された第２電界効果トランジスタを有する半導体装置であって、（１）前記第１領域と前記第２領域とで同層に形成された第１導電型のチャネル層と、（２）前記チャネル層上に形成されると共に、前記第１領域と前記第２領域とで同層に形成された上部化合物半導体層と、（３）前記第１領域に形成されると共に、前記上部化合物半導体層と同層に形成された第２導電型の化合物半導体領域と、（４）第２導電型の前記化合物半導体領域にオーミック接触された前記第１電界効果トランジスタのゲート電極と、（５）前記第２領域の前記上部化合物半導体層にショットキー接触された前記第２電界効果トランジスタのゲート電極と、を備える。
第１電界効果トランジスタは、第２導電型の化合物半導体領域に接続されたゲート電極を有し、第２電界効果トランジスタは、上部化合物半導体層にショットキー接触されたゲート電極を有する。これにより、両トランジスタのゲートのポテンシャル障壁は異なる値に設定される。従って、第１電界効果トランジスタと第２電界効果トランジスタの閾値電圧差は、上部化合物半導体層の層厚に加えて、両者のゲートのポテンシャル障壁の差も含めて設定される。これにより、上部化合物半導体層の層厚を過度に大きな値に設定することなく、第１電界効果トランジスタの閾値電圧と第２電界効果トランジスタの閾値電圧との差を大きく設定することができる。結果として、第１電界効果トランジスタ、第２電界効果トランジスタを、それぞれの用途に適したものとすることができる。
異なるタイプのＦＥＴがモノリシック化された半導体装置において、各々の用途に応じて各ＦＥＴの特性を好適に設定することができる。
以下、図面を用いて、本発明の実施の形態について説明する。尚、図面は簡略的なものであって、示された構成要素の正確な大きさ等を示すものではない。また、図面に基づいて、本発明の技術的範囲を狭めるように解釈してはならない。また、同一の要素には同一の符号を付し、重複する説明は省略するものとする。上下左右といった方向を示す用語は、図面を正面視することを前提として用いる。
〔第１の実施形態〕
以下、第１の実施形態に係る半導体装置５０について図１を用いて説明する。図１に、半導体装置５０の概略的な断面構成を説明するための模式図を示す。なお、まず、半導体装置５０の構成について説明する。
図１に示すように、半導体装置５０は、第１領域に第１電界効果トランジスタ（ＦＥＴ１）、第２領域に第２電界効果トランジスタ（ＦＥＴ２）を有する。ＦＥＴ１は、エンハンスメント型のＦＥＴであり、正の閾値電圧を有する。ＦＥＴ１は、増幅回路の一部を構成する。ＦＥＴ２は、ディプレッション型のＦＥＴであり、負の閾値電圧を有する。ＦＥＴ２は、スイッチ回路の一部を構成する。換言すると、半導体装置５０は、増幅回路とスイッチ回路とがモノリシック化された半導体集積回路であり、増幅回路用のＦＥＴ１、スイッチ回路用のＦＥＴ２らを同一基板上に有する。
なお、ＦＥＴ１、ＦＥＴ２は、いわゆる高電子移動度電界効果型トランジスタ（ＨＥＭＴ(High Electron Mobility Transistor)）であり、互いに異なる材料の電子供給層、チャネル層を有する。電子供給層は、電子を供給する層である。チャネル層は、電子が走行する層である。なお、本実施形態では、電子の移動度を向上させるため、電子供給層とチャネル層との間に、スペーサ層を設けている。
図１に示すように、半導体装置５０は、半絶縁性のＧａＡｓ基板（化合物半導体基板）１上に、バッファ層（AlGaAs層）２、電子供給層（AlGaAs層）３、スペーサ層（AlGaAs層）４、チャネル層（InGaAs層）５、スペーサ層（AlGaAs層）６、電子供給層（AlGaAs層）７、中間層（AlGaAs層）８、中間層（GaAs層）９、ストッパ層（InGaP層）１０、中間層（上部化合物半導体層）（GaAs層）１１、ストッパ層（AlGaAs層）１２、キャップ層（GaAs層）１３、らIII−Ｖ族化合物半導体層がこの順でエピタキシャル成長された積層体を有する。
バッファ層２は、膜厚500nmのアンドープのAlGaAs層である。電子供給層３は、不純物（Ｓｉ）が2×1018cm-3ドープされた膜厚4nmのｎ型AlGaAs層である。スペーサ層４は、膜厚2nmのアンドープのAlGaAs層である。チャネル層５は、膜厚15nmのアンドープのInGaAs層である。スペーサ層６は、膜厚2nmのアンドープのAlGaAs層である。電子供給層７は、不純物（Ｓｉ）が2×1018cm-3ドープされた膜厚10nmのｎ型AlGaAs層である。中間層８は、膜厚5nmのアンドープのｎ型AlGaAs層である。中間層９は、膜厚5nmのアンドープのGaAs層である。ストッパ層１０は、膜厚5nmのアンドープのInGaP層である。中間層１１は、膜厚15nmのアンドープのGaAs層である。ストッパ層１２は、不純物（Ｓｉ）が4×1018cm-3ドープされた膜厚5nmのｎ型AlGaAs層である。キャップ層１３は、不純物（Ｓｉ）が4×1018cm-3ドープされた膜厚100nmのｎ型GaAs層である。
通常の薄膜形成技術（有機金属気相成長法（ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）等）を活用することで、ＧａＡｓ基板１上に上述の化合物半導体層２〜１３は順次積層される。そして、ＧａＡｓ基板１上には、化合物半導体層２〜１３が積層された積層体が形成される。
図１に示すように、ＦＥＴ１は、ソース電極１４、ドレイン電極１５を有する。ソース電極１４、ドレイン電極１５は、AuGe-Ni-Au合金層であり、キャップ層１３上に形成される。同様に、ＦＥＴ２は、ソース電極１６、ドレイン電極１７を有する。ソース電極１６、ドレイン電極１７は、AuGe-Ni-Au合金層であり、キャップ層１３上に形成される。なお、ＦＥＴ１、ＦＥＴ２のソース電極、ドレイン電極は、表面保護膜２１が形成された後に形成される。
第１領域には、エッチングによって、第１リセス４０が形成される。第１リセス４０は、ソース電極１４とドレイン電極１５とが形成されるべき領域の間の部分に形成される。なお、第１リセス４０は、キャップ層１３、ストッパ層１２が部分的に除去されて形成された溝である。なお、ストッパ層１２は、第１リセス４０用のエッチング停止層として機能する。
第２領域には、エッチングによって、第１リセス４１が形成される。第１リセス４１は、ソース電極１６とドレイン電極１７とが形成されるべき領域の間の部分に形成される。なお、第１リセス４１は、第１リセス４０と同様に、キャップ層１３、ストッパ層１２が部分的に除去されて形成された溝である。また、ストッパ層１２は、第１リセス４０用のエッチング停止層として機能する。
第１リセス４０内には、エッチングによって、第２リセス４２が形成される。なお、第２リセス４２は、中間層１１、ストッパ層１０が部分的に除去されて形成された溝である。ストッパ層１０は、第２リセス４２用のエッチング停止層として機能する。第１リセス４１内には、第１リセス４０のように、第２リセスは形成されない。
第２リセス４２内には、選択再成長技術を活用して、第２導電型の不純物がドープされた化合物半導体層（化合物半導体領域）１８が堆積される。化合物半導体層１８は、不純物（Ｃ）がドープされた膜厚80nmのｐ型GaAs（p+-GaAs）層である。なお、化合物半導体層１８の不純物濃度は、1×1020cm-3程度である。ここで、第２導電型半導体層１８の不純物濃度は、n型AlGaAs層７の不純物濃度よりも高いことが望ましい。n型AlGaAs層１７以下の濃度の場合、第２導電型半導体層１８内に広がる空乏層幅が大きくなるため好ましくない。
ＦＥＴ１のゲート電極１９は、化合物半導体層１８上に形成される。ゲート電極１９は、WSiからなり、化合物半導体層１８とオーミック接触される。換言すると、ゲート電極１９は、オーミック電極である。p型の第２導電型半導体層１８と、n型AlGaAs層７との間にPN接合が形成される。ゲート電極１９に印加される電圧によって、ＰＮ接合からチャネル層側に広がった空乏層の厚みが制御されてチャネル層５内の電子蓄積量が変調され、ＦＥＴ１のオン・オフが制御される。
ＦＥＴ２のゲート電極２０は、中間層１１上に形成される。ゲート電極２０は、ゲート電極１９と同様にWSiからなる。ゲート電極２０は、ゲート電極１９とは異なり、中間層１１とショットキー接触される。換言すると、ゲート電極２０は、ショットキー電極である。ゲート電極２０と中間層１１との間には、ショットキー障壁が形成される。ゲート電極２０に印加される電圧によって、ショットキー接合の空乏層の厚みが制御され、ＦＥＴ２のオン・オフが制御される。
なお、ＦＥＴ１とＦＥＴ２とは、アイソレーション領域２２により電気的に分離される。アイソレーション領域２２は、ストッパ層１２、キャップ層１３らが除去されて形成されたリセス４３の底面に不純物（ホウ素（Ｂ））をイオン注入することで形成される。
また、化合物半導体層２〜１３を含む積層体の上面は、表面保護膜（パッシべーション膜）２１が形成される。表面保護膜２１は、ＳｉＯ２膜であり、通常の薄膜形成技術（スパッタ等）により形成される。なお、図１から明らかなように、ＦＥＴ１、ＦＥＴ２の各電極は、表面保護膜２１が部分的に除去されて形成される。
本実施形態では、上述の説明から明らかなように、ＦＥＴ１のゲート電極１９はp型の化合物半導体層１８に接続され、ＦＥＴ２のゲート電極２０はn型の中間層１１に接続される。これにより、両ＦＥＴのゲートのポテンシャル障壁は異なる値に設定される。すなわち、ＦＥＴ１のゲートのポテンシャル障壁（φE）は、化合物半導体層（p+-GaAs層）１８のバンドギャップに相当する1.4eVとなる。他方、ＦＥＴ２のゲートのポテンシャル障壁（φD）は、ゲート電極２０と中間層１１とのショットキー接合から生じる０．８ｅＶとなる。これによって、中間層１１、ストッパ層１０を十分に薄く設定しつつ、かつ、ＦＥＴ１とＦＥＴ２との閾値電圧差を十分に大きな値に設定することができる。そして、ＦＥＴ１の特性を増幅回路用のＦＥＴに適するものとし、ＦＥＴ２の特性をスイッチ回路用のＦＥＴに適するものとすることができる。
ここで、上述の点について更に説明をする。エンハンスメント型のＦＥＴ１の閾値電圧とディプレッション型のＦＥＴ２の閾値電圧との差(ΔVT)は、式１で表される。なお、化合物半導体層（p+-GaAs層）１８内に広がる空乏層幅は十分薄いため無視できる。
ΔVT=κ1 ・tGaAs+κ2・tInGaP＋（(φE−φD)/q） ・・・式１
ここで、κ1は中間層（GaAs層）11内の電界強度、κ2はストッパ層（InGaP層）10の電界強度、tGaAsは中間層（GaAs層）11の膜厚、tInGaPはストッパ層（InGaP層）10の膜厚、qは電荷素量である。
式１の第１項（κ1 ・tGaAs）、第２項（κ2・tInGaP）は、中間層１１の層厚、ストッパ層１０の層厚の合計値に応じたＦＥＴ１とＦＥＴ２との閾値電圧差である。なお、中間層１１の層厚、ストッパ層１０の層厚の合計値は、ＦＥＴ１のゲート構造（ゲート電極１９、化合物半導体層１８）−チャネル層５間の距離と、ＦＥＴ２のゲート構造（ゲート電極２０）−チャネル層５間の距離の差分に対応する。式１の第３項（(φE−φD)/q）は、ＦＥＴ１のゲートのポテンシャル障壁（φE）とＦＥＴ２のゲートのポテンシャル障壁（φD）の差分で生じる閾値電圧差である。
上述のように、ＦＥＴ１、ＦＥＴ２のポテンシャル障壁は異なる値に設定されている。従って、第３項でＦＥＴ１とＦＥＴ２との閾値電圧差を0.6V（1.4-0.8（φE−φD））と設定することができる。これにより、第１項と第２項とで、閾値電圧差を０．６Ｖ分だけ大きく設定する必要はない。つまり、ストッパ層１０、中間層１１を厚く設定する必要がない。
この結果、ストッパ層１０、中間層１１の層厚を過度に増加させることなく、ＦＥＴ１とＦＥＴ２の閾値電圧差を１Ｖに設定できる（ＦＥＴ１の閾値電圧を＋０．４Ｖ、ＦＥＴ２の閾値電圧を−０．６Ｖに設定できる）。この場合、上述のように、ストッパ層１０の層厚を５ｎｍとし、中間層１１の層厚を２０ｎｍとすれば十分である。
また、試作品の評価結果によると、ＦＥＴ１のゲート耐圧を１８Ｖに設定することができた。これは、移動体通信端末用の３Ｖ動作の増幅回路としては十分な特性である。また、ＦＥＴ１の閾値電圧は＋０．３Ｖよりも高いため、遮断電流は、５ｎＡ／ｍｍと極めて小さい。また、ＦＥＴ１のゲート障壁（φE）は高いため、大きなゲート電圧をゲート電極１９に印加することができる。この結果、ＦＥＴ１の最大ドレイン電流は４３０ｍＡ／ｍｍというエンハンスメント型ＦＥＴとしては大きな値を得ることができた。
ＦＥＴ２の閾値電圧は−０．６Ｖと低いため、ＦＥＴ２のオン抵抗は１．６Ωｍｍと十分に低い値を得ることができた。
このように、ＦＥＴ１、ＦＥＴ２のゲートのポテンシャル障壁を異なる値に設定することで、中間層１１、ストッパ層１０を厚く設定せずに、ＦＥＴ１とＦＥＴ２との閾値電圧差を十分に大きな値に設定することができる。そして、ＦＥＴ１の特性を増幅回路用のＦＥＴに適するものとし、ＦＥＴ２の特性をスイッチ回路用のＦＥＴに適するものとすることができる。
最後に、半導体装置５０の製造方法の一例について概略的に説明する。まず、ＧａＡｓ基板１を用意する。次に、ＧａＡｓ基板１上に、ＭＯＣＶＤ法により、バッファ層２〜キャップ層１３を成長させる。次に、第１リセス４０、リセス４３をエッチングにより形成する。次に、リセス４３の底面に不純物（ホウ素（Ｂ））を打ち込み、アイソレーション領域２２を形成する。次に、第２リセス４２を形成する。次に、第２リセス４２内に、化合物半導体層１８を選択的に堆積させる。次に、表面保護膜２１を形成する。そして、ソース電極１４、１６、ドレイン電極１５、１７を形成する。そして、ゲート電極１９、２０を形成する。
〔第２の実施形態〕
以下、第２の実施形態に係る半導体装置５１について図２を用いて説明する。図２に、半導体装置５１の概略的な断面構成を説明するための模式図を示す。
図２に示すように、本実施形態においては、化合物半導体層１８は、中間層１１、ストッパ層１０、中間層９に形成された第２リセス４２に内に形成される。すなわち、化合物半導体層１８は、中間層８の上層に設けられる。このような場合であっても、第１の実施形態と同様の効果を得ることができる。
なお、この場合の試作品の評価結果によると、ＦＥＴ１の閾値電圧は＋０．５Ｖであり、遮断電流は１ｎＡ／ｍｍであった。また、ＦＥＴ１の中間層１１〜中間層９の層厚の合計値は２５ｎｍであり、ＦＥＴ１のゲート耐圧は１６Ｖであった。ＦＥＴ２の閾値電圧は第１の実施形態と同様に、−０．６Ｖであった。
〔第３の実施形態〕
以下、第３の実施形態に係る半導体装置５２について図３を用いて説明する。図３に、半導体装置５２の概略的な断面構成を説明するための模式図を示す。
図３に示すように、本実施形態においては、化合物半導体層１８は、中間層１１に形成された第２リセス４２に内に形成される。すなわち、化合物半導体層１８は、ストッパ層１０の上層に設けられる。このような場合であっても、第１の実施形態と同様の効果を得ることができる。なお、中間層１１の層厚は、２０ｎｍに設定されている。また、ここでは、中間層９は導入されていない。
この場合の試作品の評価結果によると、ＦＥＴ１の閾値電圧は＋０．４Ｖであり、遮断電流は５ｎＡ／ｍｍであった。また、ＦＥＴ１の中間層１１の層厚は２０ｎｍであり、ＦＥＴ１のゲート耐圧は１８Ｖであった。ＦＥＴ２の閾値電圧は第１の実施形態と同様に、−０．６Ｖであった。
〔第４の実施形態〕
以下、第４の実施形態に係る半導体装置５３について図４を用いて説明する。図４に、半導体装置５３の概略的な断面構成を説明するための模式図を示す。
図４に示すように、本実施形態においては、ゲート電極２０は、InGaP層（ストッパ層）１０にショットキー接触される。このような場合であって、第３の実施形態と同様の効果を得ることができる。なお、ここでは、InGaP層（ストッパ層）１０が、上部化合物半導体層に相当する。
〔第５の実施形態〕
以下、第５の実施形態に係る半導体装置５４について図５を用いて説明する。図５に、半導体装置５４の概略的な断面構成を説明するための模式図を示す。
図５に示すように、本実施形態においては、第４の実施形態とは異なり、化合物半導体層１８は、GaAs層（中間層）９、InGaP層（ストッパ層）１０に形成された第２リセス４２内に形成される。すなわち、化合物半導体層１８は、AlGaAs層（中間層）８の上層に設けられる。このような場合であっても、第４の実施形態と同様の効果を得ることができる。なお、この場合、ＦＥＴ１の閾値電圧は＋０．５Ｖであり、ＦＥＴ２の閾値電圧は−０．６Ｖである。また、ここでも、InGaP層１０が、上部化合物半導体層に相当する。
〔第６の実施形態〕
以下、第６の実施形態に係る半導体装置５５について図６を用いて説明する。図６に、半導体装置５５の概略的な断面構成を説明するための模式図を示す。
本実施形態は、第１の実施形態とは異なり、図６に示すように、ＦＥＴ２のゲート電極２０を第２リセス４４内に形成する。なお、第２リセス４４は、中間層１１が選択的にエッチングされて形成された溝である。中間層１１の層厚は、５ｎｍである。ストッパ層１０の層厚は、２０ｎｍである。
このような構成によれば、第１の実施形態の効果に加えて、ＦＥＴ２のオン抵抗を低減することができる。結果として、スイッチ回路の挿入損失をさらに低減することができる。これは、ゲート電極２０が、化合物半導体層（中間層１１）に埋め込まれることによって、半導体装置５５の表面付近に形成される空乏層の影響を排除し、ＦＥＴ２のチャネルに蓄積される電子濃度を高くすることができるためである。
なお、ＦＥＴ１の閾値電圧は０．４Ｖとし、ＦＥＴ２の閾値電圧は、−０．６Ｖとし、ＦＥＴ１とＦＥＴ２との閾値電圧差を１Ｖに設定することができる。なお、ＦＥＴ１のゲート耐圧は１６Ｖであった。
〔第７の実施形態〕
以下、第７の実施形態に係る半導体装置５６について図７を用いて説明する。図７に、半導体装置５６の概略的な断面構成を説明するための模式図を示す。
本実施形態は、第６の実施形態とは異なり、図７に示すように、ゲート電極２０の側面と中間層１１との間に空間３０を設ける。
このような構成によれば、第６の実施形態と同様の効果に加えて、ＦＥＴ２のゲートに印加される電界強度を低減させ、ＦＥＴ２のゲート耐圧を向上させることができる。なお、ゲート電極２０の側面と中間層１１との間の間隔は、２０ｎｍ〜６０ｎｍの範囲に設定すると良い。
試作評価の際は、その間隔を３０ｎｍとし、ＦＥＴ２のゲート耐圧を１８Ｖに設定することができた。また、第１実施形態の場合と比較して、ＦＥＴ２のオン抵抗を１０％低減することができた。
〔第８の実施形態〕
以下、第８の実施形態に係る半導体装置５７について図８を用いて説明する。図８に、半導体装置５７の概略的な断面構成を説明するための模式図を示す。
本実施形態は、第７の実施形態とは異なり、ゲート電極２０は、ＡｌＧａＡｓ層２４にショットキー接触させる。このような場合であっても、第７の実施形態と同様の効果を得ることができる。但し、ＡｌＧａＡｓ層２４は、ＩｎＧａＰ層と比較して、ショットキー障壁が０．２Ｖ高いため、同じマイナスの閾値電圧を得るためには、その層厚を厚く設定する必要がある。つまり、層厚の増加を抑制するためには、ゲート電極２０を、ＡｌＧａＡｓ層よりもショットキー障壁が低いＧａＡｓ層又はＩｎＧａＰ層とショットキー接触させると良い。
〔第９の実施形態〕
以下、第９の実施形態に係る半導体装置５８について図９を用いて説明する。図９に、半導体装置５８の概略的な断面構成を説明するための模式図を示す。
本実施形態は、第８の実施形態とは異なり、化合物半導体層１８は、InGaP層１０上に形成される。このような場合であっても、第８の実施形態と同様の効果を得ることができる。
〔第１０の実施形態〕
以下、第１０の実施形態に係る半導体装置５９について図１０を用いて説明する。図１０に、半導体装置５９の概略的な断面構成を説明するための模式図を示す。
本実施形態は、特にチャネル層の構成が第１の実施形態と異なる。このような場合であっても、第８の実施形態と同様の効果を得ることができる。
図１０に示すように、本実施形態においては、バッファ層２上には、ＧａＡｓ層２５、ＡｌＧａＡｓ層２６がこの順で形成される。ＧａＡｓ層２５は、Ｓｉがドープされている。同様に、ＡｌＧａＡｓ層２６にも、Ｓｉがドープされている。ＡｌＧａＡｓ層２６上には、中間層９が形成される。
本発明の技術的範囲は上述の実施の形態に限定されない。すなわち、化合物半導体層１８は、選択再成長技術に代えて、不純物拡散技術で形成させても良い。つまり、上部化合物半導体層（図１の中間層１１）に不純物（Ｚｎ）を熱拡散させて化合物半導体層１８を形成させても良い。また、不純物として導入される元素の種類は任意であり、Ｃ、Ｚｎ、Ｍｇ等いずれであっても良い。また、化合物半導体層１８は、ＧａＡｓ層に限らず、他のIII−Ｖ族化合物半導体層（例えば、ＡｌＧａＡｓ層）であっても良い。また、電極（電極１９、２０）の材料も任意であり、ＷＳｉ以外のＴｉ、Ａｌ、Ｐｔなどの金属であっても良い。また、上述の実施形態においては、ＧａＡｓ基板と格子整合する組成の化合物半導体層について説明したが、ＩｎＰ系の化合物半導体、ＧａＮ形の化合物半導体に適用しても良い。
第１の実施形態にかかる半導体装置５０の概略的な断面構成を説明するための模式図である。 第２の実施形態にかかる半導体装置５１の概略的な断面構成を説明するための模式図である。 第３の実施形態にかかる半導体装置５２の概略的な断面構成を説明するための模式図である。 第４の実施形態にかかる半導体装置５３の概略的な断面構成を説明するための模式図である。 第５の実施形態にかかる半導体装置５４の概略的な断面構成を説明するための模式図である。 第６の実施形態にかかる半導体装置５５の概略的な断面構成を説明するための模式図である。 第７の実施形態にかかる半導体装置５６の概略的な断面構成を説明するための模式図である。 第８の実施形態にかかる半導体装置５７の概略的な断面構成を説明するための模式図である。 第９の実施形態にかかる半導体装置５８の概略的な断面構成を説明するための模式図である。 第１０の実施形態にかかる半導体装置５９の概略的な断面構成を説明するための模式図である。 従来の技術を説明するための模式図を示す。
符号の説明
５０〜５９ 半導体装置
２ バッファ層
３ 電子供給層
４ スペーサ層
５ チャネル層
６ スペーサ層
７ 電子供給層
８ 中間層
９ 中間層
１０ ストッパ層
１１ 中間層
１２ ストッパ層
１３ キャップ層
１４ ソース電極
１５ ドレイン電極
１６ ソース電極
１７ ドレイン電極
１８ 化合物半導体層
１９ ゲート電極
２０ ゲート電極
２１ 表面保護膜
２２ アイソレーション領域
３０ 空間
４０〜４４ リセス

Claims (9)

  1. 基板上に積層された複数の化合物半導体層を含む積層体の第１領域に形成された第１電界効果トランジスタ、前記積層体の第２領域に形成された第２電界効果トランジスタを有する半導体装置であって、
    前記第１領域と前記第２領域とで同層に形成された第１導電型のチャネル層と、
    前記チャネル層上に形成されると共に、前記第１領域と前記第２領域とで同層に形成された上部化合物半導体層と、
    前記第１領域に形成されると共に、前記上部化合物半導体層と同層に形成された第２導電型の化合物半導体領域と、
    第２導電型の前記化合物半導体領域にオーミック接触された前記第１電界効果トランジスタのゲート電極と、
    前記第２領域の前記上部化合物半導体層にショットキー接触された前記第２電界効果トランジスタのゲート電極と、
    を備える半導体装置。
  2. 前記第１領域と前記第２領域とで同層に形成された電子供給層と、
    前記チャネル層と前記電子供給層との間に形成されると共に、前記第１領域と前記第２領域とで同層に形成されたスペーサ層と、
    をさらに備える請求項１記載の半導体装置。
  3. 第２導電型の前記化合物半導体領域は、前記上部化合物半導体層に設けられたリセス内に堆積された化合物半導体層に不純物が導入されて形成されることを特徴とする請求項１記載の半導体装置。
  4. 第２導電型の前記化合物半導体領域は、前記上部化合物半導体層に不純物が直接導入されて形成されることを特徴とする請求項１記載の半導体装置。
  5. 前記第２電界効果トランジスタの前記ゲート電極は、前記上部化合物半導体層に設けられたリセスに充填された部分を有することを特徴とする請求項１記載の半導体装置。
  6. 前記第２電界効果トランジスタの前記ゲート電極は、前記上部化合物半導体層に設けられた前記リセスの内壁に当接しないことを特徴とする請求項５記載の半導体装置。
  7. 前記第１領域と前記第２領域との境界部分に設けられたアイソレーション層によって、前記第１電界効果トランジスタと前記第２電界効果トランジスタとは互いに分離されることを特徴とする請求項１記載の半導体装置。
  8. 前記第１電界効果トランジスタは、エンハンスメント型の電界効果トランジスタであり、
    前記第２電界効果トランジスタは、ディプレッション型の電界効果トランジスタであることを特徴とする請求項１記載の半導体装置。
  9. 前記第１電界効果トランジスタは、電流増幅回路用の電界効果トランジスタであって、
    前記第２電界効果トランジスタは、スイッチ回路用の電界効果トランジスタであることを特徴とする請求項１記載の半導体装置。
JP2007096411A 2007-04-02 2007-04-02 半導体装置 Expired - Fee Related JP5431652B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007096411A JP5431652B2 (ja) 2007-04-02 2007-04-02 半導体装置
US12/061,065 US8067788B2 (en) 2007-04-02 2008-04-02 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007096411A JP5431652B2 (ja) 2007-04-02 2007-04-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2008258261A true JP2008258261A (ja) 2008-10-23
JP5431652B2 JP5431652B2 (ja) 2014-03-05

Family

ID=39792681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007096411A Expired - Fee Related JP5431652B2 (ja) 2007-04-02 2007-04-02 半導体装置

Country Status (2)

Country Link
US (1) US8067788B2 (ja)
JP (1) JP5431652B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8253218B2 (en) 2010-02-09 2012-08-28 Renesas Electronics Corporation Protective element and semiconductor device
JP2015104074A (ja) * 2013-11-27 2015-06-04 セイコーエプソン株式会社 発振回路、発振器、電子機器および移動体
JP2016529712A (ja) * 2013-07-30 2016-09-23 エフィシエント パワー コンヴァーション コーポレーション 閾値電圧がマッチングした集積回路およびこれを作製するための方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100072484A1 (en) * 2008-09-23 2010-03-25 Triquint Semiconductor, Inc. Heteroepitaxial gallium nitride-based device formed on an off-cut substrate
US8344420B1 (en) * 2009-07-24 2013-01-01 Triquint Semiconductor, Inc. Enhancement-mode gallium nitride high electron mobility transistor
KR101736914B1 (ko) * 2010-12-06 2017-05-19 한국전자통신연구원 고주파 소자 구조물의 제조방법
ITTO20120675A1 (it) * 2011-08-01 2013-02-02 Selex Sistemi Integrati Spa Dispositivo phemt ad arricchimento/svuotamento e relativo metodo di fabbricazione
US10811407B2 (en) * 2019-02-04 2020-10-20 Win Semiconductor Corp. Monolithic integration of enhancement mode and depletion mode field effect transistors
US11177379B2 (en) * 2019-06-19 2021-11-16 Win Semiconductors Corp. Gate-sinking pHEMTs having extremely uniform pinch-off/threshold voltage
CN110634867B (zh) * 2019-09-10 2023-08-18 英诺赛科（珠海）科技有限公司 半导体装置及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196029A (ja) * 1998-12-28 2000-07-14 Sony Corp 半導体装置とその製造方法
JP2004179318A (ja) * 2002-11-26 2004-06-24 Nec Compound Semiconductor Devices Ltd 接合型電界効果トランジスタ及びその製造方法
JP2004221172A (ja) * 2003-01-10 2004-08-05 Renesas Technology Corp 半導体装置及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6159781A (ja) 1984-08-30 1986-03-27 Sony Corp 半導体装置の製造方法
JPH06216326A (ja) 1993-01-13 1994-08-05 Fujitsu Ltd 半導体装置の製造方法
JPH06326131A (ja) 1993-05-13 1994-11-25 Fujitsu Ltd 化合物半導体装置及びその製造方法
JPH07142685A (ja) 1993-06-17 1995-06-02 Fujitsu Ltd 半導体集積回路装置とその製造方法
JP2773700B2 (ja) 1994-08-24 1998-07-09 日本電気株式会社 化合物半導体装置およびその製造方法
US5514605A (en) * 1994-08-24 1996-05-07 Nec Corporation Fabrication process for compound semiconductor device
JP2757848B2 (ja) * 1996-01-23 1998-05-25 日本電気株式会社 電界効果型半導体装置
JP2891204B2 (ja) * 1996-09-27 1999-05-17 日本電気株式会社 半導体装置の製造方法
JP2001244456A (ja) * 2000-02-28 2001-09-07 Nec Corp 化合物半導体装置およびその製造方法
US7449728B2 (en) * 2003-11-24 2008-11-11 Tri Quint Semiconductor, Inc. Monolithic integrated enhancement mode and depletion mode field effect transistors and method of making the same
US7183592B2 (en) * 2004-05-26 2007-02-27 Raytheon Company Field effect transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196029A (ja) * 1998-12-28 2000-07-14 Sony Corp 半導体装置とその製造方法
JP2004179318A (ja) * 2002-11-26 2004-06-24 Nec Compound Semiconductor Devices Ltd 接合型電界効果トランジスタ及びその製造方法
JP2004221172A (ja) * 2003-01-10 2004-08-05 Renesas Technology Corp 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8253218B2 (en) 2010-02-09 2012-08-28 Renesas Electronics Corporation Protective element and semiconductor device
JP2016529712A (ja) * 2013-07-30 2016-09-23 エフィシエント パワー コンヴァーション コーポレーション 閾値電圧がマッチングした集積回路およびこれを作製するための方法
JP2015104074A (ja) * 2013-11-27 2015-06-04 セイコーエプソン株式会社 発振回路、発振器、電子機器および移動体

Also Published As

Publication number Publication date
JP5431652B2 (ja) 2014-03-05
US8067788B2 (en) 2011-11-29
US20080237638A1 (en) 2008-10-02

Similar Documents

Publication Publication Date Title
JP5431652B2 (ja) 半導体装置
US9087889B2 (en) Semiconductor devices with 2DEG and 2DHG
JP7113233B2 (ja) 窒化物半導体装置
KR101954471B1 (ko) Iii-v 에피택셜층들을 성장시키는 방법 및 반도체 구조
US9171937B2 (en) Monolithically integrated vertical JFET and Schottky diode
JP4705412B2 (ja) 電界効果トランジスタ及びその製造方法
TWI505462B (zh) 常關斷型三族氮化物金屬-二維電子氣隧穿結場效應電晶體
US8575658B2 (en) Semiconductor device and method for manufacturing same
US8164117B2 (en) Nitride semiconductor device
US20120019284A1 (en) Normally-Off Field Effect Transistor, a Manufacturing Method Therefor and a Method for Programming a Power Field Effect Transistor
EP2747145B1 (en) Field-effect transistor
CN105336735B (zh) 具有场效应结构的半导体器件及制造其的方法
US20130087803A1 (en) Monolithically integrated hemt and schottky diode
US7952150B1 (en) Enhancement mode MOSFET and depletion mode FET on a common group III-V substrate
US20040041169A1 (en) GaN-type enhancement MOSFET using hetero structure
WO2017138505A1 (ja) 半導体装置
KR20140085543A (ko) 반도체 장치
KR20140070663A (ko) 리세스 전극 구조를 갖는 반도체 장치
CN103456733A (zh) 单片集成hemt和电流保护器件
US8217424B2 (en) Semiconductor device having stacked InGaP and GaAs layers, and method of making same
JP2010135590A (ja) 電界効果トランジスタ
JP2010016089A (ja) 電界効果トランジスタ、その製造方法、及び半導体装置
JP2011066464A (ja) 電界効果トランジスタ
WO2016185715A1 (ja) 半導体装置
JP2013239735A (ja) 電界効果トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131205

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5431652

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees