CN111834456A - 一种半导体元件及其制备方法 - Google Patents
一种半导体元件及其制备方法 Download PDFInfo
- Publication number
- CN111834456A CN111834456A CN201910311770.0A CN201910311770A CN111834456A CN 111834456 A CN111834456 A CN 111834456A CN 201910311770 A CN201910311770 A CN 201910311770A CN 111834456 A CN111834456 A CN 111834456A
- Authority
- CN
- China
- Prior art keywords
- source
- channel layer
- drain
- gate
- gate channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 156
- 238000002360 preparation method Methods 0.000 title abstract description 4
- 239000002019 doping agent Substances 0.000 claims abstract description 84
- 239000002245 particle Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- 229910015900 BF3 Inorganic materials 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052787 antimony Inorganic materials 0.000 claims description 6
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052797 bismuth Inorganic materials 0.000 claims description 6
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052733 gallium Inorganic materials 0.000 claims description 6
- 229910052738 indium Inorganic materials 0.000 claims description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 229910052716 thallium Inorganic materials 0.000 claims description 6
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 abstract description 55
- 230000005684 electric field Effects 0.000 abstract description 25
- 238000005036 potential barrier Methods 0.000 abstract description 20
- 230000000694 effects Effects 0.000 abstract description 18
- 230000007246 mechanism Effects 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 163
- 238000010586 diagram Methods 0.000 description 11
- 230000009471 action Effects 0.000 description 10
- 125000006850 spacer group Chemical group 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种半导体元件及其制备方法，该半导体元件包括半导体衬底，形成在半导体衬底上的栅极沟道层、栅极介电层、位于栅极介电层上的栅极，以及位于所述栅极沟道层与所述栅极介电层两侧的源/漏极掺杂区，其特征在于，栅极沟道层及源/漏极掺杂区包括相同的掺杂物，掺杂物具有相同类型的带电粒子。该掺杂物可以是n型掺杂物或p型掺杂物。并且栅极沟道层的掺杂浓度小于源/漏极的掺杂浓度，在栅极和源/漏极之间产生电位势垒，使得栅极沟道层的带电粒子束缚于不导电的状态，在外加电场影响下，转为自由移动状态，产生开关效果。本发明的半导体元件无需经由栅极沟道层在外加电场影响下转换成反型离子而产生导电层的机制，因此速度更快。
Description
技术领域
本发明涉及半导体器件技术领域，具体涉及一种半导体元件及其制备方法。
背景技术
传统的MOS半导体元件结构，栅极沟道层的掺杂物与两侧源极和漏极中掺杂物为不同类型的带电离子型态。在实际的应用与制造工艺中，由于栅极与源/漏极工程设计的考虑，栅极沟道层的形成可使用多次离子注入以形成反阱掺杂离子浓度分布，以控制阈值电压与亚阈值(Subthreshold)漏电流。源/漏极的轻掺杂区可避免热载流子效应，源/漏极的袋掺杂区可降低穿通漏电流，源/漏极的重掺杂区提供与外界连接的低欧姆电阻接触界面。栅极沟道层为深的P阱与N阱，一方面可降低衬底漏电流，另一方面将NMOS与PMOS隔离，以避免在NMOS与PMOS之间形成闩锁(latch-up)效应。使用多次离子注入P阱与N阱层，可以达到双重效果或更优效果。在有些应用中，在P阱与N阱层更深处形成深P阱与深N阱，可避免宇宙射线引起的储存器乱码。
传统的MOS半导体元件的结构，基本上NMOS置于P阱内，PMOS置于N阱内。源/漏极与栅极沟道层使用不同类型导电粒子，由于源/漏极与栅极沟道层之间的反向PN节，在无外加纵向电压的状态下，源/漏极在外加横向电压的作用下，不传导电流。栅极沟道层在纵向外加电压的影响下，转换成反型导电离子的特性，形成电流通道。由于PN节的特性，在反型导电离子的界面层形成离子耗尽区。该离子耗尽区会影响到外加纵向电压所产生的反型电离子数量。
上述MOS半导体元件结构成为半导体技术发展的主流推动力，MOS半导体技术向着栅极沟道尺寸越做越小，外加电压愈来愈低的方向发展。传统的MOS半导体结构采用更薄和更高介电质的介电层，以加强纵向电场的效应。出于工程设计上的考量，半导体的制程趋向使用更为复杂的三维空间结构以控制开或关电流。提高栅极沟道层的掺杂离子浓度，以控制饱和电流和漏电流。随着元件沟道的缩短，要求的掺杂源/漏极深度也愈来愈浅，可用来控制反向PN结离子耗尽区的空间也愈来愈少。具有三面离子耗尽区的传统MOS半导体元件，可利用的空间快速下降，在外加电压降低的情况，饱和电流将无法达到预期的数值。
发明内容
鉴于现有技术中MOS半导体元件制造技术的上述的不足和缺陷，本发明提供一种半导体元件及其制备方法，对半导体元件的源/漏极和栅极沟道层进行相同类型的离子掺杂，通过控制栅极沟道层和源/漏极的离子掺杂浓度，在栅极和源/漏极之间产生电位势垒，使得栅极沟道层的带电粒子束缚于不导电的状态，在外加电场影响下，转为自由移动状态，产生开关效果。无需经由传统MOS元件栅极沟道层在外加电场影响下转换成反型离子而产生导电层的机制。
根据本发明的第一方面，本发明提供了一种半导体元件，包括：半导体衬底，形成在所述半导体衬底上的栅极沟道层、栅极介电层、位于栅极介电层上的栅极，以及位于所述栅极沟道层与所述栅极介电层两侧的源/漏极掺杂区，其特征在于，所述栅极沟道层及所述源/漏极掺杂区包括相同的掺杂物，所述掺杂物具有相同类型的带电粒子。
可选地，所述掺杂物包括n型掺杂物，所述带电粒子包括电子。
可选地，所述n型掺杂物包括磷、砷、氮、锑和铋组成的群组中的一种或多种。
可选地，所述栅极沟道层中所述n型掺杂物的浓度介于1*1012/cm3～1*1015/cm3，所述源/漏极中所述n型掺杂物的浓度介于1*1017/cm3～3*1019/cm3。
可选地，所述掺杂物包括p型掺杂物，所述带电粒子包括空穴。
可选地，所述p型掺杂物包括硼、氟化硼、镓、铟、铊和铝组成的群组中的一种或多种。
可选地，所述栅极沟道层中所述p型掺杂物的浓度介于3*1011/cm3～3*1015/cm3，所述源极和所述漏极中所述p型掺杂物的浓度介于3*1017/cm3～1*1021/cm3。
可选地，所述栅极介电层的厚度为
可选地，所述栅极沟道层的长度小于等于1nm。
可选地，所述栅极沟道层的长度介于1nm～1.8μm。
根据本发明的第二方面，本发明提供了一种半导体元件制备方法，包括以下步骤：
提供一半导体衬底，所述半导体衬底的表面包括沟道区以及位于所述沟道区两侧的源区；
对所述沟道区的半导体衬底进行掺杂，形成栅极沟道层；
在所述栅极沟道层的上方形成栅极介电层；
对所述源区的半导体衬底进行掺杂，分别形成位于所述栅极沟道层两侧的源极和漏极；
其中，所述栅极沟道层和所述源极和所述漏极包括相同的掺杂物，所述掺杂物包括相同的带电粒子。
可选地，所述掺杂物包括n型掺杂物，所述带电粒子包括电子，所述n型掺杂物包括磷、砷、氮、锑和铋组成的群组中的一种或多种。
可选地，所述栅极沟道层中所述n型掺杂物的浓度介于1*1011/cm3～1*1015/cm3，所述源极和所述漏极中所述n型掺杂物的浓度介于1*1017/cm3～3*1019/cm3。
可选地，所述掺杂物包括p型掺杂物，所述带电粒子包括空穴，所述p型掺杂物包括硼、氟化硼、镓、铟、铊和铝组成的群组中的一种或多种。
可选地，所述栅极沟道层中所述p型掺杂物的浓度介于3*1011/cm3～3*1015/cm3，所述源极和所述漏极中所述p型掺杂物的浓度介于3*1017/cm3～1*1021/cm3。
如上所述，本发明的半导体元件及其制备方法具有如下技术效果：
本发明中，对半导体元件的源/漏极和栅极沟道层进行相同类型的离子掺杂，通过控制栅极沟道层和源/漏极的离子掺杂浓度，使得源/漏极的离子掺杂浓度大于栅极沟道层的离子掺杂浓度，在栅极和源/漏极之间产生电位势垒，使得栅极沟道层的带电粒子束缚于不导电的状态，在外加电场影响下，转为自由移动状态，产生开关效果。本发明的半导体元件无需经由传统MOS元件栅极沟道层在外加电场影响下转换成反型离子而产生导电层的机制，因此该半导体元件的速度更快。
另外，由于无需在外加电场作用下形成反型粒子，因此本发明的半导体元件在较低的电场作用下便可完成电子传输，例如在0.2V～0.6V的外加电压下即可运作，因此能够降低半导体元件的功耗。
本发明提供的半导体元件在外加电压的影响下，由于没有离子耗尽区，电场会更均匀地分布于整个沟道，使热载流子效应大大地降低。
由于本发明提供的半导体元件可降低运作电压，因此适用于制造尺寸更小，密度更高且性能更可靠的半导体元件。
本发明提供的半导体元件可以使用较大范围的源极/漏极和栅极沟道层的掺杂离子浓度与较大范围的栅极介电层厚度。
本发明提供的半导体元件可简化半导体元件制程。
附图说明
通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
图1显示为现有技术中的半导体元件的结构示意图。
图2显示为本发明实施例一提供的半导体元件的结构示意图。
图3显示为图2所示的半导体元件的工作原理示意图。
图4显示为本发明实施例一的优选实施例提供的半导体元件的结构示意图。
图5显示为本发明实施例二提供的半导体元件的结构示意图。
图6显示为图5所示的半导体元件的工作原理示意图。
图7显示为本申请实施例三提供的半导体元件制备方法的流程图。
附图标记
100 现有技术中的半导体元件
101 半导体衬底
102 浅沟槽隔离结构
103 P型阱
104 N型阱
105 NMOS元件的栅极沟道层
106 NMOS元件的栅极介电层
107 NMOS元件的栅极
108 NMOS元件的源极和漏极轻掺杂区
109 NMOS元件的源极和漏极袋掺杂区
110 NMOS元件的栅极两侧的间隙壁
111 NMOS元件的源极和漏极重掺杂区
112 NMOS元件的栅极、源极和漏极的连接界面层
105′ PMOS元件的栅极沟道层
106′ PMOS元件的栅极介电层
107′ PMOS元件的栅极
108′ PMOS元件的源极和漏极轻掺杂区
109′ PMOS元件的源极和漏极袋掺杂区
110′ PMOS元件的栅极两侧的间隙壁
111′ PMOS元件的源极和漏极重掺杂区
112′ PMOS元件的栅极、源极和漏极的连接界面层
200 本发明实施例一的半导体元件
201 半导体衬底
205 栅极沟道层
206 栅极介电层
207 栅极
208 源极掺杂区
208′ 漏极掺杂区
212 栅极、源极和漏极的连接界面层
220 栅极沟道层与源极和漏极之间的势垒
221 外加正电压
222 第一箭头
224 第二箭头
223 漏极的导电区能带的第一位置
226 漏极的导电区能带的第二位置
225 阈值电压
400 本发明实施例二的半导体元件
401 半导体衬底
405 栅极沟道层
406 栅极介电层
407 栅极
408 源极掺杂区
408′ 漏极掺杂区
412 栅极、源极和漏极的连接界面层
420 栅极沟道层与源极和漏极之间的势垒
421 外加正电压
422 第一箭头
424 第二箭头
423 价电区能带的第一位置
425 阈值电压
426 价电区能带的第二位置
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1是现有先进技术半导体元件的结构示意图。如图1所示的半导体元件100，包括半导体衬底101，半导体衬底101上依次形成有浅沟槽隔离结构102，P阱103与N阱104，在P阱103内，依次形成NMOS元件。所述NMOS元件包括栅极沟道层105，栅极介电层106以及栅极107，源极和漏极的轻掺杂区108，源极和漏极的袋掺杂区109，栅极107两侧的间隙壁110，以及源极和漏极的重掺杂区111，以及源极、漏极与栅极的连接界面层112。在N阱104内，依次形成PMOS元件；所述PMOS元件同样包括栅极沟道层105′，栅极介电层106′，栅极107′，源极和漏极的轻掺杂区108′，源极和漏极的袋掺杂区109′，栅极107两侧的间隙壁110′，以及源极和漏极的重掺杂区111′，以及源极、漏极与栅极的连接介面层112′。
在实际的应用与制造工艺中，出于栅极与源/漏极工程设计的考虑，栅极沟道层105与105′的形成可采用多次离子注入以形成反阱掺杂离子浓度分布，以控制阈值电压与亚阈值(Subthreshold)漏电流。源/漏极的轻掺杂区108与108′可避免热载流子效应，源/漏极的袋掺杂区109与109′可降低穿通漏电流，源/漏极的重掺杂区111与111′提供与外界连接的低欧姆电阻接触的连接界面层112与112′。比栅极沟道层深的P阱103与N阱104，一方面可降低衬底漏电流，另一方面将NMOS与PMOS隔离，以避免在NMOS与PMOS之间形成闩锁(latch-up)效应，采用多次离子注入P阱103与N阱104层，可以达到双重效果或更优效果。有些应用，在P阱103与N阱104层更深处形成深P阱与深N阱(图1中未示出)；其可以避免宇宙射线引起的储存器乱码。
如上所述，传统的MOS半导体元件的结构，源/漏极与栅极沟道层使用不同类型导电粒子，由于源/漏极与栅极沟道层之间的反向PN节，在无外加纵向电压的状态下，源/漏极在外加横向电压的作用下，不传导电流。栅极沟道层在纵向外加电压的影响下，转换成反型导电离子的特性，形成电流通道。由于PN节的特性，在反型导电离子的界面层形成离子耗尽区。该离子耗尽区会影响到外加纵向电压所产生的反型电离子数量。然而，随着元件沟道的缩短，要求的掺杂源/漏极深度也愈来愈浅，可用来控制反向PN结离子耗尽区的空间也愈来愈少。具有三面离子耗尽区的传统MOS半导体元件，可利用的空间快速下降，在外加电压降低的情况，饱和电流将无法达到预期的数值。
为了解决现有技术中的上述技术问题，本发明提供如下的半导体元件及半导体元件的制备方法，使得栅极沟道层和源/漏极掺杂区具有相同的掺杂物，并且源/漏极掺杂区的离子掺杂浓度大于栅极沟道层的离子掺杂浓度，在栅极和源/漏极之间产生电位势垒，使得栅极沟道层的带电粒子束缚于不导电的状态，在外加电场影响下，转为自由移动状态，产生开关效果。
实施例一
本实施例提供一种半导体元件，如图2所示，该半导体元件200包括半导体衬底201，在本实施例的优选实施例中，所述半导体衬底201可以是硅、四价半导体元素或三价与五价元素混合物。半导体衬底201上形成有栅极沟道层205、栅极介电层206、栅极207，以及位于所述栅极沟道层205和栅极介电层206两侧的源/漏极掺杂区208和208′。所述栅极沟道层205和所述源/漏极掺杂区208、208′包括相同的掺杂物，所述掺杂物具有相同的带电粒子。
在本实施例的一优选实施例中，栅极介电层206的厚度介于
长度介于1nm～1.8μm，更优选地，栅极介电层206的长度为1nm。该栅极介电层206可以是单层或者多层硅化物介电层，例如可以包括SiO2、SiN等。
在本实施例的优选实施例中，所述栅极沟道层205和所述源/漏极掺杂区208、208′的掺杂物包括n型掺杂物，所述n型掺杂物包括五价离子磷、砷、氮、锑和铋组成的群组中的任意一种或者多种。此时，半导体元件200的栅极沟道层205和所述源/漏极掺杂区208、208′的带电粒子为电子。
在本实施例的另一优选实施例中，所述栅极沟道层205的离子掺杂浓度介于1*1012/cm3～1*1015/cm3。源/漏极掺杂区208、208′的离子掺杂浓度介于1*1017/cm3～3*1019/cm3。
在另一优选的实施例中，所述栅极沟道层205的离子掺杂浓度介于1*1012/cm3～1*1015/cm3。源/漏极掺杂区208、208′的离子掺杂浓度介于1*1017/cm3～2.5*1019/cm3。
如上所述，源/漏极掺杂区208、208′的离子掺杂浓度始终大于栅极沟道层205的离子掺杂浓度，由此能够在栅极沟道层和源/漏极之间产生电位势垒，形成源极经栅极到漏极之间的隔离。另外，由于栅极沟道层205和源/漏极掺杂区208、208′的掺杂离子相同，因此在半导体元件内不存在PN结，栅极沟道层和源/漏极之间产生电位势垒低于传统的含有PN结的栅极沟道层和源/漏极之间产生电位势垒0.7V，对应于运作区域的点位变化，低于半导体的能带间隙的一半。例如对于衬底为硅衬底的半导体元件来说，栅极沟道层和源/漏极之间产生电位势垒约为0.55V，半导体元件的外加运作电压可降低至0.2V～0.6V。
参考图3，为了说明本实施例的半导体元件的工作原理，示出了所述半导体元件200的能带图，示出了源极/漏极掺杂区208、208′与栅极沟道层205之间的价电区能带图。并且图3对应于栅极沟道层205的离子掺杂浓度远低于源/漏极掺杂区208、208′的离子掺杂浓度。由于栅极沟道层205和源/漏极掺杂区208、208′的离子掺杂浓度不同，因此，在无外加电压的热平衡状态下，栅极沟道层205和源/漏极掺杂区208、208′之间形成势垒220，该势垒的电位差小于0.55V。在此条件下，电子被束缚在高电位，无法从源极流向漏极。当在漏极施加外加正电压221时，漏极208′的导电能带从第一位置223移至第二位置226，栅极沟道层205和源极208的导电区能带无变化，半导体元件处于不导电状态。
当向栅极施加电压时，如果所施加的电压为负电压，电子被排斥远离栅极沟道层205，对于应与栅极沟道层205的导电区能带沿第二箭头224所示的方向加大栅极沟道层与源/漏极导电区的能带差，半导体元件仍处于不导电状态。如果所施加的电压为正电压，电子被吸引至栅极沟道层205，对应于栅极沟道层205的导电区能带沿第一箭头222所示的方向变化，使得势垒220降低，当电压达到阈值电压225时，半导体元件处于导电状态，电子从源208极流向漏极208′，电流方向从漏极208′流向源极208。
参照附图4，在本实施例的优选实施例中，所述半导体元件200还包括形成在栅极207两侧的间隙壁210，以及形成在所述栅极207、所述源/漏极208、208′的表面上的连接界面层212。所述连接界面层212包括金属硅化物，该金属硅化物中的金属可以是钴、镍、鉬、钛、钨、铜、或者铌。所述间隙壁210也可以是单层或者多层硅化物介电层，例如SiO2、SiN等。
本实施例的半导体元件无需经由传统MOS元件栅极沟道层在外加电场影响下转换成反型离子而产生导电层的机制，因此该半导体元件的速度更快。另外，由于无需在外加电场作用下形成反型粒子，因此本实施例的半导体元件在较低的电场作用下便可完成电子传输，例如在0.2V～0.6V的外加电压下即可运作，因此能够降低半导体元件的功耗。
实施例二
本实施例同样提供一种半导体元件，如图5所示，该半导体元件400同样包括半导体衬底401，在本实施例的优选实施例中，所述半导体衬底401可以是硅、四价半导体元素或三价与五价元素混合物。半导体衬底401上同样形成有栅极沟道层405、栅极介电层406、栅极407，以及位于所述栅极沟道层405和栅极介电层406两侧的源/漏极掺杂区408和408′。所述栅极沟道层405和所述源/漏极掺杂区408、408′包括相同的掺杂物，所述掺杂物具有相同的带电粒子。
与实施例一的相同之处不再赘述，不同之处在于，在本实施例中，栅极沟道层405和源/漏极掺杂区408、408′的掺杂物包括P型掺杂物，所述P型掺杂物包括三价离子硼、氟化硼、镓、铟、铊和铝组成的群组中的一种或多种。此时，半导体元件400的栅极沟道层405和所述源/漏极掺杂区408、408′的带电粒子为空穴。
在本实施例的优选实施例中，所述栅极沟道层中所述p型掺杂物的浓度介于3*1011/cm3～3*1015/cm3，所述源极和所述漏极中所述p型掺杂物的浓度介于3*1017/cm3～1*1021/cm3。更优选地，所述栅极沟道层中所述p型掺杂物的浓度介于3*1011/cm3～3*1014/cm3，所述源极和所述漏极中所述p型掺杂物的浓度介于3*1018/cm3～4*1020/cm3。
参照附图6，为了说明本实施例的半导体元件的工作原理，示出了所述半导体元件400的能带图，示出了源极/漏极掺杂区408、408′与栅极沟道层405之间的价电区能带图。如上所述，源/漏极掺杂区408、408′的掺杂浓度远大于栅极沟道层405的掺杂浓度，在无外加电压的热平衡状态下，栅极沟道层405和源/漏极掺杂区408、408′之间形成势垒420，该势垒420的电位差小于0.55V。在此条件下，空穴束缚在低电位，无法从源极流向漏极。当在源极施加外加正电压时421时，源极的价电区能带从第一位置423移至第二位置426，栅极沟道层405的价电区能带和漏极价电区能带无变化，半导体元件仍处于不导电状态。
当栅极407施加电压时，如果施加的电压为正电压，空穴被排斥远离栅极沟道层405，对应于栅极沟道层405的价电区能带沿第二箭头424方向加大栅极沟道层405与源/漏极价电区能带差，半导体元件处于不导电状态。如果所加电压为负电压，空穴被吸引至栅极沟道层405，对应于栅极沟道层价电区能带沿第一箭头422所示的方向变化，势垒420降低，当电压达到阈值电压425时，半导体元件处于导电状态。空穴从源极流向漏极，电流方向亦从源极流向漏极。
本实施例的半导体元件同样无需经由传统MOS元件栅极沟道层在外加电场影响下转换成反型离子而产生导电层的机制，因此该半导体元件的速度更快。另外，由于无需在外加电场作用下形成反型粒子，因此本实施例的半导体元件在较低的电场作用下便可完成空穴传输，例如在0.2V～0.6V的外加电压下即可运作，因此能够降低半导体元件的功耗。由于本实施例提供的半导体元件可降低运作电压，因此适用于制造尺寸更小，密度更高且性能更可靠的半导体元件。
实施例三
本实施例提供一种半导体元件制备方法，如图7所示，该制备方法包括以下步骤：
提供一半导体衬底，所述半导体衬底的表面包括沟道区以及位于所述沟道区两侧的源区；
对所述沟道区的半导体衬底进行掺杂，形成栅极沟道层；
在所述栅极沟道层的上方形成栅极介电层；
对所述源区的半导体衬底进行掺杂，分别形成位于所述栅极沟道层两侧的源极和漏极；
其中，所述栅极沟道层和所述源极和所述漏极包括相同的掺杂物，所述掺杂物包括相同的带电粒子。
在本实施例中，所述栅极沟道层和所述源极和漏极的掺杂物包括n型掺杂物，所述带电粒子包括电子，所述n型掺杂物包括磷、砷、氮、锑和铋组成的群组中的一种或多种。所述栅极沟道层中所述n型掺杂物的浓度介于1*1011/cm3～1*1015/cm3，所述源极和所述漏极中所述n型掺杂物的浓度介于1*1017/cm3～3*1019/cm3。
在另一优选的实施例中，所述栅极沟道层205的离子掺杂浓度介于1*1012/cm3～1*1015/cm3。源/漏极掺杂区208、208′的离子掺杂浓度介于1*1017/cm3～2.5*1019/cm3。
如上所述，源/漏极的离子掺杂浓度始终大于栅极沟道层的离子掺杂浓度，由此能够在栅极沟道层和源/漏极之间产生电位势垒，形成源极经栅极到漏极之间的隔离。另外，由于栅极沟道层和源/漏极的掺杂离子相同，因此在半导体元件内不存在PN结，栅极沟道层和源/漏极之间产生电位势垒低于传统的含有PN结的栅极沟道层和源/漏极之间产生电位势垒0.7V，对应于运作区域的点位变化，低于半导体的能带间隙的一半。例如对于衬底为硅衬底的半导体元件来说，栅极沟道层和源/漏极之间产生电位势垒约为0.55V，半导体元件的外加运作电压可降低至0.2V～0.6V。由此能够降低半导体元件的功耗。由于本实施例的方法可降低半导体元件的运作电压，因此适用于制造尺寸更小，密度更高且性能更可靠的半导体元件。
本实施例中，对半导体元件的源/漏极和栅极沟道层进行相同类型的离子掺杂，通过控制栅极沟道层和源/漏极的离子掺杂浓度，使得源/漏极的离子掺杂浓度大于栅极沟道层的离子掺杂浓度，在栅极和源/漏极之间产生电位势垒，使得栅极沟道层的带电粒子束缚于不导电的状态，在外加电场影响下，转为自由移动状态，产生开关效果。通过本实施例所述方法制备的半导体元件无需经由传统MOS元件栅极沟道层在外加电场影响下转换成反型离子而产生导电层的机制，因此该半导体元件的速度更快。
实施例四
本实施例同样提供一种半导体元件制备方法，与实施例三的相同之处不再赘述，不同之处在于：
本实施例中，栅极沟道层和源/漏极的相同的掺杂物包括p型掺杂物，所述带电粒子包括空穴，所述p型掺杂物包括硼、氟化硼、镓、铟、铊和铝组成的群组中的一种或多种。所述栅极沟道层中所述p型掺杂物的浓度介于3*1011/cm3～3*1015/cm3，所述源极和所述漏极中所述p型掺杂物的浓度介于3*1017/cm3～1*1021/cm3。更优选地，所述栅极沟道层中所述p型掺杂物的浓度介于3*1011/cm3～3*1014/cm3，所述源极和所述漏极中所述p型掺杂物的浓度介于3*1018/cm3～4*1020/cm3。
本实施例的方法同样能够在栅极和源/漏极之间产生电位势垒，使得栅极沟道层的带电粒子束缚于不导电的状态，在外加电场影响下，转为自由移动状态，产生开关效果。
综上，本发明的半导体元件及其制备方法具有如下技术效果：
本发明中，对半导体元件的源/漏极和栅极沟道层进行相同类型的离子掺杂，通过控制栅极沟道层和源/漏极的离子掺杂浓度，使得源/漏极的离子掺杂浓度大于栅极沟道层的离子掺杂浓度，在栅极和源/漏极之间产生电位势垒，使得栅极沟道层的带电粒子束缚于不导电的状态，在外加电场影响下，转为自由移动状态，产生开关效果。本发明的半导体元件无需经由传统MOS元件栅极沟道层在外加电场影响下转换成反型离子而产生导电层的机制，因此该半导体元件的速度更快。
另外，由于无需在外加电场作用下形成反型粒子，因此本发明的半导体元件在较低的电场作用下便可完成电子传输，例如在0.2V～0.6V的外加电压下即可运作，因此能够降低半导体元件的功耗。
本发明提供的半导体元件在外加电压的影响下，由于没有离子耗尽区，电场会更均匀地分布于整个沟道，使热载流子效应大大地降低。
由于本发明提供的半导体元件可降低运作电压，因此适用于制造尺寸更小，密度更高且性能更可靠的半导体元件。
本发明提供的半导体元件可以使用较大范围的源极/漏极和栅极沟道层的掺杂离子浓度与较大范围的栅极介电层厚度。
本发明提供的半导体元件可简化半导体元件制程。
上述实施例的半导体元件及其制备方法提供了一种半导体运作原理，半导体元件内的栅极沟道层与其两侧的源极和漏极中包括相同的掺杂物，具有相同的带电粒子。本发明的原理与应用可延伸的各种器件(例如逻辑器件、存储器、驱动器、接收器、控制器、微处理器、系统器件等)的设计与应用变化和线路连接后产生的功能未一一列举，但是因为不脱离本发明的思想，因此均在本发明的保护范围内。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明，本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。
Claims (15)
1.一种半导体元件，包括半导体衬底，形成在所述半导体衬底上的栅极沟道层、栅极介电层、位于栅极介电层上的栅极，以及位于所述栅极沟道层与所述栅极介电层两侧的源/漏极掺杂区，其特征在于，所述栅极沟道层及所述源/漏极掺杂区包括相同的掺杂物，所述掺杂物具有相同类型的带电粒子。
2.根据权利要求1所述的半导体元件，其特征在于，所述掺杂物包括n型掺杂物，所述带电粒子包括电子。
3.根据权利要求2所述的半导体元件，其特征在于，所述n型掺杂物包括磷、砷、氮、锑和铋组成的群组中的一种或多种。
4.根据权利要求2所述的半导体元件，其特征在于，所述栅极沟道层中所述n型掺杂物的浓度介于1*1012/cm3～1*1015/cm3，所述源/漏极中所述n型掺杂物的浓度介于1*1017/cm3～3*1019/cm3。
5.根据权利要求1所述的半导体元件，其特征在于，所述掺杂物包括p型掺杂物，所述带电粒子包括空穴。
6.根据权利要求5所述的半导体元件，其特征在于，所述p型掺杂物包括硼、氟化硼、镓、铟、铊和铝组成的群组中的一种或多种。
7.根据权利要求5所述的半导体元件，其特征在于，所述栅极沟道层中所述p型掺杂物的浓度介于3*1011/cm3～3*1015/cm3，所述源极和所述漏极中所述p型掺杂物的浓度介于3*1017/cm3～1*1021/cm3。
8.根据权利要求1所述的半导体元件，其特征在于，所述栅极介电层的厚度为
9.根据权利要求1所述的半导体元件，其特征在于，所述栅极沟道层的长度小于等于1nm。
10.根据权利要求1所述的半导体元件，其特征在于，所述栅极沟道层的长度介于1nm～1.8μm。
11.一种半导体元件制备方法，其特征在于，包括以下步骤：
提供一半导体衬底，所述半导体衬底的表面包括沟道区以及位于所述沟道区两侧的源区；
对所述沟道区的半导体衬底进行掺杂，形成栅极沟道层；
在所述栅极沟道层的上方形成栅极介电层；
对所述源区的半导体衬底进行掺杂，分别形成位于所述栅极沟道层两侧的源极和漏极；
其中，所述栅极沟道层和所述源极和所述漏极包括相同的掺杂物，所述掺杂物包括相同的带电粒子。
12.根据权利要求11所述的制备方法，其特征在于，所述掺杂物包括n型掺杂物，所述带电粒子包括电子，所述n型掺杂物包括磷、砷、氮、锑和铋组成的群组中的一种或多种。
13.根据权利要求12所述的制备方法，其特征在于，所述栅极沟道层中所述n型掺杂物的浓度介于1*1011/cm3～1*1015/cm3，所述源极和所述漏极中所述n型掺杂物的浓度介于1*1017/cm3～3*1019/cm3。
14.根据权利要求11所述的制备方法，其特征在于，所述掺杂物包括p型掺杂物，所述带电粒子包括空穴，所述p型掺杂物包括硼、氟化硼、镓、铟、铊和铝组成的群组中的一种或多种。
15.根据权利要求14所述的制备方法，其特征在于，所述栅极沟道层中所述p型掺杂物的浓度介于3*1011/cm3～3*1015/cm3，所述源极和所述漏极中所述p型掺杂物的浓度介于3*1017/cm3～1*1021/cm3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910311770.0A CN111834456A (zh) | 2019-04-18 | 2019-04-18 | 一种半导体元件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910311770.0A CN111834456A (zh) | 2019-04-18 | 2019-04-18 | 一种半导体元件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111834456A true CN111834456A (zh) | 2020-10-27 |
Family
ID=72915181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910311770.0A Pending CN111834456A (zh) | 2019-04-18 | 2019-04-18 | 一种半导体元件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111834456A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116404031A (zh) * | 2023-04-13 | 2023-07-07 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101211971A (zh) * | 2006-12-28 | 2008-07-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法 |
| CN101246903A (zh) * | 2007-02-13 | 2008-08-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法 |
-
2019
- 2019-04-18 CN CN201910311770.0A patent/CN111834456A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101211971A (zh) * | 2006-12-28 | 2008-07-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法 |
| CN101246903A (zh) * | 2007-02-13 | 2008-08-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116404031A (zh) * | 2023-04-13 | 2023-07-07 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
| CN116404031B (zh) * | 2023-04-13 | 2024-05-17 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107425057B (zh) | 包括在衬底中设有栅极电极区的晶体管的半导体结构及其形成方法 | |
| US20190103498A1 (en) | Semiconductor device comprising schottky barrier diodes | |
| US8492853B2 (en) | Field effect transistor having conductor electrode in contact with semiconductor layer | |
| US9577063B2 (en) | Bipolar transistor, band-gap reference circuit and virtual ground reference circuit and methods of fabricating thereof | |
| CN102903736A (zh) | 二极管及其制作方法 | |
| CN105632931B (zh) | 半导体器件的制造方法及半导体器件 | |
| KR0149659B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP2013191760A (ja) | 半導体装置 | |
| EP1191583A2 (en) | Low voltage transistor | |
| CN111834456A (zh) | 一种半导体元件及其制备方法 | |
| CN102194869B (zh) | 一种抗辐照性能增强的超陡倒掺杂mos器件 | |
| US9018067B2 (en) | Semiconductor device with pocket regions and method of manufacturing the same | |
| KR100486264B1 (ko) | 통합 영역을 갖는 반도체 소자 및 그 제조방법 | |
| CN103022139A (zh) | 带有绝缘埋层的半导体结构及其制备方法 | |
| CN116314266A (zh) | 一种超级结结构及其制备方法 | |
| CN109643689B (zh) | 基于碳化硅的晶体管以及制造该晶体管的方法 | |
| CN107452790B (zh) | 一种功率半导体器件及其制作方法 | |
| CN112071909A (zh) | 三维金属-氧化物场效应晶体管及制备方法 | |
| CN107706235A (zh) | 一种矩形栅控u形沟道双向开关隧穿晶体管及其制造方法 | |
| CN112086518A (zh) | Mos器件、反相器及其制备方法 | |
| CN111987044B (zh) | 半导体器件的制造方法及半导体器件 | |
| CN101246903A (zh) | 半导体器件及其制作方法 | |
| JP2014504008A (ja) | Ｃｍｏｓ素子及びその製造方法 | |
| CN101312194A (zh) | Cmos器件和cmos反相器 | |
| US20240137024A1 (en) | Ternary logic element and ternary logic system including same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |