CN101194367A - 利用门极功函数工程来改变应用的改良式金属氧化物半导体场效应晶体管 - Google Patents

利用门极功函数工程来改变应用的改良式金属氧化物半导体场效应晶体管 Download PDF

Info

Publication number
CN101194367A
CN101194367A CNA2006800198815A CN200680019881A CN101194367A CN 101194367 A CN101194367 A CN 101194367A CN A2006800198815 A CNA2006800198815 A CN A2006800198815A CN 200680019881 A CN200680019881 A CN 200680019881A CN 101194367 A CN101194367 A CN 101194367A
Authority
CN
China
Prior art keywords
effect transistor
gate
mos field
field effect
transistor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800198815A
Other languages
English (en)
Inventor
安荷·叭剌
雷燮光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha and Omega Semiconductor Ltd
Alpha and Omega Semiconductor Inc
Original Assignee
Alpha and Omega Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha and Omega Semiconductor Inc filed Critical Alpha and Omega Semiconductor Inc
Publication of CN101194367A publication Critical patent/CN101194367A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种新的金属氧化物半导体场效应晶体管装置。通过在金属氧化物半导体场效应晶体管的制造过程中，在N－金属氧化物半导体场效应晶体管装置中导入一个P－掺杂门，可以使金属氧化物半导体场效应晶体管有更高的门极功率并让金属氧化物半导体场效应晶体管装置有改善的运转特性。该P－型门极增加了临限电压并且改变源极偏压电压(C－Vds)的特性。变小的漏极电容值(Cgd)因此达到抑制击穿效应的效果并解决了以上所叙述的困难。与传统技术不同的是，不需要复杂的制造过程与凹槽式电极的控制就可以更加容易的缩减电容Cgd。

Description

利用门极功函数工程来改变应用的改良式金属氧化物半导体场效应晶体管
技术领域
本发明涉及一种功率金属氧化物半导体场效应晶体管(Power MOSFET)的电路结构(Circuit Configuration)和封装结构(Package Configuration)，特别涉及一种通过调整金属氧化物半导体门极结构的功函数来预防击穿效应问题(Shoot Through)发生的新颖装置。
背景技术
传统的功率金属氧化物半导体场效应晶体管仍面临着由于击穿效应所导致的额外功率消耗(dissipation)与效率损失(efficiency loss)的问题。如图1的电路图所示的传统降压转换器10，包含相互串联的高电压端金属氧化物半导体场效应晶体管(High-Side MOSFET)15与低电压端金属氧化物半导体场效应晶体管(Low-Side MOSFET)20，该高电压端MOSFET与低电压端MOSFET串联连接在输入端25(输入电压以Vin表示)与地端30之间。低电压端金属氧化物半导体场效应晶体管20的漏极(Drain)与高电压端金属氧化物半导体场效应晶体管15的源极(Source)在中央衔接处35处相互连接，该中央衔接处35通过电感L与电容C连接负载(Load)40。当降压转换器10高速运转时，同时启动高电压端与低电压端金属氧化物半导体场效应晶体管将会产生一个在输入端25与地端30之间流动的击穿效应电流，此时击穿效应状态将会是个问题。该击穿效应状态将导致额外的功率消耗与功效损失。为防止击穿效应问题，控制电路45被用于控制高电压端与低电压端金属氧化物半导体场效应晶体管的门极讯号并在门极讯号间产出一个停滞时间。图2显示了这一停滞时间，该停滞时间处于高电压端金属氧化物半导体场效应晶体管关闭时间与低电压端金属氧化物半导体场效应晶体管开启时间之间，从而避免高电压端与低电压端金属氧化物半导体场效应晶体管同时启动。
然而，如图3所示，当高电压端金属氧化物半导体场效应晶体管启动时，中央衔接处35将有庞大比例的电压改变(dV/dt)并导致低电压端金属氧化物半导体场效应晶体管产生庞大的漏极电流(Drain Current)，这使得击穿效应问题不能完全被避免。第4A图展示了降压转换器的等效电路，其内部的漏极电流产生缓流(Flow)通过门极漏极电容，然后该缓流经由内部门极源电容(Internal Gate-Drain Capacitor Cg)或经由一个由门极电阻(Gateresistor Rg)电感(Inductor Lg)与外部门极驱动电阻(External GateDrive Resistance Rext)所组成的等效电路而流到接地。在该情况下，假使从门极到接地的阻抗不低于某一定值，则漏极电流(CdgMV/dt)在流过低电压端金属氧化物半导体场效应晶体管的门极时将会产生降压，该降压的值将会大到可以启动低电压端金属氧化物半导体场效应晶体管20并且诱发击穿效应。
在如图4B所示的全桥式应用中，一直流电电源供应(Vin)驱动一电感负载(L)。在半周期内，Q1和Q4开启而Q2和Q3则关闭，电流从Q1流到L，从Q4流到接地。在下半周期内，Q2和Q3开启而Q1和Q4则关闭，电流从Q2流到L，从Q3流到接地。此时Q2开启而Q4必须要完全关闭。然而在Q2开启时，Q2上的大比例变压可能迫使Q4强行启动并如上所述导致击穿效应。
在现代电路设计中，设计者通常会通过使用一大门极源电容(Cgs)或一低Crss/Ciss比例来控制问题，其中输入电容值Ciss与反馈电容值Crss由下述公式所推出：
Ciss＝Cgd+Cgs
Crss＝Cgd
此外，该问题也可以通过采用低门极电阻和使用带有低外部电阻的高电流门极驱动来防止。然而，假使门极驱动电路系统，例如，控制电路45，是被金属氧化物半导体场效应晶体管所遥控的，则Lg的电感值可能变得非常大。这会造成连接Rg、Rext和Lg之间的电流路径拥有高阻抗值，并仅留下Cgs路径来消除该瞬间电流。唯一抑制击穿效应电流的方法是通过增加Cgs的电感值来降低阻抗。然而，这个解决方案将会导致低电压端金属氧化物半导体场效应晶体管20上额外的门极电荷消耗。根据上述理由，一个该领域的普通技术人员在设计一个能有效的预防击穿效应的转换器时将会面临限制与困难。
图5A展示了一个传统沟槽金属氧化物半导体场效应晶体管(TrenchMOSFET)。如图所示，在这个沟槽金属氧化物半导体场效应晶体管记忆胞中，该门极漏极电容(Cgd)是由一系列的氧化电容(Cox)与空乏层电容(Cdep)所结合成的。一个函数关系可以由下述公式表示：
Cgd＝Cox*Cdep/(Cox+Cdep)
如图5B所示，门极漏极电容值(Cgd)随着漏极对源极偏压电压(DrainBias Voltage)Vds的增加而急速下降，这是由于空乏电容(Cdep)的减少与在高偏压下空乏宽度的增加所导致的。当漏极对于源极偏压(Vds)小时，氧化电容(Cox)将会处于支配状态并决定Cdg的电容值。既然Cox值可能非常高，并因此很可能会促成击穿效应电流。为了解决这些问题，不同的记忆胞结构可被用来减少氧化电阻(Cox)。图6展示了先前技术的一个带有厚底氧化层的沟槽金属氧化物半导体场效应晶体管，该厚底氧化层帮助减少从门极到漏极(Cgd)的电容。这种记忆胞结构更近一步提供其他的好处，即能减少整段完整Vds电压的电容值。图6B展示了另外一种传统解决方案，其方法系利用在门极电极之下插入一个第二电极并且连到源极电位，该电极保护该门极免受于漏极，因而降低了漏极电容(Cdg)门极。然而，以上这两种配置对于制造过程都增加了相当可观的复杂性。此外，由于对凹槽式电极和氧化的控制十分困难，所以会增加额外的复杂性。
因此，金属氧化物半导体场效应晶体管在装置结构与制造方法上的技术仍需要进一步的改良，让拥有门极工作效能的金属氧化物半导体场效应晶体管装置偏移电容电压(C-V)效能上的特性，以防止击穿效应的发生，并且有效的解决以上所讨论到先前技术所遇到的难题。
发明内容
本发明的主要目在于提供更好的金属氧化物半导体场效应晶体管装置，通过调整门极材料的工作效能来增加临界和偏移电容电压(C-V)特性。因为开启门极将需要更高的电压，所以这将解决击穿效应的问题。另外，偏移C-Vds操作上的特性可以解决技术上的困难与限制。
本发明的另一目是通过在N-金属氧化物半导体场效应晶体管里面应用P-掺杂门，以提供一种更高门极工作效能好的金属氧化物半导体场效应晶体管装置。P型门极增加临界电压和偏移C-Vd特性。Cgd的减少达到抑制击穿效应的目标并解决上述的困难。不像图5与图6所显示的传统技术那样，Cgd电容值的降低可以在不复杂的制造过程与凹处电极的控制下达到。
简言之，在一个优选实施例中本发明公开了一种金属氧化物半导体场效应晶体管(金属氧化物半导体场效应晶体管)装置。该装置进一步地包含一个填满了可以调整门极功函数材料的沟槽门极，用来增加临限的绝对值与降低门极漏极电容值(Cgd)。在另一优选实施例中，该金属氧化物半导体场效应晶体管装置进一步地包含一个填满了漏极材料的沟槽门极，该材料在N-通道金属氧化物半导体场效应晶体管上具有功函数更高于N+多晶硅以及在P-信道上具有功函数更低于P+多晶硅。在另一个优选实施例中，该金属氧化物半导体场效应晶体管是N-通道的金属氧化物半导体场效应晶体管而且沟槽门极填满了P-掺杂门极材料。在另一优选实施例中，该金属氧化物半导体场效应晶体管是P-通道的金属氧化物半导体场效应晶体管而且沟槽门极填满了N-掺杂门极材料。在另一优选实施例中，该金属氧化物半导体场效应晶体管包含一个第一导电型的通道，其沟槽门极则填满了第二导电型门极材料。在另一个优选实施例中，通过调整该功函数，沟槽门极材料更近一步的减Vgs尖(SPIKE)对dVds/dT的反应。在此，Vgs代表一门极漏极电压，而dVds/dT则代表漏极对源极电压在时间上的改变比例。在另一优选实施例中，为了调整功函数来减少该Cgd值，该沟槽门极材料更近一步地改变代表着门极对漏极电容值(Cgd)的C-V特性曲线，以来表达漏极对源极电压(Vds)的一个功能。在另一优选实施例中，该门极材料更拥有一个合金料高达10^22/cm3的P-型多硅片(多晶硅)来充分地降低门极电阻。在另一优选实施例中，该门极材料沟槽更包含多晶硅化物来更一步的改善门极阻抗。在另一优选实施例中，该门极材料包含了钨门极材料。在另一优选实施例中，该门极材料包含了铂硅化物门极材料。
在另一优选实施例中，该金属氧化物半导体场效应晶体管装置更包含了一个充满梯度掺杂浓度材料的沟槽门极。
本发明更公开一种通过用有功函数的门极材料来填满沟槽门极以增加临限的绝对值并降低门极漏极电容值(Cgd)的功率金属氧化物半导体场效应晶体管装置制造方法。在一个优选实施例中，该方法更包括在沟槽门极里填满了漏极材料的步骤，而该材料在N-通道金属氧化物半导体场效应晶体管上具有功函数更高于N+多晶硅以及在P-信道上具有功函数更低于P+多晶硅。
对一般技术而言，在阅读以下具体的详细说明之后，本发明的目标和其余目标将更加明显。
附图说明
图1为传统方块转换器电路示意图。
图2为第一图高电压端与低电压端金属氧化物半导体场效应晶体管的门极电压波形示意图。
图3为当高电压端金属氧化物半导体场效应晶体管的漏极伏特(Vds)高速率改变时，低电压端金属氧化物半导体场效应晶体管的门极针型与漏极对源极电压(Vds)之示意图。
图4A为传统电子电路，试图解决如图3所显示的击穿效应。
图4B为传统桥式反流器电路示意图。
图5A为一般传统沟槽金属氧化物半导体场效应晶体管之示意图。
图5B为该门极漏极电容(Cgd)对源极偏压电压(Vds)之示意图，也就是Vds偏差，由于电容耗损增加，也就是Cdep.
图6A为先前技术的沟槽金属氧化物半导体场效应晶体管，其有厚氧化层用来减少从门极到漏极(Cgd)的电容值示意图。
图6B为另外一种传统解法，其方法为插入一个第二电极在门极电极之下并联系到源极电位示意图。
图7A为本发明拥有一P-型门极材料来增加功函数的金属氧化物半导体场效应晶体管之侧剖视图之示意图。
图7B为本发明拥有一梯度掺杂P-型材料来增加功函数的金属氧化物半导体场效应晶体管之横断面示意图。
图8A为图7A与图7B金属氧化物半导体场效应晶体管装置之相等电路示意图。
图8B为C-V曲线图，显示和图7所显示C-V运算上的特性和p-型门极的偏移示意图。
图8C与8D为Vds与Vgs的时间变化曲线图。
图9A到9E为一系列的侧剖视图展示该金属氧化物半导体场效应晶体管装置制造流程之示意图。
具体实施方式
图7A为本发明的一个新n-通道金属氧化物半导体场效应晶体管记忆胞100的横断面视图。该金属氧化物半导体场效应晶体管100是形成在一个运作如同漏极般的N+基板105上。支撑一个N-磊晶层110的该N+基板，与在更深p-基极区120上形成的N+源极区115随即形成一垂直pn-接合离子区。该金属氧化物半导体场效应晶体管100更包含一个由多晶硅层沉积于一沟槽所形成门极125。该沟槽是由磊晶层110和一所形成。在沟槽内，门极氧化层130可绝缘门极125。一条由源极115产生电流路径经由p-基极里所形成的一个通道，沿着门极125并且延伸到该N+基板105。在该新金属氧化物半导体场效应晶体管记忆胞100，为了在C-V特性里制造一偏移，该门极的功函数将被改变。为了达到门极125功函数的改变，该门极与一p-型掺杂物掺杂在一起并形成一p-型门极。
如图7A里的p-型门极所示，该临限电压(Vth)增加了1.1伏特。该临限电压的增加符合硅的能阶差。更高的临限电压对于抑制击穿效应是有利的，因为需要更高的尖峰(spike)来启动门极。正常来说，一个N通道金属氧化半导体使用N-型掺杂多晶硅门极，以及一个P-通道金属氧化半导体使用P-型掺杂多晶硅门极来达到低临限与低门极组抗。一般N金属氧化半导体的正常功函数通常在4.05ev左右，P金属氧化半导体通常在5.15ev左右。
表1展示了在一个在30伏特的金属氧化物半导体场效应晶体管装置里，一个N-型门极与一个p-型硅门极在0伏特与15伏特的电容值比较。
表1
    Ci ss(OV)     Ci ss(0V)     Ci ss(0V)     Ci ss(15V)     Ciss(15V)     Ciss(15V)
P-门极N通道     9.2nf     2.19nf     1.09nf     7.7nf     625pf     395pf
N-门极N通道     8.86nf     4.18nf     3.1nf     6.1nf     636pf     420pf
图7B显示本发明的另外一种新金属氧化物半导体场效应晶体管记忆胞之侧剖视图。除了门极125’具有一个P掺杂浓度的梯度分布之外，金属氧化物半导体场效应晶体管100’基本上跟金属氧化物半导体场效应晶体管100是一样的。此门极在上面部分有高量的P+掺杂浓度，中间部分有中量的P掺杂浓度以及下面部分有轻量的P-掺杂浓度。一个浓缩的梯度分布提供额外的好处来减少Crss，尤其是在如以下所示的更高操作电压。可以提供设计者额外的参数来优化他们的设计。
图8A是第7A与7B图金属氧化物半导体场效应晶体管装置的相等电路图。如上面所讨论的，在Cgd-Vds特性里，如第8B图所示，在0伏特时，1.1伏特的偏移(也就是电容值与Vds之间的函数关系)确实减少Crss。此外，门极掺杂物的梯度分布更近一步在高电压时减少Crss。第8C与8D图展示了减少的Vgs尖峰对P+门极装置实际应用的dVdS/dT的反应。与更高Vt的连接，本发明所揭露的金属氧化物半导体场效应晶体管装置显著的增加了装置对于击穿效应问题免疫耐受的可能性。
为了实际应用和保持状态中阻抗值低，我们塑造一个薄门极氧化层130。该薄氧化层还有维持更高Cis的好处，并导致更小的Crss/Ciss比例。因导入一个p-型门极以致提高门极阻抗的忧心，可以藉由增加多晶硅掺杂物或实施一个门极多晶硅化物结构来规避。
通过调整门极材料的功函数来增加临限电压并且偏移Cgd-Vds特性的新改良装置也有可能利用其它技术达成。举例来说，利用钨或是铂硅化物门极来取代p-型门极材料，也可提高门极材料的功函数。对于普通技术，任何材料或合金或是掺杂杂质，可以用来提高门极材料的功函数高于n+多晶硅，可利用于n-通道，任何材料或合金或是掺杂杂质，可以用来降低门极材料的功函数低于p+多晶硅，可利用于p-通道来达到上叙的好处。
图9A到图9E为一系列的侧剖视图说明图7A与图7B中金属氧化物半导体场效应晶体管装置之制造过程。在图9A，一个第一罩幕，也就是光阻215与遮蔽氧化层(没显示出来)被用来实行植入一个P-型离子掺杂物到本体来形成复数个P-基极区220，它们在一个支撑在N+基板205的N-磊晶层210里。然后一个扩散过程开始执行来在该磊晶层210上形成P-基极区220。在图9B，一个第二罩幕，也就是源极罩幕225，被用来实行植入一个N+离子掺杂物到源极，随着一个扩散过程来形成N+源极区230。在图9C，一个第三罩幕，也就是沟槽罩幕，被用来实行蚀刻与打开复数沟槽235，该沟槽会垂直延伸越过p-基极区220的最底层。圆化沟槽要实行更多的步骤，牺牲性的氧化移除，门极氧化层的构成，多晶硅在沟槽235里面的沈积来形成门极240，以及多晶硅掺杂步骤来制造如上面所解释的P-型多晶硅门极。一个相同掺杂的门极可以利用在原位离子植入来达成。为了要达成门极掺杂浓度的坡度分布，随着一个快速的扩散后，一个精准控制的离子植入可在回蚀步骤前或后被执行，让只有多晶硅留在沟槽。在图9E，一个绝缘的BPSG层245随着第四罩幕的应用被沉积，也就是接触罩幕用来蚀刻复数接触面，随之植入一个改善主体触碰间阻抗的操作。然后是一个金属层的沈积以及第五罩幕，也就是金属罩幕被用来执行蚀刻和图案蚀刻进源极金属250与门极金属260。用来植入的光阻罩幕只留下无压印区域供将来的层调整。为了克服这个难处，一个特别的罩幕，举例来说，通常是指像是第0罩幕，被用来蚀刻调准目标。分开来调准每个目标到图0的图案蚀刻能相对彼此的调准基极，源极和沟槽罩幕。
以上所述的实施例仅为说明本发明之技术思想及特点，其目的在于使该领域的技术人员能够了解本发明的内容并据以实施，但不能以此来限定本发明的专利范围，即所有依据本发明所公开的精神所作的均等变化或修饰，仍应涵盖在本发明的专利范围内。举例来说，通过采用一个N掺杂门极，一个P通道装置可以用来抑制击穿效应。

Claims (25)

1.一种金属氧化物半导体场效应晶体管装置，其特征在于包括以下部分：一个装满了门极材料的沟槽门极，其中所述的材料掺杂了掺杂物来调整该功函数以增加所述的金属氧化物半导体场效应晶体管装置的临限电压。
2.如权利要求1所述的金属氧化物半导体场效应晶体管装置，其特征在于，所述的金属氧化物半导体场效应晶体管是一个N-通道金属氧化物半导体场效应晶体管，并且所述的沟槽门极填满了P-掺杂门极材料。
3.如权利要求1所述的金属氧化物半导体场效应晶体管装置，其特征在于，所述的金属氧化物半导体场效应晶体管是一个P-通道金属氧化物半导体场效应晶体管，并且所述的沟槽门极填满了N-掺杂门极材料。
4.如权利要求1所述的金属氧化物半导体场效应晶体管装置，其特征在于，所述的金属氧化物半导体场效应晶体管包含了一个第一导电型的通道，并且所述的沟槽门极充满了第二导电型门极材料。
5.如权利要求1所述的金属氧化物半导体场效应晶体管装置，其特征在于，所述的沟槽门极填满了门极材料，该材料在N-通道金属氧化物半导体场效应晶体管上具有一个高于N+多晶硅的功函数，在P-通道上具有一个低于P+多晶硅的功函数。
6.如权利要求1所述的金属氧化物半导体场效应晶体管装置，其特征在于，所述的沟槽门极材料通过调整功函数，进一步减少VGS尖型对于dVds/dT的反应，所述的Vgs代表门极漏极电压，所述的dVds/dT代表漏极对来源电压在时间上的改变比例。
7.如权利要求1所述的金属氧化物半导体场效应晶体管装置，其特征在于，所述的沟槽门极材料通过调整该功函数来减少该漏极电容值Cgd，并近一步地改变代表着门极对漏极电容值Cgd的C-V特性曲线，以来表达漏极对源极电压Vds的一个功能。
8.如权利要求5所述的金属氧化物半导体场效应晶体管装置，其特征在于，所述的门极拥有掺杂浓度的梯度分布。
9.如权利要求2所述的金属氧化物半导体场效应晶体管装置，其特征在于，所述的门极材料更进一步包含掺杂物密度达到1022/cm3的p-型多晶硅。
10.如权利要求1所述的金属氧化物半导体场效应晶体管装置，其特征在于，所述的门极材料更包含了多晶硅化物。
11.如权利要求1所述的金属氧化物半导体场效应晶体管装置，其特征在于，所述的门极材料包含了钨门极材料。
12.如权利要求2所述的金属氧化物半导体场效应晶体管装置，其特征在于，所述的门极材料包含了铂硅化物门极材料。
13.如权利要求8所述的金属氧化物半导体场效应晶体管装置，其特征在于，所述的门极里，含有最高掺杂浓度的在上层，含有最低掺杂浓度的在下层。
14.一种制造金属氧化物半导体场效应晶体管装置的方法，包括：利用门极材料填满一个沟槽门极，所述的材料在N-通道金属氧化物半导体场效应晶体管上具有一个高于N+多晶硅的功函数，在P-信道上具有一个低于P+多晶硅的功函数。
15.如权利要求14所述的金属氧化物半导体场效应晶体管装置，其特征在于，所述的填满该沟槽门极的步骤包含了一个为N-通道金属氧化物半导体场效应晶体管的所述沟槽门极填满P-掺杂门极材料的步骤。
16.如权利要求14所述的金属氧化物半导体场效应晶体管装置，其特征在于，所述的填满该沟槽门极的步骤包含了一个为P-通道金属氧化物半导体场效应晶体管的所述沟槽门极填满N-掺杂门极材料的步骤。
17.如权利要求14所述的金属氧化物半导体场效应晶体管装置，其特征在于，所述的填满该沟槽门极的步骤包含了一个为第二导电型金属氧化物半导体场效应晶体管的所述沟槽门极填满第一导电型门极材料的步骤。
18.如权利要求14所述的金属氧化物半导体场效应晶体管装置，其特征在于，所述的填满该沟槽门极的步骤包含了一个为所述的金属氧化物半导体场效应晶体管装置的沟槽门极填满门极材料来增加临限电压的步骤。
19.如权利要求14所述的金属氧化物半导体场效应晶体管装置，其特征在于，所述的填满该沟槽门极的步骤包含了一个为所述的沟槽门极填满门极材料，以通过调整该功函数来减少Vgs尖峰(SPIKE)对dVds/dT反应的步骤，所述的Vgs代表门极漏极电压，所述的dVds/dT代表漏极对源极电压在时间上的改变比例。
20.如权利要求14所述的金属氧化物半导体场效应晶体管装置，其特征在于，所述的填满该沟槽门极的步骤包含了一个为所述的沟槽门极填满门极材料的步骤，以偏移代表着门极对漏极电容值Cgd的C-V特性曲线，作为漏极对源极电压Vds的一个功能并通过调整该功函数来减少该Cgd值。
21.如权利要求14所述的金属氧化物半导体场效应晶体管装置，其特征在于，所述的填满该沟槽门极的步骤包含了一个利用含有掺杂物密度高达1022/cm3的p-型多晶硅的门极材料来填满该沟槽门极的步骤。
22.如权利要求14所述的金属氧化物半导体场效应晶体管装置，其特征在于，所述的填满该沟槽门极的步骤包含了利用多晶硅化物来填满该沟槽门极的步骤。
23.如权利要求14所述的金属氧化物半导体场效应晶体管装置，其特征在于，所述的填满该沟槽门极的步骤包含了利用钨门极材料来填满该沟槽门极的步骤。
24.如权利要求14所述的金属氧化物半导体场效应晶体管装置，其特征在于，所述的填满该沟槽门极的该步骤包含了利用硅化物门极材料来填满该沟槽门极的步骤。
25.如权利要求14所述的金属氧化物半导体场效应晶体管装置，其特征在于，所述的填满该沟槽门极的步骤包含了一个为第二电导型金属氧化物半导体场效应晶体管的沟槽门极填满第一导电型的门极材料的步骤，其中所述的门极材料拥有一垂直梯度掺杂浓度。
CNA2006800198815A 2005-06-06 2006-06-06 利用门极功函数工程来改变应用的改良式金属氧化物半导体场效应晶体管 Pending CN101194367A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/146,499 2005-06-06
US11/146,499 US20060273379A1 (en) 2005-06-06 2005-06-06 MOSFET using gate work function engineering for switching applications

Publications (1)

Publication Number Publication Date
CN101194367A true CN101194367A (zh) 2008-06-04

Family

ID=37493318

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800198815A Pending CN101194367A (zh) 2005-06-06 2006-06-06 利用门极功函数工程来改变应用的改良式金属氧化物半导体场效应晶体管

Country Status (4)

Country Link
US (3) US20060273379A1 (zh)
CN (1) CN101194367A (zh)
TW (1) TWI335639B (zh)
WO (1) WO2007073400A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105810732A (zh) * 2014-12-31 2016-07-27 帅群微电子股份有限公司 沟槽式功率金氧半场效晶体管与其制作方法
CN109390225A (zh) * 2017-08-04 2019-02-26 世界先进积体电路股份有限公司 半导体结构及其制造方法

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768064B2 (en) * 2006-01-05 2010-08-03 Fairchild Semiconductor Corporation Structure and method for improving shielded gate field effect transistors
US8058687B2 (en) * 2007-01-30 2011-11-15 Alpha & Omega Semiconductor, Ltd. Split gate with different gate materials and work functions to reduce gate resistance of ultra high density MOSFET
US8410543B2 (en) 2007-02-01 2013-04-02 Renesas Electronics Corporation Semiconductor storage device and manufacturing method thereof
SE532625C2 (sv) * 2007-04-11 2010-03-09 Transic Ab Halvledarkomponent i kiselkarbid
US8058684B2 (en) * 2007-09-13 2011-11-15 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
US7807576B2 (en) * 2008-06-20 2010-10-05 Fairchild Semiconductor Corporation Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices
US8829624B2 (en) * 2008-06-30 2014-09-09 Fairchild Semiconductor Corporation Power device with monolithically integrated RC snubber
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US20110079861A1 (en) * 2009-09-30 2011-04-07 Lucian Shifren Advanced Transistors with Threshold Voltage Set Dopant Structures
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
US8377783B2 (en) 2010-09-30 2013-02-19 Suvolta, Inc. Method for reducing punch-through in a transistor device
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8400219B2 (en) 2011-03-24 2013-03-19 Suvolta, Inc. Analog circuits having improved transistors, and methods therefor
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8431470B2 (en) 2011-04-04 2013-04-30 Alpha And Omega Semiconductor Incorporated Approach to integrate Schottky in MOSFET
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8530976B1 (en) * 2011-05-23 2013-09-10 Altera Corporation Memory element transistors with reversed-workfunction gate conductors
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8507978B2 (en) 2011-06-16 2013-08-13 Alpha And Omega Semiconductor Incorporated Split-gate structure in trench-based silicon carbide power device
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
KR101891373B1 (ko) 2011-08-05 2018-08-24 엠아이이 후지쯔 세미컨덕터 리미티드 핀 구조물을 갖는 반도체 디바이스 및 그 제조 방법
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
JP5798517B2 (ja) * 2012-04-24 2015-10-21 トヨタ自動車株式会社 半導体装置
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9000497B2 (en) * 2012-09-14 2015-04-07 Renesas Electronics Corporation Trench MOSFET having an independent coupled element in a trench
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
JP2016500927A (ja) 2012-10-31 2016-01-14 三重富士通セミコンダクター株式会社 低変動トランジスタ・ペリフェラル回路を備えるｄｒａｍ型デバイス、及び関連する方法
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US8994415B1 (en) 2013-03-01 2015-03-31 Suvolta, Inc. Multiple VDD clock buffer
US8988153B1 (en) 2013-03-09 2015-03-24 Suvolta, Inc. Ring oscillator with NMOS or PMOS variation insensitivity
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9449967B1 (en) 2013-03-15 2016-09-20 Fujitsu Semiconductor Limited Transistor array structure
US9112495B1 (en) 2013-03-15 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit device body bias circuits and methods
CN105122457B (zh) * 2013-03-31 2017-11-17 新电元工业株式会社 半导体装置
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
US8976575B1 (en) 2013-08-29 2015-03-10 Suvolta, Inc. SRAM performance monitor
US9306059B2 (en) 2014-03-20 2016-04-05 Kinetic Technologies Power semiconductor transistor with improved gate charge
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
US10388781B2 (en) 2016-05-20 2019-08-20 Alpha And Omega Semiconductor Incorporated Device structure having inter-digitated back to back MOSFETs
US10446545B2 (en) 2016-06-30 2019-10-15 Alpha And Omega Semiconductor Incorporated Bidirectional switch having back to back field effect transistors
US10103140B2 (en) * 2016-10-14 2018-10-16 Alpha And Omega Semiconductor Incorporated Switch circuit with controllable phase node ringing
US10431465B2 (en) * 2017-09-18 2019-10-01 Vanguard International Semiconductor Corporation Semiconductor structures and methods of forming the same
JP7095500B2 (ja) * 2018-08-31 2022-07-05 株式会社デンソー スイッチング素子
KR20200141335A (ko) 2019-06-10 2020-12-18 삼성전자주식회사 점진적으로 변화하는 조성을 갖는 채널을 포함하는 전계 효과 트랜지스터
US11776994B2 (en) 2021-02-16 2023-10-03 Alpha And Omega Semiconductor International Lp SiC MOSFET with reduced channel length and high Vth
CN115995486A (zh) * 2021-10-15 2023-04-21 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5082795A (en) * 1986-12-05 1992-01-21 General Electric Company Method of fabricating a field effect semiconductor device having a self-aligned structure
US4786611A (en) * 1987-10-19 1988-11-22 Motorola, Inc. Adjusting threshold voltages by diffusion through refractory metal silicides
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
US5367186A (en) * 1992-01-28 1994-11-22 Thunderbird Technologies, Inc. Bounded tub fermi threshold field effect transistor
US5592005A (en) * 1995-03-31 1997-01-07 Siliconix Incorporated Punch-through field effect transistor
US6051459A (en) * 1997-02-21 2000-04-18 Advanced Micro Devices, Inc. Method of making N-channel and P-channel IGFETs using selective doping and activation for the N-channel gate
US5859457A (en) * 1997-04-24 1999-01-12 Texas Instruments Incorporated High-voltage isolated high output impedance NMOS
US6027964A (en) * 1997-08-04 2000-02-22 Advanced Micro Devices, Inc. Method of making an IGFET with a selectively doped gate in combination with a protected resistor
US20020008257A1 (en) * 1998-09-30 2002-01-24 John P. Barnak Mosfet gate electrodes having performance tuned work functions and methods of making same
JP2001189448A (ja) * 1999-12-28 2001-07-10 Fujitsu Ltd 半導体装置及びその製造方法
DE10207740B4 (de) * 2002-02-22 2005-08-25 Infineon Technologies Ag Verfahren zur Herstellung eines p-Kanal-Feldeffekttransistors auf einem Halbleitersubstrat
US6878993B2 (en) * 2002-12-20 2005-04-12 Hamza Yilmaz Self-aligned trench MOS junction field-effect transistor for high-frequency applications
US7951660B2 (en) * 2003-11-07 2011-05-31 International Business Machines Corporation Methods for fabricating a metal-oxide-semiconductor device structure
US8399934B2 (en) * 2004-12-20 2013-03-19 Infineon Technologies Ag Transistor device
US7288788B2 (en) * 2004-12-03 2007-10-30 International Business Machines Corporation Predoped transfer gate for an image sensor
US7332388B2 (en) * 2005-03-08 2008-02-19 Micron Technology, Inc. Method to simultaneously form both fully silicided and partially silicided dual work function transistor gates during the manufacture of a semiconductor device, semiconductor devices, and systems including same
US7825441B2 (en) * 2007-06-25 2010-11-02 International Business Machines Corporation Junction field effect transistor with a hyperabrupt junction

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105810732A (zh) * 2014-12-31 2016-07-27 帅群微电子股份有限公司 沟槽式功率金氧半场效晶体管与其制作方法
CN105810732B (zh) * 2014-12-31 2019-01-22 帅群微电子股份有限公司 沟槽式功率金氧半场效晶体管与其制作方法
CN109390225A (zh) * 2017-08-04 2019-02-26 世界先进积体电路股份有限公司 半导体结构及其制造方法
CN109390225B (zh) * 2017-08-04 2021-04-09 世界先进积体电路股份有限公司 半导体结构及其制造方法

Also Published As

Publication number Publication date
TWI335639B (en) 2011-01-01
US7863675B2 (en) 2011-01-04
US8119482B2 (en) 2012-02-21
TW200703565A (en) 2007-01-16
WO2007073400A3 (en) 2007-12-27
WO2007073400A2 (en) 2007-06-28
US20110097885A1 (en) 2011-04-28
US20080173956A1 (en) 2008-07-24
US20060273379A1 (en) 2006-12-07

Similar Documents

Publication Publication Date Title
CN101194367A (zh) 利用门极功函数工程来改变应用的改良式金属氧化物半导体场效应晶体管
US6765247B2 (en) Integrated circuit with a MOS structure having reduced parasitic bipolar transistor action
CN102270663B (zh) 具有超结结构的平面型功率mosfet器件及其制造方法
CN1220271C (zh) 半导体器件及其制造方法
TWI260779B (en) Logic switch and circuits utilizing the switch
CN104934477B (zh) 具有改进的栅极电荷的功率半导体晶体管
US4072868A (en) FET inverter with isolated substrate load
CN107785366A (zh) 集成有结型场效应晶体管的器件及其制造方法
CN1909232B (zh) 半导体集成电路
US4138782A (en) Inverter with improved load line characteristic
CN109585445B (zh) 功率mosfet
CN105633127A (zh) 一种超结mosfet
CN116031303B (zh) 超结器件及其制作方法和电子器件
CN111223931B (zh) 沟槽mosfet及其制造方法
CN102479817B (zh) 一种垂直双扩散金属氧化物半导体场效应管结构
CN107994074A (zh) 沟槽栅超结器件及其制造方法
CN106876450B (zh) 低栅漏电容的纵向场效应晶体管及其制造方法
CN205140977U (zh) 一种集成耗尽型启动器件的功率mos场效应管
CN103996702B (zh) 一种提高超结功率器件雪崩耐量的终端结构
CN205488140U (zh) 缓变开关特性的沟槽栅超结mosfet器件
CN103151375B (zh) 具有薄栅极氧化层和低栅极电荷的集成mos功率晶体管
CN207068858U (zh) 一种过渡区结构
CN205488138U (zh) 渐变栅槽的沟槽栅超结mosfet器件
CN107994075B (zh) 沟槽栅超结器件及其制造方法
CN210607271U (zh) 一种隔离型hvnmos结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20080604