CN101276744A - 涂敷显影装置及其方法以及存储介质 - Google Patents

涂敷显影装置及其方法以及存储介质 Download PDF

Info

Publication number
CN101276744A
CN101276744A CNA2008100902471A CN200810090247A CN101276744A CN 101276744 A CN101276744 A CN 101276744A CN A2008100902471 A CNA2008100902471 A CN A2008100902471A CN 200810090247 A CN200810090247 A CN 200810090247A CN 101276744 A CN101276744 A CN 101276744A
Authority
CN
China
Prior art keywords
processing block
handing
substrate
conveyance
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100902471A
Other languages
English (en)
Other versions
CN101276744B (zh
Inventor
松冈伸明
桥本隆浩
土屋胜裕
林伸一
林田安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101276744A publication Critical patent/CN101276744A/zh
Application granted granted Critical
Publication of CN101276744B publication Critical patent/CN101276744B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/4189—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by the transport system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/31—From computer integrated manufacturing till monitoring
    • G05B2219/31002—Computer controlled agv conveys workpieces between buffer and cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Robotics (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明提供一种在涂敷显影装置中，能够根据所要求的处理能力来容易地设计和制造装置的技术。在载体块(S1)和界面块(S6)之间，以前后相互连接的方式设置有通过层叠包括涂敷膜形成用单位块与显影处理用单位块的多个单位块所构成的相同结构的处理块(S2～S4)。准备这种相同结构的处理块(S2～S4)，通过增减在载体块(S1)与界面块(S6)之间所排列的处理块的个数，并且通过调整涂敷显影装置的处理速度，而能够根据所要求的处理能力很容易地进行装置的设计和制造。

Description

涂敷显影装置及其方法以及存储介质
技术领域
本发明涉及一种例如对半导体晶片和LCD基板(液晶显示器用玻璃基板)等基板进行抗蚀剂液的涂敷处理、曝光后的显影处理等的涂敷显影装置及其方法以及存储介质。
背景技术
在半导体元件和LCD基板的制造工艺中，利用被称作光刻的技术对基板实施形成抗蚀剂图形的处理。该技术通过一系列的工序而实施，即，例如在半导体晶片(以下称晶片)等基板上涂敷抗蚀剂液而在该晶片的表面形成液膜，使用抗蚀剂掩模对该抗蚀剂膜进行曝光，然后进行显影处理，从而得到预期的图形。
这种处理一般是使用在进行抗蚀剂液的涂敷和显影的涂敷显影装置中连接曝光装置的抗蚀剂图形形成装置而进行的，但是，为了进一步增大涂敷显影装置的处理速度，在专利文献1中提出有一种结构，即，沿上下方向配置用来收纳曝光处理前的模块的区域与用来收纳曝光处理后的模块的区域，在各个区域中设置搬送单元，从而减轻搬送单元的负载以提高搬送效率，以此来提高涂敷显影装置的处理能力。
如图10所示，该装置以相互层叠的方式设置有用来进行显影处理的显影块B1、B2、用来进行抗蚀剂液的涂敷处理的涂敷块B4、用来在抗蚀剂液涂敷前后分别形成反射防止膜的反射防止膜形成块B3、B5，在各个块B1～B5中配备：用来进行显影处理和抗蚀剂液涂敷处理、反射防止膜形成用的药液涂敷处理等的液处理的液处理部、多层排列进行所述液处理前后的处理的处理单元的搁板(shelf)单元、在液处理部与搁板单元的各部之间搬送晶片W的搬送单元A1～A5，并且具备在各个块B1～B5之间交接晶片W的专用交接臂。所述液处理部例如具备3个液处理单元，并且，所述处理单元根据液处理单元的数量、根据所进行的处理准备所需种类及个数的装置，通过减轻各个搬送单元A1～A5、交接臂的负担，从而提高整个装置的处理能力。
在这种涂敷显影装置中，能够确保例如180个/hr左右的处理能力，但是，有时根据目标处理，所要求的处理能力也各异，有时也要求实现一种超过现有装置的处理能力的200个/hr～250个/hr左右的高处理能力的装置，而并未要求那么高的处理能力。
此处，在上述装置中，为了提高处理能力，有一种方式是增加设在显影块B1、B2和涂敷块B4中的液处理单元和处理单元的个数，但是，如果采用这种结构，那么，搬送单元A1～A5的负担就会增大，因此，最终导致搬送处理能力下降，结果，难以提高整个装置的处理能力。另外，如上所述，如果采用增减设在各块B1～B5等中的装置数量来适应所要求的处理能力的结构，那么，由于根据处理能力而组装的装置数量固定，因此，必须根据用户的要求来制造装置数量各异的多种多样的装置，从而导致设计和制造所需的作业负担增加。
此外，还有一种方法是增加显影块B1、B2等各块的层叠数，增加所述液处理单元和处理单元的数量，但是，如果所述块的层叠数增多，那么，在各块之间进行晶片W交接的交接臂的搬送区域在垂直方向变长，而且，由于与块间的交接次数也增多，因此，该交接臂的负担增大，难以提高整个装置的处理能力。另外，为了适应处理能力的变更，根据处理能力，块的层叠数量变得各不相同，因此，交接臂的搬送区域各异，结果，必须制造多种多样的装置，因此，难以减轻设计等的操作负担。
专利文献1：日本特开2006-203075号公报
发明内容
本发明是鉴于上述情况而提出的，其目的在于提供一种在涂敷显影装置中，能够根据所要求的处理能力而很容易地进行装置的设计和制造的技术。
为此，本发明的涂敷显影装置的特征在于：利用涂敷膜形成用单位块在由载体搬入到载体块中的基板上形成包括抗蚀剂膜的涂敷膜，然后，经由界面块将该基板搬送至曝光装置，利用显影处理用单位块对经由所述界面块返回的曝光后的基板进行显影处理并将其交接至所述载体块，并且，在所述涂敷膜形成用单位块和显影处理用单位块中均包括：用于将药液涂敷在基板上的液处理模块、加热基板的加热模块、冷却基板的冷却模块、以及在这些模块之间搬送基板的单位块用的基板搬送单元，其中，
所述涂敷显影装置包括：处理台，设置在载体块与界面块之间，对于层叠包括涂敷膜形成用单位块与显影处理用单位块的多个单位块而构成的相同结构的至少2个以上的处理块，以载体块一侧作为前方，界面块一侧作为后方，沿着从载体块朝着界面块的基板搬送路线前后连接所述这些处理块而形成；
交接部组，为了在所述处理块的被层叠的单位块之间进行基板的交接，在处理块内的所述前方一侧与各个单位块对应而设，并且配备有多层通过各个单位块的基板搬送单元进行基板交接的交接部；
交接臂，用来相对于所述交接部组的各个交接部进行基板交接，以自如升降的方式设置在所述处理块中；
输入输出用交接部，用于在所述载体块与处理块之间，或者在相邻的处理块之间进行基板的交接，构成所述交接部组之一，利用所述交接臂进行基板的交接；和
专用直通搬送单元，设置在所述处理块中，在该处理块的输入输出用交接部和与该处理块的后方邻接的处理块的输入输出用交接部之间搬送基板。
此处所说的“相同结构的处理块”是指，具备相同种类的涂敷膜形成用单位块与显影处理用单位块，这些单位块的数量相同，所述涂敷膜形成用单位块以及显影处理用单位块的结构相同。
此处，所述涂敷显影装置优选配备有用来控制所述基板搬送单元与直通搬送单元以及交接臂的单元，使得将基板从载体块直接交接至进行涂敷膜形成的处理块的输入输出用交接部，或者利用前方一侧的处理块的直通搬送单元进行交接，利用交接臂与基板搬送单元将基板从所述输入输出用交接部搬送至该处理块内的涂敷膜形成用单位块，将涂敷膜形成后的基板搬送至该处理块的输入输出用交接部，接着，利用该处理块的直通搬送单元或者后方一侧的处理块的直通搬送单元，将基板从该输入输出用交接部搬送至界面块，利用该处理块的直通搬送单元或者该处理块以及后方一侧的处理块的直通搬送单元，将曝光处理后的基板从界面块搬送至进行显影处理的处理块的输入输出用交接部，利用交接臂与基板搬送单元将基板从所述输入输出用交接部搬送至该处理块内的显影处理用单位块。
本发明的涂敷显影方法的特征在于：利用涂敷膜形成用单位块在由载体搬入载体块中的基板上形成包括抗蚀剂膜的涂敷膜，然后，经由界面块搬送至曝光装置，利用显影处理用单位块对经由所述界面块返回的曝光后的基板进行显影处理并将其交接至所述载体块，其中，
所述涂敷显影装置具有处理台：设置在载体块与界面块之间，对于层叠包括涂敷膜形成用单位块与显影处理用单位块的多个单位块而构成的相同结构的至少2个以上的处理块，以载体块一侧作为前方，界面块一侧作为后方，沿着从载体块朝着界面块的基板搬送路线前后连接所述这些处理块而形成，
将基板从载体块直接交接至进行涂敷膜形成的处理块的输入输出用交接部，或者利用前方一侧的处理块的直通搬送单元进行交接，利用交接臂与基板搬送单元将基板从所述输入输出用交接部搬送至该处理块内的涂敷膜形成用单位块，将涂敷膜形成后的基板搬送至该处理块的输入输出用交接部，接着，利用该处理块的直通搬送单元或者后方一侧的处理块的直通搬送单元，将基板从该输入输出用交接部搬送至界面块，利用该处理块的直通搬送单元或者该处理块以及后方一侧的处理块的直通搬送单元，将曝光处理后的基板从界面块搬送至进行显影处理的处理块的输入输出用交接部，利用交接臂与基板搬送单元将基板从所述输入输出用交接部搬送至该处理块内的显影处理用单位块。
此外，本发明的存储介质的特征在于：其保存有涂敷显影装置使用的计算机程序，所述涂敷显影装置在从载体块接收的基板上形成包括抗蚀剂膜的涂敷膜，并对曝光后的基板进行显影处理，所述程序编制步骤组，以运行上述的涂敷显影方法。
根据本发明，准备相同结构的处理块，通过增减在载体块与界面块之间排列的处理块的个数来调整涂敷显影装置的处理速度，因此，能够根据所要求的处理能力而容易地进行装置的设计和制造。
附图说明
图1是本发明所涉及的涂敷显影装置的实施方式的平面图。
图2是所述涂敷显影装置的立体图。
图3是所述涂敷显影装置的侧部剖面图。
图4是所述涂敷显影装置中COT1层的单位块的立体图。
图5是所述COT1层的单位块的平面图。
图6是所述涂敷显影装置中DEV1层的单位块的立体图。
图7是用来说明所述涂敷显影装置中晶片W的搬送路径的侧面图。
图8是所述涂敷显影装置中的其它实施方式的侧面图。
图9是用来说明所述涂敷显影装置中的晶片W的搬送路径的侧面图。
图10是现有技术的涂敷显影装置的侧面图。
符号说明
W    半导体晶片
20   载体
S1   载体块
S2   第一处理块
S3   第二处理块
S4   第三处理块
S5   交接块
S6   界面块
S7   曝光装置
A11～A33主臂
C    传输臂
D1   第一交接臂
D2   第二交接臂
G1～G3、G11～G31梭臂
F    界面臂
100  控制部
具体实施方式
首先，将参照附图对本发明的涂敷显影装置的实施方式所涉及的抗蚀剂图形形成装置进行说明。图1是所述装置的一个实施方式的平面图，图2是其概略立体图，图3是其概略侧面图。该装置包括：载体块S1、处理台S10、交接块S5、界面块S6与曝光装置S7，以载体块S1作为前方一侧，以界面块S6作为后方一侧，载体块S1、处理台S10、交接块S5、界面块S6与曝光装置S7沿着前后方向排成一列，并且相互连接。
所述载体块S1是用来搬入搬出密闭式收纳有例如13个作为基板的晶片W的载体20的块，在该载体块S1中设置有：能够载放多个所述载体20的载放台21、从该载放台21观察设置在前方的壁面上的开关部22以及构成为能够经由开关部22从载体20中取出晶片W的交接单元的传输臂C。该传输臂C以能够自由进退、自由升降、围绕垂直轴自由旋转、沿着载体20的排列方向自由移动的方式构成，以在后述的第一处理块S2的交接模块TRS10与交接模块TRS11之间进行晶片W的交接。
载体块S1的后方一侧与处理台S10连接。该处理台S10沿着从载体块S1一侧朝着界面块S6一侧的晶片W的搬送路线，在前后方向相互连接2个以上相同结构的处理块而构成，在本例中，第一处理块S2、第二处理台S3、第三处理块S4相互连接而设。构成所述处理台S10的处理块根据所要求的处理能力而适当选择其个数。
由于这些处理块S2～S4采用同样的方式构成，因此，如果以第一处理块S2为例进行说明，则该处理块S2其周围被框体24包围，并且纵向排列有多个例如3个单位块B11～B13而构成，在本例中，从下方一侧依次被分割成：作为显影处理用单位块的显影处理层(DEV1)B11、作为用来在抗蚀剂膜的下层形成反射防止膜的单位块的反射防止膜形成层(BCT1层)B12、作为用来形成抗蚀剂膜的单位块的涂敷处理层(COT1层)B13，并且分别划分这些DEV1层B11、BCT1层B12、COT1层B13。所述BCT1层B12与COT1层B13相当于涂敷膜形成用单位块。
这些各个单位块B11、B12、B13分别采用同样的方式构成，并且具备用来向晶片W涂敷涂敷液的液处理模块、用来进行在所述液处理模块中所进行的处理的前处理以及后处理的各种处理模块、用来在所述液处理模块与各种处理模块之间进行晶片W的交接的作为单位块专用的基板搬送单元的主臂A11～A13。
而且，如图1及图3所示，在处理块S2的与载体块S1邻接的区域之内，在传输臂C与各个主臂A11～A13能够进入的位置设有交接用的搁板单元U11。在该搁板单元U11中设置有例如用来在每个单位块B11～B13与其它的单位块之间进行晶片W交接的交接部，搁板单元U11相当于具备多层交接部的交接部组。
另外，在处理块S2中，在能够进入搁板单元U11的各个交接部的位置设有以自由进退以及自由升降的方式而构成的交接臂D1，利用该交接臂D1，向设在搁板单元U11中的各个交接部进行晶片W的交接，在其它的单位块之间交接晶片W。
接下来，首先以COT1层B13(以下称“COT1层”)为例，并且根据图4及图5对所述单位块B11～B13的结构进行说明。在该COT1层的大致中央，沿着COT1层的纵向(长度方向)(图4、图5中Y方向)形成晶片W的搬送区域R1。在从载体块S1一侧看到的该搬送区域R1的两侧，从前方一侧(载体块S1一侧)朝向后方一侧，在右侧设有用来涂敷抗蚀剂液的涂敷处理部31。
该涂敷处理部31的多个例如2个液处理模块COT11、COT12以分别面临搬送区域R1的方式，在沿Y方向排列的状态下被收纳在通用的处理容器30的内部。各个涂敷模块COT11、COT12从通用的药液喷嘴向例如被水平吸附固定在旋转卡盘上的晶片W供给作为涂敷液的抗蚀剂液，同时，通过使晶片W旋转而使抗蚀剂液遍及晶片W的整个表面，这样在晶片W的表面涂敷抗蚀剂液。所述处理容器30在与各个涂敷模块COT11、COT12对应的位置具备晶片W的搬送口33A、33B，晶片W通过各自的搬送口33A、33B而在对应的涂敷模块COT11、COT12与主臂A13之间被搬送。
此外，在该涂敷处理部31的搬送区域R1的对面一侧设置有例如以2层×3列的方式而设有处理模块的搁板单元U12，在该图中设有用来实施在涂敷处理部31中所进行的处理的前处理以及后处理的各种处理模块。上述各种处理模块中包括：对抗蚀剂液涂敷后的晶片W进行加热处理，然后进行冷却处理的加热冷却模块LHP；将晶片W调温至规定温度的调温模块CPL；以及周边曝光装置WEE等。
所述加热冷却模块LHP包括：例如用来在其上面载放并加热晶片W的加热板34以及兼用搬送臂的冷却板35，使用一种利用冷却板35在主臂A13与加热板34之间进行晶片W的交接，即，使用一种将加热模块与冷却模块装在一个装置中这种结构的装置。再者，也可以取代该加热冷却模块LHP，加热模块与冷却模块作为分别独立的模块而被组装在搁板单元U12中。另外，作为调温模块CPL使用例如具备被水冷式冷却的冷却板的装置。
如图4所示，这些加热冷却模块LHP和调温模块CPL等各个模块分别被收纳在处理容器36内，在各个处理容器36的面向搬送区域R1的面上形成有晶片搬入搬出口37。在COT1层的搁板单元U11中，作为交接部而在交接臂D1能够进入的位置设有交接模块TRS13。该交接模块TRS13在交接台上设置用来保持晶片W背面一侧的例如3个突部而构成。该突部按照不与交接臂D1和主臂A13发生干扰的方式而设，交接臂D1或者主臂A13相对于该突部升降，于是构成为在交接模块TRS13与交接臂D1或者主臂A13之间进行晶片W交接的结构。以下，形成本发明的交接部的交接模块按照与该交接模块TRS13同样的方式构成，交接臂按照与交接臂D1同样的方式构成。
接下来对主臂A13进行说明。该主臂A13采用在该COT1层内的所有模块(放置晶片W的地方)、例如在涂敷模块COT11、COT12、搁板单元U11的交接模块TRS13、搁板单元U12的各个处理模块之间进行晶片交接的方式而构成，因此，它采用能够自如进退、自如升降、围绕垂直轴自如旋转、沿着Y轴方向自如移动的方式而构成。
如图4及图5所示，该主臂A13具备用来支承晶片W的背面一侧周边区域的两根保持臂51、52，这些保持臂51、52以在基台53上相互独立且自如进退的方式构成。此外，基台53以通过旋转机构54围绕垂直轴自如旋转的方式被设置在搬送基体55上。图中56是沿着搬送区域R1的纵向(图1中Y方向)延伸的导轨56，图中57是升降用导轨，所述搬送基体55以沿着该升降用导轨57自如升降的方式构成。另外，所述升降用导轨57的下端部潜入(插入)导轨56的下方而被卡合固定，升降用导轨57沿着导轨56横向移动，于是，搬送基体55能够在搬送区域R1内横向移动。此处，为了在相对于搁板单元U12的各个处理模块进行晶片W的交接时不与保持臂51、52发生干扰，升降用导轨57在与保持臂51、52进退的位置偏离的位置而被设在搬送基体55上。
再者，如果对其它的单位块进行简单的说明，则所述BCT1层B12(以下称为“BCT1层”)按照与COT1层同样的方式构成，作为液处理模块而设置配备向晶片W供给反射防止膜形成用的涂敷液，并且用来形成反射防止膜的多个例如2个反射防止膜形成模块BCT的反射防止膜形成部，在搁板单元U12中配备：在加热板上载放反射防止膜形成后的晶片W并对其进行加热处理，然后利用冷却板保持固定并进行冷却处理的加热冷却模块LHP；与用来将晶片W调整至规定温度的调温模块CPL等。此外，在搁板单元U11中作为交接部而在交接臂D1能够进入的位置设置有交接模块TRS12，在设置在这些搁板单元U11、U12中的模块与反射防止膜形成模块BCT之间，利用主臂A12进行晶片W的交接。
此外，如图1、图3以及图6所示，DEV1层B11(以下称为“DEV1层”)除搁板单元U12以3层×3列的方式构成并且设有梭臂G1以外，其余均按照与上述COT1层大体相同的方式构成，作为液处理模块设有双层用来向晶片W供给作为涂敷液的显影液并进行显影处理的显影处理部32，在该显影处理部32的1层中例如设置2个显影模块DEV11、DEV12。在搁板单元U12中包括：对曝光后的晶片W进行加热处理的被称作后曝光烘焙(post exposure baking)模块等的加热模块PEB；用来在该加热模块PEB中的处理后将晶片W调整至规定温度的冷却模块COL；用来使水分飞溅而对显影处理后的晶片W进行加热处理的被称作后烘焙(post baking)模块等的加热模块POST；用来在该加热模块POST中的处理后将晶片W调整至规定温度的调温模块CPL等。所述反射防止膜形成部和显影处理部32按照与涂敷处理部31大体相同的方式构成。
在搁板单元U11中，作为交接部而设置用来在与载体块S1之间进行晶片W的交接的交接模块TRS10、交接模块TRS11，其中，交接模块TRS10被用作后述的梭臂G1专用的交接模块，相当于输入输出用交接部。在设置于搁板单元U11、U12中的模块与显影模块DEV11、DEV12之间，利用主臂A11来进行晶片W的交接。
接下来，利用图6对所述梭臂G1进行说明。该梭臂G1是在该第一处理块S2的输入输出用交接部TRS10与后述的和该第一处理块S2的后方一侧连接的第二处理块S3的输入输出用交接部TRS2之间搬送晶片W的专用直通搬送单元。
如图6所示，该梭臂G1支承晶片W的背面一侧的周边区域，并且具备沿着基台62进退的1根保持臂61，所述基台62以通过旋转机构63而围绕垂直轴自如旋转的方式被设置在搬送基体64上。所述搬送基体64例如在搁板单元U12的上部，在沿着该搁板单元U12的纵向(图6中Y方向)而设的支承部件66与搬送区域R1相临的面上，能够沿着在搬送区域R1的纵向延伸设置的导轨65而向所述纵向移动的方式而构成，这样，在该第一处理块S2的交接装置TRS10与相邻的第二处理块S3的交接模块TRS20之间进行晶片W的搬送。
此外，所述第二处理块S3其周围被框体25包围，并且与第一处理块S2同样，通过从下方一侧层叠显影处理层(DEV2层)B21、反射防止膜形成层(BCT2层)B22、涂敷处理层(COT2层)B23三个单位块B21～B23构成。这些DEV2层B21(以下称“DEV2层”)、BCT2层B22(以下称“BCT2层”)、COT2层B23(以下称“COT2层”)分别按照与第一处理块S2的DEV1层、BCT1层、COT1层同样的方式构成。
即，在第二处理块S3内的前方一侧并且与第一处理块S2相邻的区域设置搁板单元U21，它形成为配备有多层用来在该处理块S3内的单位块与单位块之间进行晶片W交接的交接部的交接部组，各个单位块B21～B23的主臂A21～A23与交接臂D2能够进入所述搁板单元U21的各个交接部。
在COT2层中，在2个涂敷模块COT与搁板单元U21的交接模块TRS23以及设在搁板单元U22中的各种模块之间，利用主臂A23进行晶片W的搬送，在BCT2层中，在2个反射防止膜形成模块BCT与搁板单元U21的交接模块TRS22以及设在搁板单元U22中的各种模块之间，利用主臂A22进行晶片W的搬送，在DEV2层中，在2个显影模块DEV与搁板单元U21的交接模块TRS20、TRS21以及设在搁板单元U22中的各种模块之间，利用主臂A21进行晶片W的搬送。
此处，所述搁板单元U21的交接模块TRS20是形成为作为直通搬送单元的梭臂G2专用的输入输出用交接部的交接部，利用设在该第二处理块S3中的梭臂G2，在该处理块S3的交接模块TRS20与后述的和该处理块S3的后方一侧连接的第三处理块S4的交接模块TRS30之间进行晶片W的搬送。
而且，所述第三处理块S4其周围被框体26包围，并且与第一处理块S2同样，通过从下方一侧层叠显影处理层(DEV3层)B31、反射防止膜形成层(BCT3层)B32、涂敷处理层(COT3层)B33三个单位块B31～B33构成。这些DEV3层B31(以下称“DEV3层”)、BCT3层B32(以下称“BCT3层”)、COT3层B33(以下称“COT3层”)分别按照与第一处理块S2的DEV1层、BCT1层、COT1层同样的方式构成。
即，在第三处理块S4内的前方一侧并且与第二处理块S3相邻的区域设置有搁板单元U31，它形成配备有多层用来在该处理块S4内的单位块与单位块之间进行晶片W交接的交接部的交接部组，各个单位块B31～B33的主臂A31～A33与交接臂D3能够进入所述搁板单元U31的各个交接部。
在COT3层中，在2个涂敷模块COT与搁板单元U31的交接模块TRS33以及设在搁板单元U32中的各种模块之间，利用主臂A33进行晶片W的搬送，在BCT3层中，在2个反射防止膜形成模块BCT与搁板单元U31的交接模块TRS32以及设在搁板单元U32中的各种模块之间，利用主臂A32进行晶片W的搬送，在DEV3层中，在2个显影模块DEV与搁板单元U31的交接模块TRS30、TRS31以及设在搁板单元U32中的各种模块之间，利用主臂A31进行晶片W的搬送。
此处，所述搁板单元U31的交接模块TRS30是形成为作为直通搬送单元的梭臂G3专用的输入输出用交接部的交接部，利用设在该第三处理块S4中的梭臂G3，在该处理块S4的交接模块TRS30与后述的交接块S5的交接模块TRS40之间进行晶片W的搬送。
所述交接块S5具备用于在第三处理块S4与后述的界面块S6之间进行晶片W交接的界面用交接部，在本例中，所述交接部由第三处理块S4的梭臂G3能够进入的交接模块TRS40所构成。
另一方面，在交接块S5的里面一侧，通过界面块S6与曝光装置S7连接。在界面块S6中设有以自如进退、自如升降、自如围绕垂直轴旋转的方式而构成的界面臂F，用来相对于所述交接块S5的交接模块TRS40与曝光装置S7交接晶片W。
上述抗蚀剂图形形成装置具备由进行各处理模块的方案管理、晶片W的搬送流程(搬送路线)的方案管理、各处理模块中的处理、主臂A11～A13、A21～A23、A32～A33、传输臂C、交接臂D1～D3、梭臂G1～G3、界面臂F的驱动控制的计算机而构成的控制部100。该控制部100具有例如由计算机程序组成的程序保存部，在程序保存部中保存着具有步骤(命令)群的例如软件构成的程序，以实施整个抗蚀剂图形形成装置的作用，即在晶片W上形成规定抗蚀剂图形的各处理模块中的处理和晶片W的搬送等。这些程序被控制部100读取出来，于是整个抗蚀剂图形形成装置的作用被控制部100所控制。再者，该程序在被收纳在例如软盘、硬盘、光盘、磁光盘、存储卡等存储介质中的状态下被保存在程序保存部中。
下面，参照图7，以在第一反射防止膜上形成抗蚀剂膜的情况为例，对在上述这种抗蚀剂图形形成装置中的晶片W的搬送路线进行说明。晶片W的搬送是通过控制部100根据搬送流程(搬送路线)的方案，控制主臂A11～A13、A21～A23、A32～A33、传输臂C、交接臂D1～D3、梭臂G1～G3、界面臂F而进行的。
首先，对曝光处理前的晶片W的搬送路线进行说明。从外部被搬入载体块S1中的载体20内的晶片W通过传输臂C被传递至搁板单元U11的交接模块TRS10。接着，从此处被分别搬送至第一处理块S2、第二处理块S3、第三处理块S3。
首先，对搬送至第一处理块S2的情况进行说明，即，交接模块TRS10的晶片通过交接臂D1被搬送至交接模块TRS12，从此处被BCT1层的主臂12接收。接着，在BCT1层中，利用主臂A12并且按照调温模块CPL→反射防止膜形成模块BCT→加热模块LHP→搁板单元U11的交接模块TRS12的路线被搬送，并在晶片W的表面形成反射防止膜。
接着，交接模块TRS12的晶片W通过交接臂D1被搬送至交接模块TRS13，从此处利用主臂A13被COT1层接收。接着，在COT1层中，利用主臂A13并且按照调温模块CPL→涂敷模块COT→加热模块LHP→周边曝光装置WEE→交接模块TRS13的路线被搬送，并在反射防止膜上形成抗蚀剂膜。
接着，交接模块TRS13的晶片通过交接臂D1被搬送至交接模块TRS10，从此处按照梭臂G1→交接模块TRS20→梭臂G2→交接模块TRS30→梭臂G3→交接模块TRS40的路线被搬送。所述交接模块TRS40的晶片W通过传输臂F被搬送至曝光装置S7，并进行规定的曝光处理。
此外，对于搬送至第二处理块S3的情况，交接模块TRS10的晶片W通过梭臂G1被搬送至交接模块TRS20，从此处按照交接臂D2→交接模块TRS22→BCT2层的主臂A22→BCT2层的路线被搬送，此处，在晶片W的表面形成反射防止膜。BCT2层内的晶片W的搬送与BCT1层同样。
接着，晶片W按照主臂A22→交接模块TRS22→交接臂D2→交接模块TRS23→COT2层的主臂A23→COT2层的路线被搬送，此处，在反射防止膜的表面形成抗蚀剂膜。COT2层内的晶片W的搬送与COT1层同样。
接着，晶片W按照主臂A23→交接模块TRS23→交接臂D2→交接模块TRS20→梭臂G2→交接模块TRS30→梭臂G3→交接模块TRS40→界面臂F→曝光装置S7的路线被搬送，并进行规定的曝光处理。
而且，对于搬送至第三处理块S4的情况，交接模块TRS10的晶片W在梭臂G1→交接模块TRS20→梭臂G2→交接模块TRS30的路线中被搬送，从此处按照交接臂D3→交接模块TRS32→BCT3层的主臂A32→BCT3层的路线被搬送，此处，在晶片W的表面形成反射防止膜。BCT3层内的晶片W搬送与BCT1层同样。
接着，晶片W按照主臂A32→交接模块TRS32→交接臂D3→交接模块TRS33→COT3层主臂A33→COT3层的路线被搬送，此处，在反射防止膜的表面形成抗蚀剂膜。COT3层内的晶片W的搬送与COT1层同样。
接着，晶片W按照主臂A33→交接模块TRS33→交接臂D3→交接模块TRS30→梭臂G3→交接模块TRS40→界面臂F→曝光装置S7的路线被搬送，并进行规定的曝光处理。
接下来对曝光处理后的晶片W的搬送路线进行说明。首先，对在第一处理块S2中进行显影处理的情况进行说明，即，曝光处理后的晶片W通过界面臂F被搬送至交接模块TRS40，从此处经过梭臂G3→交接模块TRS30→梭臂G2→交接模块TRS20→梭臂G1的路线被搬送至第一处理块S2的交接模块TRS10。接着，通过交接臂D1被搬送至交接模块TRS11，并从此处通过主臂A11被DEV1层所接收。
在DEV1层中，按照加热模块PEB→冷却模块COL→显影模块DEV→加热模块POST→调温模块CPL→搁板单元U11的交接模块TRS11的路线被搬送，并进行规定的显影处理。于是，被实施了显影处理的晶片W经由所述交接模块TRS11，通过传输臂C返回被载放在载体块S1中的原来的载体20中。
另外，对于在第二处理块S3中进行显影处理的情况，曝光处理后的晶片W通过界面臂F被搬送至交接模块TRS40，从此处按照梭臂G3→交接模块TRS30→梭臂G2→交接模块TRS20→交接臂D2→交接模块TRS21的路线被搬送，通过主臂A21被DEV2层所接收。在DEV2层中，按照与DEV1层内同样的路线被搬送至规定的模块，然后进行规定的显影处理。显影处理后的晶片W按照交接模块TRS21→交接臂D2→交接模块TRS20→梭臂G1→交接模块TRS10的路线被搬送，并从此处通过传输臂C返回被载放在载体块S1中的原来的载体20中。
此外，对于在第三处理块S4中进行显影处理的情况，曝光处理后的晶片W通过界面臂F被搬送至交接模块TRS40，从此处按照梭臂G3→交接模块TRS30→交接臂D3→交接模块TRS31的路线被搬送，通过主臂A31被DEV3层所接收。在DEV3层中，按照与DEV1层内同样的路线被搬送至规定的模块，然后进行规定的显影处理。显影处理后的晶片W按照交接模块TRS31→交接臂D3→交接模块TRS30→梭臂G2→交接模块TRS20→梭臂G1→交接模块TRS10的路线被搬送，并从此处通过传输臂C返回被载放在载体块S1中的原来的载体20中。
在上述这种抗蚀剂图形形成装置中，容易根据处理能力来设计装置，并且能够易于应对所要求的处理能力。即，通过连接多个相同结构的处理块来构成处理台，于是，在要求处理能力高的情况下，增加处理块的数量，在要求处理能力不高的情况下，减少处理块的数量，通过调整所述相连的处理块的个数以确保所要求的处理能力，因此，能够易于地应对处理能力的变更。
这样，根据所要求的处理能力，与增减液处理模块等的个数或者增减层叠的单位块的个数的情况相比，因不改变处理块本身的设计，故整个装置的设计变得容易，同时，通过制造相同的处理块，则用于能够应对的装置的制造也变得容易。
此时，在处理块的各个单位块中组装2个液处理模块和与该液处理模块的个数对应个数的各种处理模块而构成，与配备3个液处理模块的原来的处理块相比，虽然一个处理块中的处理能力下降，但是，实现了处理块的小型化。其目的在于将装置体积的扩大控制在最小程度，并且灵活地应对所要求的处理能力，将一个处理块小型化，并连接与处理能力对应个数的处理块，这样，不仅确保了处理能力，同时也防止装置的过度扩大。
在上述结构中，在向进行处理的处理块中搬送晶片W时，必须将晶片W搬送至输入输出用交接部，并从此处向该处理块的各个单位块搬送晶片W。因此，即便在多个处理块相连的情况下，也容易编制搬送程序。即，在各个处理块S2～S4中，来自载体块S1的晶片W，被传递至形成用来进行涂敷膜形成处理的处理块S2(S3、S4)的输入输出用交接部的交接模块TRS10(TRS20、TRS30)，并以此为基点被传递至BCT1层(BCT2层、BCT3层)，在各个处理块S2～S4中被搬送至COT1层(COT2层、COT3层)，并形成抗蚀剂膜。
接着，形成抗蚀剂膜的晶片W被再次返回构成各个处理块S2～S4的输入输出用交接部的交接模块TRS10(TRS20、TRS30)，并从此处通过梭臂G1～G3被搬送至交接模块TRS40。对于曝光处理后的晶片W，通过梭臂G1～G3而被返回构成实施显影处理的处理块S2(S3、S4)的输入输出用交接部的交接模块TRS10(TRS20、TRS30)，并从此处搬送至DEV1层(DEV2层、DEV3层)。
如上所述，在各个处理块S2～S4中，在载体块S1或者界面块S6之间进行晶片W的交接时，必须向输入输出用交接部(交接模块TRS10、TRS20、TRS30)搬送晶片W，并以此为基点向各个处理块S2～S4的规定单位块搬送。各个处理块S2～S4为相同的结构，各个处理块内的晶片W的搬送路径也相同。
因此，在各个处理块S2～S4中，将晶片W搬送至输入输出用交接部(交接模块TRS10、TRS20、TRS30)的搬送路线根据利用何种梭臂G1～G3而略有不同，但是，由于向所述输入输出用交接部搬送晶片W之后的各个处理块S2～S4内的搬送路线相同，因此，容易编制搬送程序。另外，由于在被搬送至各个处理块S2～S4后，在各个处理块S2～S4中相互独立来进行处理，因此，从这一点来看，也容易编制搬送程序。而且，在与相互邻接的处理块之间的晶片W的交接是借助所述输入输出用交接部来进行的，该输入输出用交接部仅梭臂G1～G3能够进入，与其它的处理块的主臂无关，而能够在与其它的处理块的输入输出用交接部之间进行晶片W的交接，因此，从这一点来看，也容易编制搬送程序。
接着，使用图8及图9对本发明的其它实施方式进行说明。本实施方式的装置与上述装置的不同点在于，在各个处理块S2～S4的上层一侧还设置梭臂G11～G31，在各个处理块S2～S4中设置该梭臂G11～G31专用的交接模块TRS14～TRS34，同时，在交接块S5中也设置梭臂G31的交接模块TRS41、以及在该交接模块TRS41与交接模块TRS40之间进行晶片W交接的交接臂E。所述交接模块TRS14～TRS34分别通过各个处理块S2～S4的交接臂D1～D3来进行晶片W的交接，所述交接臂与上述交接臂D1～D3同样，以自如进退、自如升降的方式构成。在本例中，梭臂G11～G31相当于直通搬送单元，梭臂G11～G31专用的交接模块TRS14～TRS34相当于输入输出用交接部。
使用图9对上述这种装置中晶片W的搬送路线进行说明，即，从外部被搬入载体块S1中的载体20内的晶片W通过传输臂C被传递至搁板单元U11的交接模块TRS10。接着，从此处被分别搬送至第一处理块S2、第二处理块S3、第三处理块S4。首先，对于搬送至第一处理块S2的情况，交接模块TRS10的晶片W按照交接臂D1→交接模块TRS12→BCT1层的主臂A12→BCT1层→交接模块TRS12→交接臂D1→交接模块TRS13→COT1层的主臂A13→COT1层→交接模块TRS13→交接臂D1→交接模块TRS14→梭臂G11→交接模块TRS24→梭臂G21→交接模块TRS34→梭臂G31→交接模块TRS41→交接臂→交接模块TRS40→界面臂F→曝光装置S7的路线被搬送。
另外，对于搬送至第二处理块S3的情况，交接模块TRS10的晶片W按照梭臂G1→交接模块TRS20→交接臂D2→交接模块TRS22→BCT2层的主臂A22→BCT2层→交接模块TRS22→交接臂D2→交接模块TRS23→COT2层的主臂A23→COT2层→交接模块TRS23→交接臂D2→交接模块TRS24→梭臂G21→交接模块TRS34→梭臂G31→交接模块TRS41→交接臂→交接模块TRS40→界面臂F→曝光装置S7的路线被搬送。
此外，对于搬送至第三处理块S4的情况，交接模块TRS10的晶片W按照梭臂G1→交接模块TRS20→梭臂G2→交接模块TRS30→交接臂D3→交接模块TRS32→BCT3层的主臂A32→BCT3层→交接模块TRS32→交接臂D3→交接模块TRS33→COT3层的主臂A33→COT3层→交接模块TRS33→交接臂D3→交接模块TRS34→梭臂G31→交接模块TRS41→交接臂→交接模块TRS40→界面臂F→曝光装置S7的路线被搬送。曝光处理后的晶片W的搬送路线与上述装置同样。
在上述这种抗蚀剂图形形成装置中，与上述装置同样，容易根据处理能力来设计和制造装置，并且能够易于应对所要求的处理能力，另外，搬送程序的编程也容易。在将晶片W从载体块S1向界面块S6搬送时使用去路用的梭臂G11～G31，在从界面块S6向载体块S1搬送晶片W时使用回路用的梭臂G1～G3，因此，能够减轻一根梭臂的负担，并且能够提高处理能力。
如上所述，在本发明中，也可适用仅形成抗蚀剂膜而作为涂敷膜的情况和在抗蚀剂膜上形成反射防止膜的情况。此处，在抗蚀剂膜上形成反射防止膜的情况下，必须设置该反射防止膜形成用单位块，但是，该单位块按照与用来在上述抗蚀剂膜下形成反射防止膜的单位块同样的方式构成。本发明也可适用形成抗蚀剂膜以用作涂敷膜、在抗蚀剂膜的上下形成反射防止膜而的情况，在这种情况下，相互层叠显影处理用单位块、抗蚀剂膜形成用单位块、抗蚀剂膜下方的反射防止膜形成用单位块、抗蚀剂膜上方的反射防止膜形成用单位块，从而构成处理块。在本发明中，如果在处理块中包括涂敷膜形成用单位块与显影处理用单位块，那么，各个层叠顺序可以自由设定。
作为在搁板单元U12、U22、U32中所设置的处理模块，也可以设置与上述例子不同的其它的模块。另外，作为设置在搁板单元U11、U21、U31中的交接部，既可以增加交接模块的数量，亦可以设置将调温装置兼用作交接部这种构造的模块。在搁板单元U11、U12、U21、U22、U31、U32中，既可以设置进行疏水化处理的模块，也可以设置检查涂敷膜的膜厚和检查晶片W扭曲程度的检查装置。
本发明不仅能适用于处理半导体晶片，也可适用处理液晶显示器用的玻璃基板(LCD基板)这种基板的涂敷显影装置。

Claims (4)

1.一种涂敷显影装置，其特征在于：
利用涂敷膜形成用单位块在由载体搬入到载体块中的基板上形成包括抗蚀剂膜的涂敷膜，然后，经由界面块将该基板搬送至曝光装置，利用显影处理用单位块对经由所述界面块返回的曝光后的基板进行显影处理并将其交接至所述载体块，并且，在所述涂敷膜形成用单位块和显影处理用单位块中均包括：用于将药液涂敷在基板上的液处理模块、加热基板的加热模块、冷却基板的冷却模块、以及在这些模块之间搬送基板的单位块用的基板搬送单元，其中，
所述涂敷显影装置包括：
处理台，设置在载体块与界面块之间，对于层叠包括涂敷膜形成用单位块与显影处理用单位块的多个单位块而构成的相同结构的至少2个以上的处理块，以载体块一侧作为前方一侧，界面块一侧作为后方，沿着从载体块朝着界面块的基板搬送路线前后相互连接所述这些处理块而形成；
交接部组，为了在所述处理块的被层叠的单位块之间进行基板的交接，在处理块内的所述前方一侧与各个单位块对应而设，并且配备有多层通过各个单位块的基板搬送单元进行基板交接的交接部；
交接臂，用来相对于所述交接部组的各个交接部进行基板交接，以自如升降的方式设置在所述处理块中；
输入输出用交接部，用于在所述载体块与处理块之间，或者在相邻的处理块之间进行基板的交接，构成所述交接部组之一，利用所述交接臂进行基板的交接；和
专用直通搬送单元，设置在所述处理块中，在该处理块的输入输出用交接部和与该处理块的后方一侧邻接的处理块的输入输出用交接部之间搬送基板。
2.如权利要求1所述的涂敷显影装置，其特征在于：
配备有用来控制所述基板搬送单元与直通搬送单元以及交接臂的单元，使得将基板从载体块直接交接至进行涂敷膜形成的处理块的输入输出用交接部，或者利用前方一侧的处理块的直通搬送单元进行交接，利用交接臂与基板搬送单元将基板从所述输入输出用交接部搬送至该处理块内的涂敷膜形成用单位块，将涂敷膜形成后的基板搬送至该处理块的输入输出用交接部，接着，利用该处理块的直通搬送单元或者后方一侧的处理块的直通搬送单元，将基板从该输入输出用交接部搬送至界面块，利用该处理块的直通搬送单元或者该处理块以及后方一侧的处理块的直通搬送单元，将曝光处理后的基板从界面块搬送至进行显影处理的处理块的输入输出用交接部，利用交接臂与基板搬送单元将基板从所述输入输出用交接部搬送至该处理块内的显影处理用单位块。
3.一种涂敷显影方法，其特征在于：
利用涂敷膜形成用单位块在由载体搬入载体块中的基板上形成包括抗蚀剂膜的涂敷膜，然后，经由界面块搬送至曝光装置，利用显影处理用单位块对经由所述界面块返回的曝光后的基板进行显影处理并将其交接至所述载体块，其中，
所述涂敷显影装置具有处理台：设置在载体块与界面块之间，对于层叠包括涂敷膜形成用单位块与显影处理用单位块的多个单位块而构成的相同结构的至少2个以上的处理块，以载体块一侧作为前方一侧，界面块一侧作为后方一侧，沿着从载体块朝着界面块的基板搬送路线前后相互连接所述这些处理块而形成，
将基板从载体块直接交接至进行涂敷膜形成的处理块的输入输出用交接部，或者利用前方一侧的处理块的直通搬送单元进行交接，利用交接臂与基板搬送单元将基板从所述输入输出用交接部搬送至该处理块内的涂敷膜形成用单位块，将涂敷膜形成后的基板搬送至该处理块的输入输出用交接部，接着，利用该处理块的直通搬送单元或者后方一侧的处理块的直通搬送单元，将基板从该输入输出用交接部搬送至界面块，利用该处理块的直通搬送单元或者该处理块以及后方一侧的处理块的直通搬送单元，将曝光处理后的基板从界面块搬送至进行显影处理的处理块的输入输出用交接部，利用交接臂与基板搬送单元将基板从所述输入输出用交接部搬送至该处理块内的显影处理用单位块。
4.一种存储介质，其特征在于：
保存有涂敷显影装置使用的计算机程序，所述涂敷显影装置在从载体块接收的基板上形成包括抗蚀剂膜的涂敷膜，并对曝光后的基板进行显影处理，
所述程序编制步骤组，以运行权利要求3所述的涂敷显影方法。
CN2008100902471A 2007-03-30 2008-03-31 涂敷显影装置及其方法 Active CN101276744B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007095743A JP4687682B2 (ja) 2007-03-30 2007-03-30 塗布、現像装置及びその方法並びに記憶媒体
JP2007-095743 2007-03-30

Publications (2)

Publication Number Publication Date
CN101276744A true CN101276744A (zh) 2008-10-01
CN101276744B CN101276744B (zh) 2011-08-17

Family

ID=39794857

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100902471A Active CN101276744B (zh) 2007-03-30 2008-03-31 涂敷显影装置及其方法

Country Status (5)

Country Link
US (1) US7997813B2 (zh)
JP (1) JP4687682B2 (zh)
KR (1) KR101339608B1 (zh)
CN (1) CN101276744B (zh)
TW (1) TWI364782B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102193342A (zh) * 2010-02-15 2011-09-21 东京毅力科创株式会社 涂覆-显影装置和显影方法
CN104465460A (zh) * 2010-07-09 2015-03-25 东京毅力科创株式会社 涂覆显影装置和涂覆显影方法
WO2023019590A1 (zh) * 2021-08-20 2023-02-23 盛美半导体设备(上海)股份有限公司 涂覆显影设备

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258208A (ja) * 2007-03-30 2008-10-23 Tokyo Electron Ltd 塗布、現像装置及びその方法並びに記憶媒体
JP4780808B2 (ja) * 2009-02-03 2011-09-28 東京エレクトロン株式会社 現像処理方法及び現像処理装置
JP5274339B2 (ja) * 2009-03-30 2013-08-28 大日本スクリーン製造株式会社 基板処理装置および基板搬送方法
EP2239789A1 (en) * 2009-04-08 2010-10-13 SAPHIRE ApS Laminating assembly
JP5736687B2 (ja) * 2009-10-06 2015-06-17 東京エレクトロン株式会社 基板処理装置
JP6243784B2 (ja) 2014-03-31 2017-12-06 株式会社Ｓｃｒｅｅｎセミコンダクターソリューションズ 基板処理装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100603100B1 (ko) 1999-05-06 2006-07-20 동경 엘렉트론 주식회사 유리 기판의 반송 시스템
JP3856125B2 (ja) * 2002-05-10 2006-12-13 東京エレクトロン株式会社 処理方法及び処理装置
JP4307168B2 (ja) * 2003-07-07 2009-08-05 大日本スクリーン製造株式会社 基板処理装置およびその方法
JP4280159B2 (ja) * 2003-12-12 2009-06-17 東京エレクトロン株式会社 基板処理装置
JP4090986B2 (ja) * 2003-12-24 2008-05-28 東京エレクトロン株式会社 線幅測定方法，基板の処理方法及び基板の処理装置
JP4376072B2 (ja) * 2004-01-16 2009-12-02 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP4356936B2 (ja) * 2005-01-21 2009-11-04 東京エレクトロン株式会社 塗布、現像装置及びその方法
US7267497B2 (en) * 2005-01-21 2007-09-11 Tokyo Electron Limited Coating and developing system and coating and developing method
JP4459831B2 (ja) * 2005-02-01 2010-04-28 東京エレクトロン株式会社 塗布、現像装置
JP4685584B2 (ja) * 2005-03-11 2011-05-18 東京エレクトロン株式会社 塗布、現像装置
US7403260B2 (en) * 2005-03-11 2008-07-22 Tokyo Electron Limited Coating and developing system
JP2007294817A (ja) * 2006-04-27 2007-11-08 Sokudo:Kk 基板処理方法、基板処理システムおよび基板処理装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102193342A (zh) * 2010-02-15 2011-09-21 东京毅力科创株式会社 涂覆-显影装置和显影方法
CN102193342B (zh) * 2010-02-15 2014-07-09 东京毅力科创株式会社 涂覆-显影装置和显影方法
CN104465460A (zh) * 2010-07-09 2015-03-25 东京毅力科创株式会社 涂覆显影装置和涂覆显影方法
CN104465460B (zh) * 2010-07-09 2017-09-08 东京毅力科创株式会社 涂覆显影装置和涂覆显影方法
WO2023019590A1 (zh) * 2021-08-20 2023-02-23 盛美半导体设备(上海)股份有限公司 涂覆显影设备

Also Published As

Publication number Publication date
KR20080089245A (ko) 2008-10-06
US20080241402A1 (en) 2008-10-02
CN101276744B (zh) 2011-08-17
TW200903584A (en) 2009-01-16
JP4687682B2 (ja) 2011-05-25
KR101339608B1 (ko) 2013-12-10
TWI364782B (en) 2012-05-21
US7997813B2 (en) 2011-08-16
JP2008258209A (ja) 2008-10-23

Similar Documents

Publication Publication Date Title
CN101276744B (zh) 涂敷显影装置及其方法
CN101276745B (zh) 涂敷显影装置及其方法
CN100573328C (zh) 涂敷、显影装置和涂敷、显影方法
CN101118839B (zh) 涂敷、显影装置及其方法以及存储介质
US7597492B2 (en) Coating and developing system, coating and developing method and storage medium
US8268384B2 (en) Substrate processing apparatus and substrate processing method
CN101060093B (zh) 基板搬送处理装置
CN1877451B (zh) 基板处理系统及基板处理方法
KR20100090651A (ko) 기판 처리 장치
JPH1092733A (ja) 処理システム
KR20050083939A (ko) 기판 처리 시스템, 도포 현상 장치 및 기판 처리 장치
JP5338777B2 (ja) 塗布、現像装置、塗布、現像方法及び記憶媒体
JP4541966B2 (ja) 塗布処理方法及び塗布処理装置並びにコンピュータプログラム
KR101018525B1 (ko) 기판 처리 장치 및 기판 처리 방법
KR20100012813A (ko) 열처리장치 및 기판처리장치
KR101399223B1 (ko) 기판처리장치 및 기판처리방법
KR20210009891A (ko) 반송 유닛, 이를 포함하는 기판 처리 장치 및 기판 처리 방법
KR20100053469A (ko) 기판 반송 처리 장치
JPH09148240A (ja) 基板処理装置
JP2004014966A (ja) 基板処理装置
JP4606159B2 (ja) 基板処理装置、基板処理方法、コンピュータプログラム及び記憶媒体
JP2004214290A (ja) 基板処理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant