CN101271922A - 晶体管及其制造方法 - Google Patents
晶体管及其制造方法 Download PDFInfo
- Publication number
- CN101271922A CN101271922A CNA2007103063411A CN200710306341A CN101271922A CN 101271922 A CN101271922 A CN 101271922A CN A2007103063411 A CNA2007103063411 A CN A2007103063411A CN 200710306341 A CN200710306341 A CN 200710306341A CN 101271922 A CN101271922 A CN 101271922A
- Authority
- CN
- China
- Prior art keywords
- active area
- shaped active
- fin
- described fin
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000002955 isolation Methods 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims description 29
- 150000004767 nitrides Chemical class 0.000 claims description 13
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 claims description 4
- 229910000041 hydrogen chloride Inorganic materials 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 150000002431 hydrogen Chemical class 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 239000012808 vapor phase Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 13
- 238000001312 dry etching Methods 0.000 abstract description 9
- 125000006850 spacer group Chemical group 0.000 abstract 1
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- ATMLPEJAVWINOF-UHFFFAOYSA-N acrylic acid acrylic acid Chemical class OC(=O)C=C.OC(=O)C=C ATMLPEJAVWINOF-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- ISQINHMJILFLAQ-UHFFFAOYSA-N argon hydrofluoride Chemical compound F.[Ar] ISQINHMJILFLAQ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
Abstract
提供一种制造半导体器件以扩大沟道区的方法。该沟道区因晶体管具有柱状侧壁而被扩大。该晶体管包括从衬底垂直突出的鳍状有源区；包围鳍状有源区的下部的隔离层；和横跨鳍状有源区并覆盖鳍状有源区的一部分的栅电极。隔离层形成为包围鳍状有源区的下部并且部分移除在间隔物下方的隔离层以暴露出鳍状有源区的侧壁的一部分。接着，实施干式蚀刻以形成具有柱/颈部的侧壁。
Description
相关申请交叉引用
本发明要求2007年3月19日申请的韩国专利申请2007-0026514的优先权，通过引用全文并入。
技术领域
本发明涉及一种制造半导体器件的方法，更特别涉及一种在半导体器件中形成晶体管的方法。
背景技术
由于半导体器件变得高度集成化，因此半导体器件的尺寸减小。因此，存在诸如结泄漏以及电场和短沟道效应随着对衬底的掺杂浓度增加而增加的限制。
已有人提出利用鳍状场效应晶体管(此后称为鳍状晶体管(fintransistor))来克服上述限制。在鳍状晶体管中，可通过使沟道区至少实时地从衬底垂直突出而扩大沟道区来获得充足的电流量。
一种制造典型的鳍状晶体管结构的方法将参照图1到2C在下文中说明。
图1是典型鳍状晶体管结构的剖面视图。衬底11包括垂直突出的鳍状有源区11A和隔离层12。鳍状有源区11A相对于隔离层12的表面划分为上部与下部。隔离层12包围鳍状有源区11A的下部的侧壁。在具有隔离层12的衬底11上方形成横跨鳍状有源区11A的栅电极13。如图所示，栅电极13覆盖鳍状有源区11A的上部的一部分，并沿着鳍状有源区11A被栅电极13覆盖的部分形成沟道区。由于被栅电极13覆盖的鳍状有源区11A的三个面可用作沟道，因此可增大沟道区。附图标记S与D分别代表源极区与漏极区。
图2A到2C是沿着图1中所示的线A-A’示出制造典型鳍状晶体管的方法的剖面图。图2A到2C中将使用对应于图1的相同或相似的附图标记。
参照图2A，在衬底11中的隔离目标区上形成沟槽t，以形成垂直突出的鳍状有源区11A。接着，在沟槽t中形成隔离层12。
参照图2B，通过干式蚀刻或湿式蚀刻过程选择性蚀刻隔离层12以保留给定厚度，从而暴露出鳍状有源区11A的上部。附图标记12A代表在实施干式蚀刻或湿式蚀刻过程后的隔离层12。
参照图2C，在沿着鳍状有源区11A的暴露的上部形成栅极绝缘层(没有显示)后，在被蚀刻的隔离层12A与栅极绝缘层上方形成用于栅电极的导电层。通过图案化导电层而形成横跨鳍状有源区11A并且还覆盖鳍状有源区11A的栅电极13。接着，沿着鳍状有源区11A表面被栅电极13覆盖的部分形成沟道区c。因此，可因由前述方法扩大的沟道区而获得足够的电流量。然而，当半导体器件变得更加高度集成时，需要进一步扩大半导体器件的沟道区的表面积域。
发明内容
本发明涉及提供一种制造半导体器件的方法，更特别涉及提供一种在扩大晶体管沟道区的半导体器件中制造晶体管的方法，其中该晶体管的侧壁具有柱。
根据本发明的一个方面，在半导体器件中提供一种晶体管。该晶体管包括：在衬底上垂直突出的鳍状有源区；包围鳍状有源区的下部的隔离层；和横跨鳍状有源区并覆盖鳍状有源区的栅电极。该鳍状有源区的侧壁具有凹面形状。
根据本发明的另一方面，提供一种在半导体器件中制造晶体管的方法。该方法包括：通过部分蚀刻衬底形成沟槽，由此形成垂直突出的鳍状有源区。通过包围鳍状有源区的下部而形成隔离层。该方法还包括在鳍状有源区的侧壁上形成间隔物，部分移除间隔物下方的隔离层以暴露出鳍状有源区的侧壁的一部分，由此形成所得结构，以及在该所得结构上实施干式蚀刻以形成具有柱的鳍状有源区的侧壁。
附图说明
图1是说明半导体器件中的典型晶体管的剖面图。
图2A到2C是说明制造半导体器件中的典型晶体管的方法的剖面图。
图3A到3F是说明根据本发明实施方案制造晶体管的方法的剖面图。
图4是说明根据本发明实施方案在蚀刻晶体管中的鳍状有源区后蚀刻外形的显微视图。
具体实施方式
图3A到3F是说明根据本发明的实施方案制造晶体管的方法的剖面图。
参照图3A，通过在衬底31的隔离目标区上形成沟槽T，以形成垂直突出的鳍状有源区31A。在形成该沟槽T之前，在衬底31上依次形成氧化物层与氮化物层。接着，在氮化物层上方形成光刻胶图案(没有显示)。通过使用光刻胶图案来选择性蚀刻氮化物层、氧化物层和衬底31，因而形成沟槽T与鳍状有源区31A。如图3A中所示，在氮化物层与氧化物层上选择蚀刻之后，附图标记32与33分别代表垫氧化物层与垫氮化物层。
在一个实施方案中，光刻胶图案包含环烯烃-马来酸酐(COMA)类或丙烯酸(acrylate)类的聚合物。在此实施方案中，可通过使用氟化氩(ArF)作为曝光源的蚀刻过程形成光刻胶图案，并且可在平面视图中形成棒形或T形的形状。可在光刻胶图案的底部下方形成抗反射层(没有显示)。抗反射层可包含有机材料。在一个实施方案中，沟槽的深度HT为约到约
在具有沟槽T的衬底31上方形成用于隔离的材料层，并接着通过实施化学机械抛光(CMP)过程暴露出垫氮化物层33的表面来形成填入沟槽T中的隔离层34。
参照图3B，选择性地蚀刻隔离层34至给定厚度HF1。在选择蚀刻过程后，保留已蚀刻的隔离层34A。鳍状有源区31A分成上部与下部如蚀刻的隔离层34A的上表面所界定。亦即，下部具有高度HF1。蚀刻的隔离层34A包围鳍状有源区31A的下部的侧壁。
参照图3C，在垫氧化物层32、垫氮化物层33和有源区31A上部的侧壁上形成间隔物35。在第一所得结构上方形成用于间隔物的材料层，第一所得结构包括垫氧化物层32、垫氮化物层33和有源区31A的上部。接着，在该材料层上实施间隔物蚀刻过程以形成间隔物35。在一个实施方案中，间隔物35包括氮化物层并且间隔物35具有约5nm到约50nm的厚度。
在约200W到约3000W的源功率；约0W到约1500W的偏压功率；约3mTorr到约100mTorr的压力；约零下10℃到约50℃的温度下，实施间隔物蚀刻过程。此外，使用CXFY、氩(Ar)，氧(O2)，氮(N2)的气体混合物实施蚀刻过程，其中CXFY气体流量为约10sccm到100sccm；Ar气体流量为约10sccm到约300sccm；O2气体流量为约0sccm到约50sccm；N2气体流量为约0sccm到约100sccm。同时，CXFY气体的X为1到10，并且CXFY气体的Y为1到10。
参照图3D，当使用垫氮化物层33和间隔物35作为蚀刻屏障在蚀刻的隔离层34A上实施湿式清洗过程或湿式蚀刻时，轻微移除在间隔物35下方的蚀刻的隔离层34A。附图标记34B代表在湿式清洗过程之后的蚀刻的隔离层34A。因此，残余的蚀刻的隔离层34B具有低于HF1的厚度。残余的蚀刻的隔离层34B的下部厚度以HF2(＜HF1)表示。HF1与HF2之间的厚度差为约10nm到约100nm。参照图3D中的区域B，暴露出鳍状有源区31A的下部的侧壁的一部分36。在另一个实施方案中，可使用一个或多个干式蚀刻过程以暴露出该部分36。
参照图3E，在第二所得结构上实施蚀刻过程。所使用的蚀刻剂具有的特性为蚀刻衬底31比用以限定颈部/柱37的材料更多。因此，鳍状有源区31B在对侧上具有横向凹陷部38。鳍状有源区31B具有上部、中部和下部。换言之，鳍状有源区31B具有头部39、柱37、和体部40。通过在蚀刻过程后所残留的鳍状有源区31B的下部来限定体部40。在此方式下，扩大了鳍状有源区31B的表面积域。鳍状有源区31B的表面积域的扩大代表后续的沟道区的扩大。显而易见，可通过改变蚀刻参数来控制在鳍状有源区31B的干式蚀刻过程期间的蚀刻速率与蚀刻外形。因此，柱(或颈部)可具有不同的形状(参照图4)。
在一个实施方案中，衬底31包含非晶硅。干式蚀刻过程使用氯化氢(HCl)作为蚀刻剂以选择性蚀刻非晶硅。HCl与氢(H2)的混合物也可用作蚀刻剂。其它蚀刻剂可根据设备来使用。在一个实施方案中，在约2Torr到约200Torr的压力、约0.1slm到约1slm的HCl流量、约10slm到约50slm的H2流量以及约700℃到约1000℃的温度下，实施干式蚀刻过程，并实施约0.5分到约60分。可通过调整蚀刻参数来控制蚀刻速率与蚀刻外形。在执行气相蚀刻过程前，可在氢气环境和约800℃到约1000℃的温度下实施热处理，以便通过移除在鳍状有源区31B的暴露的部分上的所得物以安全地实施干式蚀刻过程。
参照图3F，在移除垫氧化物层32、垫氮化物层33和间隔物35后，沿着暴露的选择性蚀刻的鳍状有源区31B的柱38与头部40，形成栅极绝缘层41。在栅极绝缘层和残余隔离层34B上方形成用于栅电极的导电层，图案化导电层，因而形成横跨选择性蚀刻的鳍状有源区31B的栅电极42。导电层包含多晶硅。沿着选择性蚀刻的鳍状有源区31B被栅电极42覆盖的部分形成沟道区C。因而，增加鳍状有源区31B的表面积域并且也增加沿着沟道区C的电流通路。
图4是说明根据本发明的实施方案在晶体管的鳍状有源区上的柱已形成后的蚀刻外形的显微视图。
如上所述，根据上述实施方案的晶体管的沟道区可因具有颈部/柱的鳍状有源区的侧壁而被明显扩大。
虽然已经根据特定实施方案描述了本发明，但本发明的上述实施方案仅用在说明而非限制。对本领域技术人员而言，显然可以在不背离如下述权利要求限定的发明精神和范围的情况下，进行各种变化和修改。
Claims (21)
1.一种晶体管，包含：
从衬底垂直突出的鳍状有源区，所述鳍状有源区限定头部、颈部和体部，以提供增加的表面积；
隔离结构，其基本包围所述鳍状有源区的下部；和
栅电极，其横跨所述鳍状有源区并覆盖所述鳍状有源区的一部分。
2.如权利要求1所述的晶体管，还包括：
沟道区，其沿着所述鳍状有源区的覆盖有所述栅电极的部分形成；和
栅极绝缘层，其在所述鳍状有源区的覆盖有所述栅电极的部分的上方形成。
3.如权利要求2所述的晶体管，其中蚀刻所述隔离结构以使其具有给定厚度，并且部分移除所述蚀刻的隔离层以暴露出所述鳍状有源区的侧壁的一部分。
4.一种制造晶体管的方法，所述方法包括：
通过部分蚀刻衬底来形成沟槽，以形成从所述衬底垂直突出的鳍状有源区；
形成包围所述鳍状有源区的下部的隔离结构，同时暴露出所述鳍状有源区的上部；
在所述鳍状有源区的上部上形成间隔物；
部分移除所述间隔物下方的所述隔离结构，以暴露出所述鳍状有源区的侧壁的一部分；和
蚀刻所述鳍状有源区的侧壁的暴露部分，使得所述鳍状有源区限定上部区、中部区及下部区，而所述中部区比所述上部区薄。
5.如权利要求4所述的方法，其中还包括在所述鳍状有源区上方形成垫氮化物层。
6.如权利要求4所述的方法，其中形成所述隔离结构包括在沟槽中填充隔离层并蚀刻所述隔离层以具有给定厚度。
7.如权利要求6所述的方法，其中蚀刻的隔离层的厚度限定所述鳍状有源区的下部。
8.如权利要求6所述的方法，其中对于与形成栅电极的目标区对应的所述隔离层的一部分，蚀刻所述隔离层以具有给定厚度。
9.如权利要求5所述的方法，其中所述间隔物包含氮化物层。
10.如权利要求4所述的方法，其中实施湿式蚀刻过程以部分移除所述隔离结构。
11.如权利要求4所述的方法，其中通过使用蚀刻所述衬底比蚀刻所述间隔物或所述隔离结构更快的蚀刻剂来实施所述蚀刻过程。
12.如权利要求11所述的方法，其中所述蚀刻过程使用氯化氢(HCl)作为蚀刻剂。
13.如权利要求11所述的方法，其中所述蚀刻过程使用HCl与氢气(H2)的混合物作为蚀刻剂。
14.如权利要求13所述的方法，其中HCl具有约0.1slm到约1slm的流量，并且H2具有约10slm到约50slm的流量。
15.如权利要求11所述的方法，其中所述蚀刻过程在约700℃到约1000℃的温度下实施。
16.如权利要求11所述的方法，其中所述蚀刻过程在约2Torr到约200Torr的压力下实施。
17.如权利要求11所述的方法，其中所述蚀刻过程实施约0.5分钟到约60分钟。
18.如权利要求4所述的方法，还包括在实施所述蚀刻前，对所述鳍状有源区实施热处理。
19.如权利要求18所述的方法，其中所述热处理在约800℃到约1000℃的温度下以及在氢气(H2)气氛中实施。
20.如权利要求4所述的方法，在实施气相蚀刻过程后，还包括：
在所述鳍状有源区的表面上形成栅极绝缘层，形成横跨所述鳍状有源区并覆盖所述鳍状有源区的一部分的栅电极。
21.一种制造晶体管的方法，所述方法包括：
形成从衬底垂直突出的鳍状有源区；
形成包围所述鳍状有源区的下部的隔离结构；
在所述鳍状有源区的侧壁上形成间隔物；
部分移除所述间隔物下方的所述隔离结构，以暴露出所述鳍状有源区的侧壁的一部分；和
蚀刻所述鳍状有源区的侧壁的暴露部分，以增加所述鳍状有源区的表面积。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2007-0026514 | 2007-03-19 | ||
| KR1020070026514A KR100858882B1 (ko) | 2007-03-19 | 2007-03-19 | 반도체 소자의 트랜지스터 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101271922A true CN101271922A (zh) | 2008-09-24 |
| CN101271922B CN101271922B (zh) | 2014-11-12 |
Family
ID=39773815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200710306341.1A Expired - Fee Related CN101271922B (zh) | 2007-03-19 | 2007-12-28 | 晶体管及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8236696B2 (zh) |
| JP (1) | JP2008235866A (zh) |
| KR (1) | KR100858882B1 (zh) |
| CN (1) | CN101271922B (zh) |
| TW (1) | TWI355744B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103295901A (zh) * | 2012-03-02 | 2013-09-11 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管的形成方法 |
| WO2015014033A1 (zh) * | 2013-08-01 | 2015-02-05 | 中国科学院微电子研究所 | 半导体设置及其制造方法 |
| CN104347416A (zh) * | 2013-08-05 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| CN105047563A (zh) * | 2015-06-30 | 2015-11-11 | 上海华力微电子有限公司 | 鳍式场效应管基体制备方法 |
| CN105826187A (zh) * | 2015-01-06 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| CN105895666A (zh) * | 2014-11-11 | 2016-08-24 | 南亚科技股份有限公司 | 半导体元件及其制作方法 |
| CN107221539A (zh) * | 2016-03-22 | 2017-09-29 | 爱思开海力士有限公司 | 图像传感器及制造其的方法 |
| CN108511523A (zh) * | 2017-02-23 | 2018-09-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8263451B2 (en) * | 2010-02-26 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Epitaxy profile engineering for FinFETs |
| US9312179B2 (en) * | 2010-03-17 | 2016-04-12 | Taiwan-Semiconductor Manufacturing Co., Ltd. | Method of making a finFET, and finFET formed by the method |
| KR20130106093A (ko) * | 2012-03-19 | 2013-09-27 | 삼성전자주식회사 | 전계 효과 트랜지스터 및 그 형성 방법 |
| KR20150117470A (ko) * | 2014-04-10 | 2015-10-20 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| EP3161869B1 (en) * | 2014-06-26 | 2023-04-05 | Tahoe Research, Ltd. | Non-planar semiconductor device having omega-fin with doped sub-fin region and method to fabricate same |
| US9799771B2 (en) * | 2015-04-20 | 2017-10-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | FinFET and method for manufacturing the same |
| US9773911B2 (en) * | 2016-02-05 | 2017-09-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin field effect transistor and fabricating method thereof |
| US10388763B2 (en) * | 2016-12-15 | 2019-08-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Manufacturing of semiconductor fin structure and manufacturing method of semiconductor device |
| US10204904B2 (en) * | 2017-05-10 | 2019-02-12 | Globalfoundries Inc. | Methods, apparatus and system for vertical finFET device with reduced parasitic capacitance |
| US11121238B2 (en) * | 2018-11-29 | 2021-09-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US11824103B2 (en) * | 2021-04-23 | 2023-11-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacturing a semiconductor device and a semiconductor device |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09293855A (ja) * | 1996-04-26 | 1997-11-11 | Matsushita Electric Works Ltd | 半導体素子 |
| TW556263B (en) * | 1996-07-11 | 2003-10-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| JP2002151688A (ja) * | 2000-08-28 | 2002-05-24 | Mitsubishi Electric Corp | Ｍｏｓ型半導体装置およびその製造方法 |
| US6787854B1 (en) * | 2003-03-12 | 2004-09-07 | Advanced Micro Devices, Inc. | Method for forming a fin in a finFET device |
| US6812119B1 (en) | 2003-07-08 | 2004-11-02 | Advanced Micro Devices, Inc. | Narrow fins by oxidation in double-gate finfet |
| KR20050006836A (ko) * | 2003-07-10 | 2005-01-17 | 삼성전자주식회사 | 반도체 소자 형성방법 |
| US6897098B2 (en) * | 2003-07-28 | 2005-05-24 | Intel Corporation | Method of fabricating an ultra-narrow channel semiconductor device |
| JP3748867B2 (ja) * | 2003-09-29 | 2006-02-22 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| EP1555688B1 (en) * | 2004-01-17 | 2009-11-11 | Samsung Electronics Co., Ltd. | Method of manufacturing a multi-sided-channel finfet transistor |
| US7060539B2 (en) * | 2004-03-01 | 2006-06-13 | International Business Machines Corporation | Method of manufacture of FinFET devices with T-shaped fins and devices manufactured thereby |
| KR100532564B1 (ko) * | 2004-05-25 | 2005-12-01 | 한국전자통신연구원 | 다중 게이트 모스 트랜지스터 및 그 제조 방법 |
| JP4675585B2 (ja) * | 2004-06-22 | 2011-04-27 | シャープ株式会社 | 電界効果トランジスタ |
| KR20060020021A (ko) | 2004-08-30 | 2006-03-06 | 삼성에스디아이 주식회사 | 전자 방출 소자 및 그 제조방법 |
| US7517780B2 (en) * | 2005-01-28 | 2009-04-14 | Macronix International Co., Ltd. | Method for eliminating polycide voids through nitrogen implantation |
| JP5186086B2 (ja) * | 2005-04-11 | 2013-04-17 | アイメック | デュアル・ダマシン・パターニング・アプローチ |
| JP5017795B2 (ja) * | 2005-04-13 | 2012-09-05 | 日本電気株式会社 | 電界効果トランジスタの製造方法 |
| US7288802B2 (en) * | 2005-07-27 | 2007-10-30 | International Business Machines Corporation | Virtual body-contacted trigate |
| KR20070090375A (ko) * | 2006-03-02 | 2007-09-06 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 형성 방법 |
| US7960760B2 (en) * | 2006-12-28 | 2011-06-14 | Texas Instruments Incorporated | Electrically programmable fuse |
-
2007
- 2007-03-19 KR KR1020070026514A patent/KR100858882B1/ko not_active IP Right Cessation
- 2007-12-19 TW TW096148553A patent/TWI355744B/zh not_active IP Right Cessation
- 2007-12-26 JP JP2007334217A patent/JP2008235866A/ja active Pending
- 2007-12-27 US US11/965,708 patent/US8236696B2/en not_active Expired - Fee Related
- 2007-12-28 CN CN200710306341.1A patent/CN101271922B/zh not_active Expired - Fee Related
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103295901A (zh) * | 2012-03-02 | 2013-09-11 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管的形成方法 |
| WO2015014033A1 (zh) * | 2013-08-01 | 2015-02-05 | 中国科学院微电子研究所 | 半导体设置及其制造方法 |
| CN104347681A (zh) * | 2013-08-01 | 2015-02-11 | 中国科学院微电子研究所 | 半导体设置及其制造方法 |
| CN104347681B (zh) * | 2013-08-01 | 2017-05-31 | 中国科学院微电子研究所 | 半导体设置及其制造方法 |
| CN104347416A (zh) * | 2013-08-05 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| CN104347416B (zh) * | 2013-08-05 | 2017-12-29 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| CN105895666A (zh) * | 2014-11-11 | 2016-08-24 | 南亚科技股份有限公司 | 半导体元件及其制作方法 |
| CN105826187A (zh) * | 2015-01-06 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| CN105826187B (zh) * | 2015-01-06 | 2019-07-02 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| CN105047563B (zh) * | 2015-06-30 | 2017-10-31 | 上海华力微电子有限公司 | 鳍式场效应管基体制备方法 |
| CN105047563A (zh) * | 2015-06-30 | 2015-11-11 | 上海华力微电子有限公司 | 鳍式场效应管基体制备方法 |
| CN107221539A (zh) * | 2016-03-22 | 2017-09-29 | 爱思开海力士有限公司 | 图像传感器及制造其的方法 |
| CN107221539B (zh) * | 2016-03-22 | 2020-07-14 | 爱思开海力士有限公司 | 图像传感器及制造其的方法 |
| CN108511523A (zh) * | 2017-02-23 | 2018-09-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN108511523B (zh) * | 2017-02-23 | 2021-08-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100858882B1 (ko) | 2008-09-17 |
| TWI355744B (en) | 2012-01-01 |
| CN101271922B (zh) | 2014-11-12 |
| US8236696B2 (en) | 2012-08-07 |
| TW200840049A (en) | 2008-10-01 |
| US20080230832A1 (en) | 2008-09-25 |
| JP2008235866A (ja) | 2008-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101271922B (zh) | 晶体管及其制造方法 | |
| KR101208781B1 (ko) | 벌크 기판 상에 제조되는 분리된 트라이-게이트 트랜지스터 | |
| US7659153B2 (en) | Sectional field effect devices and method of fabrication | |
| CN101366122B (zh) | U栅晶体管和制造方法 | |
| US20150137265A1 (en) | Fin field effect transistor and method of forming the same | |
| KR100948093B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US8912612B2 (en) | Silicon nitride gate encapsulation by implantation | |
| CN105280639A (zh) | 鳍式场效应晶体管的结构和形成方法 | |
| US7449392B2 (en) | Semiconductor device capable of threshold voltage adjustment by applying an external voltage | |
| CN103177950A (zh) | 制造鳍器件的结构和方法 | |
| US7259051B2 (en) | Method of forming SI tip by single etching process and its application for forming floating gate | |
| US20230197451A1 (en) | Semiconductor device and method for fabricating the same | |
| CN111129142B (zh) | 半导体器件及其形成方法 | |
| US10916479B2 (en) | Fabrication method for fin-based semiconductor device | |
| CN110690218B (zh) | 半导体器件及其形成方法 | |
| CN103022100A (zh) | 鳍式场效应管的结构及其形成方法 | |
| CN105826232A (zh) | 半导体结构的形成方法 | |
| US10651092B2 (en) | Semiconductor device and fabrication method thereof | |
| CN113745111B (zh) | 半导体器件及其形成方法 | |
| CN111383917B (zh) | 半导体结构及其形成方法 | |
| CN115116852A (zh) | 一种mosfet器件及其制作方法 | |
| US20040185608A1 (en) | Methods of forming integrated circuit devices using buffer layers covering conductive/insulating interfaces | |
| US20080003832A1 (en) | Method for fabricating recess gate of semiconductor device | |
| KR20040069859A (ko) | 모스 트랜지스터 및 그 제조 방법 | |
| CN105655254A (zh) | 晶体管的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20141112 Termination date: 20161228 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |