CN101271865B - Lcd高压驱动电路的伪外延高压结构的制造方法 - Google Patents
Lcd高压驱动电路的伪外延高压结构的制造方法 Download PDFInfo
- Publication number
- CN101271865B CN101271865B CN2008100250054A CN200810025005A CN101271865B CN 101271865 B CN101271865 B CN 101271865B CN 2008100250054 A CN2008100250054 A CN 2008100250054A CN 200810025005 A CN200810025005 A CN 200810025005A CN 101271865 B CN101271865 B CN 101271865B
- Authority
- CN
- China
- Prior art keywords
- high pressure
- pipe
- layer
- knot
- photoetching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及LCD高压驱动集成电路的制造方法，具体地说是一种低成本的实现LCD高压驱动电路的伪外延高压结构的制造方法。本发明与传统工艺的不同之处主要是材料从外延片改为单晶片，并一次完成阱的制造，同时栅氧的制造也改为一次，还有高压管制造挪到了栅氧生长前，而高压N管则采用了2次光刻制造。本发明的优点是：1、材料片的改变大大降低了制造成本，从外延片改变到普通单晶片，材料成本可以降低到原来的50％。2、高压管制造改到了栅氧前，降低了高压推结对栅氧的反掺杂机会，提高了栅氧的质量，性能达到10MV/cm以上，应用例子中的40nm栅氧其击穿达到40V以上。
Description
技术领域
本发明涉及LCD高压驱动集成电路的制造方法，具体地说是一种低成本的实现LCD高压驱动电路的伪外延高压结构的制造方法。
背景技术
随着微电子工业迅速发展，液晶显示产业的快速进步，LCD的高压驱动电路得到迅猛发展。LCD高压驱动电路的实现技术一般包含高压、低压、数字、模拟等多种设计和制造技术。同时由于器件需要适应便携化的要求，对器件功耗、导通电阻、latchup电流等提出了更高的要求。这就要求工艺上必须实现高低压兼容、数模匹配、低导通电阻、低接触电阻，并提高latchup电流。
在这些特殊设计和要求中，难度最大的是如何同时保证高低压兼容和提高该高压器件的latchup电流。
传统的要达到28v以上的LCD高压驱动电路，制造技术复杂，特别是高压管的制造。为保证高压管的耐压特性，高压管所在的阱要比低压管的阱更深、浓度更低、栅氧更厚。同时由于需要保证必须的latchup电流，一般采用外延片上进行制造，大大提高了成本。
传统的制造工艺简要流程如下：
外延材料片：N<100>外延材料，包括外延衬底22和外延层21，见图5A；掩蔽层制造：氧化生长热氧化层3，见图5B；
高压阱光刻：使用光刻胶4将非高压阱区域保护起来，见图5B；
高压阱注入：P31离子注入掺杂，见图5B；
高压阱推阱：氧化扩散推结，形成高压阱5，见图5C；
低压阱光刻：使用光刻胶4将非低压阱区域保护起来，见图5C；
低压阱注入：P31离子注入杂质掺杂，见图5C
推阱：氧化扩散推结形成低压阱6，见图5D；
有源区掩蔽层制造：氧化热氧化层3生长，淀积氮化硅层20，见图5D；
有源区光刻：使用光刻胶将有源区保护起来；
有源区刻蚀：干法刻蚀无胶保护区域的氮化硅层；
场氧3生长：氧化热氧化层生长500～1000nm，见图5E；
牺牲氧化：氧化热氧化层生长10～50nm；
表面漂洗：漂氧化层约60～100nm；
厚栅氧生长：氧化热氧化层生长50～150nm，见图5F；
普通管光刻：使用光刻胶4将高压管区域保护起来，见图5F；
漂氧化层：将普通管区域厚栅氧氧化层漂尽，约50～150nm；
栅氧生长：氧化生长热氧化层，普通管有源区氧化层厚度约15～60nm，见图5G；
多晶淀积：LPCVD(低压气相淀积)方式淀积多晶层7，见图5G；
多晶光刻：用光刻胶将多晶栅等保护起来，见图5G；
多晶刻蚀：干法刻蚀无胶保护区域的多晶，形成多晶7栅等，见图5G；
高压N管光刻：使用光刻胶将高压阱内高压N管的N-漂移区11以外所有区域保护起来；
高压N管注入：P31离子注入，对高压N管N-漂移区掺杂；
高压N管推结：氧化推结，形成高压N管N-漂移区11，见图5H；
高压P管光刻：使用光刻胶将外延层21内高压P管P-漂移区以外所有区域保护起来；
高压P管注入：B11离子注入，对高压P管P-漂移区掺杂；
高压P管推结：氧化推结，形成高压P管P-漂移区12，见图5H；
N+源漏模块：通过光刻、注入、推结形成N+源漏高掺杂区8，见图5H；
P+源漏模块：通过光刻、注入、推结形成P+源漏高掺杂区9，见图5H；
孔模块→金属布线模块→钝化保护模块：采用业界标准工艺。
与普通常压工艺不同的主要是材料为外延片，阱的制造需要两次，栅氧的制造也需要两次。
传统的28v以上的LCD高压驱动电路的高压NMOS器件结构如图1，高压PMOS器件结构如图2。
发明目的
本发明的目的在于寻求一种低成本的LCD高压驱动电路的伪外延高压结构的制造方法，要求实现高低压兼容，同时提高latchup电流，改变工艺制造方法降低材料成本，从而开发一种适合于大生产、低成本且成品率和可靠性达到规范要求的高低压兼容LCD高压驱动电路制造工艺。
按照本发明所提供的设计方案见图3、图4，其平面设计版图与传统20V高压管的版图尺寸相当，而28V的传统高压管制造时尺寸会更大、结深更深。
LCD高压驱动电路的伪外延高压结构，其特征是：
步骤一，单晶材料片：圆片使用普通单晶硅N<100>材料片，见图6A；
步骤二，掩蔽层制造：在圆片的上面生长热氧化层作为掩蔽层；然后进行伪外延注入：在圆片表面进行N型杂质P31离子注入；进行N型杂质P31离子注入；见图6B；
步骤三，推结：氧化扩散推结，在圆片的下面形成N-掺杂层的伪外延层，见图6B；
步骤四，再进行阱光刻，使用光刻胶将圆片的非阱区保护起来，见图6B；
步骤五，阱注入：对圆片上的阱区注入B11离子掺杂，见图6B中的箭头所示；
步骤六，推阱：氧化扩散推结，温度1100～1200℃，时间6～9小时，使注入在阱区的B11离子杂质扩散，在圆片内形成深P阱，见图6C；
步骤七，制造有源区掩蔽层：通过氧化在整个圆片的表面生长热氧化层，在热氧化层的表面淀积氮化硅层，形成有源区的掩蔽层，见图6C；
步骤八，有源区光刻：使用光刻胶将有源区保护起来，见图6C；
步骤九，有源区刻蚀：利用干法刻蚀无光刻胶保护区域的氮化硅层，见图6C；
步骤十，再进行场氧化层的生长：使有源区外的场隔离热氧化层生长500～1000nm，见图6C；
步骤十一，再牺牲氧化：氧化生长热氧化层，使有源区内的热氧化层厚度约10～50nm，见图6C；
步骤十二，高压N管深结光刻：使用光刻胶将深P阱内的高压N管深N-漂移区域以外的区域保护起来，见图6D；
步骤十三，高压N管深结注入：在深N-漂移区注入P31离子掺杂，见图6D；
步骤十四，高压N管深结推结：以形成高压N管深N-漂移区，见图6D；
步骤十五，对高压N管浅结光刻：使用光刻胶将深P阱内高压N管浅N-漂移区以外区域保护起来，见图6D；
步骤十六，高压N管浅结注入；进行浅N-漂移区P31离子注入掺杂，见图6D；
步骤十七，高压N管浅结推结：以形成高压N管浅N-漂移区，见图6D；
步骤十八，高压P管光刻：使用光刻胶将衬底材料上高压P管P-漂移区(12)以外区域保护起来，见图6E；
步骤十九，高压P管注入：进行P-漂移区B11离子注入掺杂，见图6E；
步骤二十，再对高压P管推结，以形成高压P管P-漂移区，见图6E；
步骤二十一，表面漂洗：使用HF酸将牺牲氧化层约10～50nm的氧化层漂尽，见图6E；
步骤二十二，栅氧生长：氧化生长热氧化层，有源区内厚度热氧化层约15～60nm，见图6E；
步骤二十三，多晶淀积；以LPCVD(低压气相淀积)方式在整个圆片表面形成多晶层，见图6F；
步骤二十四，多晶光刻：使用光刻胶将多晶层用于形成多晶栅及多晶连线的区域保护起来，见图6F；
步骤二十五，多晶刻蚀：用干法刻蚀去除多晶层无光刻胶保护区域的多晶，形成多晶栅及多晶连线，见图6F；
步骤二十六，形成N+源漏模块：在圆片上进行光刻，使用光刻胶将深P阱内高压N管和低压N管多晶层栅两侧有源区中心的N+源漏以外的区域保护起来；再进行离子注入，将P31离子掺杂进相应N+源漏区域内；再推结，通过氧化扩散形成N+源漏高掺杂区，见图6F；
步骤二十七，形成P+源漏模块：在圆片上进行光刻，使用光刻胶将圆片衬底内的高压P管和低压P管多晶层的栅两侧的有源区中心的P+源漏以外的区域保护起来；再进行离子注入，将B11离子掺杂进相应的P+源漏区域内；再推结，通过氧化扩散形成P+源漏高掺杂区，见图6F；
接下来的孔模块→金属布线模块→钝化保护模块等步骤均采用标准工艺。
本发明与传统工艺的不同之处主要是材料从外延片改为单晶片，并一次完成阱的制造，同时栅氧的制造也改为一次，还有高压管制造挪到了栅氧生长前，而高压N管则采用了2次光刻制造。
本发明的优点是：
1、材料片的改变大大降低了制造成本，从外延片改变到普通单晶片，材料成本可以降低到原来的50％。
2、高压管制造改到了栅氧前，降低了高压推结对栅氧的反掺杂机会，提高了栅氧的质量，性能达到10MV/cm以上，应用例子中的40nm栅氧其击穿达到40V以上。
3、通过N型杂质普注形成深掺杂，再通过一次光刻完成P阱的制造，形成的“伪外延”结构的P阱，使得电路在相同面积下达到了外延片的效果。在应用的例子中，其latchup电流从不使用外延材料的约70mA增大到150mA以上。
4、高压部分和低压部分都使用相同的栅氧，一次制造的栅氧和立即淀积的多晶降低了栅氧暴露在外的时间，降低了栅氧被粘污的可能，提高了栅氧的可靠性，并降低了成本。
5、高压N管采用2次光刻注入的方式，以满足20V要求的高压N管尺寸进行设计，在不增加面积的情况下，使高压N管击穿从20V提高到28V以上。
附图说明
图1是传统28v以上LCD高压驱动电路P高压管纵向结构示意图。
图2是传统28v以上LCD高压驱动电路N高压管纵向结构示意图。
图3是新的28v以上LCD高压驱动电路P高压管纵向结构示意图。
图4是新的28v以上LCD高压驱动电路N高压管纵向结构示意图。
图5A是传统的28v以上LCD高压驱动电路简要流程图中的原料示意图。
图5B是传统的经过“掩蔽层制造、高压阱光刻及高压阱注入”后的状态图。
图5C是传统的经过“高压阱推阱、低压阱光刻及低压阱注入”后的状态图。
图5D是传统的经过“推阱、有源区掩蔽层制造”后的状态图。
图5E是传统的经过“有源区光刻、有源区腐蚀、场区光刻、场区注入及场氧生长、牺牲氧化及表面漂洗”等LOCAL工艺过程后的状态图。
图5F是传统的经过“厚栅氧生长、普通管光刻”后的状态图。
图5G是传统的经过“漂SiO2、栅氧生长、多晶淀积、多晶光刻及多晶腐蚀”后的状态图。
图5H是传统的经过“高压N管光刻、高压N管注入、高压N管推结、高压P管光刻、高压P管注入、高压P管推结、N+源漏模块及P+源漏模块”后的状态图。
图6A是本发明的28v以上LCD高压驱动电路简要流程图中的原料示意图。
图6B是本发明的经过“掩蔽层制造、N型杂质普注、推结、阱光刻及阱注入”后的状态图。
图6C是本发明的经过“推阱、有源区掩蔽层制造、有源区光刻、有源区腐蚀、场区光刻、场区注入、场氧生长及牺牲氧化”后的状态图。
图6D是本发明的经过“高压N管深结光刻、高压N管深结注入、高压N管深结推结、高压N管浅结光刻、高压N管浅结注入及高压N管浅结推结”后的状态图。
图6E是本发明的经过“高压P管光刻、高压P管注入、高压P管推结、表面漂洗及栅氧生长”后的状态图。
图6F是本发明的经过“多晶淀积、多晶光刻、多晶腐蚀、N+源漏模块及P+源漏模块”后的状态图。
具体实施方式
所述方法包括如下步骤：
LCD高压驱动电路的伪外延高压结构，其特征是：
步骤一，单晶材料片：圆片1使用普通单晶硅N<100>材料片，见图6A；
步骤二，掩蔽层制造：在圆片1的上面生长热氧化层3作为掩蔽层；然后进行伪外延注入：在圆片表面进行N型杂质磷(P31)离子注入；进行N型杂质P31离子注入；见图6B；
步骤三，推结：氧化扩散推结，在圆片1的下面形成N-掺杂层的伪外延层2，见图6B；
步骤四，再进行阱光刻，使用光刻胶4将圆片1的非阱区保护起来，见图6B；
步骤五，阱注入：对圆片1上的阱区注入B11离子掺杂，见图6B中的箭头所示；
步骤六，推阱：氧化扩散推结，温度1100～1200℃，时间6～9小时，使注入在阱区的B11离子杂质扩散，在圆片1内形成深P阱5，见图6C；
步骤七，制造有源区掩蔽层：通过氧化在整个圆片1的表面生长热氧化层3，在热氧化层3的表面淀积氮化硅层20，形成有源区的掩蔽层，见图6C；
步骤八，有源区光刻：使用光刻胶将有源区保护起来，见图6C；
步骤九，有源区刻蚀：利用干法刻蚀无光刻胶保护区域的氮化硅层20，见图6C；
步骤十，再进行场氧化层的生长：使有源区外的场隔离热氧化层3生长500～1000nm，见图6C；
步骤十一，再牺牲氧化：氧化生长热氧化层3，使有源区内的热氧化层厚度约10～50nm，见图6C；
步骤十二，高压N管深结光刻：使用光刻胶将深P阱内的高压N管深N-漂移区域10以外的区域保护起来，见图6D；
步骤十三，高压N管深结注入：在深N-漂移区注入P31离子掺杂，见图6D；
步骤十四，高压N管深结推结：以形成高压N管深N-漂移区10，见图6D；
步骤十五，对高压N管浅结光刻：使用光刻胶将深P阱内高压N管浅N-漂移区11以外区域保护起来，见图6D；
步骤十六，高压N管浅结注入；进行浅N-漂移区P31离子注入掺杂，见图6D；
步骤十七，高压N管浅结推结：以形成高压N管浅N-漂移区11，见图6D；
步骤十八，高压P管光刻：使用光刻胶将衬底材料1上高压P管P-漂移区(12)以外区域保护起来，见图6E；
步骤十九，高压P管注入：进行P-漂移区硼(B11)离子注入掺杂，见图6E；
步骤二十，再对高压P管推结，以形成高压P管P-漂移区12，见图6E；
步骤二十一，表面漂洗：使用HF酸将牺牲氧化层约10～50nm的氧化层漂尽，见图6E；
步骤二十二，栅氧生长：氧化生长热氧化层3，有源区内厚度热氧化层约15～60nm，见图6E；
步骤二十三，多晶淀积；以LPCVD(低压气相淀积)方式在整个圆片表面形成多晶层7，见图6F；
步骤二十四，多晶光刻：使用光刻胶将多晶层7用于形成多晶栅及多晶连线的区域保护起来，见图6F；
步骤二十五，多晶刻蚀：用干法刻蚀去除多晶层无光刻胶保护区域的多晶，形成多晶栅及多晶连线，见图6F；
步骤二十六，形成N+源漏模块：在圆片1上进行光刻，使用光刻胶将深P阱内高压N管和低压N管多晶层7栅两侧有源区中心的N+源漏以外的区域保护起来；再进行离子注入，将P31离子掺杂进相应N+源漏区域内；再推结，通过氧化扩散形成N+源漏高掺杂区8，见图6F；
步骤二十七，形成P+源漏模块：在圆片1上进行光刻，使用光刻胶将圆片衬底内的高压P管和低压P管多晶层7的栅两侧的有源区中心的P+源漏以外的区域保护起来；再进行离子注入，将B11离子掺杂进相应的P+源漏区域内；再推结，通过氧化扩散形成P+源漏高掺杂区9，见图6F；
孔模块→金属布线模块→钝化保护模块：采用业界标准工艺。
与传统工艺不同的主要是材料从外延片改为单晶片，一次完成阱的制造，栅氧的制造也改为一次，高压管制造挪到了栅氧生长前，高压N管漂移区采用了2次光刻制造。
本发明的LCD高压驱动电路的“伪外延”的高压结构所立足的0.6～1.5um高低压兼容CMOS工艺技术采用新的结构，基于这种结构的制造工艺技术建立的是达到28V的高低压兼容工艺平台，不仅可以广泛适用于LCD高压驱动电路，且可以应用于类似的高低压兼容工艺中。
以应用的例子(CS0086电路的28V工艺)来看，“伪外延”结构的P阱形成方法如下：
N<100>单晶材料片，电阻率5-9Ω.cm→一次氧化(热氧化生长40nm)→N型杂质普注P31 150Kev 3E12→推阱→漂SiO2脱水→阱氧化(热氧化生长170nm)→P阱光刻→P阱注入B11 100Kev 8E12→P阱腐蚀→推P阱→漂SiO2脱水.
形成“伪外延”结构的P阱和有源区结构后，在P阱内以20V高压管设计版图为基础，不增加面积，通过二次掺杂使高压N管形成阶梯状的N-区，最终形成高压N管击穿达到28V以上，同时由于使用“伪外延”结构，latchup电流从不使用的约70mA增大到150mA以上。
其高压N管设计的理由是：图2结构的高压N管，其最薄弱的结是N-与深P阱的结，这个结中最容易击穿的位置是N-的尖角处。因此采用2次注入的方法，形成阶梯状的N-结，就可以在不增加面积的情况下提高击穿电压。最终形成的电路高压部分各个纵向尺寸约如下表：
本发明的工艺方案改变了高压管N-和P-区在栅氧后形成的办法，改到了栅氧形成前进行，这样高压管N-和P-区的推结工艺的热过程就全部移到了栅氧前，降低了对栅氧质量的不良影响。同时我们在栅氧生长后立即进行多晶淀积的工艺方法，也对栅氧质量提供了保证，使得栅氧击穿特性达到10MV/cm以上，应用例子中的40nm达到了40V以上的击穿，完全满足了器件28V击穿的性能指标。
本发明已经成功应用于0.6～1.5um的7种LCD高压驱动电路工艺流程中。
Claims (1)
1.LCD高压驱动电路的伪外延高压结构的制造方法，其特征是：
步骤一，材料准备，圆片(1)使用普通单晶硅N<100>材料片；
步骤二，制造掩蔽层，在圆片(1)的上面生长热氧化层(3)作为掩蔽层后，进行N型杂质P31离子注入；
步骤三，推结，在圆片(1)的下面形成N-掺杂层的伪外延层(2)；
步骤四，再进行阱光刻，使用光刻胶(4)将圆片(1)的非阱区保护起来；
步骤五，阱注入，对圆片(1)上的阱区注入B11离子掺杂；
步骤六，推阱，氧化扩散推结，温度1100～1200℃，时间6～9小时，使注入在阱区的B11离子杂质扩散，在圆片(1)内形成深P阱(5)；
步骤七，制造有源区掩蔽层，通过氧化在整个圆片(1)的表面生长热氧化层(3)，在热氧化层(3)表面淀积氮化硅层(20)，形成有源区的掩蔽层；
步骤八，有源区光刻，使用光刻胶将有源区保护起来；
步骤九，有源区刻蚀，利用干法刻蚀无光刻胶保护区域的氮化硅层(20)；
步骤十，再进行场氧化层的生长，使有源区外的场隔离热氧化层(3)生长500～1000nm；
步骤十一，再牺牲氧化，氧化生长热氧化层(3)，使有源区内的热氧化层厚度10～50nm；
步骤十二，高压N管深结光刻，使用光刻胶将深P阱内的高压N管深N-漂移区域(10)以外的区域保护起来；
步骤十三，高压N管深结注入，在深N-漂移区注入P31离子掺杂；
步骤十四，高压N管深结推结，以形成高压N管深N-漂移区(10)；
步骤十五，对高压N管浅结光刻，使用光刻胶将深P阱内高压N管浅N-漂移区(11)以外区域保护起来；
步骤十六，高压N管浅结注入，进行浅N-漂移区P31离子注入掺杂；
步骤十七，高压N管浅结推结，以形成高压N管浅N-漂移区(11)；
步骤十八，高压P管光刻，使用光刻胶将衬底材料(1)上高压P管P-漂移区(12)以外区域保护起来；
步骤十九，高压P管注入，进行P-漂移区B11离子注入掺杂；
步骤二十，再对高压P管推结，以形成高压P管P-漂移区(12)；
步骤二十一，表面漂洗，使用HF酸将牺牲氧化层10～50nm的氧化层漂尽；
步骤二十二，栅氧生长，氧化生长热氧化层(3)，有源区内厚度热氧化层15～60nm；
步骤二十三，多晶淀积，以低压气相淀积方式在整个圆片表面形成多晶层(7)；
步骤二十四，多晶光刻，使用光刻胶将多晶层(7)用于形成多晶栅及多晶连线的区域保护起来；
步骤二十五，多晶刻蚀，用干法刻蚀去除多晶层无光刻胶保护区域的多晶，形成多晶栅及多晶连线；
步骤二十六，形成N+源漏模块，在圆片(1)上进行光刻，使用光刻胶将深P阱内高压N管和低压N管多晶层(7)栅两侧有源区中心的N+源漏以外的区域保护起来；再进行离子注入，将P31离子掺杂进相应N+源漏区域内；再推结，通过氧化扩散形成N+源漏高掺杂区(8)；
步骤二十七，形成P+源漏模块，在圆片(1)上进行光刻，使用光刻胶将圆片衬底内的高压P管和低压P管多晶层(7)的栅两侧的有源区中心的P+源漏以外的区域保护起来；再进行离子注入，将B11离子掺杂进相应的P+源漏区域内；再推结，通过氧化扩散形成P+源漏高掺杂区(9)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100250054A CN101271865B (zh) | 2008-04-29 | 2008-04-29 | Lcd高压驱动电路的伪外延高压结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100250054A CN101271865B (zh) | 2008-04-29 | 2008-04-29 | Lcd高压驱动电路的伪外延高压结构的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101271865A CN101271865A (zh) | 2008-09-24 |
| CN101271865B true CN101271865B (zh) | 2010-06-02 |
Family
ID=40005695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100250054A Active CN101271865B (zh) | 2008-04-29 | 2008-04-29 | Lcd高压驱动电路的伪外延高压结构的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101271865B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101789384B (zh) * | 2009-01-23 | 2011-12-07 | 中芯国际集成电路制造(上海)有限公司 | 退火的检测方法 |
| CN102306656B (zh) * | 2011-08-23 | 2013-03-20 | 东南大学 | 一种高压驱动电路的隔离结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4246594A (en) * | 1977-03-08 | 1981-01-20 | Nippon Telegraph And Telephone Public Corporation | Low crosstalk type switching matrix of monolithic semiconductor device |
| US6365924B1 (en) * | 1998-06-19 | 2002-04-02 | National Semiconductor Corporation | Dual direction over-voltage and over-current IC protection device and its cell structure |
| CN1416589A (zh) * | 2000-03-08 | 2003-05-07 | Ntu企业私人有限公司 | 量子阱混合 |
-
2008
- 2008-04-29 CN CN2008100250054A patent/CN101271865B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4246594A (en) * | 1977-03-08 | 1981-01-20 | Nippon Telegraph And Telephone Public Corporation | Low crosstalk type switching matrix of monolithic semiconductor device |
| US6365924B1 (en) * | 1998-06-19 | 2002-04-02 | National Semiconductor Corporation | Dual direction over-voltage and over-current IC protection device and its cell structure |
| CN1416589A (zh) * | 2000-03-08 | 2003-05-07 | Ntu企业私人有限公司 | 量子阱混合 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101271865A (zh) | 2008-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100524778C (zh) | 利用双掩埋氧化物绝缘体上硅晶片的嵌入硅锗及其形成方法 | |
| CN101447512B (zh) | 具有抬高的源/漏区的mos器件 | |
| CN103151388B (zh) | 一种多晶硅薄膜晶体管及其制备方法、阵列基板 | |
| US8470658B2 (en) | Semiconductor integrated circuit device and method of fabricating the same | |
| CN101517741B (zh) | 具有包含性能增进材料成分的受应变沟道区的晶体管 | |
| US20070108602A1 (en) | MOS device with a high voltage isolation structure | |
| US8502326B2 (en) | Gate dielectric formation for high-voltage MOS devices | |
| JP2006179864A (ja) | 半導体デバイス | |
| CN102664161B (zh) | 高压bcd工艺中高压器件的隔离结构及其制造方法 | |
| CN101783295B (zh) | 一种高压ldmos器件及其制造方法 | |
| CN100394616C (zh) | 可集成的高压vdmos晶体管结构及其制备方法 | |
| TWI529858B (zh) | Manufacturing method of semiconductor device | |
| CN101271865B (zh) | Lcd高压驱动电路的伪外延高压结构的制造方法 | |
| CN101383325A (zh) | 半导体器件及其制造方法 | |
| CN103794559A (zh) | 一种半导体器件及其制备方法 | |
| CN102723304B (zh) | 用于直接驱动功率器件的n阱高压栅驱动芯片的制备方法 | |
| CN106033727B (zh) | 场效应晶体管的制作方法 | |
| CN106952961A (zh) | Mos器件及其漂移区的制作方法 | |
| CN106252282B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN100477163C (zh) | 一种高压集成电路及其制造方法 | |
| TW200935522A (en) | Transistor and fabricating method thereof | |
| US20080283915A1 (en) | High voltage semiconductor device and method of manufacturing the same | |
| US20080014708A1 (en) | Method of fabricating semiconductor device | |
| CN101419938B (zh) | 集成肖特基二极管制造方法 | |
| CN106910684A (zh) | 一种半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160811 Address after: 203, room 214028, block A, 21 Changjiang Road, New District, Jiangsu, Wuxi Patentee after: Wuxi Zhongwei Microchips Co., Ltd. Patentee after: China Electronics Technology Group Corporation No.58 Research Institute Address before: 203, room 214028, block A, 21 Changjiang Road, New District, Jiangsu, Wuxi Patentee before: Wuxi Zhongwei Microchips Co., Ltd. |