CN101266681B - 图像处理电路、显示装置以及印刷装置 - Google Patents

图像处理电路、显示装置以及印刷装置 Download PDF

Info

Publication number
CN101266681B
CN101266681B CN2007101998689A CN200710199868A CN101266681B CN 101266681 B CN101266681 B CN 101266681B CN 2007101998689 A CN2007101998689 A CN 2007101998689A CN 200710199868 A CN200710199868 A CN 200710199868A CN 101266681 B CN101266681 B CN 101266681B
Authority
CN
China
Prior art keywords
bit string
pixel
pixel value
pattern
image block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101998689A
Other languages
English (en)
Other versions
CN101266681A (zh
Inventor
小野义之
泽崎高
斋藤明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN101266681A publication Critical patent/CN101266681A/zh
Application granted granted Critical
Publication of CN101266681B publication Critical patent/CN101266681B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T5/00—Image enhancement or restoration
    • G06T5/70—Denoising; Smoothing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T5/00—Image enhancement or restoration
    • G06T5/20—Image enhancement or restoration using local operators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/40—Picture signal circuits
    • H04N1/40075—Descreening, i.e. converting a halftone signal into a corresponding continuous-tone signal; Rescreening, i.e. combined descreening and halftoning
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/41—Bandwidth or redundancy reduction
    • H04N1/4105—Bandwidth or redundancy reduction for halftone screened pictures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/46—Colour picture communication systems
    • H04N1/56—Processing of colour picture signals
    • H04N1/60—Colour correction or control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2200/00—Indexing scheme for image data processing or generation, in general
    • G06T2200/12—Indexing scheme for image data processing or generation, in general involving antialiasing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20021—Dividing image into blocks, subimages or windows

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Processing (AREA)
  • Image Input (AREA)
  • Facsimile Image Signal Circuits (AREA)

Abstract

本发明提供一种图像处理电路、显示装置以及印刷装置，在抗混叠电路(250)中，设置了用成为VRAM中的数据的写入单位的位数除以输出图像数据中的每一个像素的位数得到的数目以上的16个位计数器(251)。抗混叠电路(250)从所输入的图像数据中提取包括16个或4个像素的多个图像块，基于提取的各个图像块所包括的像素的像素值，输出表示将各个图像块作为一个像素时的像素值的32位的位串。从抗混叠电路(250)输出的32位的位串，通过1次的存储器访问被写入到VRAM。从而能够缩短从抗混叠处理到将其处理结果写入到存储单元之前所需要的时间。

Description

图像处理电路、显示装置以及印刷装置
技术领域
本发明涉及用于进行图像的平滑化的技术。 
背景技术
作为图像处理技术之一，广泛公知有称作抗混叠(anti-aliasing)的图像平滑化的技术。在该抗混叠处理中，在输入图像中根据例如4行×4列的总计16个像素的像素值算出一个像素的像素值，生成所算出的像素值构成的输出图像并输出。例如在对描绘了由白和黑的像素表现的文字的图像实施该抗混叠处理时，能够采用中间色来补偿该文字的轮廓。由此，能够使在倾斜地描绘的轮廓部分产生的称作边缘不整齐(jaggy)的阶梯状的锯齿纹成为平滑的曲线。在专利文献1中，公开了用于通过硬件来实现该抗混叠处理的技术。 
专利文献1：特开2004-287964号公报 
实施抗混叠处理后的图像数据，在暂时写入到VRAM(Video RandomAccess Memory)等存储器后，从该存储器中读出并显示在显示体上。在该显示体的灰度数为例如16灰度的情况下，每一像素的像素值通过4位的位串来表现。另一方面，在一般的存储器中，通过一次存储器访问(access)所写入的数据量为32位。作为将像素值写入存储器的方法，采用将例如每一像素的像素值按每次4位写入存储器的方法时，频繁地发生存储器访问，因此写入处理所需要的时间变长。此外，还存在为了将32位量的像素值(8个像素量的像素值)一次输出，而在进行8像素量的抗混叠处理后通过一次的存储器访问将32位的位串写入存储器的方法。该后者的方法，比前者的方法更有利于处理的高速化，但是由于进行8次抗混叠处理之后将32位的位串写入存储器，因此存在抗混叠处理所需要的时间变长的问题。 
发明内容
本发明正是鉴于上述课题而提出的，其目的在于能够缩短从抗混叠处理到将其处理结果写入到存储单元为止所需要的时间。 
为了解决上述课题，本发明提供一种图像处理电路，从包括多个像素值的图像数据中提取分别由规定数目的像素构成的多个图像块，基于提取的图像块所包括的各像素的像素值，算出将各个所述图像块作为一个像素时的像素值，将所算出的像素值作为写入到存储单元的数据进行输出，该图像处理电路具备：多个计数单元，对各个所述图像块所包括的多个像素中规定像素值的像素的个数进行计数，分别输出表示该个数的位串，并且能够分别并行进行动作；多个变换单元，在每个计数单元的后级设置一个，将由各个所述计数单元输出的位串的位数的每一个变换为将像素值写入到所述存储单元时的位数，并将变换为将像素值写入到所述存储单元时的位数后的位串分别进行输出；和输出单元，将由所述多个变换单元输出的多个位串合成为成为所述存储单元中的数据的写入单位的位数的位串后进行输出；所述计数单元被设置为：用成为所述存储单元中的数据的写入单位的位数除以将所述图像块作为一个像素而算出的像素值的位数后得到的数目个以上。 
进而，优选图像处理电路具备：具备：第1动作模式；第2动作模式，所述图像块所包括的像素的数目比所述第1动作模式时少；和模式选择单元，选择所述第1动作模式和所述第2动作模式中任一方的动作模式，所述多个计数单元被设置为：在所述第2动作模式下用成为所述存储单元中的数据的写入单位的位数除以将所述图像块作为一个像素而算出的像素值的位数后得到的数目个以上，这些多个所述计数单元的每一个，提取与由所述模式选择单元选择的动作模式对应的数目的像素所构成的所述图像块，对提取的图像块所包括的多个像素中规定像素值的像素的个数进行计数，输出表示该个数的位串，所述变换单元将通过各个所述计数单元输出的位串的位数，变换为在由所述模式选择单元选择的动作模式下将各个所述像素值写入到所述存储单元时的位数，并将变换为该位数后的位串分别输出。 
优选在所述多个计数单元中，在所述第1动作模式下用成为所述存储单元中的数据的写入单位的位数除以将所述图像块作为一个像素而算出的像素值的位数后得到的数目的计数单元，提取与由所述模式选择单元选择的动作模式对应的数目的像素所构成的所述图像块，对提取的图像块所包括的多个像素中规定像素值的像素的个数进行计数，输出表示该个数的位串，除此之外的计数单元，在由所述模式选择单元选择了第2动作模式的情况下，提取与该第2动作模式对应的数目的像素所构成的所述图像块，对提取的图像块中包括的多个像素中规定像素值的像素的个数进行计数，输出表示该个数的位串。 
所述变换单元输出基于变换表对位数进行变换后的位串、或者输出利用削波电路对位数进行变换后的位串，所述变换表表示由所述计数单元输出的位串与将各个所述像素值写入到所述存储单元时的位串的对应关系，所述削波电路将由所述计数单元输出的位串变换为将各个所述像素值写入到所述存储单元时的预先确定的位串。 
此外，本发明提供一种显示装置，具备：上述任一项所述的图像处理电路；和基于被写入到所述存储单元中的数据来显示图像的显示部。 
进而，本发明提供一种印刷装置，具备：上述任一项所述的图像处理电路；和基于被写入到所述存储单元中的数据来进行印刷的印刷部。 
附图说明
图1为表示图像显示装置1的结构的图。 
图2为表示抗混叠电路250的结构的图。 
图3为表示变换表Ta的图。 
图4为表示变换表Tb的图。 
图5为说明位计数器251a～h的处理的图(第1动作模式)。 
图6为表示在存储性液晶显示体15上显示的图像的图(第1动作模式)。 
图7为说明位计数器251a～h的处理的图(第2动作模式)。 
图8为说明位计数器251i～p的处理的图(第2动作模式)。 
图9为表示存储性液晶显示体15上显示的图像的图(第2动作模式)。 
图中：1-图像显示装置；11-CPU；12-ROM；13-RAM；14-VRAM；15-存储性液晶显示体；16-显示控制装置；17-电源；18-电 源控制装置；19-连接器；20-存储控制装置；21-I/O；22-按键；23-存储装置；24-外带存储装置；25-图像处理电路；250-抗混叠电路。 
具体实施方式
[实施方式] 
图1为表示本实施方式相关的图像显示装置1的结构的图。 
如图所示，图像显示装置1包括：CPU11(Central Processing Unit)、ROM12(Read Only Memory)、RAM13(Random Access Memory)、VRAM14(Video Random Access Memory)、存储性液晶显示体15、显示控制装置16、电源17、电源控制装置18、连接器19、存储控制装置20、I/O21、按键22、存储装置23和图像处理电路25。CPU11读出被存储在ROM12中的控制程序并在RAM13中展开，按照该控制程序中所记述的顺序执行处理。按键22是由利用者操作的操作单元，包括笔器件或控制杆等的操作器件。I/O21监视按键22的操作状态，在由用户操作按键22时，将与其操作对应的信号供给到CPU11。电源17例如是可充电的电池，电源控制装置18进行电源17的接通断开控制或电力的剩余量监视等各种电源管理。 
对于连接器19，可自由地安装或者拆卸可移动媒介等的可移动性的外带存储装置24。该外带存储装置24也可为例如SD(Secure Digital)卡那样的闪存内置的卡型存储介质，也可为例如利用软盘等的磁介质的盘型存储介质。存储装置23为闪存或硬盘等非易失性的存储介质，被内置在图像显示装置1中。在存储装置23或外带存储装置24中，存储有表示文本(文字)、图形(graphic)或影像(摄影图像)等图像的图像数据。该图像数据由表示白色的“0”的像素值和表示黑色的“1”的像素值构成。存储控制装置20按照CPU11的指示，从存储装置23或外带存储装置24读出图像数据后，向图像处理电路25供给。 
图像处理电路25具备抗混叠电路250，按照CPU11的指示，利用该抗混叠电路250，对所供给的图像数据实施抗混叠处理后，将其保存在VRAM14中。VRAM14是用于保持显示在存储性液晶显示体15上的图像数据的存储介质。在该VRAM14中，以32位为单位进行数据的写入。存 储性液晶显示体15是利用了胆甾醇液晶或电泳等的显示单元，具有即使停止电力供给也能继续显示图像的存储性。写入到VRAM14中的图像数据，在CPU11的指示下被供给到显示控制装置16。显示控制装置16控制存储性液晶显示体15，显示基于被供给的图像数据的图像。 
接下来，对抗混叠电路250的构成进行详细地说明。 
图2是表示抗混叠电路250的结构的图。如该图所示，抗混叠电路250具备16个位计数器251、16个位数变换电路252和一个位串合成电路253。在该抗混叠电路250中，通过多个位计数器251和多个位数变换电路252分别同时动作，而并行执行多个抗混叠处理。 
图像显示装置1具有第1动作模式或第2动作模式的动作模式。该动作模式类别通过用户的指定由CPU11来选择，将与CPU11所选择的动作模式对应的模式选择信号M供给到抗混叠电路250。抗混叠电路250根据所供给的模式选择信号M所表示的动作模式进行不同的处理。例如，在供给表示第1动作模式的模式选择信号M的情况下，抗混叠电路250从所输入的图像数据中提取分别由4行×4列的总计16个像素构成的8个图像块。之后，抗混叠电路250基于所提取的各个图像块所包括的像素的像素值，输出用4位来表示将各个图像块作为一个像素时的像素值的总计32位的位串。另一方面，在供给表示第2动作模式的模式选择信号M的情况下，抗混叠电路250从所输入的图像数据提取分别包括2行×2列的总计4个像素的16个图像块。之后，抗混叠电路250基于所提取的各个图像块所包括的像素的像素值，输出用2位来表示将各个图像块作为一个像素时的像素值的总计32位的位串。 
在此，对设置在抗混叠电路250中的位计数器251的数目进行说明。 
本实施方式中，为了以成为VRAM14中的数据的写入单位的位数写入从抗混叠电路250输出的图像数据，设置有将成为VRAM14中的数据的写入单位的位数除以所输出的图像数据中的每一像素的像素值的位数而得到的数目的位计数器250。例如，在抗混叠电路250采用上述的第1动作模式动作的情况下，由于所输出的图像数据中的每一个像素的像素值的位数为4位，因此需要32÷4＝8个的位计数器251。另一方面，在抗混叠电路250以上述的第2动作模式动作的情况下，所输出的图像数据中的 每一个像素的像素值的位数为2位，因此需要32÷2＝16个的位计数器251。 
但是，分别分开设置在第1动作模式所必需的8个位计数器251和在第2动作模式所必需的16个的位计数器251时，电路规模变大，成本也变高。因此，在本实施方式中，至少设置有16个位计数器251a～251p，在第1动作模式和第2动作模式中共用该16个位计数器251a～251p中的8个位计数器251a～251h，对于剩余的8个别计数器251i～251p，只在第2动作模式下使其动作。 
位计数器251从所输入的图像数据中提取与动作模式对应数目的像素所构成的图像块，对所提取的图像块所包括的像素组中像素值为“1”的像素的个数进行计数，输出表示其个数的位串。例如，在第1动作模式下，位计数器251a～251h分别从所输入的图像数据中提取包括4行×4列的总计16个像素的图像块，输出表示像素值为“1”的像素的个数的0～16的表示像素值的5位的位串。位计数器251i～251p在第1动作模式下不动作。另一方面，在第2动作模式下，位计数器251a～251p分别从所输入的图像数据提取包括2行×2列的总计4个的像素的图像块，输出表示像素值为“1”的像素的个数的0～4的3位的位串。 
位数变换电路252针对各位计数器251a～251p分别设置一个。位数变换电路252具备存储器等未图示的存储介质，基于存储在该存储介质中的变换表，将从位计数器251输出的位串的位数变换为与动作模式对应的位数的位串后输出。在位计数器251a～251h的后级设置的位数目变换电路252a～252h中，存储有在第1动作模式下采用的变换表Ta和在第2动作模式下采用的变换表Tb。另一方面，设置在位计数器251i～251p的后级的位数变换电路252i～252p在第1动作模式下不动作，因此在该位数变换电路252i～252p中只存储了在第2动作模式下采用的变换表Tb。 
图3为表示变换表Ta的图。如该图所示，变换表Ta中，在第1动作模式下，分别将从位计数器251a～251h输出的5位的位串所表示的0～16的像素值(以下称作“输入像素值”)和表示应从抗混叠电路250输出的4位的像素值的0～15的像素值(以下记做“输出像素值”)对应。例如，在第1动作模式下，从位计数器251输出的表示输入像素值的5位的位串是“0”时，输出表示输出像素值的4位的位串“0”。此外，在从位计数 器251输出的表示输入像素值的5位的位串是“16”时，输出表示输出像素值的4位的位串“15”。 
此外，图4表示变换表Tb的图。如该图所示，变换表Tb中，在第2动作模式下，分别将从位计数器251a～251p输出的3位的位串所表示的0～4的像素值(以下称作“输入像素值”)和表示应从抗混叠电路250输出的2位的像素值的0～3的像素值(以下记做“输出像素值”)对应。例如，在第2动作模式下，从位计数器251输出的表示输入像素值的3位的位串是“0”时，输出表示输出像素值的2位的位串“0”。此外，在从位计数器251输出的表示输入像素值的3位的位串是“4”时，输出表示输出像素值的2位的位串“3”。 
位串合成电路253将从位数变换电路252输出的多个位串合成为一个位串后输出。例如，在第1动作模式下，将从位数变换电路252a～252h分别输出的4位的8个位串合成为一个位串后，输出32位的位串。此外，在第2动作模式下，将从位数变换电路252a～252p分别输出的2位的16个位串合成为一个位串后，输出32位的位串。从位串合成电路253输出的32位的位串，由CPU11通过1次的存储器访问而写入到VRAM14中。 
接下来，对本实施方式的动作进行说明。 
用户能够按照在存储性液晶显示体15上显示的图像的内容，选择第1动作模式或第2动作模式中的任一方。例如，在显示摄影图像等的影像图像的情况下，选择第1动作模式，在显示文字等的文本图像的情况下，选择第2动作模式。通过用户操作按键22，选择第1动作模式或第2动作模式中的任一方时，I/O21向CPU11供给与该操作对应的信号。CPU11选择从I/O21供给的信号所表示的动作模式，向图像处理电路25指示该动作模式下的处理。图像处理电路25按照CPU11的指示，分别向构成抗混叠电路250的位计数器251、位数变换电路252以及位串合成电路253供给表示所选择的动作模式的模式选择信号M。 
下面，按照第1动作模式时的处理、第2动作模式时的处理的顺序对抗混叠电路250的处理进行说明。 
(第1动作模式时的处理) 
首先，对第1动作模式时的抗混叠电路250的处理进行说明。 
图5为说明第1动作模式时的位计数器251a～251h的处理的图。图中，表示由4行32列的像素值构成的图像数据，图中从上依次为第0行、第1行、第2行、第3行，图中从右依次为第1列、第2列、第3列、…、第31列、第32列。第0行～第3行所包括的各像素的像素位置，从第1列朝向第32列依次由0～31的数值表示。此外，在以下的说明中，将表示第0行的像素的像素值的位串称作位串L0，将表示第1行的像素的像素值的位串称作位串L1，将表示第2行的像素的像素值的位串称作位串L2，将表示第3行的像素的像素值的位串称作位串L3。进而，在第0行～第3行的共四行的图像数据中，将包括像素位置28～31的像素的16个像素组作为图像块D0，将接下来包括像素位置24～27的像素的16个像素组作为图像块D1。同样，依次将包括像素位置按每4个错开的像素的像素组分别作为图像块D2、D3、D4、D5、D6、D7。 
在第1动作模式下，各位串计数器251a～251h从所输入的图像数据提取分别包括4行×4列的总计16个像素的图像块。具体来说，通过位计数器251a提取图像块D0，通过位计数器251b提取图像块D1，通过位计数器251c提取图像块D2，通过位计数器251d提取图像块D3，通过位计数器251e提取图像块D4，通过位计数器251f提取图像块D5，通过位计数器251g提取图像块D6，通过位计数器251h提取图像块D7。接下来，各位计数器251a～251h对分别提取的图像块所包括的像素组中的像素值表示黑色的“1”的像素的个数进行计数。 
更具体地说，各位计数器251a～251h中，分别设置有4个选择器S0～S3和1个计数器C1。选择器S0中，输入图中所示的4行×32列(像素位置0～31)的像素组中表示第0行的图像数据的位串L0，选择器S1中，输入表示第1行的图像数据的位串L1，选择器S2中，输入表示第2行的图像数据的位串L2，选择器S3中，输入表示第3行的图像数据的位串L3。各选择器S0、S1、S2、S3选择被输入的位串中与位于规定的像素位置的4个像素值相当的位串。例如设置在位计数器251a中的选择器S0～S3，选择输入到自身的像素位置0～31的总计32个的像素组中分别与像素位置28～31的像素值相当的位串并输出。由此，从选择器S0，输出第0行(位串L0)的像素位置为28～31的4个像素的像素值，从选择器S1，输 出第1行(位串L1)的像素位置为28～31的4个像素的像素值，从选择器S2，输出第2行(位串L2)的像素位置为28～31的4个像素的像素值，从选择器S3，输出第3行(位串L3)的像素位置为28～31的4个像素的像素值。由此，位计数器251a从所输入的包括4行×32列的像素的图像数据中，提取包括4行×4列的总计16个的像素的图像块D0。 
向计数器C1输入从选择器S0～S3分别输出的位串。之后，计数器C1对所输入的位串所表示的图像块D0所包括的16个像素中像素值表示黑色的“1”的像素的个数进行计数。在图的例子中，由于图像块D0中包括6个黑像素，因此从计数器C1，输出表示黑色像素的个数“6”的5位的位串，作为对将图像块D0作为一个像素时的像素值进行表示的位串。所输出的位串的位数为5位的原因在于，由于每一图像块的像素的个数可取0～16的数字，因此为了分别表示这些像素的个数而需要5位。 
与上述的位计数器251a同样，位计数器251b～h也从所输入的图像数据中分别提取图像块D1～D7，输出表示所提取的图像块所包括的16个像素中像素值为“1”的像素的个数的5位的位串。在图的例子中，图像块D1～D7所包括的黑色的像素的个数分别为16个、6个、3个、6个、3个、0个、3个。因此，从位计数器251b～h输出表示“16”、“6”、“3”、“6”、“3”、“0”、“3”的像素值的5位的位串。通过位计数器251a～251h进行的上述处理，能并行进行。 
位数变换电路252，基于在第1动作模式中使用的变换表Ta，将从位计数器251a～251h输出的位串的位数变换为在第1动作模式下应输出的位数即4位后输出。例如在位数变换电路252a中，从上述的位计数器251a输入表示“6”的5位的位串。位数变换电路252a参照图3所示的变换表Ta，输出表示与“6”的输入像素值对应的“6”的输出灰度值的4位的位串。此外，位数变换电路252b从上述的位计数器251b输入表示“16”的5位的位串，在变换表Ta中输出表示与“16”的输入像素值对应的“15”的输出灰度值的4位的位串。这意味着为了输出应在第1动作模式输出的位数的位串，对输入像素值为“16”的位串输出表示比本来的黑色浅的黑色的位串。 
位数变换电路252c～252h与位数变换电路252a、b同样，输出分别 与所输入的“6”、“3”、“6”、“3”、“0”、“3”的输入灰度值对应的表示“6”、“3”、“6”、“3”、“0”、“3”的输出灰度值的4位的位串。位数变换电路252a～252h所进行的上述处理被并行进行。另外，在该第1动作模式下，位计数器251i～251p以及位数变换电路252i～252p不动作。 
位串合成电路253将从位数变换电路252a～252h分别输出的4位的位串合成为一个位串后，输出32位的位串。在该例中，位串合成电路253将表示从位数变换电路252a～252h分别输出的“6”、“15”、“6”、“3”、“6”、“3”、“0”、“3”的4位的位串“0110”、“1111”、“0110”…“0011”合成为一个位串后，输出32位的位串“011011110110…0011”。 
从位串合成电路253输出的32位的位串，由CPU11通过一次存储器访问写入到VRAM14。由此，被写入的位串组作为在存储性液晶显示体15上显示的图像数据被保持在VRAM14中。之后，该图像数据在CPU11的指示下被供给到显示控制装置16，通过显示控制装置16显示在存储性液晶显示体15上。 
图6为表示基于写入到VRAM14中的位串，显示在存储性液晶显示体15中的图像的图。如图所示，该图像根据图5中所示的图像数据中的各图像块所包括的黑色的像素的数目，成为从黑色向灰色、白色阶段性变化的图像。 
(第2动作模式时的处理) 
接下来，对第2动作模式时的抗混叠电路250的处理进行说明。 
图7为说明第2动作模式时的位计数器251a～251h的处理的图，图8为说明第2动作模式时的位计数器251i～251p的处理的图。图中，表示2行32列的像素值构成的图像数据，图中从上开始为第0行、第1行，图中从右开始为第1列、第2列、第3列、…第31列、第32列。在第0行～第3行所包括的各像素的像素位置，从第1列到第32列依次由0～31的数值表示。此外，在以下的说明中，将包括像素位置30～31的像素的4个像素组作为图像块d0，接下来将包括像素位置28～29的像素的4个像素组作为图像块d1。同样，依次将包括像素位置按每2个错开的像素的4 个像素组分别作为图像块d2～d15。 
在第2动作模式下，位计数器251a～251p从所输入的图像数据提取包括2行×2列的总计4个的像素的图像块。由此，通过例如位计数器251a提取图像块d0，通过位计数器251b提取图像块d1，通过位计数器251c提取图像块d2，通过位计数器251d提取图像块d3，通过位计数器251e提取图像块d4，通过位计数器251f提取图像块d5，通过位计数器251g提取图像块d6，通过位计数器251h提取图像块d7，通过位计数器251i提取图像块d8，通过位计数器251j提取图像块d9，通过位计数器251k提取图像块d10，通过位计数器251l提取图像块d11，通过位计数器251m提取图像块d12，通过位计数器251n提取图像块d13，通过位计数器251o提取图像块d14，通过位计数器251p提取图像块d15。 
各位计数器251a～251p，对分别提取的图像块所包括的像素组中的像素值表示黑色的“1”的像素的个数进行计数。 
如图7所示，例如设置在位计数器251a中的选择器S0，选择输入到自身的位串L0、L1的各个32个的像素组中的像素位置相当于30～31的像素值的位串并输出。由此，从选择器S0输出第0行(位串L0)的像素位置为30～31的两个像素的像素值和第1行(位串L1)的像素位置为30～31的两个像素的像素值。另一方面，选择器S1～S3，输出分别表示“0”的值的位串。由此，位计数器251a从包括所输入的2行×32列的像素的图像数据中提取包括2行×2列的总计4个像素的图像块d0。 
在计数器C1中，与上述相同，分别输入从选择器S0～S3输出的位串。之后，计数器C1对所输入的位串所表示的图像块d0所包括的4个像素中像素值表示黑色的“1”的像素的个数进行计数。在图的例子中，图像块d0中包括1个黑色的像素，因此计数器C1输出表示将图像块d0作为1个像素时的像素值的位串，即输出表示黑色的像素的个数为“1”的3位的位串。被输出的位串的位数为3位的原因在于，由于每一像素块的像素的个数可取0～4的数目，从而为了分别表示上述像素的个数至少需要3位。 
位计数器251b～251h与位计数器251a同样，从分别输入的图像数据中提取图像块D1～D7，输出所提取的图像块D1～D7所包括的4个像素 中表示像素值为“1”的像素的个数的3位的位串。在图的例子中，包括在图像块D1～D7中的黑色的像素的个数分别为4个、4个、4个、4个、1个、0个、0个。因此，从位计数器251b～h分别输出表示“4”、“4”、“4”、“4”、“1”、“0”、“0”的像素值的3位的位串。 
位计数器251a～251p中图8所示的位计数器251i～251p，与上述的位计数器251a～251h的结构不同，分别包括1个选择器S4和1个计数器C2。选择器S4中，输入表示第0行的图像数据的位串L0和表示第1行的图像数据的位串L1。之后，选择器S4，选择输入到自身的位串L0、L1的分别32个的像素组中的、像素位置分别相当于14～15的像素值的位串并输出。由此，从选择器S4输出第0行(位串L0)的像素位置为14～15的两个像素的像素值、和第1行的像素位置(位串L1)为14～15的两个像素的像素值。由此，位计数器251i从包括所输入的2行×32列的像素的图像数据中提取包括2行×2列的总计4个的像素的图像块d8。 
计数器C2输入从选择器S4输出的位串，对所输入的位串所表示的图像块d8所包括的4个像素中像素值为表示黑色的“1”的像素的个数进行计数。在图的例子中，图像块d8中不包括黑色的像素，因此从计数器C2输出表示“0”的像素值的3位的位串。 
位计数器251j～251p与位计数器251i同样，从所输入的图像数据中提取图像块d9～15，输出所提取的图像块d9～15所包括的4个像素中表示像素值为“1”的像素的个数的3位的位串。在图的例子中，图像块d9～15所包括的黑色的像素的个数分别为1个、4个、4个、4个、1个、0个、0个。因此，从位计数器251j～251p分别输出表示“1”、“4”、“4”、“4”、“1”、“0”、“0”的像素值的3位的位串。 
位计数器251a～251p所进行的上述处理，被并行进行。 
位数变换电路252在由图像处理电路25供给表示第2动作模式的模式选择信号M时，基于变换表Tb将从位计数器251a～251p输出的位串的位数，变换为第2动作模式下应输出的位数即2位后输出。在上述的例子中，位数变换电路252a从位计数器251a输入表示“1”的3位的位串。位数变换电路252a参照图4中所示的变换表Tb，输出表示与输入像素值“1”对应的输出灰度值“1”的2位的位串。此外，位数变换电路252b 从上述的位计数器251b输入表示“4”的3位的位串，在变换表Tb中输出表示与输入像素值“4”对应的输出灰度值“3”的2位的位串。这意味着，为了输出在第2动作模式应输出的位数的位串，对于输入像素值为“4”的位串，输出表示比本来的黑色浅的黑色的位串。 
位数变换电路252c～252p与位数变换电路252a、b同样，分别输出表示与输入灰度值“4”、“4”、…、“0”对应的像素值“3”、“3”、…、“0”的2位的位串。通过位数变换电路252a～252p所进行的上述处理被并行进行。 
位串合成电路253将从位数变换电路252a～252p分别输出的2位的位串合成为一个位串后，输出32位的位串。在该例中，位串合成电路253将表示从位数变换电路252a～252p分别输出的“1”、“3”、“3”、…、“0”的像素值的2位的位串“01”、“11”、“11”…、“00”合成为一个位串后，输出32位的位串“011111…00”。 
从位串合成电路253输出的32位的位串，与上述相同，由CPU11通过1次的存储器访问被写入到VRAM14。如上那样被写入的位串组，作为在存储性液晶显示体15上显示的图像数据被保持在VRAM14中。之后，该图像数据在CPU11的指示下被供给到显示控制装置16，通过显示控制装置16被显示在存储性液晶显示体15上。 
图9为表示基于VRAM14中所写入的位串在存储性液晶显示体15上显示的图像的图。如图所示，该图像通过中间色的灰色来补偿图7以及8中所示的图像数据所表示的倾斜的直线的轮廓。由此，在倾斜的直线的轮廓上产生的称作边缘不整齐的阶梯状的锯齿纹减少，变为平滑的直线。 
通过以上说明的实施方式，能够对图像数据所包括的像素组同时并行实施抗混叠处理，并且能够通过1次的存储器访问来将该一系列的抗混叠处理的结果写入到存储器中。因此，能够大幅度地缩短基于图像数据的图像在存储性液晶显示体15上显示之前的时间。 
[变形例] 
以上为实施方式的说明，但该实施方式的内容可如下那样变形。此外，也可适当组合以下变形例。 
(1)在上述实施方式中，位数变换电路252基于变换表将从位计数器251输出的位串的位数变换为与动作模式对应的位数后输出。 
与此相对，位数变换电路252也可采用削波(clipping)电路，将从位计数器251输出的位串的位数变换为与动作模式对应的位数。削波电路进行将所输入的值变换为预定的值后输出的处理。例如，在上述的第1动作模式下，削波电路输入表示0～15的5位的位串后，输出表示0～15的4位的位串，输入表示“16”的5位的位串时，输出表示“15”的4位的位串。此外，在上述的第2动作模式下，削波电路输入表示0～3的3位的位串时，输出表示0～3的2位的位串，输入表示“4”的3位的位串时，输出表示“3”的2位的位串。采用这种方法，也能得到与上述实施方式相同的效果。 
(2)上述实施方式中的位计数器251的结构并不限于上述实施方式的结构。 
例如，在第2动作模式下，设置在位计数器251a中的选择器S0，选择输入到自身的位串L0和L1中的像素位置0～31的总计32个的像素组中像素位置分别与30～31的像素值相当的位串后输出。 
与此相对，该选择器S0选择输入到自身的位串L0中的像素位置与30～31的像素值相当的位串并输出，选择器S1也可选择输入到自身的位串L1中的像素位置与30～31的像素值相当的位串并输出。由此，从选择器S0输出第0行的像素位置为30～31的两个像素的像素值，从选择器S1输出第1行的像素位置为30～31的两个像素的像素值。也即如果位计数器251是提取包括与动作模式对应的数目的像素的图像块的元件，则任何结构都可以。 
(3)在上述实施方式中，位计数器251对所提取的图像块所包括的像素组中像素值为“1”的像素的个数进行计数，输出表示其个数的位串。与此相对，位计数器251也可对像素值为“0”的像素的个数进行计数，输出表示其个数的位串。通过采用这种方法，也能得到与上述实施方式相同的效果。总之，位计数器251也可对所提取的图像块所包括的多个像素中规定像素值的像素的个数进行计数。 
(4)在上述实施方式中，在VRAM14中，以32位为单位进行数据 的写入，但也可以64位等的其他单位进行数据的写入。 
此外，图像处理电路25将实施了抗混叠处理的图像数据保存在VRAM14中，但图像数据的输出目标也可为RAM13或闪存等其他的存储单元。 
进而，抗混叠电路250在第1动作模式时，从所输入的图像数据中提取包括4行×4列的总计16个的像素的图像块，输出表示将所提取的各个图像块作为一个像素时的像素值的4位的位串，在第2动作模式时，从所输入的图像数据提取包括2行×2列的总计4个的像素的图像块，输出表示将所提取的各个图像块作为一个像素时的像素值的2位的位串，但所提取的图像块所包括的像素的个数以及所输出的位串的位数并不限于上述情况。也即，成为存储器中的数据的写入单位的位数、所提取的图像块所包括的像素的个数、以及所输出的图像数据中的每一个像素的像素值的位数，也可为上述实施方式中所说明的以外的数目。 
总之，也可为如下的结构。 
CPU11对图像块所包括的像素的数目较多时的第1动作模式和该像素的数目较少时的第2动作模式中任一动作模式进行选择。此时，至少设置有“第2动作模式下成为存储器中的数据的写入单位的位数除以将图像块作为1单位时的像素值的位数之后的数目”个的位计数器251。而且，“第1动作模式下成为存储器中的数据的写入单位的位数除以将图像块作为一个像素时算出的像素值的位数之后的数目”个的位计数器251，提取包括与CPU11所选择的动作模式对应的数目(较大数目)的像素的图像块。之后，上述位计数器251对所提取的图像块所包括的多个像素中规定像素值的像素的个数进行计数，输出表示其个数的位串。另一方面，除此之外的计数单元，在通过CPU11选择了第2动作模式的情况下，提取包括与该第2动作模式对应的数目(较小数目)的图像块，对所提取的图像块所包括的多个像素中规定像素值的像素的个数进行计数后，输出表示其个数的位串。 
(5)在上述实施方式中，抗混叠电路250设置在图像处理电路25中。与此相对，抗混叠电路250也可设置在显示控制装置16等的其他设备中。通过该结构也能得到与上述实施方式相同的效果。 
(6)在上述实施方式中，变换表Ta将输入像素值0～15和输出灰度值0～15分别对应，并且将输入像素值“16”和输出像素值“15”对应，但输入像素值和输出像素值之间的对应关系并不限于此。关于变换表Tb同样也可变更输入像素值和输出像素值之间的对应关系。通过对上述的对应关系进行适当变更，能够对在存储性液晶显示体15上显示的图像的外表进行调整。 
(7)在上述的实施方式中，写入到VRAM14的位串组作为图像数据被供给到存储性液晶显示体15，存储性液晶显示体15基于所供给的图像数据显示图像。与此相对，实施了抗混叠处理的图像数据也可用于印刷。例如，从位串合成电路253输出的32位的位串被写入RAM13，写入到RAM13的位串组也可作为相当于印刷在1张纸上的图像的图像数据被供给到印刷部。印刷部基于所供给的图像数据进行印刷，将图像数据所表示的图像形成在用纸中。通过该结构，也能得到于上述实施方式相同的效果。 

Claims (6)

1.一种图像处理电路，从包括多个像素值的图像数据中提取分别由规定数目的像素构成的多个图像块，基于提取的图像块所包括的各像素的像素值，算出将各个所述图像块作为一个像素时的像素值，将所算出的像素值作为写入到存储单元的数据进行输出，
该图像处理电路具备：
多个计数单元，对各个所述图像块所包括的多个像素中规定像素值的像素的个数进行计数，分别输出表示该个数的位串，并且能够分别并行进行动作；
多个变换单元，在每个计数单元的后级设置一个，将由各个所述计数单元输出的位串的位数的每一个变换为将像素值写入到所述存储单元时的位数，并将变换为将像素值写入到所述存储单元时的位数后的位串分别进行输出；和
输出单元，将由所述多个变换单元输出的多个位串合成为成为所述存储单元中的数据的写入单位的位数的位串后进行输出；
所述计数单元被设置为：用成为所述存储单元中的数据的写入单位的位数除以将所述图像块作为一个像素而算出的像素值的位数后得到的数目个以上。
2.根据权利要求1所述的图像处理电路，其特征在于，具备：
第1动作模式；
第2动作模式，所述图像块所包括的像素的数目比所述第1动作模式时少；和
模式选择单元，选择所述第1动作模式和所述第2动作模式中任一方的动作模式，
所述多个计数单元被设置为：在所述第2动作模式下用成为所述存储单元中的数据的写入单位的位数除以将所述图像块作为一个像素而算出的像素值的位数后得到的数目个以上，
这些多个所述计数单元的每一个，提取与由所述模式选择单元选择的动作模式对应的数目的像素所构成的所述图像块，对提取的图像块所包括的多个像素中规定像素值的像素的个数进行计数，输出表示该个数的位串，
所述变换单元将通过各个所述计数单元输出的位串的位数，变换为在由所述模式选择单元选择的动作模式下将各个所述像素值写入到所述存储单元时的位数，并将变换为该位数后的位串分别输出。
3.根据权利要求2所述的图像处理电路，其特征在于，
在所述多个计数单元中，
在所述第1动作模式下用成为所述存储单元中的数据的写入单位的位数除以将所述图像块作为一个像素而算出的像素值的位数后得到的数目的计数单元，提取与由所述模式选择单元选择的动作模式对应的数目的像素所构成的所述图像块，对提取的图像块所包括的多个像素中规定像素值的像素的个数进行计数，输出表示该个数的位串，
除此之外的计数单元，在由所述模式选择单元选择了第2动作模式的情况下，提取与该第2动作模式对应的数目的像素所构成的所述图像块，对提取的图像块中包括的多个像素中规定像素值的像素的个数进行计数，输出表示该个数的位串。
4.根据权利要求1所述的图像处理电路，其特征在于，
所述变换单元输出基于变换表对位数进行变换后的位串、或者输出利用削波电路对位数进行变换后的位串，所述变换表表示由所述计数单元输出的位串与将各个所述像素值写入到所述存储单元时的位串的对应关系，所述削波电路将由所述计数单元输出的位串变换为将各个所述像素值写入到所述存储单元时的预先确定的位串。
5.一种显示装置，
具备：
权利要求1～4中任一项所述的图像处理电路；和
基于被写入到所述存储单元中的数据来显示图像的显示部。
6.一种印刷装置，
具备：
权利要求1～4中任一项所述的图像处理电路；和
基于被写入到所述存储单元中的数据来进行印刷的印刷部。
CN2007101998689A 2007-03-16 2007-12-14 图像处理电路、显示装置以及印刷装置 Expired - Fee Related CN101266681B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-068294 2007-03-16
JP2007068294A JP4360410B2 (ja) 2007-03-16 2007-03-16 画像処理回路、表示装置及び印刷装置

Publications (2)

Publication Number Publication Date
CN101266681A CN101266681A (zh) 2008-09-17
CN101266681B true CN101266681B (zh) 2011-12-07

Family

ID=39432992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101998689A Expired - Fee Related CN101266681B (zh) 2007-03-16 2007-12-14 图像处理电路、显示装置以及印刷装置

Country Status (6)

Country Link
US (1) US7920295B2 (zh)
EP (1) EP1970858A2 (zh)
JP (1) JP4360410B2 (zh)
KR (1) KR100918142B1 (zh)
CN (1) CN101266681B (zh)
TW (1) TW200839735A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090167800A1 (en) * 2007-12-27 2009-07-02 Shinichi Hatanaka Inkjet recording apparatus, image forming system, and computer-readable encoding medium recorded with a computer program thereof
JP4900529B1 (ja) * 2011-09-12 2012-03-21 富士ゼロックス株式会社 画像処理装置及びプログラム
US8848250B2 (en) * 2012-10-23 2014-09-30 Kyocera Document Solutions Inc. Compression of halftoned digital images

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1126411A (zh) * 1995-01-06 1996-07-10 大宇电子株式会社 并行编码/解码数字视频信号的装置
CN1340969A (zh) * 2000-08-25 2002-03-20 雅威国际股份有限公司 矩阵式图像编码方法及用该方法的状态比特编码处理装置
JP2004287964A (ja) * 2003-03-24 2004-10-14 Nec Corp 画像処理装置および方法
CN1617567A (zh) * 2003-11-11 2005-05-18 富士通株式会社 彩色图像压缩方法和装置
CN1798236A (zh) * 2004-12-28 2006-07-05 富士通株式会社 用于处理图像的装置和方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US68326A (en) * 1867-08-27 Alcibiades j
US4499498A (en) * 1982-01-14 1985-02-12 Nippon Electric Co., Ltd. Run length decoding apparatus
JP2635308B2 (ja) * 1985-10-18 1997-07-30 キヤノン株式会社 画像処理装置
JPS6491235A (en) * 1987-09-30 1989-04-10 Mitsubishi Electric Corp Control system for counter circuit
JPH01194569A (ja) 1988-01-29 1989-08-04 Fuji Xerox Co Ltd ディザ画像符号化装置
JPH02165775A (ja) * 1988-12-20 1990-06-26 Toshiba Corp 画像処理装置
EP0392701B1 (en) * 1989-04-10 1995-11-08 Canon Kabushiki Kaisha Image reduction apparatus
US5250939A (en) * 1990-11-30 1993-10-05 Victor Company Of Japan, Ltd. Drive apparatus for optical element array
JPH04365258A (ja) 1991-06-13 1992-12-17 Hitachi Ltd ファクシミリ装置
US5432870A (en) * 1993-06-30 1995-07-11 Ricoh Corporation Method and apparatus for compressing and decompressing images of documents
JPH0795391A (ja) 1993-09-22 1995-04-07 Toshiba Corp 画素密度変換装置
JPH07288705A (ja) * 1994-04-18 1995-10-31 Canon Inc カラー画像処理装置および方法
US5659635A (en) * 1994-04-26 1997-08-19 Konica Corporation Image processing apparatus for compressing and decompressing image data
JP2675282B2 (ja) 1995-05-08 1997-11-12 株式会社日立製作所 画像データ処理装置及びそれを用いたシステム
JPH08328539A (ja) 1995-05-30 1996-12-13 Matsushita Graphic Commun Syst Inc 画像表示方法および装置
JP3712802B2 (ja) * 1996-10-29 2005-11-02 富士通株式会社 中間調表示方法および表示装置
JP2001308710A (ja) * 2000-04-21 2001-11-02 Sony Corp 変調回路およびこれを用いた画像表示装置ならびに変調方法
US7072512B2 (en) * 2002-07-23 2006-07-04 Microsoft Corporation Segmentation of digital video and images into continuous tone and palettized regions
EP1641270A4 (en) * 2003-07-02 2010-06-23 Sony Corp DEVICE AND METHOD FOR DETECTING BLOCK DEFORMATION AND DEVICE FOR PROCESSING VIDEO SIGNALS
JP2005100176A (ja) 2003-09-25 2005-04-14 Sony Corp 画像処理装置およびその方法
JP4169023B2 (ja) * 2005-08-26 2008-10-22 ブラザー工業株式会社 画像処理装置および画像処理プログラム
JP2007158968A (ja) * 2005-12-07 2007-06-21 Canon Inc 情報処理装置及び情報処理方法
US7680328B2 (en) * 2006-11-01 2010-03-16 Mtekvision Co., Ltd. Histogram generating device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1126411A (zh) * 1995-01-06 1996-07-10 大宇电子株式会社 并行编码/解码数字视频信号的装置
CN1340969A (zh) * 2000-08-25 2002-03-20 雅威国际股份有限公司 矩阵式图像编码方法及用该方法的状态比特编码处理装置
JP2004287964A (ja) * 2003-03-24 2004-10-14 Nec Corp 画像処理装置および方法
CN1617567A (zh) * 2003-11-11 2005-05-18 富士通株式会社 彩色图像压缩方法和装置
CN1798236A (zh) * 2004-12-28 2006-07-05 富士通株式会社 用于处理图像的装置和方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
全文.

Also Published As

Publication number Publication date
TW200839735A (en) 2008-10-01
JP4360410B2 (ja) 2009-11-11
US7920295B2 (en) 2011-04-05
KR100918142B1 (ko) 2009-09-17
KR20080084556A (ko) 2008-09-19
JP2008233971A (ja) 2008-10-02
CN101266681A (zh) 2008-09-17
US20080225341A1 (en) 2008-09-18
EP1970858A2 (en) 2008-09-17

Similar Documents

Publication Publication Date Title
US7924283B1 (en) Time relevance-based visualization of data
EP1717755A3 (en) System and method for large scale information analysis using data visualization techniques
US7221474B2 (en) Method for visualizing large volumes of multiple-attribute data without aggregation using a pixel bar chart
EP0652524A4 (en) IMAGE PROCESSING METHOD AND APPARATUS.
CN101425277A (zh) 液晶显示器,lcd驱动器和lcd驱动器的操作方法
CN101266681B (zh) 图像处理电路、显示装置以及印刷装置
EP1152375A3 (en) Displaying and manipulating information of multiple kind in the form of thumbnail images
CN102117266B (zh) 字符间距的处理方法和装置
KR20130095651A (ko) 텍스트 렌더링을 위한 룩업 테이블
CN101369344B (zh) 图像处理电路、显示装置以及印刷装置
CN100407230C (zh) 渐变图像生成装置和渐变图像生成方法
CN112528596A (zh) 文字特效的渲染方法、装置、电子设备及存储介质
EP1112764A3 (en) Game machine, image display method, and recording medium
US20020036645A1 (en) Display method and display apparatus
CN100492458C (zh) 视频信号处理电路和处理方法
GB2236037A (en) Method and apparatus for filling contours in digital typefaces
US8089493B2 (en) Image processing circuit, display device, and printing device
TW200717440A (en) Image data generating device, image data generating method, program, and recording medium
CA2294972A1 (en) Display and navigation method for large data files containing graphic elements, and method for compressing files containing textual, graphic or image information
TW200525352A (en) Image signal processing device and image signal processing method
WO2006115384A1 (en) Apparatus and method of conversing data
CN117492577B (zh) 轻量级字库显示方法、装置、微处理器及电子设备
Boyle Manual Recording Of Data
JPS6054700B2 (ja) 色彩図面入力装置
JPH04188282A (ja) 名刺管理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111207

Termination date: 20161214