CN101263655A - 生成带有调制的工作循环的脉冲信号 - Google Patents

生成带有调制的工作循环的脉冲信号 Download PDF

Info

Publication number
CN101263655A
CN101263655A CNA2006800339527A CN200680033952A CN101263655A CN 101263655 A CN101263655 A CN 101263655A CN A2006800339527 A CNA2006800339527 A CN A2006800339527A CN 200680033952 A CN200680033952 A CN 200680033952A CN 101263655 A CN101263655 A CN 101263655A
Authority
CN
China
Prior art keywords
duration
output signal
clock cycle
period
signal period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800339527A
Other languages
English (en)
Other versions
CN101263655B (zh
Inventor
C·德佩
C·哈特鲁普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101263655A publication Critical patent/CN101263655A/zh
Application granted granted Critical
Publication of CN101263655B publication Critical patent/CN101263655B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manipulation Of Pulses (AREA)
  • Pulse Circuits (AREA)
  • Details Of Television Scanning (AREA)
  • Amplitude Modulation (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

生成输出脉冲信号(Y)，其具有输出信号时段(TY)，所述输出信号时段(TY)被通过幅度过渡而划分成前导部分(LP)和拖尾部分(TP)。在每个输出信号时段(TY)期间，改变装置(27到36)通过分别使用具有取决于第一数字数(D)的值和第二较低有效的数字数(D3，D5)的值的不同时钟周期持续时间(TCx0，TCx1，TCx2)的时钟信号(Cx)，而以粗略和精细方式确定所述输出信号时段部分(LP，TP)之一或二者的持续时间(TLP，TTP)。

Description

生成带有调制的工作循环的脉冲信号
发明领域
本发明涉及如在权利要求1的前序中描述的用于生成脉冲信号的方法和如在权利要求6的前序中描述的脉冲信号发生器。
发明背景
US 2003/0117118公开了提供输出脉冲信号的方法和电路，该输出脉冲信号带有调制的脉冲宽度，对于确定输出信号的脉冲宽度的持续时间的、小的数字输入数的值具有增加的精度。输出脉冲信号被使用来控制用于DC负载的开关电源。按照参考文献，不进行测量，输出信号时段的前导部分(leading part)和拖尾部分(trailing part)的过渡的位置的分辨率对于所有输入数字数(digital number)的值将是恒定的。也就是说，分辨率由调制时钟脉冲信号的周期的持续时间确定。在那种情形下，如果数字数的值小，则该值的小的改变量按百分比将具有比把大值的数字数改变相同量更大的影响。对于几种应用，诸如对于开关电源的精确控制而言，这可能是不想要的。所以，参考文献公开了：对于小值的数字数，使输出信号时段的脉冲宽度扩展或者不扩展一个或多个调制时钟脉冲周期。为了达到这一点，计数不同时钟信号的时钟脉冲，以及计数的数目被互相相除，以提供整数结果和余数结果，由此确定输出信号脉冲的宽度必须改变的次数。
现有技术方法的实施是复杂、困难和昂贵的，而且更重要的是，它对于相对较大值的数字输入数不提供分辨率的增加。
发明目的
本发明的目的是解决如上所述的现有技术的缺点。
发明概要
本发明的以上目的是通过提供如在权利要求1中描述的方法而达到的。
因此，通过添加较低有效(less significant)的数字输入数，许多输出脉冲周期(pulse cycle)的过渡可以比以前移位更小的时间量，以及输出信号的工作循环(duty cycle)的分辨率与以前相比、对于更大的数字输入值的范围是增加的。由本发明提供的方法是简单的，且它可以通过使用硬件和/或软件而容易地和效能成本合算地实施。
本发明的以上的目的还通过提供如在权利要求6中描述的脉冲信号发生器而达到。
附图说明
结合附图从以下的示例性说明本发明将逐渐变得更明白。在图上：
图1显示其中可以应用本发明的系统的图；
图2显示在图1的系统中出现的、带有调制的工作循环的脉冲信号的第一例的时间图；
图3显示在图1的系统中出现的、带有调制的工作循环的脉冲信号的第二例的时间图；
图4显示带有调制的工作循环的脉冲信号与该脉冲信号藉以生成的时钟信号相比的时间图；
图5显示用于生成图2所示的脉冲信号的发生器的实施例的图；
图6显示用于生成图3所示的脉冲信号的发生器的实施例的图；
图7显示按照本发明的发生器的实施例的图，该发生器用于生成图2所示的脉冲信号，带有所述脉冲信号的每个时段的过渡的粗略和精细定位；
图8显示在图7所示的发生器中出现的信号的时间图；
图9显示按照本发明的发生器的实施例的图，该发生器用于生成图3所示的脉冲信号，带有所述脉冲信号的每个时段的过渡的粗略和精细定位；以及
图10显示在图9所示的发生器中出现的信号的时间图。
具体实施方式
图1所示的系统具有熟知的配置，且它用来图解说明适合应用本发明的例子。
图1的系统包括控制器2、脉冲信号发生器4和处理(process)6。处理6被提供以来自发生器4的输出脉冲信号Y，用于控制处理6。在它的输入，处理6可以具有由脉冲信号Y控制的开关，例如用来控制加到处理6的负载的功率。处理6可以具有被串联连接在所述开关与所述负载之间的低通滤波器，由此结合发生器4一起提供数字-模拟转换器(DAC)。
控制器2被提供以参考实体(信号或值)Ref和由处理6提供的反馈实体F。取决于参考实体Ref和反馈实体F的值，控制器2确定数字数D，该数字数通过发生器4控制处理6，以改变反馈实体F的值。
控制器2把数字数D提供到发生器4。发生器4根据数字数D的值来确定它的输出脉冲信号Y的工作循环。正如这里使用的其它变量，D本身可以既表示实体又表示它的值。
如图2和3所示，对于具有输出信号时段TY的输出脉冲信号Y，所述时段TY由在相邻的时段TY之间的它的幅度过渡和中间的过渡来确定。该过渡把时段TY划分成具有持续时间TLP的前导部分LP和具有持续时间TTP的拖尾部分TP。
输出脉冲信号Y的工作循环可以以不同的方式改变。输出信号时段TY的前导部分LP和拖尾部分TP的任一项或二者可以改变。
按照图2的例子，一个部分的持续时间，例如前导部分LP的持续时间TLP，被保持为恒定，而另一个(拖尾)部分(TP)的持续时间(TTP)，以及输出脉冲信号Y的持续时间TY，可以具体地取决于数字数D的值而变化。
按照图3的例子，一个部分的持续时间，例如前导部分LP的持续时间TLP，可以具体地取决于数字数D的值而变化。输出脉冲信号Y的持续时间TY被保持为恒定，这样使得它的另一个(拖尾)部分(TP)的持续时间(TTP)随之变化，而不需要特定的行动。
为了覆盖输出信号时段TY的前导部分LP和/或拖尾部分TP变化的所有可能性，这样的变化将称为输出脉冲信号Y的工作循环的调制，它的时段TY的持续时间是恒定的或不是恒定的。
输出脉冲信号Y的工作循环可以以几种方式来调制。图4显示其中使用的时钟信号Cx具有比输出脉冲信号Y高得多的频率的例子。也就是说，时钟信号具有周期TCx，其持续时间比输出信号时段TY的持续时间小得多。时钟周期TCx具有标称持续时间TCx0。令所述时段TY由在t0处的起点和在t1处的终点限定，前导部分LP的持续时间TLP和/或拖尾部分TP的持续时间TTP可以通过从t0或从t0与t1之间的输出信号Y的过渡点t2开始计数时钟周期数直至到达特定的计数值而被限定，该特定的计数值是取决于数字数D的，在其上分别达到输出信号Y在t2或t1处的过渡。
图5显示作为图1的发生器4的第一例的脉冲信号发生器8的图。发生器8是用于生成图2所示的脉冲信号Y。发生器8包括振荡器10、可编程计数器12和比较器14。振荡器10把时钟信号Cx提供到计数器12的时钟输入。数字数D被提供到计数器12的预置输入，以便编程计数器12的计数范围。计数器12的计数输出Cnt被提供到比较器14的第一数据输入。比较器14的第二数据输入被提供以具有恒定值的数字数DTLP。如果比较器14确定Cnt小于DTLP，则它将给输出信号Y提供第一幅度(诸如高电平)、而否则提供第二个不同的幅度(诸如低电平)。
图6显示作为图1的发生器4的第二例的脉冲信号发生器16的图。发生器16是用于生成图3所示的脉冲信号Y。发生器16包括振荡器10、计数器18和比较器20。振荡器10把时钟信号Cx提供到计数器18的时钟输入。计数器18具有P个时钟周期的固定的计数范围。计数P个时钟脉冲花费的时间等于输出信号时段TY，有TY＝P×TCx。计数器18的计数输出Cnt被提供到比较器14的第一数据输入。比较器20的第二数据输入被提供以数字数D。如果比较器20确定Cnt小于D，则它将给输出信号Y提供第一幅度(诸如高电平)、而否则提供第二个不同的幅度(诸如低电平)的。
输出信号Y的过渡在t1(图3和6)或t2(图2和5)处的被控制位置的分辨率，也就是它的工作循环的分辨率，取决于数字数D的分辨率，具体地是它的比特数目。为了将分辨率增加到G倍或2log(G)比特，必须使时钟频率同样增加到G倍。在许多情形下，使时钟频率取决于情形而增加到高于某个值是不实际的或是太昂贵的，且人们必须满足于比实际上想要的小的分辨率。本发明人已经看到，在这些情形下的几个情形中，人们不需要工作循环在它的全部范围上从0％到100％的调制，以及所述范围的未使用部分可被用来允许改变时钟频率达有限数目的时钟周期，以便通过使用第二个、较低有效的数字数来精细调谐输出脉冲信号的工作循环的调制。它们的实施方案的例子将参照图7和9描述，它们分别基于图5和6中所示的发生器8和16。
图7显示按照本发明的脉冲信号发生器的第一实施例的电路图。图7所示的电路，除了图5所示的电路以外，还包括比较器22、乘法器(或放大器)24、和加法器26。图5的振荡器10是图7的压控振荡器(VCO)27。现在参照图8的时间图来描述图7所示的电路的运行。
图5的数字输入数D扩展为部分DTY的数D2(等同于图5的D)以及较低有效的部分D3。如图5所示，D2规定输出信号时段TY。
在从输出信号时段TY的前导部分LP到拖尾部分TP的过渡后，时钟频率对于由数字数D3确定的多个周期稍微改变。这里，假设在输出信号时段TY的拖尾部分TP期间，时钟周期持续时间TCx暂时从TCx0减小到TCx1。在图8上，具有不同时钟频率的间隔对于标称时钟周期TCx0用ICx0表示而对于减小的时钟周期TCx1用ICx1表示。优选地，具有减小的持续时间的时钟周期位于输出脉冲时段TY的结尾。如果计数值Cnt的反数(inverse)小于或等于数目D3，则将出现它的第一时钟周期。比较器22实行这样的比较。在发生时，在频率必须改变的第一时钟周期的时间点t3处，比较器22把它的输出e1从低逻辑电平(0)改变到高逻辑电平(1)。e1的高电平一直保持直到计数器12返回到零计数值(Cnt＝0)为止。比较器22的输出e1通过乘法器24乘以(或放大)一个因子k，以提供电压Udif。加法器26把来自乘法器24的输出电压Udif加到恒定的电压U0，以提供电压Ux，该电压Ux被提供到VCO 27的控制输入。在Udif＝0时，Ux＝U0的控制电压将控制VCO，以提供具有标称周期TCx＝TCx0的时钟信号。从时间点t3，控制电压被改变成使得时钟信号周期稍微减小到TCx＝TCx1(TCx1＜TCx0)。结果，在输出信号时段TY的结尾处的过渡从点t1前进到点t4。在t1与t4之间的时间差TD3dif等于由D3规定的数目乘以时钟信号周期差：
TD3dif＝D3×(TCx0-TCx1)＝D3×Tdif
通过按照本发明的、如参照图7和8描述的用于提供带有调制的工作循环的输出信号Y的方法和电路，时钟周期持续时间TCx的小改变Tdif可能提供在输出信号时段TY的结尾处过渡位置的分辨率的很大增加。例如，假设数字数DTY具有一个值来输出信号时段TY持续最大250个时钟周期。那么对于现有技术，将得到1/250的分辨率。为对此寻址，数字输入DTY将需要2log(250)＝7.97比特，或实际上8比特。现在对于本发明，假设D3表示一个0到50的数，其可以用6比特寻址。
然后，虽然不要求，但假设TCx1或Tdif对于所有D3个周期是恒量，Tdif＝TCx0/50。还假设DTLP表示前导部分总是持续50个时钟周期，TY必须持续达至少50+50＝100个时钟周期，以允许通过D3的6比特来精细定位在拖尾部分TP的结尾处的过渡。因此，对于所述剩余的150个时钟周期中的每个，在输出信号时段TY的结尾处的过渡可以被调节0到50个梯级，这提供最大150×50＝7500个位置，这样使得分辨率从1/250增加到1/7500，这等于2log(7500)-2log(250)＝12.87-7.97＝4.9比特的分辨率增加。
图9显示按照本发明的脉冲信号发生器的第二实施例的电路图。图9所示的电路除了图6所示的电路以外，还包括比较器28、比较器30、减法单元32、乘法器(或放大器)34、和加法器36。图6的振荡器10是图9的压控振荡器(VCO)27。现在将参照图10的时间图来描述图9所示的电路的运行。
图6的数字输入数D被扩展为部分DTLP的数目D4(等同于图6的D)以及较低有效的部分D5。如图6所示，所述部分DTLP确定输出信号时段TY的前导部分LP必须持续的时钟周期的数目，且计数器18的计数范围是恒定的，以确定输出信号时段TY必须总是持续P个时钟脉冲。
对于图9所示的电路，在输出信号时段TY的前导部分LP期间，时钟频率对于由数字数D5确定的多个周期稍微改变。结果，前导部分的持续时间TLP将取决于D5的值而改变。前导部分LP的持续时间的这个改变在同一个输出信号时段TY的拖尾部分TP期间被补偿，这样使得输出信号时段TY保持恒定。这里假设在前导部分LP期间，时钟周期持续时间TCx暂时从TCx0减小到TCx1，以及在拖尾部分TP期间，时钟频率TCx暂时从TCx0增加到TCx2。在图9上，具有不同的时钟频率的间隔对于标称时钟周期TCx0用ICx0表示，对于减小的时钟周期TCx1用ICx1表示，以及对于增加的时钟周期TCx2用ICx2表示。优选地，带有相对于标称时钟频率改变的频率的时钟周期分别位于输出脉冲时段TY的开始和结尾。
对于在每个输出脉冲时段TY期间过渡的粗略定位，电路9的电路与图6的电路相同地运行。对于精细定位所述过渡，如果来自计数器20的计数值Cnt小于数字数D5，则比较器28给输出e2提供逻辑高电平(1)，否则提供逻辑低电平(0)。为了对此进行补偿，以便保持TY恒定，在输出信号时段TY的拖尾部分TP期间，比较器30在其持续时间必须从TCx0增加到TCx2的第一时钟周期出现时给输出e3提供逻辑高电平(1)，否则提供逻辑低电平(0)。
减法单元32从来自比较器28的输出e2中减去来自比较器30的输出e3，以提供模拟输出v，它可以取-1，0，和+1的值。来自减法单元32的输出v被乘法器(或放大器)34乘以一个因子k，以提供电压Udif。加法器36把恒定电压U0与来自乘法器34的输出电压Udif相加，以提供电压Vx，该电压被提供到VCO 27的控制输入。如果Udif是正的，则它将导致时钟频率增加。如果Udif是负的，则它将导致时钟频率减小。因此，时钟周期持续时间可能改变正或负的Tdif的量，如果有此事的话。
如图10所示，令时钟周期持续时间对于输出信号时段TY的头D5个时钟周期从TCx0减小到TCx1，在t2处从输出信号时段TY的前导部分LP到拖尾部分TP的过渡被通过一个TD5dif＝D5×(TCx0-TCx1)＝D5×Tdif的量而提前到t5。同样地，具有减小的持续时间TCx1的最后时钟周期的结尾边缘被通过相同的量TD5dif从t5提前到t6。在t6，时钟周期持续时间被恢复到TCx0。当到达时间t8时，这是由t2-D5×(TCx0+Tdif)确定的，时钟周期持续时间暂时增加到TCx2。在输出信号时段TY的结尾，在t1处，时钟周期持续时间被做成TCx0或TCx1，这取决于对于下一个输出信号时段TY的D5的值分别是零还是非零。
通过按照本发明的、如参照图9和10描述的用于提供具有调制的工作循环的输出信号Y的方法和电路，时钟周期持续时间TCx的小改变Tdif可能提供在从输出信号时段TY的前导部分LP到拖尾部分TP的过渡位置的分辨率的很大增加。例如，假设P＝250。那么，对于现有技术，将得到1/250的分辨率，这可以通过2log(250)＝7.97比特，或实际上8比特的数字输入D1来寻址。现在对于本发明，假设D5表示一个0到50的数，其可以用6比特寻址。然后，虽然不要求，但假设TCx1和TCx2对于所有D5个周期是恒量，Tdif＝TCx0/50。它在输出信号时段TY的拖尾部分TP期间取用另一最大的50个时钟周期来实现在前导部分LP期间时钟脉冲序列提前的补偿。所以，在每个输出信号时段TY期间，剩余250-50-50＝150个时钟周期，在此期间从所述前导部分LP和拖尾部分TP的过渡可以通过0到50个梯级被精细定位。因此，在那些150个时钟周期期间，可以由DTLP和D5规定150×50＝7500个位置，这样使得分辨率从1/250增加到1/7500，这等于2log(7500)-2log(250)＝12.87-7.97＝4.9比特的分辨率增加。
当不使用本发明、而以通常的方式改变时钟频率时，分辨率的增加将需要时钟频率增加到相同的倍数(在参照图7到10给出的例子中是4.9)。时钟频率的增加在许多情形下是不实际的或是太昂贵的。通过本发明，标称时钟频率的小的临时增加或减小(在所述的例子中的1/50)便足以对许多情形得到相同的结果，也就是倘若具有输出信号Y的工作循环的有限调制范围的话。
应当看到，在如由权利要求限定的本发明的范围内，本领域技术人员可以施加几种改变和修改。
例如，对于图7，乘法器24和加法器26一起可以由带有用于e1和U0的两个输入和带有对那些输入的适当放大的单个运算放大器形成。对于图9，减法单元32、乘法器34和加法器36一起可以由带有用于e2，e3和U0的三个输入和带有对于那些输入的适当放大的单个运算放大器形成。
另外，图7和9的电路图的几个部件，诸如计数器和比较器可以通过使用软件来实施。
另外，VCO 27可以替代地例如通过使用出自美国制造商TexasInstruments的产品系列MSP430的微控制器数字地实施。然后，代替电压Ux，数字值被提供到所述微控制器，加法器26或36可以是数字的，且代替电压U0和Udif，可以使用数字值。
如上所述，时钟周期持续时间改变的Tdif不一定需要是恒定的。唯一的要求是：人们可以最终通过在多个(图7的D3，图9的D5)时钟周期上累积，而提前或延迟输出信号时段TY的特定过渡。
另外，在按照本发明的电路例子的说明中提到增加或减小时钟信号周期持续时间处，相反的情形也是可能的。
此外，在输出信号时段TY的前导部分LP期间或在拖尾部分TP期间进行的以上说明的操作可以改为以类似的方式在另一部分中进行。

Claims (9)

1.一种用于生成输出脉冲信号(Y)的方法，该输出脉冲信号具有输出信号时段(TY)，所述输出信号时段(TY)通过幅度过渡被划分成前导部分(LP)和拖尾部分(TP)，其中在每个输出信号时段(TY)期间，所述输出信号时段部分(LP，TP)之一的持续时间(TLP，TTP)通过第一数字数(D)的值乘以具有标称时钟周期持续时间(TCx＝TCx0)的调制时钟信号(Cx)的周期(TCx)而确定，其特征在于，在每个输出信号时段(TY)期间，所述输出信号时段部分(LP，TP)之一或二者的持续时间(TLP，TTP)通过分别使用具有取决于第一数字数(D)的值和第二较低有效的数字数(D3，D5)的值的不同时钟周期持续时间(TCx0，TCx1，TCx2)的时钟信号(Cx)以粗略和精细方式来确定。
2.按照权利要求1的方法，其特征在于，第二数字数(D3，D5)确定一个时间，在该时间期间，时钟周期持续时间(TCx)具有与标称时钟周期持续时间(TCx0)不同的值。
3.按照权利要求2的方法，其特征在于，在其间时钟周期持续时间(TCx)具有与标称时钟周期持续时间(TCx0)不同的值的时间是通过计数时钟周期(TCx1，TCx2)达一个等于第二数字数(D3，D5)的值的计数值而被确定的。
4.按照一前述权利要求的方法，其特征在于，当在输出信号时段(TY)的前导部分(LP)或拖尾部分(TP)期间分别使用不同的持续时间(TCx1，TCx2)时，不同于标称时钟周期持续时间(TCx0)的时钟周期持续时间(TCx1，TCx2)，正好从相邻的输出信号时段(TY)之间的过渡施加或者一直施加到该过渡。
5.按照一前述权利要求的方法，其特征在于，如果在输出信号时段(TY)的一个部分(LP，TP)期间使用不同于标称时钟周期时段(TCx0)的时钟周期时段(TCx1，TCx2)，则在该输出信号时段(TY)的另一个部分期间使用不同于标称时钟周期时段(TCx0)且不同于所述一个部分的时钟周期持续时间的时钟周期时段(TCx1，TCx2)，使得输出信号时段(TY)保持恒定。
6.一种用于生成输出脉冲信号(Y)的脉冲信号发生器(8，16)，该输出脉冲信号具有输出信号时段(TY)，所述输出信号时段(TY)通过幅度过渡被划分成前导部分(LP)和拖尾部分(TP)，该脉冲信号发生器包括输出信号时段部分改变装置(22到36)，其根据第一数字数(D)的值乘以调制时钟信号(Cx)的周期(TCx)而确定每个被调制信号时段(TY)的所述输出信号时段部分(LP，TP)之一的持续时间(TLP，TTP)，其特征在于，在每个输出信号时段(TY)期间，所述改变装置通过分别使用具有取决于第一数字数(D)的值和第二较低有效的数字数(D3，D5)的值的不同时钟周期持续时间(TCx0，TCx1，TCx2)的时钟信号(Cx)，来以粗略和精细方式确定所述输出信号时段部分(LP，TP)之一或二者的持续时间(TLP，TTP)。
7.按照权利要求6的脉冲信号发生器(8，16)，其特征在于，所述改变装置计数具有与标称时钟周期持续时间(TCx0)不同的持续时间的时钟周期(TCx1，TCx2)，以限定一个在其间使用不同的时钟周期持续时间(TCx1，TCx2)的时间，该时间相应于一个等于该第二数字数(D3，D5)的值的被计数的数。
8.按照权利要求6或7的脉冲信号发生器(8，16)，其特征在于，所述改变装置当在输出信号时段(TY)的前导部分(LP)或拖尾部分(TP)期间分别使用不同的持续时间(TCx1，TCx2)时，正好从相邻的输出信号时段(TY)之间的过渡施加不同于标称时钟周期持续时间(TCx0)的时钟周期持续时间(TCx1，TCx2)或者一直施加到该过渡。
9.按照权利要求6到8之一的脉冲信号发生器(16)，其特征在于，如果改变装置(18，20，27到36)在输出信号时段(TY)的一个部分(LP，TP)期间施加不同于标称时钟周期时段(TCx0)的时钟周期时段(TCx1，TCx2)，则在该输出信号时段(TY)的另一个部分期间，该改变装置施加不同于标称时钟周期时段(TCx0)且不同于所述一个部分的时钟周期持续时间的时钟周期时段(TCx1，TCx2)，使得输出信号时段(TY)保持恒定。
CN2006800339527A 2005-09-16 2006-09-12 生成带有调制的工作循环的脉冲信号 Expired - Fee Related CN101263655B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP05108521.5 2005-09-16
EP05108521 2005-09-16
PCT/IB2006/053224 WO2007031940A2 (en) 2005-09-16 2006-09-12 Generating a pulse signal with a modulated duty cycle

Publications (2)

Publication Number Publication Date
CN101263655A true CN101263655A (zh) 2008-09-10
CN101263655B CN101263655B (zh) 2012-05-23

Family

ID=37865346

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800339527A Expired - Fee Related CN101263655B (zh) 2005-09-16 2006-09-12 生成带有调制的工作循环的脉冲信号

Country Status (7)

Country Link
US (1) US7656213B2 (zh)
EP (1) EP1929629B1 (zh)
JP (1) JP4843041B2 (zh)
CN (1) CN101263655B (zh)
AT (1) ATE463885T1 (zh)
DE (1) DE602006013483D1 (zh)
WO (1) WO2007031940A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066811A (zh) * 2013-01-08 2013-04-24 西南交通大学 开关变换器双缘恒定导通时间调制电压型控制方法及其装置
CN104904120A (zh) * 2013-02-21 2015-09-09 密克罗奇普技术公司 增强型数值控制振荡器
CN106031004A (zh) * 2014-02-26 2016-10-12 德州仪器公司 具有经自适应随机化扩展频谱的切换模式电力供应器
CN109104171A (zh) * 2018-08-09 2018-12-28 成都黎声科技有限公司 一种pwm波形发生器
CN114878879A (zh) * 2022-07-11 2022-08-09 天津普智芯网络测控技术有限公司 一种适用于不同通信端口的检测脉冲调制和使用方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011234258A (ja) * 2010-04-30 2011-11-17 Fujitsu Semiconductor Ltd デジタルアナログ変換器及びそれを有するデジタルオーディオ処理回路
US8405465B2 (en) * 2010-11-18 2013-03-26 Earl W. McCune, Jr. Duty cycle translator methods and apparatus
US9190906B2 (en) * 2012-05-16 2015-11-17 Intel Deutschland Gmbh Digital event generator, comparator, switched mode energy converter and method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206889A (en) * 1992-01-17 1993-04-27 Hewlett-Packard Company Timing interpolator
JP3576140B2 (ja) * 2001-12-26 2004-10-13 Ｔｄｋ株式会社 スイッチング電源装置用制御回路及びこれを用いたスイッチング電源装置
JP2003298424A (ja) * 2002-04-05 2003-10-17 Matsushita Electric Ind Co Ltd 信号処理装置およびｄ／ａ変換器
US20060109043A1 (en) * 2002-10-16 2006-05-25 Leenaerts Dominicus Martinus W Pulse generator
WO2004055964A1 (en) 2002-12-13 2004-07-01 Orr Raymond K Digital programmable pulse modulator with digital frequency control
US7106118B2 (en) * 2004-01-16 2006-09-12 Realtek Semiconductor Corp. Clock signal generator with low power comsumption function and method thereof
TWI245178B (en) * 2004-01-16 2005-12-11 Realtek Semiconductor Corp Clock generation method and apparatus

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066811A (zh) * 2013-01-08 2013-04-24 西南交通大学 开关变换器双缘恒定导通时间调制电压型控制方法及其装置
CN103066811B (zh) * 2013-01-08 2015-10-14 西南交通大学 开关变换器双缘恒定导通时间调制电压型控制方法
CN104904120A (zh) * 2013-02-21 2015-09-09 密克罗奇普技术公司 增强型数值控制振荡器
CN104904120B (zh) * 2013-02-21 2018-07-03 密克罗奇普技术公司 增强型数值控制振荡器
CN106031004A (zh) * 2014-02-26 2016-10-12 德州仪器公司 具有经自适应随机化扩展频谱的切换模式电力供应器
CN106031004B (zh) * 2014-02-26 2019-11-19 德州仪器公司 具有经自适应随机化扩展频谱的切换模式电力供应器
CN109104171A (zh) * 2018-08-09 2018-12-28 成都黎声科技有限公司 一种pwm波形发生器
CN114878879A (zh) * 2022-07-11 2022-08-09 天津普智芯网络测控技术有限公司 一种适用于不同通信端口的检测脉冲调制和使用方法

Also Published As

Publication number Publication date
DE602006013483D1 (de) 2010-05-20
US7656213B2 (en) 2010-02-02
CN101263655B (zh) 2012-05-23
EP1929629A2 (en) 2008-06-11
JP4843041B2 (ja) 2011-12-21
US20080252351A1 (en) 2008-10-16
EP1929629B1 (en) 2010-04-07
JP2009509378A (ja) 2009-03-05
WO2007031940A2 (en) 2007-03-22
WO2007031940A3 (en) 2007-12-21
ATE463885T1 (de) 2010-04-15

Similar Documents

Publication Publication Date Title
CN101263655B (zh) 生成带有调制的工作循环的脉冲信号
EP0910168B1 (en) Delta-sigma pulse width modulator
US5933453A (en) Delta-sigma pulse width modulator control circuit
EP1374411B1 (en) Real time correction of a digital pwm amplifier
KR101176611B1 (ko) 자기 교정 디지털 펄스-폭 변조기(ｄｐｗｍ)
US7920023B2 (en) Switching amplifier
CN101133553B (zh) Pwm信号发生电路
JP2006174475A (ja) デジタル／アナログコンバータ
US5287296A (en) Clock generators having programmable fractional frequency division
US6850177B2 (en) Digital to analog convertor
US20070152858A1 (en) Delta-sigma modulator circuit with limiter and method therefor
US8732510B2 (en) Digital forced oscilation by direct digital synthesis to generate pulse stream having frequency relative to a reference clock signal and to eliminate an off-chip filter
US7764135B2 (en) Pulse shaping circuit for crystal oscillator
US20040027181A1 (en) Clock multiplying PLL circuit
US5796360A (en) Fast sigma-delta modulator having a controlled clock generator
JPWO2007105487A1 (ja) パルス幅制御信号発生回路、電力変換制御回路および電力変換制御用ｌｓｉ
KR100390384B1 (ko) 펄스 분산기법을 이용한 펄스폭 변조기 및 임의 주파수발생기
US7733256B2 (en) Analog signal generator
JP2003110364A (ja) 信号波形生成出力装置
JPH07226674A (ja) デジタル発振回路
JPS63229917A (ja) 奇数分の１分周器
JP2002314424A (ja) デジタル・アナログ変換回路
KR20040005398A (ko) 카운터를 이용한 직접 디지털 주파수 합성기
JP2006121139A (ja) ディジタルｐｗｍ手段
GB2398192A (en) Digitally controlled switching signal generator

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120523

Termination date: 20140912

EXPY Termination of patent right or utility model