JP2006174475A - デジタル／アナログコンバータ - Google Patents

Abstract

【課題】高速クロックを必要としない高精度Ｄ／Ａ。
【解決手段】信号が入力される入力ポートと、アナログフィルタの入力ポートに接続された出力ポートとを有するデジタルプロセッサを備え、デジタルプロセッサは、基準入力電圧をアナログフィルタのデジタルモデルからの電圧と比較するフィードバックループを備えている。基準入力電圧とアナログフィルタのデジタルモデルからの電圧とを比較するフィードバックループを用いる。コンバータの次の状態（０または１）は、入力（基準）電圧をフィードバックループからの電圧と比較することにより設定される。コンバータの出力信号はアナログフィルタへ送られる。アナログフィルタのフィルタ特性をデジタルモデルのフィルタ特性と一致させると、アナログ電圧は、デジタル電圧及び基準電圧と一致する。
【選択図】図１

Description

本発明は、レーダー装置に関し、より詳しく言うと、アナログ信号を発生し、レーダー装置で用いられる無線周波数（ＲＦ）信号に変調する技術に関する。

公知のように、レーダー装置では、アナログ信号により変調されたＲＦ信号が用いられる。かなり正確なアナログ信号が必要であり、また、低価格の装置が望まれる。低価格の装置では、所望のアナログ信号を生成するために、１ビットコンバータが用いられる。

公知のように、従来の１ビットコンバータでは、パルス幅変調（ＰＷＭ）またはデルタシグマ変調（ＤＳＭ）が用いられる。ＰＷＭコンバータは、固定周波数でパルスを発生する。パルスは、所望の出力電圧に比例するパルス幅を有している。ＰＷＭコンバータにより発生するスイッチングノイズは、フィルタリングが難しい低周波数のノイズを含んでいる。このように、ＰＷＭコンバータは比較的簡単な構成かつ安価であるが、多くの用途に必要な正確なレベルを出力しない。

ＤＳＭコンバータは、ＰＷＭコンバータに比べて高度である。ＤＳＭコンバータでは、スイッチングノイズを、フィルタリングしやすい高周波数帯域に移行させるデジタルフィードバックが用いられている。それにより、ＤＳＭコンバータは、所望の正確なレベルを出力するので、高度かつ高価である。また、ＤＳＭコンバータでは、高クロックレートが必要となる。

本発明によれば、デジタル/アナログコンバータ（ＤＡＣ）は、デジタル信号が入力される入力ポートと、所望のフィルタ特性を有するアナログフィルタの入力ポートに接続された出力ポートとを有するデジタルプロセッサを備えている。アナログフィルタは、アナログ信号を出力する出力ポートを備えている。デジタルプロセッサは、コンパレータ及びアナログフィルタのデジタルモデルによるフィードバックループを備えている。アナログフィルタのデジタルモデルの出力端は、コンパレータの第２の入力端に接続され、フィードバック信号を送る。

このような構成により、所定のクロックレート及び所定のアナログフィルタに対して、改善された正確性を有するＤＡＣが提供される。コンパレータは、入力信号の値と、アナログフィルタのデジタルモデルからのフィードバック信号の値とに基づいた値を有する信号を出力する。アナログフィルタのデジタル処理部（すなわちデジタルモデル）を含むフィードバックループと、デジタル入力（基準）信号の値をアナログフィルタのデジタルモデルからの信号の値と比較するコンパレータとを設けることにより、ノイズが減少し、過渡応答特性が改善されたＤＡＣが提供される。

アナログフィルタのデジタルモデルにフィードバックループを設けることにより、デジタルプロセッサは、ハイパスフィルタ特性を有する。それにより、ＤＡＣのノイズが減少する。アナログフィルタのデジタルモデルのフィルタ特性をアナログフィルタのフィルタ特性と一致させることにより、アナログフィルタの過渡応答特性が改善される。このように、アナログフィルタのデジタルモデルは、ＤＡＣの全体的な性能を改善する。

１つの実施例において、ＤＡＣは、自動車のレーダー装置に用いられる低価格で正確な１ビットＤＡＣとして用いられる。コンパレータによる一般的な機能（すなわち、フィードバック信号の値とデジタル入力信号の値とを比較し、比較に基づいた信号を出力する）は、減算回路及び量子化回路を用いて実現することもできる。

本発明の他の態様によれば、レーダー信号を処理する方法は、コンパレータの第１の入力端にデジタル入力信号を供給し、アナログフィルタのデジタルモデルからの出力信号をフィードバックして、コンパレータの第２の入力端に供給し、入力信号とフィードバック信号とを比較し、アナログフィルタのデジタルモデルのフィルタ特性と対応するフィルタ特性を有するアナログフィルタの入力ポートに、コンパレータの出力端からの信号を供給することを含んでいる。

このような方法では、ＲＦ信号に変調するためのアナログ信号を供給する技術が提供される。フィードバックループ内にアナログフィルタのデジタルモデルを設け、デジタルモデルのフィルタ特性をアナログフィルタのフィルタ特性と一致させることにより、ノイズが減少し、過渡応答特性が改善されたデジタル/アナログコンバータが提供される。フィルタにフィードバックループが設けられているので、ノイズが減少し、ハイパスフィルタ特性を有するプロセッサが提供される。

このように、コンパレータを有するデジタルフィードバック内にアナログフィルタのデジタルモデルを設けることにより、本発明によるＤＡＣは、自動車のレーダー装置等のＲＦ信号に用いて好適な、かなり正確なアナログ信号を出力する。比較処理（すなわち、フィードバック信号の値と入力信号の値とを比較し、その比較に基づいた値を出力する）は、減算回路及び量子化回路を用いて実現することもできる。

図１に示すシングルビットのデジタル/アナログコンバータ（ＤＡＣ）（１０）は、デジタル信号が入力される並列の入力ポート（１０ａ）と、アナログ信号を出力する出力ポート（１０ｂ）とを備えている。ＤＡＣ（１０）は、デジタルプロセッサ（１４）を備えている。

デジタルプロセッサ（１４）は、複数の論理ゲート、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、またはマイクロプロセッサ等を含む、種々の異なる技術により実現される１つ以上のデジタル処理要素を備えている。

デジタルプロセッサ（１４）は、プログラミングされているか、または、コンパレータ（１６）及びデジタルフィルタ（１８）（「アナログフィルタのデジタルモデル」または「フィルタのデジタル処理部」ともいう）により実現される。アナログフィルタのデジタルモデルやその他の呼称は、離散時間モデル、離散値モデル、アナログフィルタのような連続的システムを含むものである。

コンパレータ（１６）の第１の入力端（１６ａ）には、入力ポート（１０ａ）が接続され、デジタル信号が入力され、コンパレータ（１６）の出力端（１６ｂ）には、デジタルフィルタ（１８）の入力端（１８ａ）が接続されている。

コンパレータ（１６）は、第１の入力端（１６ａ）からの入力（基準）信号と、出力端（１６ｂ）からのフィードバック信号との差分が最小となるように、出力端（１６ｂ）のデジタル出力信号を制御する。本実施例の場合、入力信号及びフィードバック信号は、電圧信号であるが、他の実施例では、電圧信号以外の信号（例えば電流信号や電力信号）を用いるのが好適または好都合の場合もある。

デジタル出力信号は、ビットストリームである（すなわち、連続した論理的１及び０）。本実施例において、出力ビットストリームにおける論理的１の小数部は、基準信号の強度に比例している。他の実施例では、出力ビットストリームにおける０の小数部が、基準信号の強度に比例している装置とするのが好ましいこともある。

また、コンパレータ（１６）の出力信号は、アナログフィルタ（２０）の入力ポート（２０ａ）へ供給される。本実施例では、アナログフィルタ（２０）には、ローパスフィルタをなすように、抵抗（２２）及びコンデンサ（２４）が設けられている。

アナログフィルタ（２０）は、出力ビットストリームである出力信号をフィルタリングし、それにより、出力ポート（１０ｂ）におけるアナログ信号の信号レベルは、基準信号に比例する。本実施例において、出力信号は、抵抗（２２）及びコンデンサ（２４）によりフィルタリングされた出力電圧信号であり、出力ポート（１０ｂ）におけるアナログ電圧は、基準電圧と比例している。

デジタルフィルタ（１８）のフィルタ特性は、少なくとも周波数範囲に関して、アナログフィルタ（２０）のフィルタ特性とおおむね一致している。例えば、アナログフィルタ（２０）がバンドパスフィルタ特性を有する場合、周波数範囲は、通過帯域の周波数範囲及び通過帯域のやや外側の帯域とされる。同様に、アナログフィルタ（２０）がローパスフィルタ特性を有する場合、周波数範囲は、ローパスフィルタの通過帯域及び通過帯域のやや外側の帯域とされる。さらに、アナログフィルタ（２０）がハイパスフィルタ特性を有する場合、周波数範囲は、ハイパスフィルタの通過帯域及び通過帯域のやや外側の帯域とされる。

しかしながら、いくつかの実施例において、アナログフィルタ（２０）のフィルタ特性を、フィルタの作動周波数範囲を超えた全周波数範囲に一致させることが好ましい場合もある。デジタルフィルタ（１８）の出力信号は、コンパレータ（１６）の第２の入力端（１６ｃ）へフィードバックされる。

図１の実施例において、アナログフィルタ（２０）には、抵抗（２２）及びコンデンサ（２４）からなるローパスフィルタが設けられている。また、デジタルフィルタ（１８）は、アナログフィルタ（２０）のフィルタ特性と一致するローパスフィルタ特性を有している。

アナログフィルタ（２０）のフィルタ特性は、所望のシステムパフォーマンス特性に基づいて定められている。アナログフィルタ（２０）に特定の特性を持たせる場合、装置から除去されるべきノイズ量とカットオフ周波数（ｆ_c）とのトレードオフが発生する。通常、カットオフ周波数（ｆ_c）は、できるだけ多くのノイズを遮断しつつ、所望の信号を通過させる周波数とされている。

また、アナログフィルタ（２０）を、マルチポールフィルタとすることもできる。いくつかの用途においては、アナログフィルタ（２０）にローパスフィルタ特性以外のフィルタ特性を設けることが望まれる。このようなフィルタ特性は、バンドパスフィルタ特性、ハイパスフィルタ特性、または、特定の用途に用いられるのに好適なフィルタ特性等のことである。

デジタルフィルタ（１８）の出力信号は、コンパレータ（１６）の入力端（１６ｃ）にフィードバック信号として供給される。このフィードバック信号は、コンパレータ（１６）のパラレルポートである入力端（１６ｃ）へ供給され、同じ数のビットを有するパラレル信号がコンパレータ（１６）の入力端（１６ａ）へ供給される。また、入力ポート（１０ａ）、コンパレータ（１６）の入力端（１６ａ）及び（１６ｃ）へ供給されるビット数は、（製造による制限以外には）限定されていない。

コンパレータ（１６）による通常の機能（すなわち、フィードバック信号と入力デジタル信号とを比較し、その差分に基づいた信号を出力する）は、デジタルコンパレータを用いる代わりに、減算回路及び量子化回路を用いて実現することもできる。

図２は、ＤＡＣ（１０）の出力ポート（１０ｂ）にアナログ信号を供給するデジタルプロセッサ（１４）による処理のフローチャートである。

フローチャートの矩形ブロック（例えばブロック（３０））は、「処理ブロック」であり、ステップ、インストラクション、インストラクションまたはオペレーションのグループを実行する。いくつかの処理ブロックは、経験処理またはデータベース処理を実行し、その他は、コンピュータソフトウェアによるインストラクションまたはインストラクショングループを実行する。

フローチャートの菱形ブロック（例えばブロック（４２））は、「決定ブロック」であり、処理ブロックの処理に影響するステップ、オペレーション、インストラクション、またはインストラクショングループを実行する。このように、フローチャート中のいくつかの処理は、コンピュータソフトウェアにより実行され、残りの処理は、異なる手段により実行される。

また、いくつかの処理ブロックでは、特定用途向け集積回路（ASIC）、書替え可能ゲートアレイ（FPGA）、または複数の論理ゲート等を含む機能的に等価である回路により実行されるオペレーションまたは処理が行われる。

フローチャートには、特定のプログラム言語のシンタックスを書いていない。その代わり、フローチャートには、特定の装置に必要な処理を行うオペレーションを実行したり、回路を変更したり、コンピュータソフトウェアを生成したりするのに必要な機能的情報を書いてある。コンピュータソフトウェアを用いる場合には、ループや変数の初期化のような多くのルーチンプログラム及び一時的数値変数を記していない。明記していない場合、ステップ及びオペレーションのシーケンスは、単に例示的なものであり、本発明の範囲を逸脱することなく変形可能であることが、当業者には明らかであろう。

図２に戻ると、処理ブロック（３０）において、初期化が開始され、処理ブロック（３２）へ進み、１クロックサイクルの処理が開始される。処理ブロック（３４）（３６）では、種々の入力信号に基づいて、デジタルフィルタ（１８）の次の出力信号が演算される。処理ブロック（３４）では、デジタルフィルタ（１８）への次の入力信号が第１の論理レベル（例えば０）であることに基づいて、デジタルフィルタ（１８）の次の出力信号が演算され、同様に、処理ブロック（３６）では、デジタルフィルタ（１８）への次の入力信号が第２の論理レベル（例えば１）であることに基づいて、デジタルフィルタ（１８）の次の出力信号が演算される。

次に、処理ブロック（３８）において、入力信号がデジタルプロセッサ（１４）のコンパレータ（１６）の入力端（１６ａ）に供給される。コンパレータ（１６）に入力信号が供給されると、処理ブロック（４０）において、コンパレータ（１６）は、入力信号と、デジタルフィルタ（１８）の出力端からの基準フィードバック信号とを比較する。

決定ブロック（４２）において、コンパレータ（１６）に供給された入力信号の値がフィードバック信号の値よりも大であるか否かが決定される。入力信号が基準フィードバック信号よりも大であると、処理ブロック（４４）において、デジタル出力信号が第２の論理レベル（例えば１）に設定される。

決定ブロック（４２）において、入力信号が基準フィードバック信号よりも大でないとされると、処理ブロック（４５）へ進み、デジタル出力信号は第１の論理レベル（例えば０）に設定される。

デジタル出力信号が１または０に設定されたことにかかわらず、処理ブロック（４６）において、デジタルフィルタ（１８）の状態が更新される。処理ブロック（４８）では、処理すべきクロックサイクルがあるか否かが決定される。処理すべきクロックサイクルがある場合、処理ブロック（３４）へ戻り、ブロック（３４）〜ブロック（４６）が繰り返される。処理すべきクロックサイクルがない場合、処理が終了する。

図３には、基準信号の矩形波である第１の曲線（５０）、本発明によるＤＡＣの波形図である第２の曲線（５２）、及び、デルタシグマ（ΔΣ）ＤＡＣの波形図である第３の曲線（５４）を示してある。

曲線（５０）（５２）（５４）を比較すると、曲線（５２）は、曲線（５４）よりも、曲線（５０）に近似しており、アナログフィルタ及び特性が一致したデジタルフィルタを有するＤＡＣ（すなわち曲線（５２））の過渡応答特性は、従来のΔΣＤＡＣ（すなわち曲線（５４））の過渡応答特性に比べて改善されている。図３の曲線は、デジタル出力信号のクロック周波数を５０ＭＨｚとし、デジタル信号をフィルタリングするために、時定数が９μｓのＲＣフィルタを用いる回路により発生されたものである。

このように、デジタルフィルタ（１８）（図１）の特性を、アナログフィルタのフィルタ特性と一致させることにより、本発明によるＤＡＣの過渡応答特性は、従来のΔΣＤＡＣの過渡応答特性と比べて改善される。上述したように、デジタルフィルタ（１８）（図１）にアナログフィルタのフィルタ特性を持たせることにより、アナログフィルタ（２０）（図１）のＲＣ特性をキャンセルすることができる。

このように、フィードバックループ内にデジタルフィルタ（１８）（図１）を設け、デジタルフィルタ（１８）のフィルタ特性をアナログフィルタ（２０）（図１）のフィルタ特性と一致させることにより、ノイズ量が減り、過渡応答特性が改善されたＤＡＣが提供される。

図４には、基準チャープ信号である第１の曲線（５６）、本発明によるＤＡＣのチャープ信号である第２の曲線（５８）、ΔΣＤＡＣのチャープ信号である第３の曲線（６０）を示してある。

上述した実施例では、本発明を電圧信号に基づいて実行される回路動作として説明したが、電流信号の場合も同様に動作する。例えば、コンパレータ、デジタルフィルタ、アナログフィルタのそれぞれを、電圧信号ではなく電流信号で動作する回路に設けてもよい。また、電圧信号及び電流信号で動作する回路としてもよい。

全ての従来例を明細書中に記載した。

本発明の好ましい実施例を記載してあるため、発明の概念を含む他の実施例も可能であることが、当業者には理解できると思う。従って、本発明は、上述した実施例に限定されるものではなく、特許請求の範囲のみにより限定されるものである。

本発明によるＤ/Ａコンバータのブロック図である。 本発明によるＤ/Ａコンバータによる処理のフローチャートである。 本発明によるＤ/Ａコンバータ及び従来のΔΣＤ/Ａコンバータの波形図である。 本発明によるＤ/Ａコンバータ及び従来のΔΣＤ/Ａコンバータのチャープ信号の波形図である。

符号の説明

１０ デジタル/アナログコンバータ
１０ａ 入力ポート
１０ｂ 出力ポート
１２ パラレル入力ポート
１４ デジタルプロセッサ
１６ コンパレータ
１６ａ、１６ｃ 入力端
１６ｂ 出力端
１８ デジタルフィルタ
１８ａ 入力端
２０ アナログフィルタ
２０ａ 入力ポート
２２ 抵抗
２４ コンデンサ

Claims (14)

1. デジタル/アナログコンバータ（ＤＡＣ）であって、
   デジタル入力信号が入力され、フィードバック信号の値よりも小さいデジタル入力信号の値に対応する第１の値を有するデジタル出力信号と、フィードバック信号の値よりも大きいデジタル入力信号の値に対応する第２の値を有するデジタル出力信号とを出力するコンパレータと、コンパレータからのデジタル出力信号が入力され、コンパレータにフィードバック信号を供給するデジタルフィルタとを有するデジタルプロセッサと、
   コンパレータの出力端に接続された入力ポートと、ＤＡＣの出力ポートに接続された出力端とを有するアナログフィルタとを備え、
   デジタルフィルタの周波数応答特性を、アナログフィルタの周波数応答特性とおおむね同じとしたＤＡＣ。
2. デジタルフィルタに、アナログフィルタのフィルタ特性とおおむね同じフィルタ特性を持たせた、請求項１記載のＤＡＣ。
3. アナログフィルタに、
   ローパスフィルタ特性、
   ハイパスフィルタ特性、
   バンドパスフィルタ特性のうちの１つを持たせた、請求項１記載のＤＡＣ。
4. デジタル入力信号の値がデジタルフィードバック信号の値よりも大きい場合、デジタル出力信号を第１の値とし、デジタル入力信号の値がデジタルフィードバック信号の値よりも小さい場合、デジタル出力信号を第２の値とする、請求項３記載のＤＡＣ。
5. レーダー信号を処理する装置であって、
   第１の入力端に第１のデジタル入力信号が入力され、第２の入力端に第２のデジタル入力信号が入力され、出力端からデジタル出力信号を出力するコンパレータと、
   前記デジタルコンパレータの出力端からデジタル信号が入力され、アナログフィルタのフィルタ特性で動作し、コンパレータの第２の入力端にデジタルフィードバック信号を出力し、それにより、前記コンパレータは、デジタル入力信号とデジタルフィードバック信号とを比較する、デジタルフィルタと、
   前記コンパレータの出力端からのデジタル出力信号が入力される入力ポートを有するアナログフィルタとを備えている装置。
6. デジタル入力信号の値がデジタルフィードバック信号の値よりも大きい場合、デジタル出力信号を第１の値とし、
   デジタル入力信号の値がデジタルフィードバック信号の値よりも小さい場合、デジタル出力信号を第２の値とする、請求項５記載の装置。
7. アナログフィルタは、ローパスフィルタ特性を有している、請求項５記載の装置。
8. デジタルフィルタは、ローパスフィルタ特性を有している、請求項５記載の装置。
9. レーダー信号を処理する方法であって、
   コンパレータの第１の入力端にデジタル入力信号を供給し、
   デジタルフィルタの出力信号であるデジタルフィードバック信号を、コンパレータの第２の入力端に供給し、
   デジタル入力信号とデジタルフィードバック信号とを比較し、
   コンパレータのデジタル出力信号を、デジタルフィルタのフィルタ特性とおおむね対応するフィルタ特性を有するアナログフィルタの入力ポートへ供給する方法。
10. アナログ出力信号を供給するために、デジタル出力信号をアナログフィルタによりフィルタリングする、請求項９記載の方法。
11. デジタル入力信号の値がデジタルフィードバック信号の値よりも大きい場合、第１の値を有するデジタル出力信号を出力し、
    デジタル入力信号の値がデジタルフィードバック信号の値よりも小さい場合、第２の値を有するデジタル出力信号を出力する、請求項１０記載の方法。
12. アナログ出力信号を供給するために、ローパスフィルタ特性を有するアナログフィルタにより、デジタル出力信号をフィルタリングする、請求項１１記載の方法。
13. アナログ出力信号を供給するために、ハイパスフィルタ特性を有するアナログフィルタにより、デジタル出力信号をフィルタリングする、請求項１２記載の方法。
14. アナログ出力信号を供給するために、バンドパスフィルタ特性を有するアナログフィルタにより、デジタル出力信号をフィルタリングする、請求項１２記載の方法。

Images