CN101256933B - 簇状半导体加工设备 - Google Patents

簇状半导体加工设备 Download PDF

Info

Publication number
CN101256933B
CN101256933B CN2008100048132A CN200810004813A CN101256933B CN 101256933 B CN101256933 B CN 101256933B CN 2008100048132 A CN2008100048132 A CN 2008100048132A CN 200810004813 A CN200810004813 A CN 200810004813A CN 101256933 B CN101256933 B CN 101256933B
Authority
CN
China
Prior art keywords
wafer
technique process
process chamber
operating room
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008100048132A
Other languages
English (en)
Other versions
CN101256933A (zh
Inventor
泷泽正浩
诹访田雅荣
萩野崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASM Japan KK
Original Assignee
ASM Japan KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASM Japan KK filed Critical ASM Japan KK
Publication of CN101256933A publication Critical patent/CN101256933A/zh
Application granted granted Critical
Publication of CN101256933B publication Critical patent/CN101256933B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一种簇状半导体加工设备，其包括具有多边形底座的晶片操作室，从晶片操作室轴线的方向观察，多边形底座包括晶片工艺处理室的多个侧面和晶片装料/卸料室的两个相邻侧面。角度A大于角度B，其中角度A是晶片工艺处理室多个侧面的两个相邻侧面之间的角度，角度B是通过用360°除以总侧面的数量计算得出，总侧面是由晶片工艺处理室的多个侧面和晶片装料/卸料室的两个相邻侧面所组成的。

Description

簇状半导体加工设备
技术领域
本发明通常涉及半导体加工设备，且更具体地涉及具有相对小覆盖区的簇状半导体加工设备。
背景技术
近年来，在半导体生产中，半导体制造设备上每单位时间所加工晶片的数量(即，生产量)已受到较高关注。提高这种生产量的一种方式是增加附连至半导体制造设备的工艺处理室的数量，并且考虑到使用这些室并行处理，从而增加所加工晶片的数量。
然而，只要工艺处理室在同一平面上水平地排列，那么增加工艺处理室的数量将增加设备占用的占地面积(即，覆盖区)。这将在有限的空间内减少可以安装的设备的数量。如果工艺处理室在彼此之上垂直地堆叠，那么将降低可维修性。
发明内容
为了解决上面提到的问题，本发明提供了一种半导体制造设备，其使用了其中具有特殊形状的半导体晶片传递室(transfer chamber)，在一种实施方式中，使通常具有正七边形底座的半导体晶片传递室变形为一种形状，这种形状增加了由两个相邻的半导体晶片工艺处理室所形成的角度，使得即使当半导体晶片工艺处理室的数量增加时，半导体制造设备总宽度的增加可以减到最小。通过增加由两个相邻的半导体晶片工艺处理室所形成的角度，本发明还提供了第二个益处，即增加了相邻半导体晶片工艺处理室之间的间隔，并且从而提高了这些室的可维修性。
通过利用上述方法，即使当为了提高生产量，通过在同一个平面水平地排列更多工艺处理室而使半导体晶片工艺处理室的数量增加时，使提供将半导体制造设备的总宽度增加减到最小的半导体制造设备变为可能。
为了概述本发明以及相比相关技术所达到的优点，本发明的某些目的和优点在本公开中被描述。当然，应该理解根据本发明的任何特定实施方式，可能不是必须要达到全部这些目的或者优点。因此例如，本领域技术人员将认识到可以在某种意义上具体化或者实现本发明，其达到了或者最优化了此处所教导的一个优点或者一组优点，而不必须要达到可能在此处教导或提出的其他目的或者优点。
通过下面优选一种实施方式的细节描述，本发明更多的方面、特征和优点将变得更加明显。
附图说明
现在，将关于优选一种实施方式的附图来描述本发明的这些和其他特征，所述附图意在说明而并不限制本发明。出于说明性目的，附图被过分简单化且没有按照规定比例。
图1是传统簇状半导体加工设备的示意图。
图2是作为比较实施例的簇状半导体加工设备的示意图。
图3是根据本发明的一种实施方式，簇状半导体加工设备的示意图。
具体实施方式
本发明将关于优选实施方式被说明。然而，优选实施方式并不意在限制本发明。
在一种实施方式中，本发明提供了簇状半导体加工设备，其包括：具有多边形底座的晶片操作室，从晶片操作室的轴线方向观察，多边形底座包括晶片工艺处理室的多个侧面和晶片装料/卸料室的两个相邻侧面，所述多个侧面可选地包括用于维修的空侧面，其中从晶片操作室的轴线方向观察，晶片工艺处理室的多个侧面和晶片装料/卸料室的两个相邻侧面中的每一个与通过晶片操作室的轴线和每一个侧面中心的直线相垂直地排列。在一种实施方式中，晶片工艺处理室多个侧面的两个相邻侧面形成了角度A(例如，图3中的角度A3)，角度A是在这样的两条直线之间测量出的，一条直线是通过晶片操作室的轴线和晶片工艺处理室两个相邻侧面之一的中心的直线，另一条直线是通过晶片操作室的轴线和晶片工艺处理室两个相邻侧面另一个的中心的直线，其中角度A大于角度B(例如，图2中的角度A2)，角度B是通过用360°除以总侧面的数量计算得出，这个总侧面是由晶片工艺处理室的多个侧面和晶片装料/卸料室的两个相邻侧面所组成的。在一种实施方式中，距离D1(例如，图3中的距离D1)大于距离D2(例如，图3中的距离D2)，D1是从晶片操作室的轴线到晶片装料/卸料室的两个相邻侧面中的每一个的距离，D2是晶片操作室的轴线到晶片工艺处理室的多个侧面中的每一个的距离。
在一种实施方式中，角度A可以比角度B大3％到20％(包括5％、10％、15％以及上述任何两个数字之间的值)。在多边形底座具有七个侧面的情况下，角度A可以比角度B大10％到16％(例如，A/B＝1.13)。在一种实施方式中，距离D1可以比距离D2大10％到90％(包括20％、40％、60％、80％以及上述任何两个数字之间的值)。在多边形底座具有七个侧面的情况下，距离D1可以比距离D2大50％到80％(例如，D1/D2＝1.68)。
在一种实施方式中，晶片装料/卸料室的两个相邻侧面形成了角度C(例如，图3中的角度A4)，角度C是在这样的两条直线之间测量出的，一条直线是通过晶片操作室的轴线和晶片装料/卸料室的两个相邻侧面之一的中心的直线，另一条直线是通过晶片操作室的轴线和晶片装料/卸料室的两个相邻侧面另一个的中心的直线，其中角度C小于角度B。在一种实施方式中，角度C可以比角度B小3％到50％(包括10％、30％、40％以及上述任何两个数字之间的值)。在多边形底座具有七个侧面的情况下，角度C可以比角度B小33％到39％(例如，C/B＝0.64)。
在一种实施方式中，总侧面的数量可以是七个。在另一种一种实施方式中，总侧面的数量可以是五个、六个、八个或者更多。然而，当数量较小时，前述的修改可能不容易被实现，或者可能不能实现这种修改的显著优点。另一方面，当数量较大时，晶片操作室自身的覆盖区变大，并且可能不能实现增加晶片工艺处理室数量的显著优点。
在一种实施方式中，晶片工艺处理室的多个侧面可以包括一个用于维修的空侧面。出于维修的目的，典型地提供一个空侧面。当晶片工艺处理室的数目较大时，可以提供多于一个的空侧面。
在一种实施方式中，晶片工艺处理室的多个侧面可以包括一个用于维修的空侧面，这个空侧面是关于晶片操作室的轴线、与晶片装料/卸料室的两个相邻侧面相对地定位的。
在一种实施方式中，距离W(例如，图3中的距离W4)可以基本上或者近似地与晶片工艺处理室的侧面的长度(例如，图3中的距离W7)相等。其中晶片工艺处理室的侧面是关于晶片操作室的轴线、与晶片装料/卸料室的两个相邻侧面相对地定位的，W是两个边缘之间的距离，一个边缘是与晶片装料/卸料室的两个相邻侧面之一相邻接的晶片工艺处理室侧面的边缘，另一个边缘是与晶片装料/卸料室的两个相邻侧面的另一个相邻接的晶片工艺处理室侧面的边缘。在一种实施方式中，距离W可以大于除了与晶片装料/卸料室的两个相邻侧面相对定位的侧面之外的、晶片工艺处理室的每个侧面的长度(例如，图3中的距离W5)。在一种实施方式中，与晶片装料/卸料室的两个相邻侧面相对地定位的晶片工艺处理室的侧面可以是用于维修的空侧面。
在一种实施方式中，簇状半导体加工设备可以进一步包括晶片工艺处理室，其被连接至除了用于维修的空侧面之外的、晶片工艺处理室的相应侧面。在一种实施方式中，簇状半导体加工设备可以进一步包括晶片装料/卸料室，其被连接至晶片装料/卸料室的相应侧面。
在一种实施方式中，从晶片操作室的轴线方向观察，用于维修的空侧面可以与晶片装料/卸料室的两个相邻侧面相对地定位，其中被安置在空侧面和晶片装料/卸料室的两个相邻侧面之间的、晶片工艺处理室最外面的部分被排成直线(例如，图3中的直线a或b)，所述直线与通过晶片操作室的轴线并且通过晶片装料/卸料室的两个相邻侧面之间的直线相平行。当两个晶片工艺处理室最外面的点被排成直线时，簇状半导体加工设备的宽度(例如，图3中的宽度W3)可以小于当底座是多边形时的宽度(例如，图2中的宽度W2)。
在一种实施方式中，至少一个晶片工艺处理室可以是等离子体化学气相淀积反应堆(plasma CVD reactor)。在一种实施方式中，晶片装料/卸料室可以是加载互锁真空室或装料闸室(load lock chamber)。
下面使用附图详细地解释本发明的实施方式。然而应该注意，本发明并不限于这些附图和实施方式。
图1是示意图，其显示了传统半导体制造设备的一个实施例。这种设备包括许多分离的室(模块)，其在下面被说明。特别地，晶片传递室4是晶片操作室(WHC)，并且这个晶片操作室4具有正六边形的形状，在这里IOC1和IOC2(IOC代表“进-出室”)是晶片输入/输出室5、6，其沿着晶片传递腔4的两个侧面安置，而RC1、RC2和RC3(RC代表“反应堆室”)是晶片工艺处理室1、2、3，其沿着晶片传递室4的三个剩余的侧面安置。出于维修的原因，这个正六边形的一个侧面保持为空。在图1中，理论上四个晶片工艺处理室可以被安装在晶片传递室上。然而实际上，安装四个晶片工艺处理室将显著地降低可维修性(例如，当替换自动机时)。因此，晶片传递室的一个侧面保持为空，且晶片工艺处理室的数量保持为三个。
在这里，通过增加晶片工艺处理室的数量而不降低可维修性，来增加图1中所显示半导体制造设备的生产量(每单位时间加工晶片的数量)唯一的方法，是改变晶片传递室的形状。遵循简单的逻辑，因为图1中的晶片传递室具有正六边形的形状，所以如果形状被改变为正七边形则可以再增加一个晶片工艺处理室。这是在图2中所实现的。在这个图中，增加了晶片工艺处理室7。
然而，这里存在一个问题，即通过安装四个晶片工艺处理室，设备的宽度将被增加。图2中所显示配置中的设备宽度W2是比图1中所显示配置中的设备宽度W1宽大约28％。在这里，“设备宽度”代表从晶片传递室的轴线方向观察，与晶片装料到晶片输入室的方向(从晶片输出室将晶片卸料的方向)相垂直地测量，晶片工艺处理室的最外面的端面之间的最大距离，或者该术语也代表与通过晶片输入/输出室和晶片传递室的中心的直线相垂直地测量，晶片工艺处理室最外面的端面之间的最大距离。
按照这种形状，尽管在晶片工艺处理室2和3之间存在一个空侧面，但是晶片工艺处理室1和2之间空的空间较小，并且晶片工艺处理室3和4之间空的空间也较小。结果，可维修性降低。对于图1中所说明的正六边形的晶片传递室，由两个相邻的晶片工艺处理室形成的角度A1被计算为60°(360/6)。然而，对于图2中所说明的正七边形晶片传递室，由所使用的两个相邻晶片工艺处理室形成的角度A2是51.4°(360/7)。因为角度更小了，所以开口也更小，并且因而可操作性降低。
为了解决这些问题，在本发明的一种实施方式中，图3中所显示的形状被用于降低设备宽度而不改变晶片工艺处理室的数量。这里所显示的是设备的一个实施例，从设备轴线方向的角度观察，该设备具有沿着两个邻接侧面中每一个的晶片输入/输出室，所述两个邻接侧面是沿着多边形晶片传递室外部边缘的，而晶片工艺处理室沿着至少剩余多个侧面中的每一个安装，其中除了其之间具有空侧面的室之外，由相邻的工艺处理室所形成的角度保持是常数。
换句话说，如同图2中所显示的正七边形配置的情况一样，存在七个侧面，其中七个侧面包括沿其安置晶片工艺处理室1的侧面11，沿其安置晶片工艺处理室2的侧面12，沿其安置晶片工艺处理室3的侧面13，沿其安置晶片工艺处理室7的侧面17，空侧面18，以及沿其安置晶片输入/输出室5、6的侧面15、16。在图3中，由两个相邻晶片工艺处理室形成的角度(夹在从晶片传递室4的中心20分别向相邻晶片工艺处理室的中心伸出的直线(在图中以虚线显示)之间的角度，其中这样的直线与沿其安装可用晶片工艺处理室的侧面相交成直角)已被增加，并且晶片工艺处理室，特别是晶片工艺处理室1、7被推入晶片传递室中。在这里，晶片工艺处理室1、7可被推入的最大距离由图3中的宽度W4确定。这个宽度W4通过考虑晶片直径而确定，并且在一种实施方式中它代表允许晶片从晶片输入/输出室5、6传递到晶片传递室的最小宽度。
另外，在一种布置中，其中晶片工艺处理室1、2的末端和晶片工艺处理室3、7的末端分别地与连续(running)平行于设备的直线相接触，如图3中的直线a、b所显示，然后，晶片工艺处理室1和2之间或者晶片工艺处理室3和4之间的角度A3变为58°，它比角度A2(360/7＝51.4°)大6°或者更多，角度A2是由安装于图2中所说明的正七边形形状传递室之上的两个相邻工艺处理室所形成的角度。在这里，两个相邻晶片工艺处理室之间更大的角度意味着这些晶片工艺处理室之间更大的间隔，这在可维修性方面是有利的。
图3所显示配置中的设备宽度W3比图1所显示配置中的设备宽度W1宽大约17％。换句话说，设备宽度比使用图2中所说明的正七边形形状晶片传递室时候的设备宽度小大约10％。
在图3中，晶片输入/输出室5、6的宽度W6也小于传统正七边形配置(图2)中的相应宽度。由晶片输入/输出室5、6形成的角度A4(与A3以相同的方式定义)为33.0°，它小于图2中的A2。角度A4越小，就更容易设定这样的形状，其中晶片工艺处理室1、7可以被向内推进更深而使得宽度W3减小。这个降低的宽度用于增加晶片输入/输出室5、6之间和晶片工艺处理室1、7之间的间隔，这由此提高了可维修性。
就空侧面的位置而论，在晶片工艺处理室2和3之间提供晶片工艺处理室1可能表现出有关工艺处理室的可维修性的问题。然而，只要这个问题被移除，就可能在晶片工艺处理室2和3之间提供晶片工艺处理室1，这将有助于设备宽度的进一步减小。
在图3中，晶片工艺处理室1、2和晶片工艺处理室3、7分别关于通过每对工艺处理室的中心线而彼此线性地对称，并且由两对工艺处理室形成的角度也是相同的。这是因为当晶片工艺处理室1的端面和晶片工艺处理室2的端面(或者晶片工艺处理室3的端面和晶片工艺处理室7的端面)都经过与中心线以直角相交的直线(图3中的直线a)的时候，即端面变为设备的端面的时候，宽度变为最小。在这种情况下，对于沿其安装每个晶片工艺处理室的每个侧面，其长度W5是相同的，并且对于每对相邻晶片工艺处理室，其角度也是相同的。由此，图3中，空侧面18的长度W7和长度W4变为相同的。在这里，W7比W5长。
从上面得出，本发明提出的半导体制造设备被设计为即使当所安装的晶片工艺处理室的数量增加时，将设备宽度的增加减到最小，这种设备通过使用增加晶片工艺处理室的数量允许并行处理而提高了生产量，并且从而考虑到在不会降低可维修性的条件下，在有限空间内安装较多数量的设备。
在本公开中，其中条件和/或结构没有被具体指定，本领域技术人员考虑到本公开，按照常规实验方法可以容易地提供这样的条件和/或结构。
本领域技术人员将理解，可以做出许多各种各样的修改，而不偏离本发明的精神。因此，应该清楚地理解本发明的形式仅为说明性的，而不是意在限制本发明的范围。

Claims (11)

1.一种簇状半导体加工设备，包括：
晶片操作室，其具有多边形底座，从所述晶片操作室的轴线方向观察，多边形底座包括晶片工艺处理室的多个侧面和晶片装料/卸料室的两个相邻侧面，所述多个侧面包括用于维修的空侧面，
其中从所述晶片操作室的轴线方向观察，晶片工艺处理室的所述多个侧面和晶片装料/卸料室的所述两个相邻侧面中的每一个侧面与通过所述晶片操作室的轴线和每一个侧面中心的直线相垂直地布置，
其中晶片工艺处理室的所述多个侧面的两个相邻侧面形成角度A，角度A是在这样的两条直线之间测量出的，一条直线是通过所述晶片操作室的轴线和晶片工艺处理室的所述两个相邻侧面之一的中心的直线，另一条直线是通过所述晶片操作室的轴线和晶片工艺处理室的所述两个相邻侧面之另一个侧面的中心的直线，其中所述角度A大于角度B，角度B是通过用360°除以总侧面的数量计算得出，总侧面是由晶片工艺处理室的所述多个侧面和晶片装料/卸料室的所述两个相邻侧面所组成的，
其中从所述晶片操作室的轴线到晶片装料/卸料室的所述两个相邻侧面中的每一个侧面的距离大于从所述晶片操作室的轴线到晶片工艺处理室的所述多个侧面中的每一个侧面的距离，
其中所述簇状半导体加工设备进一步包括连接至除了一个用于维修的空侧面之外的、晶片工艺处理室的相应侧面的晶片工艺处理室，
其中用于维修的所述空侧面是与晶片装料/卸料室的所述两个相邻侧面相对地定位的，其中多个晶片工艺处理室相对于通过所述晶片操作室的轴线并且通过晶片装料/卸料室的所述两个相邻侧面之间的中心线被布置在两侧，这里从所述晶片操作室的轴线方向观察，所述多个晶片工艺处理室在每一侧的最外面的部分被排成平行于所述中心线的直线。
2.根据权利要求1所述的簇状半导体加工设备，其中晶片装料/卸料室的所述两个相邻侧面形成角度C，角度C是在这样的两条直线之间测量出的，一条直线是通过所述晶片操作室的轴线和晶片装料/卸料室的所述两个相邻侧面之一的中心的直线，另一条直线是通过所述晶片操作室的轴线和晶片装料/卸料室的所述两个相邻侧面另一个的中心的直线，其中所述角度C小于所述角度B。
3.根据权利要求1所述的簇状半导体加工设备，其中所述总侧面的数量是7。
4.根据权利要求3所述的簇状半导体加工设备，其中晶片工艺处理室的所述多个侧面包括一个用于维修的空侧面，所述空侧面是根据所述晶片操作室的轴线、与晶片装料/卸料室的所述两个相邻侧面相对地定位的。
5.根据权利要求3所述的簇状半导体加工设备，其中距离W是这样的两个边缘之间的距离，其中一个边缘是与晶片装料/卸料室的所述两个相邻侧面之一相邻接的晶片工艺处理室侧面的边缘，另一个边缘是与晶片装料/卸料室的所述两个相邻侧面的另一个相邻接的晶片工艺处理室侧面的边缘，所述距离W基本上或者近似地与晶片工艺处理室的一个侧面的长度相等，其中晶片工艺处理室的该侧面是根据所述晶片操作室的轴线、与晶片装料/卸料室的所述两个相邻侧面相对地定位的。
6.根据权利要求5所述的簇状半导体加工设备，其中与晶片装料/卸料室的所述两个相邻侧面相对定位的晶片工艺处理室的侧面是用于维修的空侧面的。
7.根据权利要求1所述的簇状半导体加工设备，进一步包括连接至晶片装料/卸料室的所述相应侧面的晶片装料/卸料室。
8.根据权利要求1所述的簇状半导体加工设备，其中至少一个所述晶片工艺处理室是等离子体化学气相淀积反应堆。
9.根据权利要求7所述的簇状半导体加工设备，其中所述晶片装料/卸料室是加载互锁真空室。
10.一种簇状半导体加工设备，包括：
晶片操作室，其具有多边形底座，从所述晶片操作室的轴线方向观察，多边形底座包括晶片工艺处理室的多个侧面和晶片装料/卸料室的两个相邻侧面，所述多个侧面包括用于维修的空侧面，
其中从所述晶片操作室的轴线方向观察，晶片工艺处理室的所述多个侧面和晶片装料/卸料室的所述两个相邻侧面中的每一个侧面与通过所述晶片操作室的轴线和每一个侧面中心的直线相垂直地布置，
其中晶片工艺处理室的所述多个侧面的两个相邻侧面形成角度A，角度A是在这样的两条直线之间测量出的，一条直线是通过所述晶片操作室的轴线和晶片工艺处理室的所述两个相邻侧面之一的中心的直线，另一条直线是通过所述晶片操作室的轴线和晶片工艺处理室的所述两个相邻侧面之另一个侧面的中心的直线，其中所述角度A大于角度B，角度B是通过用360°除以总侧面的数量计算得出，总侧面是由晶片工艺处理室的所述多个侧面和晶片装料/卸料室的所述两个相邻侧面所组成的，
其中从所述晶片操作室的轴线到晶片装料/卸料室的所述两个相邻侧面中的每一个侧面的距离大于从所述晶片操作室的轴线到晶片工艺处理室的所述多个侧面中的每一个侧面的距离，
其中所述总侧面的数量是7，
其中距离W是这样的两个边缘之间的距离，其中一个边缘是与晶片装料/卸料室的所述两个相邻侧面之一相邻接的晶片工艺处理室侧面的边缘，另一个边缘是与晶片装料/卸料室的所述两个相邻侧面的另一个相邻接的晶片工艺处理室侧面的边缘，所述距离W基本上或者近似地与晶片工艺处理室的一个侧面的长度相等，其中晶片工艺处理室的该侧面是根据所述晶片操作室的轴线、与晶片装料/卸料室的所述两个相邻侧面相对地定位的，
其中所述距离W大于除了与晶片装料/卸料室的所述两个相邻侧面相对定位的侧面之外的晶片工艺处理室的每个侧面的长度。
11.根据权利要求10所述的簇状半导体加工设备，进一步包括连接至除了一个用于维修的空侧面之外的、晶片工艺处理室的相应侧面的晶片工艺处理室。
CN2008100048132A 2007-03-02 2008-02-02 簇状半导体加工设备 Active CN101256933B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/681,668 US8758514B2 (en) 2007-03-02 2007-03-02 Cluster type semiconductor processing apparatus
US11/681,668 2007-03-02

Publications (2)

Publication Number Publication Date
CN101256933A CN101256933A (zh) 2008-09-03
CN101256933B true CN101256933B (zh) 2011-06-08

Family

ID=39732205

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100048132A Active CN101256933B (zh) 2007-03-02 2008-02-02 簇状半导体加工设备

Country Status (5)

Country Link
US (1) US8758514B2 (zh)
JP (1) JP5283394B2 (zh)
KR (1) KR101455784B1 (zh)
CN (1) CN101256933B (zh)
TW (1) TWI405286B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100014945A1 (en) * 2008-07-16 2010-01-21 Asm Japan K.K. Semiconductor processing apparatus having all-round type wafer handling chamber
JP5526988B2 (ja) * 2010-04-28 2014-06-18 東京エレクトロン株式会社 基板処理装置及び基板処理システム
JP5585238B2 (ja) * 2010-06-24 2014-09-10 東京エレクトロン株式会社 基板処理装置
KR101364196B1 (ko) * 2012-02-28 2014-02-20 주식회사 테라세미콘 배치식 원자층 증착장치 및 이를 포함하는 클러스터형 원자층 증착장치
JP6775432B2 (ja) * 2017-01-24 2020-10-28 Ｓｐｐテクノロジーズ株式会社 真空搬送モジュール及び基板処理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5934856A (en) * 1994-05-23 1999-08-10 Tokyo Electron Limited Multi-chamber treatment system
US6530732B1 (en) * 1997-08-12 2003-03-11 Brooks Automation, Inc. Single substrate load lock with offset cool module and buffer chamber
US6553280B2 (en) * 2000-07-07 2003-04-22 Applied Materials, Inc. Valve/sensor assemblies
US7105463B2 (en) * 2000-09-15 2006-09-12 Applied Materials, Inc. Load lock chamber having two dual slot regions

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302667A (ja) 1993-04-15 1994-10-28 Hitachi Ltd チャンバシステム
JPH0846013A (ja) 1994-05-23 1996-02-16 Tokyo Electron Ltd マルチチャンバ処理システム用搬送装置
JP3965343B2 (ja) * 1994-08-19 2007-08-29 東京エレクトロン株式会社 処理装置
JPH08115966A (ja) * 1994-10-13 1996-05-07 Sony Corp 真空処理装置およびその使用方法
US6183183B1 (en) * 1997-01-16 2001-02-06 Asm America, Inc. Dual arm linear hand-off wafer transfer assembly
US6205870B1 (en) 1997-10-10 2001-03-27 Applied Komatsu Technology, Inc. Automated substrate processing systems and methods
US6609869B2 (en) * 2001-01-04 2003-08-26 Asm America Transfer chamber with integral loadlock and staging station
JP2003145412A (ja) * 2001-08-27 2003-05-20 Nippon Sheet Glass Co Ltd 情報記録媒体用ガラス基板の研磨方法及び情報記録媒体用ガラス基板
JP2003077974A (ja) * 2001-08-31 2003-03-14 Hitachi Kokusai Electric Inc 基板処理装置および半導体装置の製造方法
WO2003100836A1 (en) * 2002-05-21 2003-12-04 Asm America, Inc. Reduced cross-contamination between chambers in a semiconductor processing tool
US7226269B2 (en) * 2004-01-15 2007-06-05 Applied Materials, Inc. Substrate edge grip apparatus
US6896367B1 (en) * 2004-02-03 2005-05-24 Eureka Co., Ltd. Assembly structure of rimless eyeglasses
KR101137882B1 (ko) 2004-12-08 2012-04-24 엘지디스플레이 주식회사 증착장치
JPWO2006137287A1 (ja) * 2005-06-22 2009-01-15 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
US20080241384A1 (en) * 2007-04-02 2008-10-02 Asm Genitech Korea Ltd. Lateral flow deposition apparatus and method of depositing film by using the apparatus
US8041450B2 (en) * 2007-10-04 2011-10-18 Asm Japan K.K. Position sensor system for substrate transfer robot
US7963736B2 (en) * 2008-04-03 2011-06-21 Asm Japan K.K. Wafer processing apparatus with wafer alignment device
US8666551B2 (en) * 2008-12-22 2014-03-04 Asm Japan K.K. Semiconductor-processing apparatus equipped with robot diagnostic module

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5934856A (en) * 1994-05-23 1999-08-10 Tokyo Electron Limited Multi-chamber treatment system
US6530732B1 (en) * 1997-08-12 2003-03-11 Brooks Automation, Inc. Single substrate load lock with offset cool module and buffer chamber
US6553280B2 (en) * 2000-07-07 2003-04-22 Applied Materials, Inc. Valve/sensor assemblies
US7105463B2 (en) * 2000-09-15 2006-09-12 Applied Materials, Inc. Load lock chamber having two dual slot regions

Also Published As

Publication number Publication date
TW200837866A (en) 2008-09-16
JP5283394B2 (ja) 2013-09-04
CN101256933A (zh) 2008-09-03
JP2009117790A (ja) 2009-05-28
KR101455784B1 (ko) 2014-10-28
KR20080080923A (ko) 2008-09-05
TWI405286B (zh) 2013-08-11
US8758514B2 (en) 2014-06-24
US20080210165A1 (en) 2008-09-04

Similar Documents

Publication Publication Date Title
CN101256933B (zh) 簇状半导体加工设备
US7720655B2 (en) Extended mainframe designs for semiconductor device manufacturing equipment
US20230413448A1 (en) Electronic device manufacturing system
KR100490702B1 (ko) 다중 클러스터 장치
US20210320029A1 (en) Mechanical indexer for multi-station process module
CN100383949C (zh) 一种半导体晶片加工的传输平台
EP3144253B1 (en) Overhead storage system and method for storing loads in overhead space
TWI793000B (zh) 具有線性真空傳送模組之降低的覆蓋區域平台架構
US9576834B2 (en) Stocker and method for dispatching wafer carrier in stocker
CN107731710B (zh) 用于衬底处理系统的装载站和衬底处理工具
CN211879343U (zh) 一种半导体加工设备
CN105575853A (zh) 基板处理系统和基板处理装置的时效方法
US20100074717A1 (en) Automatic transport system and control method thereof
CN1287437C (zh) 半导体集成电路器件的制造方法
CN108227508B (zh) 晶圆装卸台效率监控方法
US20130269615A1 (en) Vertical wafer boat
US20100014945A1 (en) Semiconductor processing apparatus having all-round type wafer handling chamber
US9865488B2 (en) Processing method and processing apparatus
US20090035103A1 (en) Substrate processing apparatus
Chung et al. The integrated room layout for a semiconductor facility plan
CN219534493U (zh) 一种晶圆清洗设备
US20080101896A1 (en) System and method for vertical wafer handling in a process line
KR20130019098A (ko) 웨이퍼 처리 방법
US20240170309A1 (en) Semiconductor tool arrangements
US20020142568A1 (en) Method and system for efficiently scheduling multi-chamber fabrication tool capacity

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant