CN101241800B - 多层片式电容器 - Google Patents

多层片式电容器 Download PDF

Info

Publication number
CN101241800B
CN101241800B CN2007101610156A CN200710161015A CN101241800B CN 101241800 B CN101241800 B CN 101241800B CN 2007101610156 A CN2007101610156 A CN 2007101610156A CN 200710161015 A CN200710161015 A CN 200710161015A CN 101241800 B CN101241800 B CN 101241800B
Authority
CN
China
Prior art keywords
electrode
polarity
lead
wire
outer electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101610156A
Other languages
English (en)
Other versions
CN101241800A (zh
Inventor
李炳华
魏圣权
丁海硕
朴东锡
朴祥秀
朴珉哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN101241800A publication Critical patent/CN101241800A/zh
Application granted granted Critical
Publication of CN101241800B publication Critical patent/CN101241800B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明公开了一种多层片式电容器，包括：电容器本体，具有第一和第二侧表面以及底表面；多个第一和第二内部电极，位于电容器本体中；第一和第二外部电极，具有第一极性且分别形成在第一和第二侧表面上，以覆盖侧表面的相应下部边缘并向底表面部分地延伸；以及第三外部电极，具有第二极性且形成在底面上。内部电极垂至于底表面而设置。每个第一内部电极具有被引至第一侧表面和底表面的第一引线以及被引至第二侧表面和底表面的第二引线。每个第二内部电极具有被引至底表面的第三引线。

Description

多层片式电容器
相关申请交叉参考
本申请要求在韩国知识产权局于2007年2月5日提交的韩国专利申请第2007-11460号韩国专利申请以及于2007年8月21日提交的第2007-84183号韩国专利申请的优先权，其公开内容结合于此作为参考。
技术领域
本发明涉及一种多层片式电容器，更具体地，涉及一种具有降低的等效串联电感(ESL)的多层片式电容器。
背景技术
多层片式电容器用作高频电路(诸如LSI的电源电路)的有益去耦电容器。为了稳定电源电路，要求多层片式电容器具有低等效串联电感(ESL)。随着电子器件在高频和高电流状态下工作的发展趋势，该需求进一步增加。电源电路的稳定性极大地依赖于多层片式电容器的ESL。具体地，在低ESL下可获得高稳定性。
另外，多层片式电容器还可用作电磁干扰(EMI)过滤器。在这种情况下，对于在高频带和良好的衰减特性状况下的噪音去除效果而言，低ESL是优选的。
美国专利第5,880,925号公开了一种通过使用交叉布置降低ESL的技术，其中，具有相反极性的第一和第二内部电极互相交叉。图1A是示出了传统多层片式电容器外形的透视图，图1B是沿图1A的线A-A’的截面视图。图2是示出了图1的多层片式电容器的内部电极结构的分解透视图。
参照图1A至2，具有相反极性的第一和第二内部电极14和15分别设置在介电层介电层11a和11b上。第一和第二内部电极14和15分别通过引线(lead)16和17连接至外部电极12和13。第一内部电极14的引线16和第二内部电极15的引线17设置成以交叉布置彼此相邻。由于施加于相邻引线的电压的极性不同，在相邻引线之间由外部电极施加的高频电流所产生的磁通量被抵消，从而可以降低ESL。
但是，为了实现去耦电容器的更稳定的电源电路以及为了更有效地去除EMI过滤器中的高频噪音，需要进一步降低多层片式电容器的ESL。
发明内容
本发明的一方面提供一种具有更低的ESL(等效串联电感)的多层片式电容器。
根据本发明的第一方面，提供了一种多层片式电容器，包括：电容器本体，通过层叠多个介电层形成且具有彼此面对的第一和第二侧表面以及顶表面和底表面；多个第一和第二内部电极，交替地设置在电容器本体中，其中每个介电层介于其间；第一极性的第一外部电极，形成在第一侧表面上，以覆盖第一侧表面的下边缘并向底表面部分地延伸；第一极性的第二外部电极，形成在第二侧表面上，以覆盖第二侧表面的下边缘并向底表面部分地延伸；以及第二极性的第三外部电极，形成在第一和第二外部电极之间的底表面上。第一和第二内部电极垂直于电容器本体的底表面而设置。每个第一内部电极具有被引至第一侧表面和底表面的第一引线以及被引至第二侧表面和底表面的第二引线，并且每个第二内部电极具有被引至第一与第二引线之间的底表面的第三引线。第一至第三引线通过相应引线的暴露于绝缘体外表面的边缘部的整个长度与第一至第三外部电极相接触，以分别连接至第一至第三外部电极。电容器本体的层叠方向的长度可以小于第一侧表面与第二侧表面之间的距离。在这种情况下，第一引线的被引至电容器本体底表面的部分的宽度可以等于第二引线的被引至电容器本体底表面的部分的宽度，并且第三引线宽度相对于第一引线的被引至底表面的部分的宽度的宽度比可以等于或大于1.38。
根据本发明的第二方面，提供了一种多层片式电容器，包括：电容器本体，通过层叠多个介电层形成且具有彼此面对的第一和第二侧表面以及顶表面和底表面；多个第一和第二内部电极，交替地设置在电容器本体中，其中每个介电层介于其间；第一极性的第一外部电极，形成在第一侧表面上，以覆盖第一侧表面的下边缘并向底表面部分地延伸；第一极性的第二外部电极，形成在第二侧表面上，以覆盖第二侧表面的下边缘并向底表面部分地延伸；以及第二极性的第三外部电极，形成在第一和第二外部电极之间的底表面上。第一和第二内部电极垂直于电容器本体的底表面而设置。每个第一内部电极具有被引至第一侧表面和底表面的第一引线以及被引至第二侧表面和底表面的第二引线，并且每个第二内部电极具有被引至第一与第二引线之间的底表面的第三引线。第一至第三引线通过相应引线的暴露于绝缘体外表面的边缘部的整个长度与第一至第三外部电极相接触，以分别连接至第一至第三外部电极。电容器本体的层叠方向的长度可以大于第一侧表面与第二侧表面之间的距离。在这种情况下，第一引线的被引至电容器本体底表面的部分的宽度可以等于第二引线的被引至电容器本体底表面的部分的宽度。具体地，第三引线的宽度相对于第一引线的被引至底表面的部分的宽度的宽度比可等于或大于2。
在本发明第一方面或第二方面的实施例中，第一外部电极可形成为覆盖电容器本体第一侧表面的上边缘和下边缘且向绝缘体的顶表面和底表面部分地延伸，而第二外部电极可形成为覆盖电容器本体第二侧表面的上边缘和下边缘且向电容器本体的顶表面和底表面部分地延伸。
在本发明的实施例中，第一引线的被引至电容器本体底表面的部分的宽度可等于第二引线的被引至电容器本体底表面的部分的宽度。在这种情况下，第三引线的宽度可以大于第一引线的被引至底表面的部分的宽度。
在本发明的第一方面或第二方面的实施例中，多层片式电容器可进一步包括形成在电容器本体的位于第一外部电极与第二外部电极之间的顶表面上的第二极性的第四外部电极。第一引线可形成为被引至第一侧表面、底表面和顶表面，而第二引线可形成为被引至第二侧表面、底表面和顶表面。第一外部电极可形成为覆盖第一侧表面的上边缘和下边缘且向顶表面和底表面部分地延伸，而第二外部电极可形成为覆盖第二侧表面的上边缘和下边缘且向顶表面和底表面部分地延伸。每个第二内部电极可进一步包括形成在第一与第二引线之间的第四引线，以被引至顶表面且连接至第四外部电极。第四引线通过第四引线的暴露于底表面的整个边缘部而与第四外部电极相接触，以连接至第四外部电极。在这种情况下，多层片式电容器的内部和外部结构可以具有上下对称性。
在本发明的第一方面或第二方面的实施例中，第三外部电极的宽度大于第一外部电极的被引至底表面的部分的宽度和第二外部电极的被引至底表面的部分的宽度。
在本发明的第一方面或第二方面的实施例中，第一和第二外部电极可以镜像对称形成，并且第一和第二外部电极的向底表面延伸的宽度可以彼此相等。
在本发明的第一方面或第二方面的实施例中，第一极性的内部电极可具有连接至第一和第二外部电极两者的第一内部电极图案。第二极性的内部电极可具有连接至第三外部电极的第二内部电极图案。
在实施例中，第一极性的内部电极可具有只连接至第一外部电极的第一内部电极图案以及只连接至第二外部电极的第二内部电极图案，其中，第一和第二内部电极图案可以沿层叠方向交替设置。第二极性的内部电极可具有只连接至第三外部电极的第三内部电极图案。
在实施例中，多层片式电容器可进一步包括形成在电容器本体的位于第一外部电极与第二外部电极之间的顶表面上的第二极性的第四外部电极。
在实施例中，每个第一极性的内部电极可形成为具有“H”形电极图案，以连接至第一和第二外部电极，而每个第二极性的内部电极可形成为具有“+”形电极图案，以连接至第三和第四外部电极。
在实施例中，第一极性的内部电极可通过沿相反方向交替且重复地设置两个“T”形电极图案而形成，以交替地连接至第一外部电极和第二外部电极，并且每个第二极性的内部电极可形成为具有“+”形电极图案。
根据本发明的第三方面，提供一种多层片式电容器，其包括：电容器本体，通过层叠多个介电层而形成且具有待安装在电路板上的底表面、彼此面对的第一和第二侧表面，以及彼此面对的第三和第四侧表面；呈第一极性和第二极性的多个内部电极，彼此面对的交替设置在电容器本体中，其中，每个介电层介于第一极性与第二极性的内部电极之间，第一极性和第二极性的内部电极平行于电容器本体的底表面而设置；第一外部电极，形成在第一侧表面上，以向第三和第四侧表面部分地延伸且电连接至第一极性的内部电极；第二外部电极，形成在第二侧表面上，以向第三和第四侧表面部分地延伸且电连接至第一极性的内部电极；以及第三外部电极，形成在第一与第二侧表面之间的第三和第四侧表面上，以电连接至第二极性的内部电极；其中，每个第一极性的内部电极具有向第一和第二侧表面之一、第三侧表面、以及第四侧表面延伸的第一极性的引线，以连接至至第一和第二外部电极中的一个，其中，每个第二极性的内部电极具有被引至第三和第四侧表面的两条第二极性的引线，以连接至第三外部电极，并且其中第二极性引线的宽度相对于第一极性引线的被引至第三和第四侧表面的部分的宽度的宽度比等于或大于1.43。
在本发明的第三方面的实施例中，每个第一极性的内部电极可形成为具有“H”形电极图案，以连接至第一和第二外部电极，而每个第二极性的内部电极可形成为具有“+”形电极图案，以连接至第三外部电极。
在实施例中，第一极性的内部电极可以通过沿相反方向交替且重复地设置两个“T”形电极图案而形成，以交替地连接至第一外部电极和第二外部电极，而每个第二极性内部电极可以形成为具有“+”形电极图案，以连接至第三外部电极。
在说明书中，电容器本体的“底表面”指电容器本体的待安装在电路板上的表面，电容器本体的“顶表面”指与底表面相对的表面。
根据本发明，可以进一步降低多层片式电容器的ESL。因此，在使用去耦电容器和EMI过滤器时，可以更有效地抑制去耦电容器中电源电路的电压变化并改善EMI过滤器的高频衰减特性和高频噪音去除特性。
附图说明
通过下面结合附图的详细描述，将更加清楚地理解本发明的上述和其他方面、特征以及其它优点，附图中：
图1A是示出传统多层片式电容器的外形的透视图，图1B是沿图1A的线A-A’的横截面视图；
图2是示出了传统多层片式电容器的内部电极的结构的分解透视图；
图3A是根据本发明实施例的多层片式电容器的内部结构的透视图，图3B是示出安装在电路板上的该多层片式电容器的透视图；
图4A是示出图3A的多层片式电容器的外部电极的透视图，图4B和图4C是示出电容器内部电极的结构的纵向截面视图；
图5是示出图4A实施例中ESL根据引线宽度比W2/W1变化的图表；
图6A是示出根据本发明另一个实施例的多层片式电容器的外形的透视图，图6B和图6C是示出该电容器内部电极的结构的纵向截面视图；
图7A是示出根据本发明又一实施例的多层片式电容器的外形的透视图，图7B和图7C是示出该电容器内部电极结构的纵向截面视图；
图8是示出图7A实施例中ESL根据引线宽度比W2/W1的变化的图表；
图9是示出根据本发明再一实施例的多层片式电容器的外形的透视图，图9A和图9B是示出该电容器内部电极结构的纵向截面视图；
图10是示出在根据本发明实施例的多层片式电容器在工作期间产生的电流回路的示意性截面侧视图；
图11是示出图10多层片式电容器中相反极性的相邻引线间的间隙G、引线宽度W1和W2，以及从内部电极的主体部到底表面的距离M1和M2的纵向截面视图；
图12是示出图11中所示多层片式电容器具有不同间隙G时的ESL(H)相对于频率(MHz)的特性的图表；
图13是示出图11的多层片式电容器中ESL相对值根据引线宽度比W2/W1的变化的图表；
图14是图11中所示多层片式电容器具有不同距离M(＝M1＝M2)时的ESL(H)相对于频率(MHz)的特性的图表；
图15是示出图11的多层片式电容器中ESL相对值(％)根据内部电极数目的变化的图表；
图16A是示出根据本发明又一实施例的多层片式电容器的外形的透视图，图16B是示出该电容器内部电极结构的纵向截面视图；
图17A是示出根据图16实施例的修改实例的多层片式电容器的外形的透视图，图17B是示出该电容器内部电极结构的纵向截面视图；
图18A是示出根据本发明再一实施例的多层片式电容器的外部形状的透视图，图18B是示出该电容器内部电极结构的横向横截面视图；
图19是示出图18A的多层片式电容器中ESL根据引线宽度比W2/W1变化的图表；以及
图20是示出图18A的多层片式电容器中ESL相对值根据引线宽度比W2/W1变化的图表。
具体实施方式
以下，将参照附图详细描述本发明的示例性实施例。
本发明的实施例可以以多种形式修改，本发明的范围不局限于这些实施例，提供本发明的实施例以使得本领域的技术人员更好地理解本发明。在附图中，为了使发明更清楚，可能放大元件的形状和尺寸，并且相似的标号表示相似的元件。
图3A是示出了根据本发明实施例的多层片式电容器的内部结构的透视图，图3B是示出了该多层片式电容器安装在电路板上的状态。
在实施例中，电容器本体31的叠层或堆叠方向(x方向)的长度L小于平行于层叠方向的侧表面C与D之间的距离。
参照图3A和图3B，多层片式电容器30包括其中层叠有多个介电层(图4的31a和31b)的电容器本体31。在电容器本体31中，第一内部电极32和第二内部电极33交替设置成彼此面对，介电层介于其间。电容器本体31具有长方体形状。
具有相同极性的第一外部电极34a和第二外部电极34b分别形成在电容器本体31的第一和第二侧表面C和D上。具体地，第一外部电极34a和第二外部电极34b形成为覆盖第一和第二侧表面C和D的下边缘并且以预定延伸宽度W10向底表面B延伸。具有相同极性的第一外部电极34a和第二外部电极34b通过第一内部电极32的引线32a和32b电连接到第一内部电极32。此外，第一外部电极34a和第二外部电极34b形成为覆盖第一和第二侧表面C和D的上边缘并且以预定延伸宽度在顶表面A上延伸。在该实施例中，第一外部电极34a和第二外部电极34b没有必要形成为在顶表面上延伸。但是，如果第一外部电极34a和第二外部电极34b形成为在顶表面和底表面延伸的话，则可以容易地进行用于第一和第二外部电极的涂覆工艺。如图3A和图3B所示，第一外部电极34a和第二外部电极34b镜像对称形成，第一外部电极34a和第二外部电极34b在底表面上的延伸宽度彼此相等。但是，由于用于第一和第二外部电极的涂覆工艺的变化，第一外部电极34a和第二外部电极34b的延伸宽度可以彼此不等。
具有与第一外部电极34a和第二外部电极34b的极性相反的极性的第三外部电极35延着层叠方向形成在底表面B上(具体地，形成在底表面B的中部上)，以与第一外部电极34a和第二外部电极34b分离。第三外部电极35通过第二内部电极33的引线33a电连接于第二内部电极33。如图3A所示，第二内部电极33具有宽度W20。
在多层片式电容器30中，电容器本体31的底表面B平行于层叠方向(x方向)设置，内部电极32和33垂直于电路板101设置。此处，底表面B是安装在电路板上的表面(下文中，简称为安装表面)。在多层片式电容器中，其中，内部电极32和33垂直于电路板的器件安装表面而设置，电流可以直接从电路板101的电极焊盘104a、104b、105(见图3B)穿过外部电极34a、34b和35流入内部电极32和33，而无须其他电流路径。因此，与其中水平设置(即，平行于电路板的器件安装表面)内部电极的多层片式电容器相比较，能够进一步降低ESL。此外，随着叠层数目的增加，ESL变得更低。
参照图3B，第一外部电极34a和第二外部电极34b连接于电路板101的正(+)电极焊盘104a和104b，而第三外部电极35连接于电路板101的负(-)电极焊盘105。例如，在其中多层片式电容器30用作三端EMI过滤器的应用实例中，第一外部电极34a和第二外部电极34b分别连接于信号线的输入和输出端口，而第三外部电极35接地，从而可以去除信号线的高频噪音。在这种情况下，正(+)电极焊盘104a和104b与输入和输出端口相对应，负(-)电极焊盘105与地相对应。
此外，在其中多层片式电容器30用作去耦电容器的另一个实施实例中，第一外部电极34a和第二外部电极34b连接于电源线，而第三外部电极35连接于地线，从而可以稳定供电电路。在这种情况下，正(+)电极焊盘104a和104b与电源线对应，负(-)电极焊盘105与地相对应。
图4A是示出了图3A的多层片式电容器30的外部电极布置的透视图，图4B是示出了第一内部电极的结构的横截面视图，图4C示出了第二内部电极的结构的横截面视图。图4B和图4C的横截面视图是沿着垂直于层叠方向(x方向)的方向截取的。
参照图4，在电容器本体31中，第一内部电极32和第二内部电极33交替设置在介电层31a和31b上。内部电极32和33的每一个具有主体部和引线(或多条引线)。为了描述方便，主体部和引线之间的界线以虚线示出。如沿层叠方向所看到的，内部电极的主体部是彼此面对的内部电极之间的重叠部分，因此主体部构成了电容器。内部电极的引线是从主体部延伸出的部分，因此引线用来连接至外部电极。
第一内部电极32包括被引至第一侧表面C(图中的左侧表面)的第一引线32a，以及被引至第二侧表面D(图中的右侧表面)的第二引线32b。第一引线32a被引至底表面B以及第一侧表面C。因此，第一引线32a形成为以大于第一内部电极32的主体部的短侧宽度(z方向宽度)的宽度而延伸。相似地，第二引线32a被引至底表面B以及第二侧表面D，以具有较宽的宽度。暴露在电容器本体31的外表面上的引线32a和32b的边缘分别被形成为从侧表面C和D穿过其边缘连续延伸到底表面。第二内部电极33包括被引至底表面B的第三引线33a。更具体的，如沿层叠方向所看到的，第三引线33a被引至第一引线32a与第二引线32b之间的底表面B的中部，以连接至第三外部电极(见图4C)。
如图4B和图4C所示，第一内部电极32的第一引线32a通过第一引线32a的暴露于第一侧表面C和底表面B的边缘部的整个长度与第一外部电极34a接触，以连接至第一外部电极34a。第一内部电极32的第二引线32b通过第二引线32b的暴露于第二侧表面D和底表面B的边缘部的整个长度与第二外部电极34b接触，以连接至第二外部电极34b。由于第一内部电极32连接于第一和第二外部电极34a和34b，所以第一内部电极32以及第一和第二外部电极34a和34b具有相同的极性。
第二内部电极33的第三引线33a通过第三引线33a的暴露于电容器本体31的外部表面(底表面B)的边缘部的整个长度与第三外部电极35相接触，以连接至第三外部电极35。因此，如图4B和图4C所示，外部电极34a、34b和35的y方向延伸宽度W10和W20形成为等于或大于引线32a、32b和33a的y方向宽度W1和W2。如从垂直于层叠方向(x方向)的切割平面所看到的，外部电极34a、34b和35的长度分别等于或大于引线32a、32b、33a的暴露出的边缘部的长度。由于第二内部电极33通过第三引线33a连接于第三外部电极35，因此第二内部电极33和第三外部电极35具有与第一内部电极32的极性相反的极性。
由于呈一个极性的第三引线33a位于呈另一极性的第一与第二引线32a和32b之间，所以相邻电流路径产生的磁通量彼此抵消，从而降低了寄生电感。此外，由于第一和第二引线32a和32b分别在侧表面C和D以及底表面B之上与第一和第二外部电极34a和34b相接触，因此，，内部电极与外部电极之间的接触区域可以最大化，并且，第一和第二引线32a和32b的电流路径具有较大的宽度。由于电流路径的较大宽度，因而寄生电感降低，且因此可以进一步降低多层片式电容器30的ESL。
如从图4A至图4C所看到的，多层片式电容器30在其内部和外部结构方面具有左右对称性。具体地，第一引线32a的暴露于底表面B的部分的宽度W1等于第二引线32b的暴露于底表面B的部分的宽度W1。在这种情况下，第三引线33a的宽度W2可以大于第一引线32a的暴露于底表面B的部分的宽度W1。
在寄生电感方面，优选地，第三引线33a的宽度W2大于第一和第二引线32a和32b的暴露于底表面B的部分的宽度W1。发明者根据经验发现如下事实，ESL随着第三引线与第一引线的引线宽度比W2/W1的增加而降低。根据实验，当引线宽度比W2/W1等于或大于1.38时，ESL显著降低。
图5是示出对图4所示多层片式电容器30的采样进行的ESL估值试验的结果的图表。更具体地，图5所示的图表示出了ESL根据第三引线与第一(第二)引线的暴露于底表面B的部分的宽度比W2/W1的变化。表1列出了图表的详细数据。
[表1]
  ESL   引线宽度比W2/W1
  99.17[pH]   0.30
  91.17[pH]   0.57
  87.19[pH]   0.92
  83.43[pH]   1.38
  81.90[pH]   2.00
  80.15[pH]   2.91
  78.70[pH]   4.35
  77.12[pH]   7.00
如图5和表1所示，能够看出，多层片式电容器的ESL根据引线宽度比W2/W1而变化，如果宽度W1大于宽度W2，例如，如果宽度比W2/W1等于0.3，则ESL等于99.17pH。当宽度W1降低而宽度W2增加时，ESL降低。
具体地，可以看出，如果引线宽度比W2/W1等于或大于1.38，则ESL具有非常小的值。如图5和表1所示，如果引线宽度比W2/W1等于0.3，则ESL等于或大于99pH，而如果引线宽度比W2/W1等于1，则ESL等于或大于87pH。但是，当引线宽度比W2/W1约等于1.38时，ESL显著降低至83.43pH或更低。如果引线宽度比W2/W1大于2，则ESL根据引线宽度比W2/W1的增加而极缓慢地降低。因此，为了实施具有图4的最小化的ESL的三端电容器，优选地，引线宽度比W2/W1大于等于1.38。另外，可以通过调整引线宽度比W2/W1而精确地控制ESL。
在形成外部电极的工艺方面，引线宽度比W2/W1优选地等于或小于7。如果引线宽度比W2/W1大于7，则第一或第二外部电极的向底表面B延伸的延伸部的延伸宽度W10太小，或者第三外部电极的宽度W20太大。因此，无法通过使用传统的dip型涂覆工艺而精确地涂覆外部电极。
图6A是示出了根据本发明另一个实施例的多层片式电容器的外形的透视图，图6B和图C是示出了图6A电容器的第一和第二内部电极的结构的横截面视图。在该实施例中，多层片式电容器60进一步包括连接至第二内部电极63的第四外部电极65b。具体地，多层片式电容器60的内外结构具有上下对称性。
参照图6A，第一和第二外部电极64a和64b分别形成在第一和第二侧表面C和D上。第一和第二外部电极64a和64b的每一个形成为覆盖侧表面C和D的上部和下部边缘并且以延伸宽度W10向顶表面A和底表面B延伸。第三和第四外部电极65a和65b分别形成在第一与第二外部电极之间的底和顶表面B和A上，以沿层叠方向(x方向)延伸。具体地，第三和第四外部电极65a和65b分别设置在底和顶表面B和A的中部上，以沿垂直于侧表面C和D的方向(y方向)具有预定延伸宽度W20。
参照图6B和图6C，第一和第二内部电极62和63分别形成在介电层61a和61b上。第一内部电极62具有“H”形状并且通过第一和第二引线62a和62b连接于第一和第二外部电极64a和64b。第一引线62a形成为被引至电容器本体61的第一侧表面C、顶表面A和底表面B，第二引线62b形成为被引至电容器本体61的第二侧表面D、顶表面A和底表面B。
第二内部电极63形成为具有“+”形状并且通过第三和第四引线63a和63b连接至第三和第四外部电极65a和65b。第二内部电极63以及第三和第四外部电极65a和65b具有与第一内部电极62的极性相反的极性。引线62a、62b、63a和63b通过暴露于电容器本体61的外表面的边缘部的整个长度与外部电极64a、64b、65a、65b相接触，以便分别连接至外部电极64a、64b、65a、65b。第一内部电极62的相应引线62a和62b通过侧表面C(或D)、底表面B和顶表面A的较宽接触区域与相应的外部电极64a和64b相接触。因此，与前述实施例相似，降低了ESL。
在该实施例中，由于电容器本体的内部和外部结构对称(与图4A至图4C的实施例相比较)，因此电容器片的方向性可以忽略。当电容器安装在电路板上时，电容器的顶表面A和底表面B中的任何一个均可以用作安装表面。因此，无须考虑安装表面的方向性，即可安装电容器。
图7A是示出了根据本发明又一实施例的多层片式电容器的外部电极的布置的透视图，图7B和图7C是示出了图7A电容器的第一和第二内部电极的结构的横截面视图。除了电容器本体的层叠方向(x方向)的长度L大于平行于层叠方向而设置的侧表面之间的距离W之外，根据该实施例的多层片式电容器具有图4A至图4C的前述实施例相同的结构。。
参照图7，具有相同极性的第一和第二外部电极74a和74b分别形成在电容器本体71的侧表面C和D上，以便以预定延伸宽度W10部分地向顶和底表面A和B延伸。具有与第一和第二外部电极74a和74b的极性相反的极性的第三外部电极75形成在电容器本体71的底表面B上，以与第一和第二外部电极74a和74b分离。第三外部电极75具有y方向宽度W20。与图4A至图4C的前述实施例相似，第一内部电极72的第一和第二引线72a和72b通过侧表面、底表面和顶表面的较宽接触区域分别与外部电极74a和74b相接触，以分别连接至第一和第二外部电极74a和74b。第二内部电极73的第三引线73a与第三外部电极75相接触，以连接至第三外部电极75。在图7B和图7C中，参考标号71a和71b表示介电层。
具体地，电容器本体71的层叠方向(x方向)的长度L大于平行于层叠方向而设置的侧表面C与D之间的距离W。根据该结构，可以容易地增加内部电极的叠层数。由于叠层数目的增加，因而可以获得较大的电容和较低的ESL。
在该实施例中，优选地，第三引线73a的宽度W2也大于第一或第二引线72a或72b的暴露于底表面的部分的宽度W1。根据对具有不同引线宽度比W2/W1的采样而进行的ESL估值试验，发明者根据经验发现如下事实：ESL随着第三引线与第一引线的宽度比W2/W1的增加而降低。
图8是示出了对图7A至图7C实施的采样进行的ESL估值试验的结果的图表。更具体地，图8所示的图表示出了ESL根据引线宽度比W2/W1的变化。表2列出了图表的详细数据。
[表2]
  ESL   引线宽度比W2/W1
  100.67[pH]   0.46
  91.28[pH]   0.82
  83.34[pH]   1.31
  76.09[pH]   2.00
  73.53[pH]   3.05
  71.53[pH]   4.86
如图8和表2所示，如果引线的宽度比W2/W1等于或小于0.82，则ESL大于90pH。如果引线宽度比W2/W1等于或大于2，则ESL等于或小于76.09pH(这是非常小的值)。在引线宽度比W2/W1的等于或大于2的范围内，当引线宽度比W2/W1增加时ESL缓慢降低。在形成外部电极的工艺方面，引线宽度比W2/W1优选地等于或小于7。
因此，如图7所示，在电容器本体的层叠方向的长度L大于侧表面C与D之间的距离W的情况下，引线宽度比W2/W1优选地设定为等于或大于2.0，从而可以实现高性能的去耦电容器或者具有显著降低的ESL的EMI过滤器。
图9A是示出了根据本发明另一实施例多层片式电容器的外部电极的布置的透视图，图9B和图9C是示出了图9A电容器的第一和第二内部电极的结构的横截面视图。多层片式电容器90进一步包括形成在顶表面A上以连接至第二内部电极93的第四外部电极95b。多层片式电容器90的内部和外部结构具有上下对称性。此外，电容器本体91的层叠方向(x方向)的长度L大于侧表面C与D之间的距离W。
参照图9A，第一和第二外部电极94a的94b分别形成在第一和第二侧表面C和D上。第一和第二外部电极94a的94b的每一个形成为覆盖相应侧表面C或D的上部和下部边缘，并且以延伸宽度W10部分地向顶表面A和底表面B延伸。第三和第四外部电极95a和95b分别形成在第一外部电极与第二外部电极之间的底表面B和顶表面A上，以分别沿层叠方向(x方向)延伸。具体地，第三和第四外部电极95a和95b分别设置在底表面B和顶表面A的中部上。第三和第四外部电极95a和95b的每一个具有垂直于侧表面C和D的方向(y方向)的宽度W20。
参照图9B和图9C，第一和第二内部电极92和93分别形成在介电层91a和91b上。第一内部电极92通过第一和第二引线91a和92b连接至第一和第二外部电极94a和94b。具体地，第一引线92a形成为被引至电容器本体91的第一侧表面C、顶表面A和底表面B。第二引线92b形成为被引至电容器本体91的第二表面D、顶表面A和底表面B。
第二内部电极93通过第三和第四引线93a和93b连接至第三和第四外部电极95a和95b。因此，第二内部电极93以及第三和第四外部电极95a和95b具有与第一内部电极92的极性相反的极性。第一至第四引线92a、92b、93a和93b通过暴露于电容器本体91外表面的边缘部的整个长度分别与外部电极94a、94b、95a和95b相接触，以分别连接至外部电极94a、94b、95a和95b。
第一内部电极92的相应引线92a和92b通过侧表面C(或D)、底表面B以及顶表面A的较宽接触区域与相应的外部电极94a、94b接触，从而降低ESL。由于电容器本体的内部和外部结构具有上下对称性，因此电容器本体的顶表面A和底表面B中的任何一个均可以用作安装表面。因此，无须考虑安装表面的方向性，即可安装电容器本体。此外，由于电容器本体的层叠方向(x方向)的长度L大于侧表面C与D之间的距离W，所以可以容易地增加内部电极的叠层数目。由于叠层数目的增加，因而可以获得较大的电容量和较低的ESL。
根据这些实施例，可以降低外部电极的数目，并且增加平行连接的电流回路(这些电流回路由从安装电路板流出的电流或者流入安装电路板的电流而形成)的数目。该优点可从图10中看出。
图10是示出了在根据本发明实施例的多层片式电容器的工作期间产生的电流回路的示意性横截面侧视图。为了便于描述，图10只示出了图6A的电容器中的电流回路。但是，本领域普通技术人员可以理解，这些电流回路应当与图4A、图7A和图9A的电容器所产生的电流回路相似。此外，这些电流回路应当与后面将要描述的图16和图17的电容器所产生的电流回路相似。
如从垂直于图10中内部电极的表面的方向所看到的，在电容器工作期间，电流回路CL1由从第一外部电极64a穿过第一和第二内部电极62和63而流至第三外部电极65a的电流所产生。同样的，电流回路CL2由从第二外部电极64b穿过第一和第二内部电极62和63而流至第三外部电极65a的电流所产生。通过只使用第三或第四外部电极可以实现两个平行连接的电流回路CL1和CL2，从而可以降低外部电极的数目并获得较低ESL。
根据试验，发明者发现，通过调节如下所述的四个设计因素可以控制电容器的ESL。具体地，发现电容器的ESL可以减小至100pH或更低。
图11是示出了图10的多层片式电容器的相邻内部电极的引线之间的间隙G、引线的宽度W1和W2，以及从内部电极的主体部至底表面之间的距离M1和M2的纵向横截面视图。间隙G是具有不同极性的相邻引线62a和63a之间的间隙。距离M1是从第一内部电极的主体部至电容器本体的底表面B的距离，距离M2是第二内部电极63的主体部至底表面B的距离。在该实施例中，M1＝M2＝M。
图12是示出了图11中所示多层片式电容器具有不同间隙G的ESL(H)相对于频率(MHz)特性的图表。在距离M(＝M1＝M2)等于100μm、引线宽度比W2/W1等于6.0且内部电极的叠层数目等于200的情况下，获得图12所示多层片式电容器60的ESL特性的图表。如图12所示，在频率等于或大于10MHz时，具有300μm的间隙G和200μm的间隙G的多层片式电容器呈现出等于或小于100pH的低ESL。随着间隙G减小，ESL进一步降低。随着间隙G减小，图10中所示的电流回路CL1和CL2的面积减小，从而电流回路产生的电感降低。
图13是示出了图11多层片式电容器的ESL相对值(％)根据引线宽度比R(＝W2/W1)的变化的图表。在距离M等于100μm，间隙G等于200μm并且内部电极的叠层数等于50的情况下，获得图12所示多层片式电容器60的ESL相对值(％)的图表。此外，该ESL相对值(％)的图表是基于当W2/W1＝0.3时设定为100的ESL的参考值而获得的。如图13的图表所示，随着引线宽度比W2/W1增大，ESL进一步降低。特别地，可以看出，在引线宽度比W2/W1大约等于1.38时，ESL的降低率(或斜率)显著改变。
图14是示出了图11所示多层片式电容器具有不同距离M时ESL(H)相对于频率(MHz)的特性的图表。在间隙G等于200μm，引线宽度比W2/W1等于6.0并且内部电极叠层数等于50的情况下，获得图14所示多层片式电容器60的ESL特性的图表。如图14所示，在100到1000MHz的频率范围内(除了接近100MHz的频率区域之外)，具有100μm的距离M的多层片式电容器呈现出等于或小于100pH的低ESL。当距离M等于70μm时，在100到1000MHz的整个范围内，ESL小于100pH。随着距离M减小，图10所示的电流回路CL1和CL2的面积降低，从而电容器的电感降低。
图15是示出了图11电容器的ESL相对值(％)根据内部电极的叠层数目的变化的图表。内部电极的纵向布置具有根据内部电极叠层数目的增加而进一步降低ESL的优点。在距离M等于100μm，间隙G等于200μm并且引线宽度比W2/W1等于6.0的情况下，获得图15的图表。如图15所示，随着内部电极的叠层数目增加，ESL降低。
如上所述，可以看出，多层片式电容器的电感或ESL特性根据间隙G、引线宽度比W2/W1、距离M以及内部电极的叠层数目四个设计因素而变化。通过调整四个设计因素，可以实现用于高速MPU封装的具有100pH或更低的ESL的去耦电容器。根据这四个设计因素的前述ESL(或电感)特性不局限于根据图11(或图6)的实施例的多层片式电容器。其中未在顶表面上设置第四外部电极的图4(或图3)的多层片式电容器也具有根据这四个设计因素而变化的相似ESL特性。设置第四外部电极65b是为了便于安装电容器(无须区别电容器的顶表面和底表面，即可将该电容器安装在电路板上)，但是，第四外部电极65b显然不构成实际的电流路径。
图16A是示出了根据又一实施例的多层片式电容器的外形的透视图，图16B是示出了图16A电容器的内部电极结构的纵向横截面视图。在前述实施例中，具有相同极性的内部电极具有相同的电极图案。反之，在图16A和图16B的实施例中，具有相同极性的内部电极具有两种类型的电极图案。内部电极132、132’和133纵向设置在底表面(待被安装在电路板上的表面)上。
参照图16A，多层片式电容器130的外形与图3A或图4A的多层片式电容器30的外形相似。具有相同极性的第一和第二外部电极134a和134b分别形成在电容器本体131的第一和第二侧表面上，并且覆盖侧表面的上部和下部边缘，且向顶表面和底表面B部分地延伸。具有相反极性的第三外部电极135沿层叠方向(y方向)形成在第一外部电极134a与第二外部电极134b之间的底表面B上。
参照图16A和16B，在电容器本体131中，第一极性的第一内部电极图案132和第一极性的第二内部电极图案132’交替设置在介电层131a和131a’上。此外，第二极性的第三内部电极图案133形成在第一极性的第一和第二内部电极图案132和132’之间的介电层131b上。如此，第一、第三以及第二内部电极图案132、133、132’以132、133、132’、133、132、133、132’、133...的顺序交替设置。在这些内部电极的布置中，第一极性的内部电极132或132’以及第二极性内部电极133彼此交替设置，其中，介电层介于其间，并且具有第一极性的第一和第二内部电极图案132和132’沿层叠方向(y方向)交替设置。如此，第一极性的内部电极具有两种类型的电极图案132和132’，而第二极性的内部电极具有一种类型的电极图案133。
如图16B所示，第一内部电极图案132通过被引至第一侧表面和底表面B的第一引线132a连接至第一外部电极134a。第二内部电极图案132’通过被引至第二侧表面和底表面B的第二引线132a’连接至第二外部电极134b。第三内部电极图案133通过被引至底表面B的第三引线133a连接至第三外部电极135。
第一和第二引线132a和132a’通过暴露于侧表面和底表面的引线边缘的整个长度分别与第一和第二外部电极134a和134b相接触，以分别连接至第一和第二外部电极134a和134b。因此，可以增加内部电极与外部电极之间的接触区域，并且流经接触区域的电流路径具有较宽的宽度。第三引线133通过暴露于底表面的引线边缘的整个长度与第三外部电极135相接触，以连接至第三外部电极135。
与图11至15所示实施例相似，在图16所示实施例中，多层片式电容器的ESL根据间隙G、距离M、引线宽度比W2/W1以及内部电极的叠层数目四个设计因素而变化。通过调整这四个设计因素，可以实现具有100pH或更低的ESL的多层片式电容器。由于除了第一极性的内部电极具有两种类型电极图案之外，图16所示的多层片式电容器与图4所示的多层片式电容器相同，所以图16所示多层片式电容器基本上具有与图11至图15所示多层片式电容器基本相同的ESL特性。
图17A是示出了根据图16A所示实施例的修改实例的多层片式电容器的外形的透视图，图17B是示出了内部电极的结构的纵向横截面视图。图17A所示多层片式电容器与图16A所示多层片式电容器的不同之处在于，该多层片式电容器进一步包括顶表面上的第四外部电极165b并且具有上下对称的外部和内部结构。
参照图17A，多层片式电容器160的外形与图6A的多层片式电容器60的外形基本相同。具有相同极性的第一和第二外部电极164a和164b分别形成在电容器本体161的第一和第二侧表面C和D上。第一和第二外部电极164a和164b形成为覆盖相应侧表面C和D的上部和下部边缘，并且向顶表面A和底表面B部分地延伸。具有与第一和第二外部电极164a和164b的极性相反的极性的第三和第四外部电极165a和165b沿层叠方向(y方向)分别形成在底表面B和顶表面上。
参照图17A和图17B，第一极性的第一内部电极图案162和第一极性的第二内部电极图案162’交替形成在电容器本体161中的介电层161a和161a’上。此外，形成在介电层161b上的第二极性的第三内部电极图案163设置在第一和第二内部电极图案162和162’之间。所有的第一极性的内部电极162和162’具有“T”形电极图案。沿相反方向设置的两个“T”形电极图案162和162’沿着堆叠方向交替且重复设置，从而形成多个第一极性的内部电极。所有的第三内部电极图案163具有“+”形电极图案。
如图17B所示，第一极性的第一内部电极图案162通过被引至第一侧表面、底表面和顶表面的第一引线162a连接至第一外部电极164a。第一极性的第二内部电极图案162’通过被引至第二侧表面、底表面和顶表面的第二引线162a’连接至第二外部电极164b。第二极性的第三内部电极图案163分别通过被引至底表面和顶表面的第三和第四引线163a和163b连接至第三和第四外部电极165a和165b。
第一和第二引线162和162a’通过暴露于侧表面和底表面的引线边缘的整个长度与第一和第二外部电极164a和164b相接触，以分别连接至第一和第二外部电极164a和164b。因此，内部与外部电极之间的接触区域增加，流经接触区域的电流的路径具有较宽的宽度。第三引线163通过暴露于底表面的引线边缘的整个长度与第三外部电极165相接触，以连接至第三外部电极165。
由于电容器160的内部和外部结构具有上下对称性(与图16的实施例相比较)，因此可以消除电容器片的方向性。当在电路板上安装电容器时，电容器顶表面和底表面中的任何一个均可用作安装表面，因此，无须考虑安装表面的方向性，即可安装电容器。
与图11至图15所示实施例相似，多层片式电容器160的ESL根据间隙G、距离M、引线宽度比W2/W1以及内部电极叠层数目四个设计因素而变化。通过调整这四个设计因素，可以实现具有100pH或更低的ESL的去耦电容器。由于除了第一极性的内部电极具有两种电极图案之外，图17所示的多层片式电容器与图6(或图11)所示的多层片式电容器相同，因此图17所示的多层片式电容器具有与图11至15所示多层片式电容器基本相同的ESL特性。
图18A是示出了根据又另一实施例的多层片式电容器的外形的透视图，图18B是示出了内部电极的结构的横向横截面视图。在图18所示实施例中，内部电极横向设置，即平行于底表面(安装在电路板上的表面)而设置。
参照图18A，多层片式电容器260上下且左右对称。在电容器本体261中，第一极性的第一和第二外部电极264a和264b分别形成在彼此面对的第一和第二侧表面S1和S2上。另外，第二极性的第三外部电极265a和265b形成在彼此面对的第三和第四侧表面S3和S4上。第三外部电极265a和265b形成为彼此分开的两个部分。但是，第三外部电极可以以缠绕电容器本体261中部的未分割的带状形成。第一和第二外部电极264a和264b形成为向第三和第四侧表面S3和S4部分地延伸。
参照图18B，除了图18所示的内部电极设置得平行于底表面之外，该内部电极的结构与图6B和图6C所示的内部电极的结构相同。第一极性的第一内部电极262形成为具有“H”形状。第一内部电极262通过被引至侧表面S1和S2的两条引线262a和262b而连接至第一和第二外部电极264a和264b。第二极性的第二内部电极263形成为具有“+”形状。第二内部电极263通过被引至侧表面S3和S4的两条引线263a和263b连接至第三内部电极265a和265b。
如图18B所示，第一内部电极262的第一引线262a被引至第一、第三、和第四侧表面S1、S3和S4。第一引线262a通过暴露于这些外表面的引线边缘的整个长度与第一外部电极264a相接触。第一内部电极263的第二引线262b被引至第二、第三和第四侧表面S2、S3和S4。第二引线262b通过暴露于这些外表面的引线边缘的整个长度与第二外部电极264b相接触。由于第一和第二引线262a和262b与第一和第二外部电极264a和264b在较宽的宽度范围内相接触，所以内部与外部电极之间的接触区域可以最大化，从而流经接触区域的电流的路径具有较宽的宽度。在图18中，第一引线262a(或第二引线262b)的被引至第三侧表面S3的部分的宽度以参考标号W1表示，第三引线265a的被引至第三侧表面S3的宽度以参考标号W2表示。
图19是示出了图18A至图18B的多层片式电容器的ESL根据引线宽度比W2/W1的变化的图表。图20是示出了图19所示图表的ESL相对值(％)的变化的图表。如图19和图20所示，随着引线宽度比W2/W1增加，多层片式电容器的ESL降低。具体地，可以看出，在引线宽度比W2/W1大约等于1.43的情况下，ESL的降低率(或斜率)显著改变，并且在引线宽度比W2/W1等于或大于1.43的情况下，ESL具有非常小的值。
在图18所示的实施例中，内部电极的每种极性均与一种电极图案相对应，但是本发明不局限于此。第一极性的内部电极可具有两种类型的电极图案。例如，平行于多层片式电容器的底表面而设置的内部电极可具有与图17B所示结构相同的结构。在这种情况下，第一极性的内部电极被分成沿相反方向设置的两种类型的“T”形电极图案，并且两种“T”形电极图案沿着层叠方向(z方向)交替且重复地设置。具有一种类型的“+”形电极图案的第二极性的内部电极可以设置在两种类型的“T”形第一极性的电极图案之间。尽管第一极性的内部电极具有两种类型的“T”形电极图案，但是多层片式电容器也还呈现出与图20所示ESL特性相似的ESL特性。
尽管已经结合示例性实施例示出并描述了本发明，但对于本领域技术人员而言显而易见的是，在不背离由所附权利要求限定的本发明的精神和范围的情况下，可以作出修改和变化。

Claims (19)

1.一种多层片式电容器，包括：
电容器本体，通过层叠多个介电层而形成，并且具有彼此面对的第一和第二侧表面以及顶表面和底表面；
多个第一和第二内部电极，交替设置在所述电容器本体中，其中每个所述介电层介于所述第一和第二内部电极之间；
第一极性的第一外部电极，形成在所述第一侧表面上，以覆盖所述第一侧表面的下部边缘并且向所述底表面部分地延伸；
第一极性的第二外部电极，形成在所述第二侧表面上，以覆盖所述第二侧表面的下部边缘并且向所述底表面部分地延伸；以及
第二极性的第三外部电极，形成在所述第一和第二外部电极之间的所述底表面上，
其中，所述第一和第二内部电极垂直于所述电容器本体的所述底表面而设置，
其中，每个所述第一内部电极具有被引至所述第一侧表面和所述底表面的第一引线以及被引至所述第二侧表面和所述底表面的第二引线，并且每个所述第二内部电极具有被引至所述第一和第二引线之间的所述底表面的第三引线，并且
其中，所述第一至第三引线通过相应引线的暴露于所述电容器本体的外表面的边缘部的整个长度与所述第一至第三外部电极相接触，以分别连接至所述第一至第三外部电极，
其中，所述电容器本体的层叠方向的长度小于所述第一侧表面与所述第二侧表面之间的距离，
其中，所述第一引线的被引至所述电容器本体的所述底表面的部分的宽度等于所述第二引线的被引至所述电容器本体的所述底表面的部分的宽度，并且
其中，所述第三引线的宽度相对于所述第一引线的被引至所述底表面的部分的宽度的宽度比等于或大于1.38。
2.一种多层片式电容器，包括：
电容器本体，通过层叠多个介电层而形成，并且具有彼此面对的第一和第二侧表面以及顶表面和底表面；
多个第一和第二内部电极，交替设置在所述电容器本体中，其中每个所述介电层介于所述第一和第二内部电极之间；
第一极性的第一外部电极，形成在所述第一侧表面上，以覆盖所述第一侧表面的下部边缘并且向所述底表面部分地延伸；
第一极性的第二外部电极，形成在所述第二侧表面上，以覆盖所述第二侧表面的下部边缘并且向所述底表面部分地延伸；以及
第二极性的第三外部电极，形成在所述第一和第二外部电极之间的所述底表面上，
其中，所述第一和第二内部电极垂直于所述电容器本体的所述底表面而设置，
其中，每个所述第一内部电极具有被引至所述第一侧表面和所述底表面的第一引线以及被引至所述第二侧表面和所述底表面的第二引线，并且每个所述第二内部电极具有被引至所述第一和第二引线之间的所述底表面的第三引线，并且
其中，所述第一至第三引线通过相应引线的暴露于所述电容器本体的外表面的边缘部的整个长度与所述第一至第三外部电极相接触，以分别连接至所述第一至第三外部电极，
其中，所述电容器本体的层叠方向的长度大于所述第一侧表面与所述第二侧表面之间的距离，
其中，所述第一引线的被引至所述电容器本体的所述底表面的部分的宽度等于所述第二引线的被引至所述电容器本体的所述底表面的部分的宽度，并且
其中，所述第三引线的宽度相对于所述第一引线的被引至所述底表面的部分的宽度的宽度比等于或大于2。
3.根据权利要求1或2所述的多层片式电容器，
其中，所述第一外部电极形成为覆盖所述电容器本体的第一侧表面的上部和下部边缘，并且向所述电容器本体的所述顶表面和所述底表面部分地延伸，并且
其中，所述第二外部电极形成为覆盖所述电容器本体的第二侧表面的上部和下部边缘，并且向所述电容器本体的所述顶表面和所述底表面部分地延伸。
4.根据权利要求1所述的多层片式电容器，其中，所述第一引线的被引至所述电容器本体的所述底表面的部分的宽度等于第所述第二引线的被引至所述电容器本体的所述底表面的部分的宽度。
5.根据权利要求3所述的多层片式电容器，其中，所述第三引线的宽度大于所述第一引线的被引至所述底表面的部分的宽度。
6.根据权利要求1所述的多层片式电容器，其中，所述宽度比的变化范围为1.38至7。
7.根据权利要求2所述的多层片式电容器，其中，所述宽度比的变化范围为2至7。
8.根据权利要求1或2所述的多层片式电容器，进一步包括形成在所述电容器本体的位于所述第一外部电极与第二外部电极之间的所述顶表面上的所述第二极性的第四外部电极，
其中，所述第一引线形成为被引至所述第一侧表面、所述底表面和所述顶表面，而所述第二引线形成为被引至所述第二侧表面、所述底表面和所述顶表面，
其中，所述第一外部电极形成为覆盖所述第一侧表面的上部和下部边缘且向所述顶表面和所述底表面部分地延伸，而所述第二外部电极形成为覆盖所述第二侧表面的上部和下部边缘且向所述顶表面和所述底表面部分地延伸，
其中，每个所述第二内部电极进一步包括形成在所述第一和第二引线之间以被引至所述顶表面并连接至所述第四外部电极的第四引线，并且
其中，所述第四引线通过所述第四引线的暴露于所述底表面的整个边缘部与所述第四外部电极相接触，以连接至所述第四外部电极。
9.根据权利要求8所述的多层片式电容器，其中，所述多层片式电容器的内部和外部结构具有上下对称性。
10.根据权利要求1或2所述的多层片式电容器，
其中，所述第三外部电极的宽度大于所述第一外部电极的向所述底表面延伸的部分的宽度和所述第二外部电极的向所述底表面延伸的部分的宽度。
11.根据权利要求10所述的多层片式电容器，其中，所述第一和第二外部电极镜像对称而形成，并且所述第一和第二外部电极的向所述底表面延伸的宽度彼此相等。
12.根据权利要求1或2所述的多层片式电容器，
其中，所述第一极性的内部电极具有连接至所述第一和第二外部电极的第一内部电极图案，并且
其中，所述第二极性的内部电极具有连接至所述第三外部电极的第二内部电极图案。
13.根据权利要求1或2所述的多层片式电容器，
其中，所述第一极性的内部电极具有只连接至所述第一外部电极的第一内部电极图案以及只连接至所述第二外部电极的第二内部电极图案，所述第一和第二内部电极图案沿层叠方向交替设置，并且
其中，所述第二极性的内部电极具有只连接至所述第三外部电极的第三内部电极图案。
14.根据权利要求1或2所述的多层片式电容器，进一步包括所述第二极性的第四外部电极，其形成在所述电容器本体的位于所述第一外部电极与所述第二外部电极之间的所述顶表面上。
15.根据权利要求14所述的多层片式电容器，
其中，每个所述第一极性的内部电极形成为具有“H”形电极图案，以连接至所述第一和第二外部电极，并且
其中，每个所述第二极性的内部电极形成为具有“+”形电极图案，以连接至所述第三和第四外部电极。
16.根据权利要求14所述的多层片式电容器，
其中，所述第一极性的内部电极通过沿相反方向交替且重复地设置两个“T”形电极图案而形成，以交替地连接至所述第一外部电极和所述第二外部电极，并且
其中，每个所述第二极性的内部电极形成为具有“+”形的电极图案。
17.一种多层片式电容器，包括：
电容器本体，通过层叠多个介电层而形成，并且具有待安装在电路板上的底表面、彼此面对的第一和第二侧表面、以及彼此面对的第三和第四侧表面；
呈第一极性和第二极性的多个内部电极，彼此面对地交替设置在所述电容器本体中，其中，每个所述介电层介于所述第一极性和第二极性的内部电极之间，所述第一极性和第二极性的内部电极平行于所述电容器本体的底表面而设置；
第一外部电极，形成在所述第一侧表面上，以向所述第三和第四侧表面部分地延伸并且电连接至所述第一极性的内部电极；
第二外部电极，形成在所述第二侧表面上，以向所述第三和第四侧表面部分地延伸并且电连接至所述第一极性的内部电极；以及
第三外部电极，形成在所述第一和第二侧表面之间的所述第三和第四侧表面上，以电连接至所述第二极性的内部电极；
其中，每个所述第一极性的内部电极具有被引至所述第三和第四侧表面并且被引至所述第一和第二侧表面中的一个的第一极性的引线，以连接至所述第一和第二外部电极中的一个，
其中，每个所述第二极性的内部电极具有被引至所述第三和第四侧表面的两条第二极性的引线，以连接至所述第三外部电极，并且
其中，所述第二极性引线的宽度相对于所述第一极性引线的被引至所述第三侧表面的部分的宽度的宽度比等于或大于1.43。
18.根据权利要求17所述的多层片式电容器，
其中，每个所述第一极性的内部电极形成为具有“H”形电极图案，以连接至所述第一和第二外部电极，并且
其中，每个所述第二极性的内部电极形成为具有“+”形电极图案，以连接至所述第三外部电极。
19.根据权利要求17所述的多层片式电容器，
其中，所述第一极性的内部电极通过沿相反方向交替且重复地设置两个“T”形的电极图案而形成，以交替地连接至所述第一外部电极和第二外部电极，并且
其中，每个所述第二极性的内部电极形成为具有“+”形电极图案，以连接至所述第三外部电极。
CN2007101610156A 2007-02-05 2007-12-19 多层片式电容器 Active CN101241800B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR10-2007-0011460 2007-02-05
KR1020070011460 2007-02-05
KR20070011460 2007-02-05
KR1020070084183 2007-08-21
KR10-2007-0084183 2007-08-21
KR1020070084183A KR100920614B1 (ko) 2007-02-05 2007-08-21 적층형 칩 커패시터

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201010557262XA Division CN102082025B (zh) 2007-02-05 2007-12-19 多层片式电容器

Publications (2)

Publication Number Publication Date
CN101241800A CN101241800A (zh) 2008-08-13
CN101241800B true CN101241800B (zh) 2011-04-13

Family

ID=39883105

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2007101610156A Active CN101241800B (zh) 2007-02-05 2007-12-19 多层片式电容器
CN201010557262XA Active CN102082025B (zh) 2007-02-05 2007-12-19 多层片式电容器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201010557262XA Active CN102082025B (zh) 2007-02-05 2007-12-19 多层片式电容器

Country Status (3)

Country Link
JP (1) JP5229513B2 (zh)
KR (1) KR100920614B1 (zh)
CN (2) CN101241800B (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101025999B1 (ko) 2008-12-12 2011-03-30 삼성전기주식회사 회로기판 장치 및 집적회로 장치
KR101069989B1 (ko) 2009-09-10 2011-10-04 삼성전기주식회사 적층형 칩 커패시터 및 회로 기판 장치
JP2012009679A (ja) * 2010-06-25 2012-01-12 Tdk Corp セラミック電子部品及びその製造方法
KR101558023B1 (ko) * 2011-08-26 2015-10-07 삼성전기주식회사 적층 세라믹 커패시터
KR101525645B1 (ko) 2011-09-02 2015-06-03 삼성전기주식회사 적층 세라믹 커패시터
CN102543428A (zh) * 2012-01-18 2012-07-04 苏州达方电子有限公司 陶瓷电容
CN103489639B (zh) * 2012-06-12 2016-07-06 株式会社村田制作所 层叠电容器
JP5853976B2 (ja) 2012-06-12 2016-02-09 株式会社村田製作所 積層コンデンサ
WO2014035929A1 (en) * 2012-08-30 2014-03-06 Allison Transmission, Inc. Method and system for reducing audible and/or electrical noise from electrically or mechanically excited capacitors
US9609753B2 (en) 2013-07-11 2017-03-28 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board for mounting of the same
KR20140038871A (ko) * 2013-07-11 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
CN104299785B (zh) * 2013-07-17 2017-10-31 三星电机株式会社 多层陶瓷电容器及具有多层陶瓷电容器的板
US9653212B2 (en) 2013-08-13 2017-05-16 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board for mounting thereof
KR20140038876A (ko) 2013-08-13 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR102076151B1 (ko) * 2013-08-26 2020-02-11 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
US9627142B2 (en) 2013-09-24 2017-04-18 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board for mounting of the same
US9460855B2 (en) * 2013-10-01 2016-10-04 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same
US9786434B2 (en) 2013-10-22 2017-10-10 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and printed circuit board having the same
US9396879B2 (en) 2013-10-29 2016-07-19 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same
KR20140038914A (ko) 2013-10-29 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR20140038915A (ko) 2013-10-31 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR20140038916A (ko) * 2013-10-31 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
US20150114704A1 (en) 2013-10-31 2015-04-30 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same
JP6247188B2 (ja) 2013-10-31 2017-12-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミックキャパシタ
US9672986B2 (en) * 2014-01-13 2017-06-06 Apple Inc. Acoustic noise cancellation in multi-layer capacitors
JP6358074B2 (ja) 2014-01-31 2018-07-18 株式会社村田製作所 電子部品の製造方法及び電子部品の製造装置
JP2014239204A (ja) * 2014-01-31 2014-12-18 株式会社村田製作所 電子部品及び電子部品の実装構造体
KR20140039016A (ko) * 2014-02-27 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR102097323B1 (ko) 2014-08-14 2020-04-06 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101681410B1 (ko) * 2015-04-20 2016-11-30 삼성전기주식회사 커패시터 부품
KR101808794B1 (ko) * 2015-05-07 2018-01-18 주식회사 모다이노칩 적층체 소자
KR101771798B1 (ko) 2015-08-26 2017-08-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR102145316B1 (ko) 2015-08-31 2020-08-18 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101681429B1 (ko) 2015-10-08 2016-11-30 삼성전기주식회사 전자 부품 및 그 실장 기판
KR101771824B1 (ko) 2015-12-30 2017-08-25 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
JP2017139403A (ja) * 2016-02-05 2017-08-10 Tdk株式会社 積層貫通コンデンサ及び電子部品装置
KR102450593B1 (ko) * 2016-04-27 2022-10-07 삼성전기주식회사 커패시터 부품
KR101813380B1 (ko) * 2016-06-02 2017-12-28 삼성전기주식회사 커패시터 부품
KR102516763B1 (ko) * 2017-08-29 2023-03-31 삼성전기주식회사 복합 전자부품, 그 실장 기판
KR102068811B1 (ko) * 2019-01-24 2020-01-22 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
US20230062760A1 (en) * 2020-02-28 2023-03-02 Panasonic Intellectual Property Management Co., Ltd. Electrolytic capacitor and method for producing same
CN113777447B (zh) * 2021-07-28 2024-06-21 国网宁夏电力有限公司电力科学研究院 一种避雷器试验平台用电抗器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768630B2 (en) * 2002-06-11 2004-07-27 Tdk Corporation Multilayer feedthrough capacitor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653075A (ja) * 1992-07-27 1994-02-25 Mitsubishi Materials Corp 平衡線路用積層セラミックコンデンサ
JP4000701B2 (ja) * 1999-01-14 2007-10-31 株式会社村田製作所 積層コンデンサ
JP4864271B2 (ja) * 2002-10-17 2012-02-01 株式会社村田製作所 積層コンデンサ
JP2004296940A (ja) * 2003-03-27 2004-10-21 Tdk Corp 積層コンデンサ
JP3897745B2 (ja) * 2003-08-29 2007-03-28 Ｔｄｋ株式会社 積層コンデンサ及び積層コンデンサの実装構造
JP2006013379A (ja) * 2004-06-29 2006-01-12 Tdk Corp チップコンデンサ
JP2006100682A (ja) * 2004-09-30 2006-04-13 Taiyo Yuden Co Ltd ３端子型積層コンデンサ実装回路基板及び３端子型積層コンデンサ
KR100691146B1 (ko) * 2004-12-24 2007-03-09 삼성전기주식회사 적층형 캐패시터 및 적층형 캐패시터가 내장된 인쇄회로기판

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768630B2 (en) * 2002-06-11 2004-07-27 Tdk Corporation Multilayer feedthrough capacitor

Also Published As

Publication number Publication date
KR100920614B1 (ko) 2009-10-08
JP5229513B2 (ja) 2013-07-03
JP2011097091A (ja) 2011-05-12
CN102082025A (zh) 2011-06-01
KR20080073193A (ko) 2008-08-08
CN102082025B (zh) 2012-07-04
CN101241800A (zh) 2008-08-13

Similar Documents

Publication Publication Date Title
CN101241800B (zh) 多层片式电容器
JP4739312B2 (ja) 積層型チップキャパシタ
US7974072B2 (en) Multilayer capacitor array
US6965507B2 (en) Multilayer capacitor
JP3309813B2 (ja) 積層コンデンサ
CN100550234C (zh) 多层片式电容器及嵌有多层片式电容器的印刷电路板
US7684204B2 (en) Circuit board for mounting multilayer chip capacitor and circuit board apparatus including the multilayer chip capacitor
US7310217B2 (en) Monolithic capacitor and mounting structure thereof
US10707021B2 (en) Multilayer ceramic electronic component and board having the same
TWI404091B (zh) 積層電容器
KR20080027030A (ko) 적층형 칩 커패시터
US20080165469A1 (en) Multilayer chip capacitor
KR101051620B1 (ko) 적층 콘덴서
CN217216514U (zh) 电路装置以及滤波器电路
JP4739318B2 (ja) 積層型チップキャパシタ
US10395844B2 (en) Capacitor component
KR101141328B1 (ko) 적층형 칩 캐패시터, 적층형 칩 캐패시터 어셈블리 및 그 제조방법
JP5141715B2 (ja) 積層コンデンサ
KR20060068404A (ko) 적층형 칩 커패시터
US20220301764A1 (en) Multilayer coil component

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant