CN101241477B - 存储控制装置和数据管理方法 - Google Patents

存储控制装置和数据管理方法 Download PDF

Info

Publication number
CN101241477B
CN101241477B CN2007101946218A CN200710194621A CN101241477B CN 101241477 B CN101241477 B CN 101241477B CN 2007101946218 A CN2007101946218 A CN 2007101946218A CN 200710194621 A CN200710194621 A CN 200710194621A CN 101241477 B CN101241477 B CN 101241477B
Authority
CN
China
Prior art keywords
data
memory
control device
electric power
dirty
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101946218A
Other languages
English (en)
Other versions
CN101241477A (zh
Inventor
饭田纯一
姜小明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN101241477A publication Critical patent/CN101241477A/zh
Application granted granted Critical
Publication of CN101241477B publication Critical patent/CN101241477B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81—Threshold
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供存储控制装置和数据管理方法，可以实现抑制非易失性存储器的容量、并且可以使高速缓冲存储器中存储的数据妥当地转移的技术。I/O处理器(220)判定高速缓冲存储器(253)上的脏数据量是否超过阈值，当判定为超过时，将高速缓冲存储器(253)的脏数据的一部分写入存储设备(310)，当通过电压监视控制部(257)检测出供给电力的电压异常时，电压监视控制部(257)使用来自电池(500)的电力维持电力供给，处理器(252)接受来自电池(500)的电力供给，使高速缓冲存储器(253)中存储的脏数据转移至非易失性存储器(255)。

Description

存储控制装置和数据管理方法
技术领域
本发明涉及，例如在发生了电源故障时将易失性存储器中存储的数据转移至非易失性存储器的存储控制装置和数据管理方法。
背景技术
在存储控制装置上连接了多个例如硬盘驱动器那样的存储设备。存储控制装置从主计算机接收写入命令(Write Command)，向多个存储装置中的至少一个存储装置写入数据，还接收来自主计算机的读取命令(Read Command)，从多个存储装置中的至少一个存储装置读出数据并发送至主计算机。
为了暂时存储按照写入命令而写入存储装置的数据，或者为了暂时存储按照读取命令而从存储装置读出的数据，在上述的存储控制装置中具备高速缓冲存储器(Cache Memory)。
作为该高速缓冲存储器，一般使用通过供给电力可以存储数据的易失性存储器。
在具备易失性存储器作为高速缓冲存储器的存储控制装置中，例如，当发生外部电源的故障等导致不向高速缓冲存储器供给电力时，高速缓冲存储器中存储的数据会丢失。
因此，为了应对这种外部电源的故障等，在存储控制装置中具备可以供给电力的电池，当发生外部电源的故障时，通过从电池对高速缓冲存储器供给电力，对高速缓冲存储器中存储的数据进行保持。
然而，直到故障解除为止，需要维持向高速缓冲存储器供给电力，因此需要较大的电池容量。从而产生存储控制装置的制造成本增加的问题。
针对此问题，公开了如下技术，通过使高速缓冲存储器的数据转移至非易失性存储器，即使通过电池向高速缓冲存储器的电力供给没有维持到故障解除，也可以保全数据(例如，专利文献1)。
【专利文献1】特开2004-21811号公报
发明内容
例如，设想使高速缓冲存储器中存储的数据转移至非易失性存储器的情况下，在使高速缓冲存储器的全部数据妥当地转移时，需要准备具有与高速缓冲存储器的容量同等容量的非易失性存储器。在这种情况下，存储控制装置的制造成本会增加。
另一方面，在为了抑制制造成本而准备容量比高速缓冲存储器小的非易失性存储器来使数据转移的情况下，无法使高速缓冲存储器的数据妥当地转移至非易失性存储器，可能会发生需要的数据消失的情况。
因此，鉴于上述问题而提出本发明，其目的在于提供一种能够抑制非易失性存储器的容量、并且可以使高速缓冲存储器中存储的数据妥当地转移的技术。
为了解决上述问题，依据本发明的一个方式的存储控制装置着眼于，在高速缓冲存储器中存储的数据中，有被反映到存储装置的数据(干净数据)、和未被反映到存储装置的数据(脏数据(Dirty Data))。即，依据本发明的一个方式的存储控制装置，根据高速缓冲存储器中存储的脏数据的数据量来决定是否将脏数据存储在存储装置中，当电压异常时，将高速缓冲存储器的脏数据转移至非易失性存储器。
具体而言，依据本发明的一个方式的存储控制装置，作为从外部装置接收写入访问请求，进行将写入访问请求对象数据写入存储装置的控制的存储控制装置，具有以下各部：进行来自电源的电力供给的电力供给部；以可以供给电力的方式积蓄电力的电池；作为接受电力供给可以存储数据的易失性存储器的高速缓冲存储器；即使不接受电力供给也可以继续存储数据的非易失性存储器；接受所述电力供给，接收写入访问请求的请求接收部；第一数据存储部，将所述写入访问请求的对象数据作为高速缓冲存储数据，存储在所述高速缓冲存储器中；判定部，判定所述高速缓冲存储器的所述高速缓冲存储数据中未被反映到所述存储装置的脏数据的数据量是否超过预定的阈值；第二数据存储部，当判定为超过所述阈值时，将所述高速缓冲存储器的所述脏数据中至少一部分向所述存储装置存储；电源监视部，检测从所述电力供给部供给的电力的电压异常；转移存储部，当通过所述电源监视部检测出所述电压异常时，接受来自所述电池的所述电力供给，使所述高速缓冲存储器中存储的脏数据向所述非易失性存储器转移；以及电力供给控制部，当通过所述电源监视部检测出所述电压异常时，使用来自所述电池的电力，维持向所述高速缓冲存储器以及所述转移存储部的电力供给。
附图说明
图1是本发明的第一实施方式的计算机系统的结构图。
图2是本发明的第一实施方式的存储器板的结构图。
图3A是表示本发明的第一实施方式的控制信息以及结构信息的一例的图。
图3B是表示本发明的第一实施方式的控制信息以及结构信息的一例的图。
图4A是表示关于本发明的第一实施方式的控制信息的地址管理表的一例的图。
图4B是表示关于本发明的第一实施方式的结构信息的地址管理表的一例的图。
图4C是表示关于本发明的第一实施方式的高速缓冲存储数据的地址管理表的一例的图。
图5A是本发明的第一实施方式的写入访问请求时处理的流程图。
图5B是本发明的第一实施方式的读出访问请求时处理的流程图。
图6是说明本发明的第一实施方式的盘子系统中的升级以及降级的图。
图7是本发明的第一实施方式的数据转移处理的流程图。
图8是说明本发明的第一实施方式的数据转移的图。
图9是本发明的第一实施方式的数据恢复处理的流程图。
图10是本发明的第一实施方式的数据恢复判定处理的流程图。
图11是本发明的变形例的计算机系统的结构图。
图12是本发明的第二实施方式的计算机系统的结构图。
图13是详细说明本发明的第二实施方式的存储控制装置的一部分的图。
图14是本发明的第二实施方式的数据转移处理的流程图。
图15是本发明的第二实施方式的数据恢复处理的流程图。
符号说明
10主机装置、20网络、100盘子系统、200盘控制装置、210通道适配器、220 I/O处理器、230控制单元、240连接部、250存储器板、251存储器控制器、252处理器、253高速缓冲存储器、254共享存储器、255非易失性存储器、256非易失性存储器、257电压监视控制部、270盘适配器、300存储装置、310存储设备、400电源电路、500电池
具体实施方式
参照附图，说明本发明的实施方式。此外，以下说明的实施方式不将该发明限定于专利请求的范围内，另外，实施方式中所说明的特征的组合的全部，在发明的解决手段中未必是必需的。
<第一实施方式>
图1是本发明的第一实施方式的计算机系统的结构图。
计算机系统具备一台以上的主机装置10、和一台以上的盘子系统(DiskSubsystem)100。主机装置10和盘子系统100通过网络20相连。作为网络，可以是SAN(Storage Area Network)、LAN(Local Area Network)、因特网、专用线路、公共线路等，只要是能够进行数据通信的网络即可。另外，作为网络20中的协议，可以是光纤通道协议、TCP/IP协议，只要是可以在主机装置10与盘子系统100之间进行数据交换的协议，任何协议均可。此外，可以代替网络20而通过电缆将主机装置10和盘子系统100直接连接。
主机装置10具备未图示的CPU(Central Processing Unit)、未图示的存储器、键盘等输入装置、显示器等。主机装置10例如可以由通用计算机(个人计算机)构成。主机装置10中具备应用程序11。另外，主机装置10中具备可以与网络20进行连接的端口(PORT)12。
主机装置10的CPU执行应用程序11，由此可以对盘子系统100进行数据的写入访问(Write Access)、或数据的读出访问(Read Access)。
盘子系统100具有：作为存储控制装置的一例的盘控制装置200、存储装置300、多个电源电路400和多个电池500。
存储装置300包含多个存储设备310。存储设备310例如是硬盘驱动器(HDD)。在盘子系统100中，基于多个存储设备310的存储空间，可以提供1个或多个逻辑卷。另外，在盘子系统100中也可以通过多个存储设备310内的两个以上存储设备310构成RAID(Redundant Array of Independent Disks)组，提供RAID组的存储空间作为逻辑卷。
电源电路400例如将从外部工频电源供给的电力提供给盘控制装置200的各部。在本实施方式中，附图右侧的电源电路400向盘控制装置200以虚线划分的右侧各部供给电力，附图左侧的电源电路400向盘控制装置200以虚线划分的左侧各部供给电力。
电池500积蓄了电力，可以向盘控制装置200的预定部位供给电力。在本实施方式中，附图右侧的电池500可以向附图右侧的存储器板250上的各部供给电力，附图左侧的电池500可以向附图左侧的存储器板250上的各部供给电力。
盘控制装置200具有：多个通道适配器210、多个I/O处理器220、控制单元230、连接部240、多个存储器板250和多个盘适配器270。通道适配器210、I/O处理器220、控制单元230、存储器板250和盘适配器270通过连接部240分别连接。
连接部240可以使通道适配器210、I/O处理器220、控制单元230、存储器板250、盘适配器270之间相互通信。连接部240也可以是例如通过开关动作进行数据传输的交叉开关(Crossbar Switch)。
通道适配器210具有用于与网络20连接的端口211。通道适配器210执行与通过端口211连接的主机装置10之间的通信。在本实施方式中，执行与主机装置10之间的数据读出(数据读)以及数据的写入(数据写)中的各种信息的收发。
控制单元230通过连接部240可以对通道适配器210、I/O处理器220、控制单元230、存储器板250、盘适配器270进行访问，用于管理者对所述各部进行维护管理。控制单元230可以具备例如管理者进行输入的键盘、鼠标等输入装置、CPU、ROM、RAM、硬盘驱动器、用于显示输出信息的显示器等。在本实施方式中，控制单元230从存储器板250取得在盘控制装置200的存储器板用插槽中安装的存储器板250的固有识别符，同时取得所安装的插槽的识别号码(插槽号码)，将它们对应起来存储。
盘适配器270具有用于与存储装置300的各存储设备310连接的端口271。盘适配器270在与存储设备310之间进行数据收发。
I/O处理器220通过执行被读出到存储器板250上的共享存储器254(参照图2)中的程序，来执行各种控制处理。I/O处理器220对通道适配器210、存储器板250、盘适配器270之间的数据交换进行控制。例如，进行使通道适配器210接收到的数据存储到存储器板250上的高速缓冲存储器253(参照图2)中的控制。另外，I/O处理器220进行将高速缓冲存储器253中存储的数据移送至盘适配器270、或者移送至通道适配器210的控制。另外，I/O处理器220进行使盘适配器270从存储设备310取得的数据存储在高速缓冲存储器253中的控制。另外，I/O处理器220进行用于使转移存储到非易失性存储器255中的数据，在高速缓冲存储器253中恢复的处理。
存储器板250相对于盘控制装置200的存储器板用插槽可以装卸。
图2是本发明的第一实施方式的存储器板的结构图。
存储器板250具有：存储器控制器251、处理器(processor)252、高速缓冲存储器253、共享存储器254、非易失性存储器255、非易失性存储器256和电压监视控制部257。
存储器控制器251与连接部240相连，同时与处理器252、高速缓冲存储器253、共享存储器254、非易失性存储器255、非易失性存储器256相连。
存储器控制器251通过I/O处理器220、控制单元230或处理器252的控制，执行将从连接部240发送的数据存储在存储器板250内的存储器(高速缓冲存储器253、共享存储器254、非易失性存储器255或非易失性存储器256)中的处理、将存储器板250内的存储器中存储的数据向连接部240发送的处理、存储器板250内的存储器之间的数据交换处理。另外，存储器控制器251进行对在非易失性存储器255中转移存储的数据加密的处理。在本实施方式中，存储器控制器251进行数据的数据量不发生变化的加密、例如使用Caesar密码进行加密。
电压监视控制部257监视从电源电路400向存储器板250供给的电力的电压，判定电压中是否存在异常、例如是否在预定电压以下，当判定为存在异常时，向处理器252通知该情况，同时进行控制以便向存储器板250的预定部位(例如处理器252、存储器控制器251、高速缓冲存储器253、共享存储器254以及非易失性存储器255、256)供给来自电池500的电力。另外，电压监视控制部257进行在后述的数据转移处理中切断来自电池500的电力供给的控制。
高速缓冲存储器253是易失性存储器，例如是DRAM(Dynamic RandomAccess Memory)。高速缓冲存储器253暂时存储通过通道适配器210接收到的数据、或通过盘适配器270从存储设备310取得的数据。高速缓冲存储器253例如由可以独立进行输入输出动作的多个高速缓冲存储器器件构成。
处理器252通过执行被读出到共享存储器254中的程序，执行各种控制处理。例如，处理器252执行将高速缓冲存储器253中存储的高速缓冲存储数据转移存储到非易失性存储器255中的处理。
共享存储器254是易失性存储器，存储各种信息。作为存储的信息，存在例如与主机装置进行交换的数据相关的结构信息261(例如表示数据被存储在存储设备310的何处的信息)以及控制信息260(例如表示数据被存储在高速缓冲存储器253的何处的信息)。
非易失性存储器255和256例如是闪速存储器、MRAM(MagnetoresistiveRandom Access Memory)、PARM(Phase change RAM)等即使不提供电源也能够存储数据的存储器。
非易失性存储器255，例如用于对存储在高速缓冲存储器253或共享存储器254中的数据进行转移存储。在本实施方式中，在非易失性存储器255中存储脏数据，因此，在该非易失性存储器255中仅需要具有可以对高速缓冲存储器253中存储的脏数据进行存储的容量。这意味着，为了可靠地进行数据转移，根据非易失性存储器255的容量，决定可以存储在高速缓冲存储器253中的脏数据的量。另外，在本实施方式中，在每个存储器板250上，可以使高速缓冲存储器253的数据转移存储到该存储器板250内的非易失性存储器255中，因此可以在每个存储器板250上可靠地转移存储数据。非易失性存储器256存储：用于将转移存储到非易失性存储器255中的数据恢复至原始状态的地址管理表262、和唯一识别存储器板250的固有识别符263(例如，存储器板250的生产号码)。
接下来，参照附图，说明共享存储器254中存储的结构信息以及控制信息的一例。
图3是表示本发明的第一实施方式的控制信息以及结构信息的一例的图。图3A表示本发明的第一实施方式的控制信息的一例，图3B表示本发明的第一实施方式的结构信息的一例。
控制信息260如图3A所示，包含将逻辑地址2601、高速缓冲存储器地址2602、升级bit2603、脏bit2604对应起来的记录。
在逻辑地址2601中，对用于确定数据的逻辑上的地址(逻辑地址)进行存储。作为逻辑地址，存在例如从主机装置10发送的访问请求中的LUN(Logical Unit Number)和LBA(Logical Block Address)的组合。在本实施方式中以逻辑地址为单位进行管理，因此各记录管理的数据的数据量，成为与逻辑地址相对应的预定数据量。
在高速缓冲存储器地址2602中，对存储了对应的数据的高速缓冲存储器253的地址进行存储。
在升级bit2603中，对表示对应的数据与存储设备310中存储的数据是否一致的位进行存储。例如，在升级bit2603中，当对应的数据与存储设备310中存储的数据一致时存储“1”，当不一致时存储“0”。
在脏bit2604中存储，表示对应的数据是被反映到存储设备310中的数据(干净数据(Clean Data))还是未被反映的数据(脏数据)的位。例如，在脏bit2604中，当对应的数据是干净数据时存储“0”，当是脏数据时存储“1”。在脏bit2604中存储了“0”的数据、即干净数据存在于存储设备310中。因此，即使停止向高速缓冲存储器253的电力供给，将其从高速缓冲存储器253中删除，也可以从存储设备310取出。因此，即使停止电力供给，数据也不会从盘子系统100消失。另一方面，在脏bit2604中存储了“1”的数据、即脏数据存在于高速缓冲存储器253上，但未被反映到存储设备310中。因此，当停止向高速缓冲存储器253的电力供给时，数据消失，并从盘子系统100完全消失。因此，在盘控制装置200中，当发生了电压异常时，将脏数据从高速缓冲存储器253转移存储至非易失性存储器255中。这样，由于使脏数据转移到非易失性存储器255中，可以防止数据从盘子系统100完全消失。在本实施方式中，以脏数据作为转移对象，不以干净数据作为转移对象，因此可以减小数据转移所需的非易失性存储器的容量，并且可以迅速地进行数据转移处理。
结构信息261如图3B所示，包含将逻辑地址2611、物理地址2612对应起来的记录。
在逻辑地址2611中存储用于确定数据的逻辑地址。作为逻辑地址，存在例如从主机装置10发送的访问命令中的LUN(Logical Unit Number)和LBA(Logical Block Address)的组合。在物理地址2612中存储，表示存储了对应的逻辑地址的数据的存储设备310以及该存储设备310中的存储区域的物理的地址(物理地址)。
接下来，参照附图说明非易失性存储器256中存储的地址管理表的一例。
图4是表示本发明的第一实施方式的地址管理表的一例的图。图4A表示关于本发明的第一实施方式的控制信息的地址管理表的一例，图4B表示关于本发明的第一实施方式的结构信息的地址管理表的一例，图4C表示关于本发明的第一实施方式的高速缓冲存储数据的地址管理表的一例。
地址管理表262包含：用于对非易失性存储器255中存储的控制信息的地址进行管理的控制信息地址管理表262A、用于对非易失性存储器255中存储的结构信息的地址进行管理的地址管理表262B、以及用于对非易失性存储器255中存储的高速缓冲存储数据的地址进行管理的地址管理表262C。
控制信息的地址管理表262A包含将非易失性存储器地址2621、共享存储器地址2622和数据长度2623对应起来的记录。
在非易失性存储器地址2621中，对可以分配给控制信息的存储的非易失性存储器255上的地址(非易失性存储器地址)进行存储。在共享存储器地址2622中，对控制信息在共享存储器254上存储的地址(共享存储器地址)进行存储，所述控制信息被分配了从对应的非易失性存储器地址开始的存储区域。在数据长度2623中存储对应的控制信息在非易失性存储器255上的数据长度。
结构信息的地址管理表262B包含将非易失性存储器地址2624、共享存储器地址2625、和数据长度2626对应起来的记录。
在非易失性存储器地址2624中，对可以分配给结构信息的存储的非易失性存储器255上的地址(非易失性存储器地址)进行存储。在共享存储器地址2625中，对结构信息在共享存储器254上存储的地址(共享存储器地址)进行存储，所述结构信息被分配了从对应的非易失性存储器地址开始的存储区域。在数据长度2626中存储对应的结构信息在非易失性存储器255上的数据长度。
高速缓冲存储数据的地址管理表262C包含将非易失性存储器地址2627、高速缓冲存储器地址2628、和数据长度2629对应起来的记录。
在非易失性存储器地址2627中，对可以分配给高速缓冲存储数据的存储的非易失性存储器255上的地址(非易失性存储器地址)进行存储。在高速缓冲存储器地址2628中，对高速缓冲存储数据在高速缓冲存储器253上存储的地址(高速缓冲存储器地址)进行存储，所述高速缓冲存储数据被分配了从对应的非易失性存储器地址开始的存储区域。在数据长度2629中存储对应的高速缓冲存储数据在非易失性存储器255上的数据长度。
接下来，对本发明的第一实施方式的盘控制装置的处理动作进行说明。
图5A是本发明的第一实施方式的写入访问请求时处理的流程图。
当盘子系统100的通道适配器210通过端口211接收从主机装置10发送的写入请求，I/O处理器220取得该写入访问请求时，开始执行写入访问请求时处理。
首先，当I/O处理器220从通道适配器210取得写入访问请求时(步骤S11)，I/O处理器220从通道适配器210取得写入访问请求的对象数据(写入数据)，将该写入数据写入高速缓冲存储器253(步骤S12)。然后，I/O处理器220更新共享存储器254的结构信息261中与该写入数据所对应的记录(步骤S13)。即，I/O处理器220，在结构信息261中与写入数据所对应的记录的高速缓冲存储器地址2602中，对存储了写入数据的高速缓冲存储器253的高速缓冲存储器地址进行存储，而且在脏bit2604中存储表示是脏数据的“1”。
接着，I/O处理器220检测高速缓冲存储器253中存储的脏数据的数据量，判定是否超过预先设定的阈值(写入高速缓冲存储阈值)(步骤S14)。在此，可以参照共享存储器254的结构信息261，根据结构信息261的脏bit2604中存储了“1”的地址数，检测高速缓冲存储器253中存储的脏数据的数据量。另外，写入高速缓冲存储阈值表示，若高速缓冲存储器253的脏数据的数据量在该阈值以下，则可以将该脏数据向非易失性存储器255可靠地转移存储。该写入高速缓冲存储阈值，例如可以根据管理者输入的指示由控制单元230设定，另外也可以由控制单元230根据非易失性存储器255的数据容量设定为一个阈值，另外，也可以由控制单元230根据盘子系统100的动作状态和非易失性存储器255的数据容量来动态地设定阈值。作为写入高速缓冲存储阈值，可以设定为非易失性存储器255的容量的例如50％～80％之间的任意容量。
当步骤S14的判定结果为脏数据的数据量超过写入高速缓冲存储阈值时(步骤S14，是)，I/O处理器220使至少一部分脏数据降级(步骤S15)。即，I/O处理器220使高速缓冲存储器253的脏数据的至少一部分存储在存储设备310中。由此，该数据是高速缓冲存储器253的内容被反映到存储设备310中的数据。此外，作为降级的脏数据，例如可以将访问频率较少的脏数据作为对象，另外也可以将从上一次访问起经过了最长时间的脏数据作为对象。
接着，I/O处理器220更新共享存储器254的结构信息261中的降级的数据所对应的记录(步骤S16)。即，I/O处理器220在结构信息261中的降级的数据所对应的记录的脏bit2604中存储表示是干净数据的“0”，结束写入访问请求时处理。由此，在后述的数据转移处理中，可以将高速缓冲存储器253内的脏数据可靠地转移存储在非易失性存储器255中。
另一方面，当步骤S14的判定的结果为脏数据的数据量未超过写入高速缓冲存储阈值时(步骤S14，否)，表示高速缓冲存储器253内的脏数据可以可靠地转移存储在非易失性存储器255中，因此I/O处理器220结束写入访问请求时处理。此外，将高速缓冲存储器253的脏数据存储在存储设备310中的降级处理(与步骤S15和步骤S16相同的处理)，不仅在写入访问请求时处理中，例如在I/O处理器220的处理负荷较轻等情况下，也适宜由I/O处理器220执行。
图5B是本发明的第一实施方式的读出访问请求处理时的流程图。
当盘子系统100的通道适配器210通过端口211接收从主机装置10发送的读出访问请求，I/O处理器220取得该读出访问请求时，开始执行读出访问请求时处理。
首先，当I/O处理器220从通道适配器210取得读出访问请求时(步骤S21)，I/O处理器220判定读出访问请求的对象数据(读取数据(Read Data))是否存储在高速缓冲存储器253中(步骤S22)。在此，例如通过确认在共享存储器254中的控制信息260中是否存储了读出访问请求内包含的逻辑地址所对应的记录，可以判定读取数据是否存储在高速缓冲存储器253中。
当步骤S22中的判定的结果为存储在高速缓冲存储器253中时(步骤S22，是)，I/O处理器220从高速缓冲存储器253读出对应的高速缓冲存储数据，通过通道适配器210，对读出到作为请求源的主机装置10的数据进行发送(步骤S23)，结束读出访问请求时处理。
另一方面，当步骤S22中的判定的结果为未存储在高速缓冲存储器253中时(步骤S22，否)，I/O处理器220使对应的数据升级(步骤S24)。即，I/O处理器220从存储着对应的数据的存储设备310中读出该数据，存储在高速缓冲存储器253中。然后，I/O处理器220更新共享存储器254的结构信息261中的与读出的数据对应的记录(步骤S25)。即，I/O处理器220在共享存储器254的控制信息260中追加与读出的数据对应的记录，在该记录的高速缓冲存储器地址2602中，对存储了读出的数据的高速缓冲存储器253的高速缓冲存储器地址进行存储，而且在脏bit2604中存储表示是干净数据的“0”。然后，I/O处理器220将读出到该高速缓冲存储器253中的数据，通过通道适配器210发送到作为请求源的主机装置10，结束读出访问请求时处理。
图6是说明本发明的第一实施方式的盘子系统中的升级以及降级的图。
所谓升级(Stage)，如图6所示，是指将存储在存储设备310中的数据存储在高速缓冲存储器253中；所谓降级(Destage)，如图6所示，是指使存储在高速缓冲存储器253中的高速缓冲存储数据反映到存储设备310中。
接下来，说明本发明的第一实施方式的盘子系统100中的数据转移处理。
图7是本发明的第一实施方式的数据转移处理的流程图。
通过电压监视控制部257检测出电源故障、例如从电源电路400供给的电压表示异常值，来开始数据转移处理(步骤S31)。电压监视控制部257向存储器板250的处理器252通知发生了电压异常，同时将向存储器板250的各部供给的电力，从由电源电路400供给的电力切换为由电池500供给的电力(步骤S32)。由此，存储器板250的各部可以通过由电池500供给的电力而继续动作。因此，高速缓冲存储器253和共享存储器254可以维持数据的存储。此外，在以下的处理中，仅向存储器板250供给电池500的电力即可。因此，可以减少在电池500中应积蓄的电量。
处理器252参照共享存储器254的控制信息260(步骤S33)，以高速缓冲存储器253中的一个高速缓冲存储器器件作为处理对象，判定是否存在未转移的脏数据(步骤S34)。
当步骤S34的判定的结果为，在高速缓冲存储器器件中存在未转移的脏数据时(步骤S34，是)，处理器252从该高速缓冲存储器器件读出脏数据(步骤S35)，根据非易失性存储器256的地址管理表262，决定存储该脏数据的非易失性存储器255的地址(非易失性存储器地址)，在该非易失性存储器地址所对应的记录的高速缓冲存储器地址2628中，对存储了该脏数据的高速缓冲存储器253的地址进行存储，同时在数据长度2629中存储该脏数据的数据长度(步骤S36)。
然后，处理器252将脏数据与存储该脏数据的非易失性存储器地址一起移送至存储器控制器251。存储器控制器251将从处理器252移送的脏数据加密(步骤S37)，存储在非易失性存储器255中的指定的非易失性存储器地址(步骤S38)。这样，脏数据被加密并被存储在非易失性存储器255中，因此，即使从非易失性存储器255中读取数据，也无法根据该数据容易地掌握原来的数据，因此可以妥当地防止信息泄漏。
然后，处理器252以同一高速缓冲存储器器件为对象，重复从上述步骤S33开始的处理。通过如此重复处理，可以使同一高速缓冲存储器器件中存储的全部脏数据转移至非易失性存储器255中。
另一方面，当步骤S34的判定的结果为，高速缓冲存储器器件中没有未转移的脏数据时(步骤S34，否)，表示作为对象的高速缓冲存储器器件中不存在脏数据，或者已使该高速缓冲存储器器件的全部脏数据转移，因此处理器252通过电压监视控制部257切断向该高速缓冲存储器器件的电力供给(步骤S39)，判定是否存在成为转移脏数据处理的对象的其它高速缓冲存储器器件(步骤S40)。
当步骤S40的结果为，存在作为转移脏数据处理的对象的其它高速缓冲存储器器件时(步骤S40，是)，针对其它高速缓冲存储器器件执行与上述相同的从步骤S33开始的处理。
另一方面，当步骤S40的结果为，不存在作为转移脏数据处理的对象的其它高速缓冲存储器器件时(步骤S40，否)，意味着高速缓冲存储器253的全部脏数据的转移已完成，因此，处理器252从共享存储器254读出结构信息261、以及控制信息260中与脏数据相关的控制信息(步骤S41)，按照非易失性存储器256的控制信息的地址管理表262A以及结构信息的地址管理表262B，决定存储结构信息以及控制信息的非易失性存储器255的地址(非易失性存储器地址)，在该非易失性存储器地址所对应的记录的共享存储器地址2622、2625中，对存储了该结构信息或控制信息的共享存储器254的地址进行存储，同时在数据长度2623、2626中存储该结构信息或控制信息的数据长度(步骤S42)。
接着，处理器252将结构信息和控制信息、以及存储该结构信息和控制信息的非易失性存储器地址移送至存储器控制器251。存储器控制器251将从处理器252移送来的结构信息和控制信息加密(步骤S43)，存储在非易失性存储器255的指定的非易失性存储器地址(步骤S44)。然后，处理器252通过电压监视控制部257切断向该存储器板250的电力供给(步骤S45)。
在本实施方式中，在同一存储器板250上具有与上述数据转移处理相关的存储器控制器251、高速缓冲存储器253、共享存储器254、非易失性存储器255、256以及处理器252，因此可以迅速地进行数据转移处理。
图8是说明本发明的第一实施方式的数据转移的图。
当执行上述图7所示的数据转移处理时，作为高速缓冲存储器253中存储的脏数据的数据d2被转移至非易失性存储器255。另外，共享存储器254的控制信息261也被转移至非易失性存储器255中。另外，共享存储器254的控制信息260内的、数据d2的控制信息也被转移至非易失性存储器255中。此时，在非易失性存储器256中存储地址管理表262，该地址管理表262表示被转移至非易失性存储器255的数据d2、结构信息以及控制信息的原来的存储目的地。
图9是本发明的第一实施方式的数据恢复处理的流程图。
当盘控制装置200的电源恢复时，开始数据恢复处理(步骤S51)，首先，I/O处理器220参照非易失性存储器256内的地址管理表262(步骤S52)，判定是否存储了应该恢复的数据等(高速缓冲存储数据、结构信息、控制信息)(步骤S53)。此外，可以根据在地址管理表262的共享存储器地址2622、2625、或高速缓冲存储器地址2628中是否存储了地址，来判定是否存储了数据等。
当该判定的结果为存储了应该恢复的数据等时(步骤S53，是)，I/O处理器220按照地址管理表262，从非易失性存储器255的对应的地址将数据等读出到存储器控制器251中，而且将该读出的数据等解密，将相应的数据等的地址变换为易失性存储器(高速缓冲存储器253或共享存储器254)用的地址(步骤S56)。即，从地址管理表262取得对应的数据等的共享存储器地址2622、2625、或高速缓冲存储器地址2628。
接着，I/O处理器220，通过存储器控制器251，根据变换而得的地址，将数据等写入共享存储器254或高速缓冲存储器253(步骤S57)，判定是否存在应该恢复的其它数据等(步骤S58)，当存在应该恢复的其它数据时(步骤S58，是)，通过重复执行从上述步骤S54开始的处理，将数据转移前的脏数据以及与脏数据相关的结构信息和控制信息恢复为原始状态。由此，可以与数据转移前同样地在各种处理中利用脏数据。
另一方面，当未存储应该恢复的数据等时(步骤S53，否)、或者应该恢复的全部数据的恢复结束时(步骤S58，否)，转移至通常的I/O处理(步骤S59)。
本实施方式中的存储器板250，如上所述，相对于盘控制装置200可以装卸，另外，高速缓冲存储数据被转移至存储器板250的非易失性存储器255中。因此，当将转移了高速缓冲存储数据的存储器板250从盘控制装置200拆除，安装于其它盘控制装置200时，高速缓冲存储数据的内容可能会泄漏。因此，在本实施方式中执行以下的数据恢复判定处理，转移到存储器板250中的数据不会泄漏。
图10是本发明的第一实施方式的数据恢复判定处理的流程图。
I/O处理器220，当检测出在盘控制装置200的存储器板插槽中插入了存储器板250时(步骤S61)，从所安装的存储器板250的非易失性存储器256取得存储器板250的固有识别符263，根据该固有识别符263和安装了该存储器板250的插槽的号码，判定数据恢复的必要性(步骤S62)。在本实施方式中，I/O处理器220从控制单元230取得以前所安装的存储器板250的固有识别符和插槽号码，根据是否与新安装的存储器板250的固有识别符263和插槽号码一致来判定恢复的必要性。即，当固有识别符263和插槽号码一致时，意味着暂时拆除存储器板250后，再次在同一插槽中插入了同一存储器板250，因此进行数据恢复，当固有识别符263不同时，存储器板不是以前安装在该盘控制装置200中的存储器板，因此，为防止该存储器板的数据泄漏而不进行数据恢复，另外，即使固有识别符相同但插槽号码不同时，意味着进行与数据转移时不同的连接，因此不进行数据恢复。
当上述判定的结果为不需要数据恢复时(步骤S63，否)，为了可靠地防止数据的泄漏，I/O处理器220通过存储器控制器251对非易失性存储器255的数据进行初始化，例如在全部存储区域中写入“0”(步骤S64)，转移至通常I/O处理(步骤S66)。
另一方面，当判定为需要数据恢复时(步骤S63，是)，执行数据恢复处理(步骤S65：与图9的步骤S52以后的处理相同)，转移至通常I/O的处理(步骤S66)。
接下来，对上述第一实施方式的计算机系统的变形例进行说明。
图11是本发明的变形例的计算机系统的结构图。此外，对与第一实施方式相同的功能部分赋予相同号码，省略说明。
变形例的盘子系统101的盘控制装置201如下构成，代替第一实施方式的盘控制装置200中的通道适配器210而具备通道适配器212，代替盘适配器270而具备盘适配器272，在与存储器板250不同的共享存储器板265上具备存储器板250的共享存储器254，拆除了I/O处理器220。
通道适配器212相对于通道适配器210还具备处理器213。盘适配器272在盘适配器270上还具备处理器273。处理器213和处理器273分散执行通过I/O处理器220所执行的处理。
在这种盘控制装置201中也可以执行与上述图7、图9、图10相同的处理，可以取得同样的效果。在这种情况下，在图7、图9中处理器252所执行的处理，例如由处理器213、273的某个执行即可，另外，图10中的I/O处理器220的处理，例如由处理器213、273的某个执行即可。
<第二实施方式>
图12是本发明的第二实施方式的计算机系统的结构图。此外，对于与第一实施方式相同的功能部分赋予相同的号码。
盘控制装置202具备结构相同的多个集群(Cluster)203。各集群203例如由一个子系统控制板构成，具有：通道适配器210、I/O处理器280、子系统控制器281、易失性存储器282、非易失性存储器283、盘适配器270和电压监视控制部257。
电源电路400例如将从外部工频电源供给的电力提供给盘控制装置202的各部。在本实施方式中，电源电路400没有被多重化，向多个集群203的各部供给电力。此外，也可以具备多个电源电路400，分别向各集群203供给电力。
电池500积蓄了电力，可以向盘控制装置202的预定部位供给电力。在本实施方式中，电池500没有被多重化，向多个集群203的预定部位供给电力。此外，也可以具备多个电池500，分别向各集群203的预定部位供给电力。
I/O处理器280通过执行被读出至易失性存储器282中的程序，控制集群203的整体的动作。I/O处理器280对通道适配器210、易失性存储器282、非易失性存储器283、盘适配器270之间的子系统控制器281的数据交换进行控制。例如，进行使通道适配器210接收到的数据存储在易失性存储器282中的控制。另外，I/O处理器280进行将存储在易失性存储器282中的数据向盘适配器270移送、或者向通道适配器270移送的控制。另外，I/O处理器280进行使盘适配器270从存储设备310取得的数据存储在易失性存储器282中的控制。另外，I/O处理器280进行用于在易失性存储器282中，对在非易失性存储器283中转移存储的数据进行恢复的处理。
子系统控制器281与通道适配器210、盘适配器270、易失性存储器282、非易失性存储器283、处理器280以及其它集群203的子系统控制器281相连，对各部间交换的数据进行中继。通过此结构，子系统控制器281通过I//O处理器280的控制，将通过通道适配器210从主机装置10接收到的写入数据存储在易失性存储器282中，同时将写入数据向其它集群203的子系统控制器281发送，可以使写入数据存储在其它集群203侧的易失性存储器282中。另外，在本实施方式中，子系统控制器281通过I/O处理器280的控制，将数据向其它集群203的子系统控制器281发送，可以使其存储在其它集群203的非易失性存储器283中，或者可以从其它集群203的非易失性存储器283中读出数据。
另外，子系统控制器281执行向由非易失性存储器283的多个非易失性存储器器件2831(参照图13)构成的RAID组的数据存储处理。例如，子系统控制器281，当在RAID组中进行存储时，将存储对象数据分割为预定的数据单位，与此同时，针对多个(例如3个)数据单位中的每一个，通过奇偶校验位(Parity)生成电路2811生成所述每个数据单位的奇偶校验位，将所述多个数据单位和生成的奇偶校验位存储在RAID组内的不同非易失性存储器器件2831中。在本实施方式中，子系统控制器281对数据单位和奇偶校验位进行加密，并存储在非易失性存储器器件2831中。
接下来，详细说明易失性存储器282和非易失性存储器283。
图13是详细说明本发明的第二实施方式的存储控制装置的一部分的图。
易失性存储器282存储与第一实施方式的共享存储器254和高速缓冲存储器253相同的各种信息。作为存储的信息，存在例如与主机装置10进行交换的数据相关的结构信息261(例如表示被存储在存储设备310的何处的信息)以及控制信息260(例如表示被存储在易失性存储器282的何处的信息)。另外，易失性存储器282暂时存储通过通道适配器210接收的数据、和通过盘适配器270从存储设备310取得的数据。易失性存储器282，例如由可以独立地进行输入输出动作的多个易失性存储器器件构成。
非易失性存储器283是例如闪速存储器、MRAM(Magnetoresistive RandomAccess Memory)、PRAM(Phase change RAM)等即使不供给电源也可以存储数据的存储器。非易失性存储器283由多个非易失性存储器器件2831构成。非易失性存储器283例如用于转移存储在易失性存储器282中存储的数据(高速缓冲存储数据、结构信息、控制信息)。在本实施方式中，向由多个集群203的非易失性存储器283的多个非易失性存储器器件2831构成的RAID组，存储高速缓冲存储数据、结构信息、以及控制信息。当在RAID组中进行存储时，例如，可以是RAID级别2～5中的任意一种。若是这些RAID级别，则可以抑制非易失性存储器283所需的容量，并可以提高数据的可靠性。另外，非易失性存储器283存储地址管理表262，该地址管理表262用于将转移存储在非易失性存储器283中的数据恢复到原始状态。此外，地址管理表262中的非易失性存储器地址2621、2624、2627，在第二实施方式中不是非易失性存储器283的物理地址，而成为RAID组的逻辑存储区域中的地址(逻辑地址)。子系统控制器281可以根据该逻辑地址确定物理地址(即，是哪个非易失性存储器器件2831(也包含其它集群203的非易失性存储器器件2831)的哪个地址)。另外，在地址管理表262的共享存储器地址2622、共享存储器地址2625、以及高速缓冲存储器地址2628中存储易失性存储器282中的地址。
图14是本发明的第二实施方式的数据转移处理的流程图。
通过电压监视控制部257检测出电源故障、例如从电源电路400供给的电压表示异常值，由此开始数据转移处理(步骤S71)。电压监视控制部257向I/O处理器280通知发生了电压异常，同时将向集群203(子系统控制板)的各部供给的电力，从由电源电路400供给的电力切换为由电池500供给的电力(步骤S72)。由此，子系统控制板的各部可以通过由电池500供给的电力继续动作。因此，易失性存储器282可以维持数据的存储。
I/O处理器280参照易失性存储器282的控制信息260(步骤S73)，以易失性存储器282中的一个易失性存储器器件作为处理对象，判定是否存在未转移的脏数据(步骤S74)。
当步骤S74的判定的结果为，在易失性存储器器件中存在未转移的脏数据时(步骤S74，是)，I/O处理器280从该易失性存储器器件中读出脏数据(步骤S75)，按照非易失性存储器283的地址管理表262，决定存储该脏数据的非易失性存储器283的逻辑地址，在该非易失性存储器283的逻辑地址所对应的记录的高速缓冲存储器地址2628中，对存储了该脏数据的易失性存储器282的地址进行存储，另外在数据长度2629中存储该脏数据的数据长度(步骤S76)。
接着，I/O处理器280将脏数据与存储该脏数据的非易失性存储器283的逻辑地址一起移送至子系统控制器281。子系统控制器281将从I/O处理器280移送来的脏数据分割为预定大小(数据量)的数据单位，针对多个数据单位中的每一个，生成所述数据单位所对应的奇偶校验位(步骤S77)，将多个数据单位以及生成的奇偶校验位加密(步骤S78)。接着，子系统控制器281根据所指定的非易失性存储器283的逻辑地址，确定存储每个数据单位以及奇偶校验位的物理地址，在对应的物理地址所表示的非易失性存储器器件2831中存储各数据单位以及奇偶校验位(步骤S79)。在本实施方式中，也存储在其它集群203的非易失性存储器器件2831中。由此，数据和这些数据所对应的奇偶校验位通过多个非易失性存储器器件2831而分散存储。从而，即使某一个非易失性存储器器件2831中发生了故障，也可以恢复原来的数据。另外，脏数据被加密地存储在非易失性存储器283中，因此，即使从非易失性存储器283读取数据，也无法根据该数据容易地掌握原来的数据，因此可以妥当地防止信息泄漏。
接着，I/O处理器280以同一易失性存储器器件为对象，重复上述从步骤S73开始的处理。通过如此重复处理，可以使存储在同一易失性存储器器件中的全部脏数据转移至非易失性存储器283中。
另一方面，当步骤S74的判定的结果为，在易失性存储器器件中没有未转移的脏数据时(步骤S74，否)，表示在作为对象的易失性存储器器件中不存在脏数据、或已将该易失性存储器器件的全部脏数据转移，因此I/O处理器280通过电压监视控制部257切断向该易失性存储器器件的电力供给(步骤S80)，判定是否存在成为转移脏数据处理的对象的其它易失性存储器器件(步骤S81)。
当步骤S81的结果为，存在成为转移脏数据处理的对象的其它易失性存储器器件时(步骤S81，是)，对其它易失性存储器器件执行上述同样的从步骤S73开始的处理。
另一方面，当步骤S81的结果为，不存在作为转移脏数据处理的对象的其它易失性存储器器件时(步骤S81，否)，意味着易失性存储器282的全部脏数据的转移已完成，因此I/O处理器280从易失性存储器282读出结构信息261、和控制信息260中与脏数据相关的控制信息(步骤S82)，按照非易失性存储器283的地址管理表262，决定存储该结构信息261和控制信息260的非易失性存储器283的逻辑地址，在该非易失性存储器的逻辑地址所对应的记录的共享存储器地址2622或2625中，对存储了该结构信息261或控制信息260的易失性存储器282的地址进行存储，另外，在数据长度2623、2626中存储该结构信息261或控制信息260的数据长度(步骤S83)。
接着，I/O处理器280将结构信息261、控制信息260与存储的非易失性存储器283的逻辑地址一起移送至子系统控制器281。子系统控制器281将从I/O处理器280移送来的结构信息261和控制信息260分割为预定大小(数据量)的数据单位，针对预定数量的数据单位中的每一个，生成所述数据单位所对应的奇偶校验位(步骤S84)，将多个数据单位和生成的奇偶校验位加密(步骤S85)。接着，子系统控制器281根据所指定的非易失性存储器283的逻辑地址，确定存储每一个数据单位和奇偶校验位的物理地址，在对应的物理地址表示的非易失性存储器器件2831中存储各数据单位和奇偶校验位(步骤S86)。由此，通过多个非易失性存储器器件2831分散存储数据和这些数据所对应的奇偶校验位。从而，即使某一个非易失性存储器器件2831中发生故障，也可以恢复原来的数据。
接着，I/O处理器280通过电压监视控制部257切断向集群203的所有部位的电力供给(步骤S87)。
图15是本发明的第二实施方式的数据恢复处理的流程图。
在盘控制装置202的电源恢复了的情况下，开始数据恢复处理(步骤S91)，首先，I/O处理器280参照非易失性存储器283内的地址管理表262(步骤S92)，判定是否存储了应该恢复的数据等(高速缓冲存储数据、结构信息以及控制信息)(步骤S93)。此外，可以根据是否在地址管理表262的共享存储器地址2622、2625或高速缓冲存储器地址2628中存储了地址，来判定是否存储了数据等。
当该判定的结果为存储了应该恢复的数据等时(步骤S93，是)，I/O处理器280向子系统控制器281移送从地址管理表262取得的非易失性存储器283的逻辑地址。子系统控制器281取得该逻辑地址所对应的物理地址，从该物理地址表示的非易失性存储器283读取数据等，而且将该读取的数据等解密(步骤S95)，进行各数据等的奇偶校验(步骤S96)。由此，当预定数量的数据单位与其所对应的奇偶校验位有预定的关系时，由于意味着数据正确，因此直接进行下面的处理，另一方面，当没有预定的关系时，再生数据来进行下面的处理。
接着，子系统控制器281通过将多个数据单位按原样排列而得到原来的数据，并移送至I/O处理器280。I/O处理器280从地址管理表262的共享存储器地址2622、共享存储器地址2625或高速缓冲存储器地址2628中，取得数据在转移时被存储的易失性存储器282的地址(步骤S97)。然后，I/O处理器280通过子系统控制器281，在取得的易失性存储器282的地址存储从非易失性存储器283取得的数据(步骤S98)。此外，在本实施方式中，也向其它集群的子系统控制器281，同样地也向其它集群203的易失性存储器282存储数据。由此，可以使多个集群的易失性存储器282的状态相同。
接着，I/O处理器280判定是否存在应该恢复的其它数据等(步骤S99)，当存在应该恢复的其它数据时(步骤S99，是)，通过重复执行从上述步骤S94开始的处理，将数据转移前的脏数据以及与脏数据有关的结构信息和控制信息恢复为原来的状态。由此，可以与数据转移前同样地在各种处理中利用脏数据。
另一方面，当未存储应该恢复的数据等时(步骤S93，否)，或应该恢复的全部数据的恢复已结束时(步骤S99，否)，转移至通常的I/O处理(步骤S100)。
以上，根据一个实施方式说明了本发明，但本发明不限于上述实施方式，可以应用于其它各种形态。
例如，在上述各实施方式中表示了作为存储设备310而使用了硬盘驱动器(HDD)的例子，但本发明不限于此，例如可以将硬盘驱动器的至少一部分或全部替换为DVD驱动器、磁带驱动器、闪速存储器设备等可以存储数据的其它存储设备。
另外，在上述第一实施方式中以共享存储器254作为易失性存储器进行了说明，但本发明不限于此，例如可以作为非易失性存储器。在以共享存储器254作为非易失性存储器的情况下，当进行数据转移时也可以不进行控制信息260、结构信息261的转移处理。
另外，在上述第一实施方式中说明了将高速缓冲存储器253和共享存储器254在物理上分离的结构，但不限于此，也可以将高速缓冲存储器253和共享存储器254构成为一个集合体。
另外，在上述第一实施方式中说明了将非易失性存储器255和非易失性存储器256在物理上分离的结构，但不限于此，也可以将非易失性存储器构成为一个集合体。
在上述各实施方式中使用了数据量不发生变化的加密，但本发明不限于此，也可以使用例如数据量变化的加密。此外，在这种情况下，需要使地址管理表262中存储的数据长度成为加密后的数据长度。
另外，在上述各实施方式中，将高速缓冲存储器253的脏数据以本来的数据长度存储在非易失性存储器255中，但本发明不限于此，例如可以将高速缓冲存储器253的脏数据压缩后存储在非易失性存储器255中。这样一来，可以提高非易失性存储器255中的存储效率，并且可以缩短向非易失性存储器255的写入处理所需的时间。
另外，在上述第二实施方式中，各集群203中同样地具备非易失性存储器283，向由多个集群203的非易失性存储器283构成的RAID组转移脏数据，但本发明不限于此，例如可以仅在一方的集群203中具备非易失性存储器283，用于脏数据的转移。

Claims (16)

1.一种用于存储控制装置的数据管理装置，所述存储控制装置从外部装置接收写入访问请求，进行将写入访问请求对象数据写入存储装置的控制，该存储控制装置具有：进行来自电源的电力供给的电力供给部；以可以供给电力的方式积蓄电力的电池；作为接受电力供给可以存储数据的易失性存储器的高速缓冲存储器；以及即使不接受电力供给也可以继续存储数据的非易失性存储器，
所述数据管理装置的特征在于，具备：
接收写入访问请求的请求接收部；
第一数据存储部，将所述写入访问请求的对象数据作为高速缓冲存储数据，存储在所述高速缓冲存储器中；
判定部，判定所述高速缓冲存储器的所述高速缓冲存储数据中未被反映到所述存储装置的脏数据的数据量是否超过预定的阈值；
第二数据存储部，当判定为超过所述阈值时，将所述高速缓冲存储器的所述脏数据中至少一部分向所述存储装置存储；
电源监视部，检测从所述电力供给部供给的电力的电压异常；
转移存储部，当通过所述电源监视部检测出所述电压异常时，使该存储控制装置接受来自所述电池的所述电力供给，使所述高速缓冲存储器中存储的脏数据向所述非易失性存储器转移；以及
电力供给控制部，当通过所述电源监视部检测出所述电压异常时，使用来自所述电池的电力，维持向所述高速缓冲存储器以及所述转移存储部的电力供给。
2.根据权利要求1所述的用于存储控制装置的数据管理装置，其中，
根据所述非易失性存储器的容量来决定所述阈值。
3.根据权利要求2所述的用于存储控制装置的数据管理装置，其中，
具有根据所述非易失性存储器的容量来决定所述阈值的阈值决定部。
4.根据权利要求1至3中任意一项所述的用于存储控制装置的数据管理装置，其中，
所述转移存储部将所述脏数据加密，并使其转移至所述非易失性存储器。
5.根据权利要求4所述的用于存储控制装置的数据管理装置，其中，
所述转移存储部执行不使所述脏数据的数据量发生变化的加密。
6.根据权利要求1所述的用于存储控制装置的数据管理装置，其中，
所述转移存储部压缩所述脏数据，并使其转移至所述非易使性存储器。
7.根据权利要求1所述的用于存储控制装置的数据管理装置，其中，
还具备存储目的地信息存储部，使所述脏数据的所述高速缓冲存储器中的存储目的地信息转移至所述非易失性存储器。
8.根据权利要求1所述的用于存储控制装置的数据管理装置，其中，
还具备数据恢复部，使转移至所述非易失性存储器的脏数据在所述高速缓冲存储器中恢复。
9.根据权利要求8所述的用于存储控制装置的数据管理装置，其中，
该存储控制装置可装卸保持所述非易失性存储器的存储器板，
该数据管理装置还具有：
安装板信息保存部，保存已安装的所述存储器板的第一识别信息；
安装检测部，对新安装了保持非易失性存储器的存储器板进行检测；
板信息取得部，取得所述新安装的存储器板的第二识别信息；
安装判定部，判定所取得的所述第二识别信息与所述安装板信息保存部所保存的所述第一识别信息是否一致；以及
初始化部，当判定为不一致时，执行所述新安装的存储器板的非易失性存储器的数据初始化，而不进行基于所述数据恢复部的脏数据的恢复。
10.根据权利要求9所述的用于存储控制装置的数据管理装置，其中，
该存储控制装置具备可以装卸保持所述非易失性存储器的存储器板的多个插槽，
所述安装板信息保存部，将所述第一识别信息与安装了所述第一识别信息的存储器板的插槽的第一插槽识别信息对应起来存储，
所述板信息取得部取得所述第二识别信息和安装了该第二识别信息的存储器板的插槽的第二插槽识别信息，
所述安装判定部，判定所述第一识别信息与所述第一插槽识别信息、以及所述第二识别信息与所述第二插槽识别信息是否一致，
所述初始化部，当所述第一识别信息与所述第一插槽识别信息、以及所述第二识别信息与所述第二插槽识别信息不一致时，执行所述新安装的存储器板的非易失性存储器的数据初始化，而不进行基于所述数据恢复部的脏数据的恢复。
11.根据权利要求1所述的用于存储控制装置的数据管理装置，其中，
所述非易失性存储器具有多个非易失性存储器件，
所述转移存储部向由所述多个非易失性存储器件构成的RAID组存储所述脏数据。
12.根据权利要求11所述的用于存储控制装置的数据管理装置，其中，
所述转移存储部将所述脏数据分割成预定大小的多个数据单位，使其分散地存储于所述RAID组的多个所述非易失性存储器件中，并且将根据预定数量的数据单位的数据而生成的奇偶校验位存储在所述RAID组的所述非易失性存储器件中。
13.根据权利要求1所述的用于存储控制装置的数据管理装置，其中，
所述电力供给控制部，在所述脏数据向所述非易失性存储器的转移结束后，切断从所述电池向所述易失性存储器的电力供给。
14.根据权利要求1所述的用于存储控制装置的数据管理装置，其中，
所述高速缓冲存储器由多个易失性存储器件构成，
所述电力供给控制部，从由所述转移存储部结束所述脏数据的转移的各所述易失性存储器件开始依次切断电力供给。
15.根据权利要求1所述的用于存储控制装置的数据管理装置，其中，
该存储控制装置具有多个所述高速缓冲存储器以及所述非易失性存储器的组，
所述第一数据存储部将所述写入访问请求对象数据存储在各组的所述高速缓冲存储器的每一个中，
所述转移存储部，当通过所述电源监视部检测出所述电压异常时，使该存储控制装置接受来自所述电池的所述电力供给，从所述多个高速缓冲存储器的某一个高速缓冲存储器中读出脏数据，使其分散地转移至所述多个非易失性存储器中。
16.一种存储控制装置的数据管理方法，所述存储控制装置从外部装置接收写入访问请求，进行将写入访问请求对象数据写入存储装置的控制，其中，
所述存储控制装置具备：进行来自电源的电力供给的电力供给部；以可以供给电力的方式积蓄电力的电池；作为接受电力供给可以存储数据的易失性存储器的高速缓冲存储器；即使不接受电力供给也可以继续存储数据的非易失性存储器；以及检测从所述电力供给部供给的电力的电压异常的电源监视部，
接收写入访问请求；将所述写入访问请求的对象数据作为高速缓冲存储数据存储在所述高速缓冲存储器中；判定所述高速缓冲存储器的所述高速缓冲存储数据中未被反映到所述存储装置的脏数据的数据量是否超过预定的阈值；当判定为超过所述阈值时，将所述高速缓冲存储器的所述脏数据中至少一部分向所述存储装置存储；当通过所述电源监视部检测出所述电压异常时，使用来自所述电池的电力，维持向所述高速缓冲存储器的电力供给；接受来自所述电池的所述电力供给，使存储在所述高速缓冲存储器中的脏数据向所述非易失性存储器转移。
CN2007101946218A 2007-02-07 2007-11-27 存储控制装置和数据管理方法 Active CN101241477B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007027620A JP5026102B2 (ja) 2007-02-07 2007-02-07 ストレージ制御装置及びデータ管理方法
JP2007027620 2007-02-07
JP2007-027620 2007-02-07

Publications (2)

Publication Number Publication Date
CN101241477A CN101241477A (zh) 2008-08-13
CN101241477B true CN101241477B (zh) 2012-10-10

Family

ID=39358048

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101946218A Active CN101241477B (zh) 2007-02-07 2007-11-27 存储控制装置和数据管理方法

Country Status (4)

Country Link
US (2) US7870338B2 (zh)
EP (1) EP1956489B1 (zh)
JP (1) JP5026102B2 (zh)
CN (1) CN101241477B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104850511A (zh) * 2014-02-19 2015-08-19 株式会社东芝 磁盘装置以及数据保存方法

Families Citing this family (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8085568B1 (en) * 2007-06-29 2011-12-27 Netlogic Microsystems, Inc. Methods and circuits for placing unused content addressable memory (CAM) cells into low current states
JP4957577B2 (ja) * 2008-02-14 2012-06-20 日本電気株式会社 ディスク制御装置
JP4952679B2 (ja) * 2008-07-31 2012-06-13 富士通株式会社 ストレージ管理方法、ストレージ制御装置及びストレージシステム
US8452922B2 (en) * 2008-08-21 2013-05-28 Infinidat Ltd. Grid storage system and method of operating thereof
WO2010020992A1 (en) * 2008-08-21 2010-02-25 Xsignnet Ltd. Storage system and method of operating thereof
US8078906B2 (en) * 2008-08-21 2011-12-13 Infinidat, Ltd. Grid storage system and method of operating thereof
US8495291B2 (en) 2008-08-21 2013-07-23 Infinidat Ltd. Grid storage system and method of operating thereof
US8443137B2 (en) * 2008-08-21 2013-05-14 Infinidat Ltd. Grid storage system and method of operating thereof
US20100049919A1 (en) * 2008-08-21 2010-02-25 Xsignnet Ltd. Serial attached scsi (sas) grid storage system and method of operating thereof
TW201011539A (en) * 2008-09-11 2010-03-16 Wistron Corp Data reserving method for a redundant array of independent disks and related data reserving device and system
CN101446926B (zh) 2008-11-10 2011-06-01 成都市华为赛门铁克科技有限公司 一种高速缓冲存储器掉电数据保存方法、设备和系统
JP2010122730A (ja) * 2008-11-17 2010-06-03 Hitachi Ltd ストレージ制御装置及びストレージシステム
EP2374054A1 (en) 2008-12-04 2011-10-12 Hitachi, Ltd. Storage system having volatile memory and non-volatile memory
JP5221332B2 (ja) 2008-12-27 2013-06-26 株式会社東芝 メモリシステム
US10001826B2 (en) * 2009-01-15 2018-06-19 International Business Machines Corporation Power management mechanism for data storage environment
US10133883B2 (en) * 2009-02-09 2018-11-20 International Business Machines Corporation Rapid safeguarding of NVS data during power loss event
JP4691602B2 (ja) 2009-03-19 2011-06-01 富士通株式会社 データバックアップ方法及び情報処理装置
US8271737B2 (en) * 2009-05-27 2012-09-18 Spansion Llc Cache auto-flush in a solid state memory device
US8504860B2 (en) * 2009-06-26 2013-08-06 Seagate Technology Llc Systems, methods and devices for configurable power control with storage devices
US8479032B2 (en) * 2009-06-26 2013-07-02 Seagate Technology Llc Systems, methods and devices for regulation or isolation of backup power in memory devices
US8468379B2 (en) * 2009-06-26 2013-06-18 Seagate Technology Llc Systems, methods and devices for control and generation of programming voltages for solid-state data memory devices
TWI453654B (zh) * 2009-08-03 2014-09-21 Hon Hai Prec Ind Co Ltd 儲存器及其資料備份方法
KR20110016624A (ko) * 2009-08-12 2011-02-18 삼성전자주식회사 전자 장치 및 전자 장치의 제어 방법
US8327069B2 (en) * 2009-12-08 2012-12-04 Hitachi, Ltd. Storage system and storage control apparatus provided with cache memory group including volatile memory and nonvolatile memory
JP5454177B2 (ja) * 2010-02-01 2014-03-26 富士通株式会社 ディスクアレイ装置及びディスクアレイ装置制御方法
JP5454686B2 (ja) * 2010-06-30 2014-03-26 富士通株式会社 マルチコアプロセッサシステム、復元プログラム、および復元方法
JP5691311B2 (ja) * 2010-09-06 2015-04-01 富士通株式会社 退避処理装置、退避処理方法および退避処理プログラム
JP5712535B2 (ja) 2010-09-17 2015-05-07 富士通株式会社 ストレージ装置、制御部およびストレージ装置制御方法
US8630418B2 (en) 2011-01-05 2014-01-14 International Business Machines Corporation Secure management of keys in a key repository
JP2012164194A (ja) * 2011-02-08 2012-08-30 Nec Corp ストレージ制御装置及びストレージ制御装置のキャッシュデータ退避方法
JP2012203881A (ja) * 2011-03-28 2012-10-22 Fujitsu Ltd ストレージ装置及びストレージ制御装置
JP5742362B2 (ja) 2011-03-28 2015-07-01 富士通株式会社 退避処理装置
US8736299B1 (en) 2011-04-29 2014-05-27 Altera Corporation Setting security features of programmable logic devices
US8461863B2 (en) 2011-04-29 2013-06-11 Altera Corporation Method and apparatus for securing a programmable device using a kill switch
US8719957B2 (en) * 2011-04-29 2014-05-06 Altera Corporation Systems and methods for detecting and mitigating programmable logic device tampering
JP5426617B2 (ja) * 2011-07-15 2014-02-26 株式会社東芝 揮発性記憶媒体及び不揮発性記憶媒体を含む記憶ドライブを備えたストレージ装置、記憶ドライブ、及び記憶ドライブの電源遮断時データ移動動作を検証する方法
KR20130019795A (ko) * 2011-08-18 2013-02-27 영남대학교 산학협력단 Ｐｒａｍ에 데이터를 저장하는 전자기기 및 그의 메모리 제어방법
US9098399B2 (en) 2011-08-31 2015-08-04 SMART Storage Systems, Inc. Electronic system with storage management mechanism and method of operation thereof
US9021231B2 (en) 2011-09-02 2015-04-28 SMART Storage Systems, Inc. Storage control system with write amplification control mechanism and method of operation thereof
US9021319B2 (en) 2011-09-02 2015-04-28 SMART Storage Systems, Inc. Non-volatile memory management system with load leveling and method of operation thereof
US9063844B2 (en) 2011-09-02 2015-06-23 SMART Storage Systems, Inc. Non-volatile memory management system with time measure mechanism and method of operation thereof
JP2013065150A (ja) * 2011-09-16 2013-04-11 Toshiba Corp キャッシュメモリ装置、プロセッサ、および情報処理装置
US9239781B2 (en) 2012-02-07 2016-01-19 SMART Storage Systems, Inc. Storage control system with erase block mechanism and method of operation thereof
US9298252B2 (en) 2012-04-17 2016-03-29 SMART Storage Systems, Inc. Storage control system with power down mechanism and method of operation thereof
US9141505B1 (en) * 2012-09-27 2015-09-22 Emc Corporation Adaptive failure survivability in a storage system using save time and data transfer after power loss
US9639466B2 (en) * 2012-10-30 2017-05-02 Nvidia Corporation Control mechanism for fine-tuned cache to backing-store synchronization
US9671962B2 (en) 2012-11-30 2017-06-06 Sandisk Technologies Llc Storage control system with data management mechanism of parity and method of operation thereof
US9075730B2 (en) * 2012-12-21 2015-07-07 Advanced Micro Devices, Inc. Mechanisms to bound the presence of cache blocks with specific properties in caches
US9123445B2 (en) 2013-01-22 2015-09-01 SMART Storage Systems, Inc. Storage control system with data management mechanism and method of operation thereof
US9214965B2 (en) 2013-02-20 2015-12-15 Sandisk Enterprise Ip Llc Method and system for improving data integrity in non-volatile storage
US9329928B2 (en) 2013-02-20 2016-05-03 Sandisk Enterprise IP LLC. Bandwidth optimization in a non-volatile memory system
US9183137B2 (en) 2013-02-27 2015-11-10 SMART Storage Systems, Inc. Storage control system with data management mechanism and method of operation thereof
US20150339058A1 (en) * 2013-03-26 2015-11-26 Hitachi, Ltd. Storage system and control method
US9043780B2 (en) 2013-03-27 2015-05-26 SMART Storage Systems, Inc. Electronic system with system modification control mechanism and method of operation thereof
US10049037B2 (en) 2013-04-05 2018-08-14 Sandisk Enterprise Ip Llc Data management in a storage system
US9170941B2 (en) 2013-04-05 2015-10-27 Sandisk Enterprises IP LLC Data hardening in a storage system
US9543025B2 (en) 2013-04-11 2017-01-10 Sandisk Technologies Llc Storage control system with power-off time estimation mechanism and method of operation thereof
US10546648B2 (en) 2013-04-12 2020-01-28 Sandisk Technologies Llc Storage control system with data management mechanism and method of operation thereof
US9544269B2 (en) * 2013-05-01 2017-01-10 Comcast Cable Communications, Llc Logical address configuration and management
US9665286B2 (en) * 2013-05-17 2017-05-30 Hitachi, Ltd. Storage device
US9898056B2 (en) 2013-06-19 2018-02-20 Sandisk Technologies Llc Electronic assembly with thermal channel and method of manufacture thereof
US9367353B1 (en) 2013-06-25 2016-06-14 Sandisk Technologies Inc. Storage control system with power throttling mechanism and method of operation thereof
US9244519B1 (en) 2013-06-25 2016-01-26 Smart Storage Systems. Inc. Storage system with data transfer rate adjustment for power throttling
US20150006815A1 (en) * 2013-06-28 2015-01-01 Lsi Corporation Backup of cached dirty data during power outages
US9146850B2 (en) 2013-08-01 2015-09-29 SMART Storage Systems, Inc. Data storage system with dynamic read threshold mechanism and method of operation thereof
US9361222B2 (en) 2013-08-07 2016-06-07 SMART Storage Systems, Inc. Electronic system with storage drive life estimation mechanism and method of operation thereof
US9431113B2 (en) 2013-08-07 2016-08-30 Sandisk Technologies Llc Data storage system with dynamic erase block grouping mechanism and method of operation thereof
US9448946B2 (en) 2013-08-07 2016-09-20 Sandisk Technologies Llc Data storage system with stale data mechanism and method of operation thereof
US9021141B2 (en) 2013-08-20 2015-04-28 Lsi Corporation Data storage controller and method for exposing information stored in a data storage controller to a host system
US20150089245A1 (en) * 2013-09-26 2015-03-26 Asher M. Altman Data storage in persistent memory
US9323637B2 (en) * 2013-10-07 2016-04-26 Sandisk Enterprise Ip Llc Power sequencing and data hardening architecture
CN104572343A (zh) * 2013-10-22 2015-04-29 佛山市顺德区顺达电脑厂有限公司 备份存储装置及其存储方法
US9152555B2 (en) 2013-11-15 2015-10-06 Sandisk Enterprise IP LLC. Data management with modular erase in a data storage system
US9122636B2 (en) * 2013-11-27 2015-09-01 Sandisk Enterprise Ip Llc Hard power fail architecture
US9280429B2 (en) 2013-11-27 2016-03-08 Sandisk Enterprise Ip Llc Power fail latching based on monitoring multiple power supply voltages in a storage device
CN103605620B (zh) * 2013-11-28 2017-01-11 北京华胜天成科技股份有限公司 一种集群存储数据保护方法及装置
US9250676B2 (en) 2013-11-29 2016-02-02 Sandisk Enterprise Ip Llc Power failure architecture and verification
US9214198B2 (en) 2014-04-30 2015-12-15 Sandisk Enterprise Ip Llc Continuous capacitor health monitoring and power supply system
KR20150129517A (ko) * 2014-05-12 2015-11-20 엘에스산전 주식회사 메모리 데이터 백업 기능을 갖는 전자장치
EP2988222B1 (en) * 2014-08-21 2019-12-11 Dot Hill Systems Corporation Method and apparatus for efficiently destaging sequential i/o streams
US9880928B1 (en) * 2014-09-26 2018-01-30 EMC IP Holding Company LLC Storing compressed and uncompressed data in blocks having different allocation unit sizes
US9665451B2 (en) 2014-10-07 2017-05-30 Sandisk Technologies Llc Method and device for distributing holdup energy to memory arrays
US20160291887A1 (en) * 2015-03-30 2016-10-06 Kabushiki Kaisha Toshiba Solid-state drive with non-volatile random access memory
US20160350231A1 (en) * 2015-06-01 2016-12-01 Kabushiki Kaisha Toshiba Magnetic disk device and method for executing synchronize command
JP6460940B2 (ja) 2015-08-06 2019-01-30 東芝メモリ株式会社 記憶装置およびデータ退避方法
US20170046260A1 (en) * 2015-08-14 2017-02-16 Kabushiki Kaisha Toshiba Storage device and method for saving write cache data
CN106814969A (zh) * 2015-12-02 2017-06-09 宇瞻科技股份有限公司 数据缓冲调整装置及其方法
CN107025061A (zh) * 2016-01-29 2017-08-08 后旺科技股份有限公司 复合式硬盘的访问方法
US10019404B2 (en) * 2016-04-20 2018-07-10 Allone Solution Co., Ltd. Accessing method for accessing hybrid hard-disk drive
US10390114B2 (en) * 2016-07-22 2019-08-20 Intel Corporation Memory sharing for physical accelerator resources in a data center
JP6869679B2 (ja) * 2016-09-29 2021-05-12 ラピスセミコンダクタ株式会社 無線受電装置、無線給電システム、及び無線受電方法
US10649896B2 (en) 2016-11-04 2020-05-12 Samsung Electronics Co., Ltd. Storage device and data processing system including the same
US11301015B2 (en) * 2016-12-05 2022-04-12 Agiga Tech Inc. Multiport energy supply for a nonvolatile memory module
JP2019020976A (ja) * 2017-07-14 2019-02-07 東芝テック株式会社 情報処理装置及びプログラム
JP6852009B2 (ja) * 2018-03-20 2021-03-31 株式会社東芝 情報処理装置及び情報処理方法
US11836358B2 (en) * 2018-04-16 2023-12-05 Hewlett-Packard Development Company, L.P. Data storage device power provisions
CN109032517B (zh) * 2018-07-19 2021-06-29 广东浪潮大数据研究有限公司 一种数据落盘的方法、装置和计算机可读存储介质
US11016901B2 (en) 2018-12-10 2021-05-25 International Business Machines Corporation Storage system de-throttling to facilitate emergency cache destage
US20190163628A1 (en) * 2019-01-30 2019-05-30 Intel Corporation Multi-level system memory with a battery backed up portion of a non volatile memory level
JP7318367B2 (ja) 2019-06-28 2023-08-01 富士通株式会社 ストレージ制御装置及びストレージ制御プログラム
CN110780811B (zh) * 2019-09-19 2021-10-15 华为技术有限公司 数据保护方法、装置及存储介质
US11586266B1 (en) * 2021-07-28 2023-02-21 International Business Machines Corporation Persistent power enabled on-chip data processor
US20230032137A1 (en) * 2021-08-02 2023-02-02 Red Hat, Inc. Efficient dirty page expiration
CN116166194B (zh) * 2023-01-16 2023-11-03 广州辰创科技发展有限公司 一种装备保障维修维护管理方法及系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1622026A (zh) * 2003-11-28 2005-06-01 株式会社日立制作所 存储装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06309234A (ja) * 1993-02-15 1994-11-04 Toshiba Corp ディスク制御装置
JP3239669B2 (ja) * 1995-02-20 2001-12-17 株式会社日立製作所 記憶制御装置及びその制御方法
JPH11112604A (ja) 1997-10-03 1999-04-23 Fujitsu Ltd 伝送装置におけるパッケージの誤実装判定方法、及びこれを用いる伝送装置
JP4033310B2 (ja) * 1997-12-16 2008-01-16 富士通株式会社 情報機器の補助記憶装置及び情報機器
JP2000207137A (ja) * 1999-01-12 2000-07-28 Kowa Co 情報記憶装置
JP2004021811A (ja) * 2002-06-19 2004-01-22 Hitachi Ltd 不揮発メモリを使用したディスク制御装置
US6922754B2 (en) * 2002-12-09 2005-07-26 Infabric Technologies, Inc. Data-aware data flow manager
JP4252828B2 (ja) * 2003-03-19 2009-04-08 株式会社日立製作所 キャッシュ制御方法、ノード装置、プログラム
JP4090400B2 (ja) * 2003-07-24 2008-05-28 株式会社日立製作所 ストレージシステム
US7562230B2 (en) 2003-10-14 2009-07-14 Intel Corporation Data security
JP4494031B2 (ja) * 2004-02-06 2010-06-30 株式会社日立製作所 ストレージ制御装置、及びストレージ制御装置の制御方法
JP2005301593A (ja) 2004-04-09 2005-10-27 Fujitsu Ltd マルチプロセッサシステム、プロセッサ装置
JP2005332471A (ja) * 2004-05-19 2005-12-02 Hitachi Ltd ディスクアレイ装置
US7536506B2 (en) * 2004-06-21 2009-05-19 Dot Hill Systems Corporation RAID controller using capacitor energy source to flush volatile cache data to non-volatile memory during main power outage
ATE347731T1 (de) * 2004-10-04 2006-12-15 Research In Motion Ltd System und verfahren zum datensichern bei stromausfall
EP1650646A3 (en) 2004-10-22 2008-11-19 Quantum Corporation Data storage system for storing data in different types of data storage media
US7337277B2 (en) * 2004-11-18 2008-02-26 International Business Machines Corporation Apparatus, system, and method for flushing cache data
US20060212644A1 (en) 2005-03-21 2006-09-21 Acton John D Non-volatile backup for data cache
JP4561462B2 (ja) * 2005-05-06 2010-10-13 富士通株式会社 ダーティデータ処理方法、ダーティデータ処理装置およびダーティデータ処理プログラム
JP2007027620A (ja) 2005-07-21 2007-02-01 Konica Minolta Holdings Inc 有機エレクトロルミネッセンス素子、液晶表示装置及び照明装置
KR100843543B1 (ko) * 2006-10-25 2008-07-04 삼성전자주식회사 플래시 메모리 장치를 포함하는 시스템 및 그것의 데이터복구 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1622026A (zh) * 2003-11-28 2005-06-01 株式会社日立制作所 存储装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104850511A (zh) * 2014-02-19 2015-08-19 株式会社东芝 磁盘装置以及数据保存方法

Also Published As

Publication number Publication date
EP1956489B1 (en) 2011-12-21
US8190822B2 (en) 2012-05-29
JP5026102B2 (ja) 2012-09-12
EP1956489A3 (en) 2010-05-26
US7870338B2 (en) 2011-01-11
US20080189484A1 (en) 2008-08-07
CN101241477A (zh) 2008-08-13
JP2008192028A (ja) 2008-08-21
EP1956489A2 (en) 2008-08-13
US20110078379A1 (en) 2011-03-31

Similar Documents

Publication Publication Date Title
CN101241477B (zh) 存储控制装置和数据管理方法
US7865761B1 (en) Accessing multiple non-volatile semiconductor memory modules in an uneven manner
US7453774B2 (en) Disk array system
CN101354632B (zh) 存储控制装置及其控制方法
JP3732869B2 (ja) 外部記憶装置
EP2659372B1 (en) A distributed object storage system comprising low power storage nodes
US7904647B2 (en) System for optimizing the performance and reliability of a storage controller cache offload circuit
CN101414245B (zh) 存储装置以及使用该存储装置的数据存储方法
US7823010B2 (en) Anomaly notification control in disk array
JP7060789B2 (ja) 電子システム、情報処理装置および制御方法
US8904201B2 (en) Storage system and its control method
CN106796544A (zh) 主动存储单元和阵列
JP2012506087A (ja) Ｍａｉｄｘ及び適応データ配置を用いた電力及び性能の管理
CN103092765B (zh) 固态存储系统、装置及数据写入方法
CN101593082A (zh) 一种管理存储设备电源电路的装置、方法和计算机
US10824566B2 (en) Storage device, controlling method of storage device, and storage device controller having predetermined management information including face attribute information, a controller number, and transition method information
JP2019046283A (ja) 制御装置、バックアップ処理方法およびプログラム
KR20070029358A (ko) 고속 메모리 기반의 스토리지 시스템 및 그 제어방법
JP2005122763A (ja) 記憶装置
US8572336B2 (en) Storage control apparatus and storage control apparatus memory control method
US10678473B2 (en) Storage device and server device
Ahn et al. Seeking an alternative to tape-based custodial storage
JP4444636B2 (ja) ディスクサブシステム
CN101192132A (zh) 一种磁盘阵列装置
CN101582012A (zh) 计算机及其硬盘访问方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant