JP5712535B2 - ストレージ装置、制御部およびストレージ装置制御方法 - Google Patents
ストレージ装置、制御部およびストレージ装置制御方法 Download PDFInfo
- Publication number
- JP5712535B2 JP5712535B2 JP2010209389A JP2010209389A JP5712535B2 JP 5712535 B2 JP5712535 B2 JP 5712535B2 JP 2010209389 A JP2010209389 A JP 2010209389A JP 2010209389 A JP2010209389 A JP 2010209389A JP 5712535 B2 JP5712535 B2 JP 5712535B2
- Authority
- JP
- Japan
- Prior art keywords
- storage
- data
- unit
- stored
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1441—Resetting or repowering
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
- G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2015—Redundant power supplies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
- G06F11/2089—Redundant storage control functionality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/22—Employing cache memory using specific memory technology
- G06F2212/222—Non-volatile memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
[第1の実施の形態]
図1は、第1の実施の形態のストレージ装置を示す図である。本実施の形態のストレージ装置1は、記憶媒体1bへのアクセス制御を行う制御部1a、データを記憶する記憶媒体1bを有する。制御部1aは、記憶部1a3、記憶部1a4、制御情報生成部1a1、転送制御部1a2を有する。
制御情報生成部1a1は、予め、記憶部1a3におけるデータの記憶状態を示す制御情報を生成する。制御情報は、転送制御部1a2が記憶部1a3に記憶されているデータを記憶部1a4に転送する際に使用される。制御情報は、例えば、記憶部1a3に記憶されている各データが転送の対象であるか否か、各データが記憶部1a3の記憶領域における記憶されている位置、各データの転送時のサイズ等を示す。これにより、例えば商用電源等による通常時に使用される電力の供給が停止された場合にデータを速やかに転送することができる。
次に、図1に示したストレージ装置1の、電力の供給の停止時に記憶部1a3から記憶部1a4にデータを転送する機能を、RAIDを構成する記憶デバイス群を有するストレージ装置100に適用した実施の形態を、第2の実施の形態として説明する。
フラッシュコントローラ114aは、所定のプログラムによって制御される集積回路でありFPGA(Field Programmable Gate Array)であり、フラッシュメモリ115aを制御する。フラッシュコントローラ114aは、停電時にキャッシュデータをフラッシュメモリ115aに退避させ、および復元するために必要な機能を有するDMA(Direct Memory Access)を有する。これにより、フラッシュコントローラ114aは、CPU111aを介さずにストレージ装置100とキャッシュメモリ112aやフラッシュメモリ115aとの間で、ハードウェア的にデータを転送することができる。フラッシュコントローラ114aは、停電発生時にディスクリプタ情報に基づいてキャッシュメモリ112aの書き込みデータをフラッシュメモリ115aにバックアップして退避させる。このとき、NAND型メモリであるフラッシュメモリ115aは、ブロック単位でアクセスされる構造を有することから、ランダムアクセスではなく、シーケンシャルライトにより、キャッシュメモリ112aの書き込みデータが書き込まれる。ここで、ブロックとは、フラッシュメモリ115aにおいて書き込みデータを記憶するデータ領域を示し、フラッシュメモリ115aの物理的な分割単位を示すものである。フラッシュメモリ115aでは、ブロック毎に書き込みデータが記憶される。また、フラッシュメモリ115aの1ブロック当たりのデータ領域は、シーケンシャルライトを行う上で都合のよい4Mbyteとしてもよい。そして、フラッシュコントローラ114aは、電源復旧時には、停電発生時にフラッシュメモリ115aに退避させた書き込みデータを読み出してキャッシュメモリ112aに復元する。
以上のようなハードウェア構成によって、本実施の形態の処理機能を実現することができる。
SCU116aは、制御部110aに対するPSU140a,140bからの通常時に使用している電力の供給が停止した場合に、制御部110aの各部に所定量の電力を供給する。SCU116aは、通常時に使用している電力の供給が停止した場合にも、本実施の形態の転送制御部102がバックアップ処理における書き込みキャッシュの転送の実行に十分な電力を供給可能である。本実施の形態では、ディスクリプタ情報により、バックアップ処理の対象のデータのサイズの増加を抑制すると共にバックアップ処理の効率化を図ることでSCU116aに要求される電力供給能力を低減することができる。
[ステップS12]メイン制御部101は、ステップS11で受信した書き込みデータのキャッシュデータ(書き込みキャッシュ)をキャッシュメモリ112aに記憶させる。例えば、図6の書き込みキャッシュ領域112a21において、書き込みデータのキャッシュデータである書き込みキャッシュが記憶されたものとする。
[ステップS32]転送制御部102は、ステップS31で読み出したディスクリプタ情報が、書き込みデータを示すものであるか否かを判定する。ディスクリプタ情報が書き込みデータを示すものであれば(ステップS32 YES)、処理はステップS33に進められる。一方、ディスクリプタ情報が書き込みデータを示すものでなければ(ステップS32 NO)、処理はステップS34に進められる。
[ステップS124]キャッシュメモリ112aは、メイン制御部101の制御に基づいて、ステップS123で記憶した読み出しデータをホストコンピュータ300に送信する。
また、キャッシュメモリ112aは、記憶デバイス120a〜120dに対して読み書きされるデータを読み書きの処理が完了するまで一時的に記憶するので、記憶内容が動的に変化することが想定される。従って、ディスクリプタ情報によりキャッシュメモリ112aの最新の状況を正確に管理することで、バックアップ処理を効率化することができる。
(付記1) データを記憶する記憶媒体と、
前記記憶媒体へのアクセス制御を行う制御部と、
を有するストレージ装置において、
前記制御部は、
前記記憶媒体に記憶されるデータを記憶する第1の記憶部と、
前記制御部に対する電力の供給が停止した場合に、前記第1の記憶部に記憶されているデータを記憶する第2の記憶部と、
前記第1の記憶部におけるデータの記憶状態を示す制御情報を生成する制御情報生成部と、
前記制御部に対する電力の供給が停止した場合に、前記制御情報生成部で生成された制御情報に基づいて前記第1の記憶部に記憶されているデータの前記第2の記憶部への転送を制御する転送制御部と、
を有することを特徴とするストレージ装置。
前記制御情報生成部は、前記第1の記憶部に記憶されているデータが前記転送の対象である場合には、前記第1の記憶部に記憶されているデータが前記転送の対象である旨を示す判別情報を有するように制御情報を生成し、
前記転送制御部は、前記制御部に対する電力の供給が停止した場合に、前記制御情報生成部で生成された制御情報に基づいて前記第1の記憶部に記憶されているデータのうち前記転送の対象であるデータを前記第2の記憶部に転送するように制御する、
ことを特徴とする付記1記載のストレージ装置。
前記転送制御部は、前記制御部に対する電力の供給が停止した場合には、前記転送と共に前記第1の記憶部に記憶されている前記制御情報を前記第2の記憶部に転送するように制御する、
ことを特徴とする付記1記載のストレージ装置。
前記転送制御部は、前記制御部に対する電力の供給が停止した場合に、前記制御情報生成部で生成された制御情報に基づいて前記第1の記憶部に記憶されているデータのうち前記転送の対象でないデータは前記第2の記憶部に転送しないように制御する、
ことを特徴とする付記2記載のストレージ装置。
(付記8) 前記第1の記憶部は、前記記憶媒体に記憶されるデータを、前記記憶媒体への書き込みが完了するまで一時的に記憶することを特徴とする付記1記載のストレージ装置。
前記第1の記憶部に対してデータが記憶される際に前記第1の記憶部の記憶領域におけるデータの記憶位置を決定する記憶位置決定部と、
を有し、
前記制御情報生成部は、前記第1の記憶部に記憶されているデータの前記記憶位置決定部により決定された記憶位置を示す記憶位置情報を有するように前記制御情報を生成し、
前記データ制御部は、前記第2の記憶部に記憶されているデータを前記第1の記憶部に記憶させる場合には、前記制御情報生成部によって生成された制御情報が有する記憶位置情報に基づいて前記第1の記憶部の記憶領域にデータを記憶させるように制御する、
ことを特徴とする付記1記載のストレージ装置。
前記データ制御部は、前記第2の記憶部に記憶されているデータを前記第1の記憶部に記憶させる場合には、前記制御情報生成部によって生成された制御情報が有する記憶位置情報に基づいて前記第1の記憶部の記憶領域の空き領域にデータを記憶させるように制御する、
ことを特徴とする付記10記載のストレージ装置。
前記制御情報生成部は、前記第1の記憶部に記憶されているデータの制御情報を生成すると共に、前記記憶位置決定部によって決定された位置に対応する前記制御テーブルにおける前記制御情報を格納する位置に前記生成した制御情報を格納させる、
ことを特徴とする付記10記載のストレージ装置。
前記転送制御部は、前記制御部に対する電力の供給が停止した場合に、前記制御情報生成部で生成された制御情報に基づいて前記第1の記憶部に記憶されているデータの前記第2の記憶部への転送を、前記第1の記憶部に記憶されているデータを複数に分割すると共に分割した複数のデータのそれぞれを前記複数の記憶領域に並行して転送するように制御する、
ことを特徴とする付記1記載のストレージ装置。
前記転送制御部は、前記非常電力供給部から電力の供給を受けることで、前記制御部に対する電力の供給が停止した場合に前記第1の記憶部に記憶されているデータの第2の記憶部への転送を制御する、
ことを特徴とする付記1記載のストレージ装置。
前記記憶媒体に記憶されるデータを記憶する第1の記憶部と、
前記制御部に対する電力の供給が停止した場合に、前記第1の記憶部に記憶されているデータを記憶する第2の記憶部と、
前記第1の記憶部におけるデータの記憶状態を示す制御情報を生成する制御情報生成部と、
前記制御部に対する電力の供給が停止した場合に、前記制御情報生成部で生成された制御情報に基づいて前記第1の記憶部に記憶されているデータの前記第2の記憶部への転送を制御する転送制御部と、
を有することを特徴とする制御部。
前記記憶媒体に記憶されるデータを記憶する第1の記憶部におけるデータの記憶状態を示す制御情報を生成し、
電力の供給が停止した場合に、前記生成した制御情報に基づいて前記第1の記憶部に記憶されているデータの第2の記憶部への転送を制御する、
ことを特徴とするストレージ装置制御方法。
1a 制御部
1a1 制御情報生成部
1a2 転送制御部
1a3,1a4 記憶部
1b 記憶媒体
Claims (7)
- データを記憶する記憶媒体と、
前記記憶媒体へのアクセス制御を行う制御部と、
を有するストレージ装置において、
前記制御部は、
前記記憶媒体に記憶されるデータを記憶する第1の記憶部と、
前記制御部に対する電力の供給が停止した場合に、前記第1の記憶部に記憶されているデータを記憶する第2の記憶部と、
前記第1の記憶部に記憶されているデータの記憶位置を示す記憶位置情報と、記憶位置毎のデータが前記記憶媒体への転送データであるか否かの種別を示す種別情報と、同種別のデータが連続して記憶される複数の記憶領域の記憶位置のうち先頭の記憶位置に対応付けられるとともに、前記同種別のデータに続く異種別のデータを記憶可能な先頭の記憶領域の記憶位置を特定する連続データ位置情報とを含む、前記第1の記憶部におけるデータの記憶状態を示す制御情報を生成する制御情報生成部と、
前記制御部に対する電力の供給が停止した場合に、前記制御情報生成部で生成された前記制御情報に基づいて前記第1の記憶部に記憶されている前記記憶媒体への転送データの前記第2の記憶部への転送を制御する転送制御部と、
を有することを特徴とするストレージ装置。 - 前記制御情報は、前記第1の記憶部に記憶されているデータが前記転送の対象であるか否かを示す判別情報を有し、
前記制御情報生成部は、前記第1の記憶部に記憶されているデータが前記転送の対象である場合には、前記第1の記憶部に記憶されているデータが前記転送の対象である旨を示す判別情報を有するように前記制御情報を生成し、
前記転送制御部は、前記制御部に対する電力の供給が停止した場合に、前記制御情報生成部で生成された前記制御情報に基づいて前記第1の記憶部に記憶されているデータのうち前記転送の対象であるデータを前記第2の記憶部に転送するように制御する、
ことを特徴とする請求項1記載のストレージ装置。 - 前記制御情報生成部は、前記種別情報が変更された場合に、変更後の種別情報に基づいて前記連続データ位置情報を更新する
請求項1又は2記載のストレージ装置。 - 前記制御情報は、前記転送データのサイズを示す転送サイズ情報を含み、
前記制御情報生成部は、前記転送サイズ情報として、連続して記憶される前記同種別のデータのデータサイズを合算した値を生成する
請求項1〜3のいずれか1項記載のストレージ装置。 - 前記転送制御部は、前記転送データを分割して複数の分割データを生成し、前記制御情報に基づいて当該複数の分割データを並行して転送するように制御する
請求項1〜4のいずれか1項記載のストレージ装置。 - ストレージ装置が有するデータを記憶する記憶媒体へのアクセス制御を行う制御部において、
前記記憶媒体に記憶されるデータを記憶する第1の記憶部と、
前記制御部に対する電力の供給が停止した場合に、前記第1の記憶部に記憶されているデータを記憶する第2の記憶部と、
前記第1の記憶部に記憶されているデータの記憶位置を示す記憶位置情報と、記憶位置毎のデータが前記記憶媒体への転送データであるか否かの種別を示す種別情報と、同種別のデータが連続して記憶される複数の記憶領域の記憶位置のうち先頭の記憶位置に対応付けられるとともに、前記同種別のデータに続く異種別のデータを記憶可能な先頭の記憶領域の記憶位置を特定する連続データ位置情報とを含む、前記第1の記憶部におけるデータの記憶状態を示す制御情報を生成する制御情報生成部と、
前記制御部に対する電力の供給が停止した場合に、前記制御情報生成部で生成された前記制御情報に基づいて前記第1の記憶部に記憶されている前記記憶媒体への転送データの前記第2の記憶部への転送を制御する転送制御部と、
を有することを特徴とする制御部。 - ストレージ装置が有するデータを記憶する記憶媒体へのアクセス制御を行うストレージ装置制御方法において、
前記記憶媒体に記憶されるデータを記憶する第1の記憶部に記憶されているデータの記憶位置を示す記憶位置情報と、記憶位置毎のデータが前記記憶媒体への転送データであるか否かの種別を示す種別情報と、同種別のデータが連続して記憶される複数の記憶領域の記憶位置のうち先頭の記憶位置に対応付けられるとともに、前記同種別のデータに続く異種別のデータを記憶可能な先頭の記憶領域の記憶位置を特定する連続データ位置情報とを含む、前記第1の記憶部におけるデータの記憶状態を示す制御情報を生成し、
電力の供給が停止した場合に、前記制御情報に基づいて前記第1の記憶部に記憶されている前記記憶媒体への転送データの第2の記憶部への転送を制御する、
ことを特徴とするストレージ装置制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010209389A JP5712535B2 (ja) | 2010-09-17 | 2010-09-17 | ストレージ装置、制御部およびストレージ装置制御方法 |
US13/227,772 US9047232B2 (en) | 2010-09-17 | 2011-09-08 | Storage apparatus and controlling method for data transmission based on control information |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010209389A JP5712535B2 (ja) | 2010-09-17 | 2010-09-17 | ストレージ装置、制御部およびストレージ装置制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012064112A JP2012064112A (ja) | 2012-03-29 |
JP5712535B2 true JP5712535B2 (ja) | 2015-05-07 |
Family
ID=45818781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010209389A Expired - Fee Related JP5712535B2 (ja) | 2010-09-17 | 2010-09-17 | ストレージ装置、制御部およびストレージ装置制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9047232B2 (ja) |
JP (1) | JP5712535B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9189409B2 (en) * | 2013-02-19 | 2015-11-17 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Reducing writes to solid state drive cache memories of storage controllers |
EP3161609B1 (en) * | 2014-06-27 | 2022-08-03 | Nec Corporation | Storage device, program, and information processing method |
WO2016144293A1 (en) * | 2015-03-06 | 2016-09-15 | Hewlett Packard Enterprise Development Lp | Controller control program |
US11287982B2 (en) * | 2019-07-12 | 2022-03-29 | International Business Machines Corporation | Associating data management policies to portions of data using connection information |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4419725A (en) * | 1980-11-14 | 1983-12-06 | Sperry Corporation | Cache/disk subsystem with tagalong copy |
JPH0711789B2 (ja) * | 1985-12-28 | 1995-02-08 | 株式会社日立製作所 | 同時デ−タ転送制御装置 |
JPH06309234A (ja) | 1993-02-15 | 1994-11-04 | Toshiba Corp | ディスク制御装置 |
US5535399A (en) * | 1993-09-30 | 1996-07-09 | Quantum Corporation | Solid state disk drive unit having on-board backup non-volatile memory |
JPH09330277A (ja) | 1996-06-07 | 1997-12-22 | Mitsubishi Electric Corp | ディスクキャッシュシステムにおける停電処理方式及び停電処理方法 |
US7058764B2 (en) * | 2003-04-14 | 2006-06-06 | Hewlett-Packard Development Company, L.P. | Method of adaptive cache partitioning to increase host I/O performance |
WO2005076137A1 (en) * | 2004-02-05 | 2005-08-18 | Research In Motion Limited | Memory controller interface |
US7260695B2 (en) * | 2004-03-05 | 2007-08-21 | International Business Machines Corporation | Scanning modified data during power loss |
US20060184736A1 (en) * | 2005-02-17 | 2006-08-17 | Benhase Michael T | Apparatus, system, and method for storing modified data |
JP5026102B2 (ja) | 2007-02-07 | 2012-09-12 | 株式会社日立製作所 | ストレージ制御装置及びデータ管理方法 |
JP2008276646A (ja) * | 2007-05-02 | 2008-11-13 | Hitachi Ltd | ストレージ装置及びストレージ装置におけるデータの管理方法 |
JP4536785B2 (ja) * | 2008-02-01 | 2010-09-01 | 富士通株式会社 | 情報処理装置、該情報処理装置で行われるデータ記憶を制御する制御部およびデータ記憶の制御方法 |
JP5158187B2 (ja) * | 2008-02-28 | 2013-03-06 | 富士通株式会社 | ストレージ装置、ストレージ制御装置およびストレージ制御方法 |
US8561043B2 (en) * | 2008-03-28 | 2013-10-15 | International Business Machines Corporation | Data transfer optimized software cache for irregular memory references |
JP5353887B2 (ja) * | 2008-08-06 | 2013-11-27 | 富士通株式会社 | ディスクアレイ装置の制御ユニット、データ転送装置及び復電処理方法 |
US8386717B1 (en) * | 2010-09-08 | 2013-02-26 | Symantec Corporation | Method and apparatus to free up cache memory space with a pseudo least recently used scheme |
-
2010
- 2010-09-17 JP JP2010209389A patent/JP5712535B2/ja not_active Expired - Fee Related
-
2011
- 2011-09-08 US US13/227,772 patent/US9047232B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US9047232B2 (en) | 2015-06-02 |
US20120072684A1 (en) | 2012-03-22 |
JP2012064112A (ja) | 2012-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10019364B2 (en) | Access-based eviction of blocks from solid state drive cache memory | |
US9471443B2 (en) | Using the short stroked portion of hard disk drives for a mirrored copy of solid state drives | |
US10019362B1 (en) | Systems, devices and methods using solid state devices as a caching medium with adaptive striping and mirroring regions | |
JP6600698B2 (ja) | 計算機システム | |
JP6097845B2 (ja) | 不揮発性キャッシュメモリにデータをバックアップするストレージシステム | |
US20130238869A1 (en) | Enhanced copy-on-write operation for solid state drives | |
JP6064608B2 (ja) | ストレージ装置、バックアッププログラム、およびバックアップ方法 | |
JP2008015769A (ja) | ストレージシステム及び書き込み分散方法 | |
WO2015015611A1 (ja) | ストレージシステム及びデータライト方法 | |
WO2014002160A1 (ja) | ストレージ制御装置、ストレージ制御方法およびストレージ制御プログラム | |
JP5712535B2 (ja) | ストレージ装置、制御部およびストレージ装置制御方法 | |
WO2014147786A1 (ja) | ストレージシステム及びデータ管理方法 | |
US20200349073A1 (en) | Managing data storage devices for spontaneous de-staging of cache | |
US20180307427A1 (en) | Storage control apparatus and storage control method | |
WO2018055686A1 (ja) | 情報処理システム | |
US11232036B2 (en) | Managing write access to data storage devices for spontaneous de-staging of cache | |
WO2016006108A1 (ja) | ストレージおよびその制御方法 | |
JP5941494B2 (ja) | インメモリ管理システムおよびインメモリ管理用プログラム | |
US11966590B2 (en) | Persistent memory with cache coherent interconnect interface | |
US8930485B2 (en) | Information processing apparatus and non-transitory computer-readable recording medium having program stored thereon | |
JP5761209B2 (ja) | ストレージ制御装置、及び、そのプログラム | |
WO2014009994A1 (en) | Disk subsystem and method for controlling memory access | |
JP2018185584A (ja) | ストレージ装置、ストレージ装置の制御プログラムおよびストレージ装置の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130702 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140602 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150223 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5712535 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |