JP2019046283A - 制御装置、バックアップ処理方法およびプログラム - Google Patents

Abstract

【課題】バックアップ電源部の電源容量の増加を抑制する。【解決手段】制御装置１は、制御部１ａ、制御部１ａと対にして設けられる記憶部１ａ−１、制御部１ｂおよび制御部１ｂと対にして設けられる記憶部１ｂ−１を備える。制御部１ａは、記憶部１ａ−１に格納されるバックアップ対象データｄ１を制御部１ｂへ送信する。制御部１ｂは、バックアップ対象データｄ１を記憶部１ｂ−１の非バックアップ対象領域ｒ０にコピーするコピー処理を行う。また、制御部１ａは、コピー処理の完了後、記憶部１ａ−１へのバックアップ電源供給と、自身へのバックアップ電源供給との少なくとも１つを遮断する。そして、制御部１ｂは、記憶部１ｂ−１に格納されるバックアップ対象データｄ２と、バックアップ対象データｄ１とをバックアップ記憶部１ｃに転送してデータ退避処理を行う。【選択図】図１

Description

本発明は、制御装置、バックアップ処理方法およびプログラムに関する。

ストレージシステムは、コントローラと、複数の記憶装置とを備えて、情報処理で扱う大量のデータを記録管理する。コントローラには、ＣＰＵ（Central Processing Unit）およびＣＰＵとデータを授受するキャッシュメモリが含まれる。また、記憶装置には、例えば、ＨＤＤ（Hard Disk Drive）や、ＨＤＤよりも高速なＳＳＤ（Solid State Drive）が用いられる。

一方、システムの通常動作中、停電等によってシステムへの電源供給が停止すると、揮発性のキャッシュメモリに格納されたキャッシュデータが消失する。このため、システムには、バックアップ電源部と、不揮発性のバックアップディスクが搭載される。

システムへの電源供給が停止した場合、キャッシュメモリに格納されたキャッシュデータがバックアップディスクに退避する間、バックアップ電源部からの給電が行われることで、キャッシュデータが保全される。

特開２００８−２２５９１６号公報 特開２００６−１７２３５５号公報 特開平９−１６０８３８号公報

近年の記憶装置の大容量化に伴って、記憶装置の増設時には、キャッシュメモリのメモリ容量も増加させて、ストレージシステムの性能向上が図られる。
しかし、キャッシュメモリのメモリ容量の増加に比例して、バックアップディスクへのキャッシュデータの退避時間が増加すると、増加した退避時間に応じて、バックアップ電源部の電源容量を増加させることになり、コストおよび装置規模を増大させる要因となる。

１つの側面では、本発明は、バックアップ電源部の電源容量の増加の抑制を図った制御装置、バックアップ処理方法およびプログラムを提供することを目的とする。

上記課題を解決するために、制御装置が提供される。制御装置は、第１の制御部と、第１の制御部と対にして設けられる第１の揮発性記憶部と、第２の制御部と、第２の制御部と対にして設けられる第２の揮発性記憶部とを備える。第１の制御部は、第１の揮発性記憶部に格納される第１のバックアップ対象データを第２の制御部へ送信し、第２の制御部は、第１のバックアップ対象データを第２の揮発性記憶部の非バックアップ対象領域にコピーするコピー処理を行い、第１の制御部は、コピー処理の完了後、第１の揮発性記憶部へのバックアップ電源供給と、当該第１の制御部へのバックアップ電源供給とのうち少なくとも１つを遮断し、第２の制御部は、第２の揮発性記憶部に格納される第２のバックアップ対象データと、第２の揮発性記憶部の非バックアップ対象領域にコピーされた第１のバックアップ対象データとを不揮発性記憶部に転送してデータ退避処理を行う。

また、上記課題を解決するために、コンピュータが上記制御装置と同様の制御を実行するバックアップ処理方法が提供される。
さらに、上記課題を解決するために、コンピュータに上記制御装置と同様の制御を実行させるプログラムが提供される。

１側面によれば、バックアップ電源部の電源容量の増加を抑制することが可能になる。

制御装置の構成の一例を示す図である。 バックアップ処理の一例を示す図である。 ストレージシステムの構成の一例を示す図である。 キャッシュメモリに記憶されるデータ内容の一例を示す図である。 ストレージ制御装置のハードウェア構成の一例を示す図である。 バックアップ処理の一例を示す図である。 バックアップ処理時のキャッシュメモリのデータ記憶イメージの一例を示す図である。 ストレージ制御装置のバックアップ処理の動作を示すシーケンス図である。 ストレージ制御装置のバックアップ処理の動作を示すシーケンス図である。 コピー領域を確保するための動作の一例を示すフローチャートである。 バックアップ電源部の電源容量に応じたバックアップ処理の可否判定動作の一例を示すフローチャートである。 ストレージシステムの構成の一例を示す図である。 ストレージ制御装置の構成の一例を示す図である。 バックアップ処理の一例を示す図である。 プロセッサが４個ある場合のストレージ制御装置の構成の一例を示す図である。 バックアップ処理の一例を示す図である。

以下、本実施の形態について図面を参照して説明する。
図１は制御装置の構成の一例を示す図である。制御装置１は、制御部１ａ（第１の制御部）、制御部１ａと対にして設けられる記憶部１ａ−１（第１の揮発性記憶部）、制御部１ｂ（第２の制御部）および制御部１ｂと対にして設けられる記憶部１ｂ−１（第２の揮発性記憶部）を備える。

さらに、制御装置１は、バックアップ記憶部１ｃ（不揮発性記憶部）と、バックアップ電源部１ｄを備える。バックアップ記憶部１ｃは、停電等による通常電源の供給停止時にデータをバックアップする不揮発性の記憶媒体である。バックアップ電源部１ｄは、通常電源の供給停止時に、バックアップ電源をバックアップ処理が行われる各構成部に供給する。

すなわち、制御部１ａ、１ｂ、記憶部１ａ−１、１ｂ−１およびバックアップ記憶部１ｃは、通常電源の供給停止時、バックアップ電源部１ｄから供給されるバックアップ電源で駆動する。なお、バックアップ記憶部１ｃおよびバックアップ電源部１ｄは、制御装置１の外部に配置される構成でもよい。

以下、図１の例を用いて、制御装置１のバックアップ処理の動作について説明する。
〔ステップＳ１〕停電等により制御装置１への通常電源の供給が停止された場合、制御部１ａ、１ｂ、記憶部１ａ−１、１ｂ−１およびバックアップ記憶部１ｃに対して、バックアップ電源部１ｄからバックアップ電源が供給される。

〔ステップＳ２〕制御部１ａは、記憶部１ａ−１に格納されるバックアップ対象データｄ１（第１のバックアップ対象データ）を制御部１ｂへ送信する。
〔ステップＳ３〕制御部１ｂは、バックアップ対象データｄ１を記憶部１ｂ−１の非バックアップ対象領域ｒ０にコピーするコピー処理を行う。非バックアップ対象領域ｒ０は、バックアップ対象データが書き込まれていない記憶領域である。

〔ステップＳ４〕制御部１ａは、コピー処理の完了後、記憶部１ａ−１へのバックアップ電源供給と、自身（制御部１ａ）へのバックアップ電源供給とのうち少なくとも１つを遮断する。

〔ステップＳ５〕制御部１ｂは、記憶部１ｂ−１に格納されるバックアップ対象データｄ２（第２のバックアップ対象データ）と、記憶部１ｂ−１の非バックアップ対象領域ｒ０にコピーされたバックアップ対象データｄ１とをバックアップ記憶部１ｃに転送してデータ退避処理を行う。

このように、制御装置１は、バックアップ処理時、制御部１ａ側の記憶部１ａ−１の記憶内容を、制御部１ｂ側の記憶部１ｂ−１にコピーする。そして、制御装置１は、コピー完了後に制御部１ａおよび記憶部１ａ−１の少なくとも１つのバックアップ電源供給を遮断して、制御部１ｂ側でデータバックアップを行う。

これにより、制御装置１は、バックアップ電源部１ｄの電源供給量を低減するので、記憶部１ａ−１、１ｂ−１のメモリ容量増加時にもバックアップ電源部１ｄの電源容量の増加を抑制することが可能になる。

次に本発明の技術の詳細を説明する前に、キャッシュメモリのメモリ容量の増加に比例して、バックアップ電源部の電源容量の増設が行われる状態について説明する。
図２はバックアップ処理の一例を示す図である。コントローラ４０は、プロセッサ４１ａと、プロセッサ４１ａの配下にあるキャッシュメモリ４２ａと、プロセッサ４１ｂと、プロセッサ４１ｂの配下にあるキャッシュメモリ４２ｂとを含む。さらに、コントローラ４０は、バックアップディスク４３と、バックアップインタフェース部４３ａと、バックアップ電源部４４とを含む。

プロセッサ４１ａ、４１ｂは、コントローラ４０の全体制御を行う。キャッシュメモリ４２ａ、４２ｂは、プロセッサ４１ａ、４１ｂのプログラム実行に伴う各種データを記憶する。

キャッシュメモリ４２ａ、４２ｂとしては、例えば、ＤＩＭＭ（Dual Inline Memory Module）が使用される。ＤＩＭＭは、複数のＤＲＡＭ（Dynamic Random Access Memory）が基板上に搭載されたメモリモジュールである。

バックアップディスク４３は、データをバックアップする。バックアップインタフェース部４３ａは、バックアップディスク４３と、プロセッサ４１ａとの間に位置して、データ転送インタフェースを行う。バックアップ電源部４４は、バックアップ電源をコントローラ４０内の所定の構成部に供給する。

〔ステップＳ１１〕バックアップ電源部４４は、通常電源の供給停止時、プロセッサ４１ａ、４１ｂと、キャッシュメモリ４２ａ、４２ｂと、バックアップインタフェース部４３ａと、バックアップディスク４３とにバックアップ電源を供給する。

〔ステップＳ１２−１〕プロセッサ４１ａは、キャッシュメモリ４２ａからバックアップ対象データを読み出す。そして、プロセッサ４１ａは、バックアップインタフェース部４３ａを介して、読み出したバックアップ対象データをバックアップディスク４３に書き込む。

〔ステップＳ１２−２〕プロセッサ４１ｂは、キャッシュメモリ４２ｂからバックアップ対象データを読み出す。そして、プロセッサ４１ｂは、バックアップインタフェース部４３ａを介して、読み出したバックアップ対象データをバックアップディスク４３に書き込む。

〔ステップＳ１３〕すべてのバックアップ対象データがバックアップディスク４３に退避した後、バックアップ電源の供給が停止される。
ここで、キャッシュメモリ４２ａ、４２ｂそれぞれが２枚構成のＤＩＭＭを有し、１枚のＤＩＭＭの容量が６４ＧＢ／ＤＩＭＭとする。また、バックアップインタフェース部４３ａのバックアップディスク４３に対するインタフェース速度が６５０ＭＢ／ｓであるとする。

この場合、バックアップ処理によるデータ退避にかかる時間は、３９４秒（＝６４ＧＢ×２（２枚のＤＩＭＭ）×２（キャッシュメモリ４２ａ、４２ｂの２箇所）÷６５０ＭＢ／ｓ）となる。

したがって、例えばシステムの初期構築時に、キャッシュメモリ４２ａ、４２ｂそれぞれに２枚構成のＤＩＭＭを設置した場合、データ退避時間が３９４秒分の間、バックアップ電源を供給することが可能な電源容量を持つバックアップ電源部４４を設置することになる。

一方、キャッシュメモリ４２ａ、４２ｂが増設されて４枚構成のＤＩＭＭになった場合、バックアップ処理によるデータ退避にかかる時間は、７８８秒（＝６４ＧＢ×４（４枚のＤＩＭＭ）×２（キャッシュメモリ４２ａ、４２ｂの２箇所）÷６５０ＭＢ／ｓ）となる。

したがって、ストレージの容量増大に伴い、キャッシュメモリ４２ａ、４２ｂのメモリ容量も増大して、キャッシュメモリ４２ａ、４２ｂそれぞれ４枚構成のＤＩＭＭに増設した場合、バックアップ処理時のデータ退避時間が７８８秒となる。よって、バックアップ電源部４４に対して、データ退避時間が７８８秒分の間、バックアップ電源を供給することが可能な電源容量まで増設することになる。

このように、キャッシュメモリのメモリ容量が増設された場合、バックアップディスクへのキャッシュデータの退避時間が該メモリ容量に比例して増加するので、バックアップ電源部の電源容量も増加させることになり、コストおよび装置規模が増大する。

本発明ではこのような点に鑑み、キャッシュメモリのメモリ容量が増設された場合であっても、バックアップ電源部の電源容量の増加の抑制を図るものである。
＜システム構成＞
以降、本発明の実施の形態について詳しく説明する。図３はストレージシステムの構成の一例を示す図である。ストレージシステム１−１は、サーバ２、ストレージ制御装置１０およびストレージグループ３を備える。

ストレージ制御装置１０は、プロセッサ１１ａ、１１ｂ、キャッシュメモリ１２ａ、１２ｂ、バックアップディスク１３、バックアップインタフェース部１３ａを含む。さらに、ストレージ制御装置１０は、バックアップ電源部１４、ネットワークインタフェース部１５ａ、１５ｂおよびストレージインタフェース部１６ａ、１６ｂを含む。また、ストレージグループ３は、記憶装置３−１、・・・、３−４を含む。

各構成部の接続関係を示すと、プロセッサ１１ａとプロセッサ１１ｂが互いに接続する。プロセッサ１１ａは、キャッシュメモリ１２ａ、バックアップインタフェース部１３ａ、ネットワークインタフェース部１５ａおよびストレージインタフェース部１６ａに接続する。

プロセッサ１１ｂは、キャッシュメモリ１２ｂ、ネットワークインタフェース部１５ｂおよびストレージインタフェース部１６ｂに接続する。
バックアップディスク１３は、バックアップインタフェース部１３ａに接続する。ストレージインタフェース部１６ａは、記憶装置３−１、３−２に接続し、ストレージインタフェース部１６ｂは、記憶装置３−３、３−４に接続する。サーバ２は、ネットワークインタフェース部１５ａ、１５ｂに接続する。

ここで、プロセッサ１１ａ−１、１１ｂ−１は、例えば、ＣＰＵまたはＭＰＵ（Micro Processing Unit）等であって、マルチプロセッサ構成をとり、ストレージ制御装置１０内の機能全体を制御する。

キャッシュメモリ１２ａ、１２ｂは、ストレージ制御装置１０のメインメモリとして利用され、プロセッサ１１ａ、１１ｂに実行させるプログラムの少なくとも一部や、このプログラムによる処理に必要な各種データを一時的に記憶する。キャッシュメモリ１２ａ、１２ｂには、例えば、ＤＩＭＭが使用される。

バックアップディスク１３は、停電等の通常電源の供給停止時、キャッシュメモリ１２ａ、１２ｂに記憶されるデータをバックアップするための不揮発性メモリのディスクである。バックアップディスク１３には、例えば、ＳＳＤまたはＨＤＤが使用される。

バックアップインタフェース部１３ａは、プロセッサ１１ａとバックアップディスク１３との間で、キャッシュメモリ１２ａ、１２ｂに記憶されるデータの転送インタフェース制御を行う。

バックアップ電源部１４は、通常電源の供給停止時に、キャッシュメモリ１２ａ、１２ｂに記憶されるデータがバックアップディスク１３に退避するまでの時間、バックアップ対象部Ａ０（図３中の点線枠）にバックアップ電源を供給する。バックアップ電源部１４としては例えば、ニッケル・水素充電池が使用される。

バックアップ対象部Ａ０には、プロセッサ１１ａ、１１ｂ、キャッシュメモリ１２ａ、１２ｂ、バックアップディスク１３およびバックアップインタフェース部１３ａが含まれる。

ネットワークインタフェース部１５ａ、１５ｂは、サーバ２とプロセッサ１１ａ、１１ｂとのインタフェース制御を行う。ストレージインタフェース部１６ａ、１６ｂは、ストレージグループ３とのインタフェース制御を行う。

記憶装置３−１、・・・、３−４は、例えば、ＳＳＤやＨＤＤであり、ＲＡＩＤ（Redundant Array of Inexpensive Disks）構造によってディスクアレイ化されて耐障害性および可用性の確保が図られている。

＜キャッシュメモリに記憶されるデータ内容＞
図４はキャッシュメモリに記憶されるデータ内容の一例を示す図である。キャッシュメモリ１２ａ、１２ｂに記憶されるデータとしては、例えば、ＯＳ（Operating System）／アプリケーション、制御情報、ライトキャッシュ（Write Cache）データおよびリードキャッシュ（Read Cache）データがある。

制御情報は、例えば、装置構成情報や、仮想化環境における物理リソースと論理リソースとのマッピング情報等が含まれる。
ライトキャッシュデータは、キャッシュメモリ１２ａ、１２ｂをライトキャッシュとして使用した場合に格納されるデータである。すなわち、ストレージ制御装置１０から転送されてストレージグループ３へ書き込むべきデータを一時格納するためのライトキャッシュとして使用された際に、キャッシュメモリ１２ａ、１２ｂに格納されるデータである。

リードキャッシュデータは、キャッシュメモリ１２ａ、１２ｂをリードキャッシュとして使用した場合に格納されるデータである。すなわち、ストレージグループ３から読み出されてストレージ制御装置１０へ転送されるリードデータを一時格納するためのリードキャッシュとして使用された際に、キャッシュメモリ１２ａ、１２ｂに格納されるデータである。

ここで、キャッシュメモリ１２ａ、１２ｂに格納される上記データの内、通常電源の供給停止時にバックアップディスク１３に退避するバックアップ対象データは、制御情報およびライトキャッシュデータになる。

なお、図３に示すように、ＯＳ／アプリケーションおよび制御情報は、キャッシュメモリ１２ａ、１２ｂ内の特定の領域に格納される。これに対し、ライトキャッシュデータおよびリードキャッシュデータは、キャッシュメモリ１２ａ、１２ｂ内の空き領域に逐次格納されるので、キャッシュメモリ１２ａ、１２ｂ内に混在して格納される。

＜ハードウェア構成＞
図５はストレージ制御装置のハードウェア構成の一例を示す図である。ストレージ制御装置１０は、プロセッサ１００によって装置全体が制御されている。すなわち、プロセッサ１００は、図３に示したプロセッサ１１ａ、１１ｂとして機能する。

プロセッサ１００には、バス１０３を介してメモリ１０１と複数の周辺機器が接続されている。プロセッサ１００は、図３で示したようにマルチプロセッサである。プロセッサ１００は、例えば、ＣＰＵ、ＭＰＵ、ＤＳＰ（Digital Signal Processor）、ＡＳＩＣ（Application Specific Integrated Circuit）、またはＰＬＤ（Programmable Logic Device）である。またプロセッサ１００は、ＣＰＵ、ＭＰＵ、ＤＳＰ、ＡＳＩＣ、ＰＬＤのうちの２以上の要素の組み合わせであってもよい。

メモリ１０１は、図３に示したキャッシュメモリ１２ａ、１２ｂの機能を実現し、ストレージ制御装置１０の主記憶装置として使用される。メモリ１０１には、プロセッサ１００に実行させるＯＳのプログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。また、メモリ１０１には、プロセッサ１００による処理に要する各種データが格納される。

さらに、メモリ１０１は、ストレージ制御装置１０の補助記憶装置としても使用され、ＯＳのプログラム、アプリケーションプログラム、および各種データが格納される。メモリ１０１は、補助記憶装置として、フラッシュメモリやＳＳＤ等の半導体記憶装置やＨＤＤ等の磁気記録媒体を含んでもよい。

バス１０３に接続されている周辺機器としては、入出力インタフェース１０２、ネットワークインタフェース１０４およびストレージインタフェース１０５がある。入出力インタフェース１０２は、プロセッサ１００からの命令にしたがってシステム状態を表示する表示装置として機能するモニタ（例えば、ＬＥＤ（Light Emitting Diode）やＬＣＤ（Liquid Crystal Display）等）が接続されている。

また、入出力インタフェース１０２は、キーボードやマウス等の情報入力装置を接続可能であって、情報入力装置から送られてくる信号をプロセッサ１００に送信する。
入出力インタフェース１０２は、周辺機器を接続するための通信インタフェースとして機能する。例えば、入出力インタフェース１０２は、レーザ光等を利用して、光ディスクに記録されたメッセージの読み取りを行う光学ドライブ装置を接続することができる。

光ディスクは、光の反射によって読み取り可能なようにメッセージが記録された可搬型の記録媒体である。光ディスクには、ＤＶＤ（Digital Versatile Disc）、ＤＶＤ−ＲＡＭ（Random Access Memory）、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory）、ＣＤ−Ｒ（Recordable）／ＲＷ（Rewritable）等がある。

また、入出力インタフェース１０２は、メモリ装置やメモリリーダライタを接続することができる。メモリ装置は、入出力インタフェース１０２との通信機能を搭載した記録媒体である。メモリリーダライタは、メモリカードへのメッセージの書き込み、またはメモリカードからのメッセージの読み出しを行う装置である。メモリカードは、カード型の記録媒体である。

ネットワークインタフェース１０４は、図３に示したサーバ２に接続し、図３のネットワークインタフェース部１５ａ、１５ｂの機能を実現する。ネットワークインタフェース１０４のプロトコルとしては例えば、ＦＣ（Fibre Channel）が使用される。ネットワークインタフェース１０４で受信された信号やデータ等は、プロセッサ１００に出力される。

ストレージインタフェース１０５は、図３に示したストレージグループ３に接続し、図３のストレージインタフェース部１６ａ、１６ｂの機能を実現する。ストレージインタフェース１０５のプロトコルとしては、例えば、ＳＡＳ（Serial Attached SCSI（Small Computer System Interface））が使用される。ストレージインタフェース１０５は、プロセッサ１００と、ストレージグループ３との間でデータ転送を行う。

バックアップインタフェース１０６は、図３のバックアップインタフェース部１３ａの機能を実現する。バックアップインタフェース１０６のインタフェースプロトコルとしては、例えば、ＰＣＩｅ（Peripheral Component Interconnect Express）やＳＡＴＡ（Serial Advanced Technology Attachment）が使用される。

なお、バックアップ電源部１４は、図５中図示していないが、ストレージ制御装置１０内でバックアップ処理を行う各構成部に対してバックアップ電源ラインで接続され、通常電源の供給停止時には、バックアップ電源の供給を行う。

以上のようなハードウェア構成によって、ストレージ制御装置１０の処理機能を実現することができる。例えば、ストレージ制御装置１０は、プロセッサ１００がそれぞれ所定のプログラムを実行することで、本発明のバックアップ処理を行うことができる。

ストレージ制御装置１０は、例えば、コンピュータで読み取り可能な記録媒体に記録されたプログラムを実行することにより、本発明の処理機能を実現する。ストレージ制御装置１０に実行させる処理内容を記述したプログラムは、様々な記録媒体に記録しておくことができる。

例えば、ストレージ制御装置１０に実行させるプログラムを補助記憶装置に格納しておくことができる。プロセッサ１００は、補助記憶装置内のプログラムの少なくとも一部を主記憶装置にロードし、プログラムを実行する。また、光ディスク、メモリ装置、メモリカード等の可搬型記録媒体に記録しておくこともできる。可搬型記録媒体に格納されたプログラムは、例えば、プロセッサ１００からの制御により、補助記憶装置にインストールされた後、実行可能となる。またプロセッサ１００が、可搬型記録媒体から直接プログラムを読み出して実行することもできる。

＜バックアップ処理＞
次にストレージ制御装置１０におけるバックアップ処理について説明する。図６はバックアップ処理の一例を示す図である。

〔ステップＳ２１〕バックアップ電源部１４は、通常電源の供給停止時、プロセッサ１１ａ、１１ｂと、キャッシュメモリ１２ａ、１２ｂと、バックアップインタフェース部１３ａと、バックアップディスク１３とに電源を供給する。

〔ステップＳ２２〕プロセッサ１１ａは、キャッシュメモリ１２ａからバックアップ対象データを読み出す。そして、プロセッサ１１ａは、バックアップインタフェース部１３ａを介して、読み出したバックアップ対象データをバックアップディスク１３に書き込む。

〔ステップＳ２３〕プロセッサ１１ｂは、キャッシュメモリ１２ｂからバックアップ対象データを読み出し、プロセッサ１１ａへ送信する。そして、プロセッサ１１ａは、プロセッサ１１ｂから送信されたバックアップ対象データを受信し、受信したバックアップ対象データをキャッシュメモリ１２ａにコピーする。

〔ステップＳ２４〕プロセッサ１１ｂは、コピーの完了後に、キャッシュメモリ１２ｂのバックアップ電源供給と、自身へのバックアップ電源供給とを遮断する。すなわち、プロセッサ１１ｂとキャッシュメモリ１２ｂに対するバックアップ電源がオフされる。

〔ステップＳ２５〕プロセッサ１１ａは、キャッシュメモリ１２ａにコピーされたバックアップ対象データを読み出し、読み出したバックアップ対象データをバックアップディスク１３に書き込む。

〔ステップＳ２６〕プロセッサ１１ａは、すべてのバックアップ対象データのバックアップディスク１３への書き込み完了後に、キャッシュメモリ１２ａ、バックアップインタフェース部１３ａおよびバックアップディスク１３に対するバックアップ電源供給を遮断する。さらに、プロセッサ１１ａは、自身へのバックアップ電源供給を遮断する。

すなわち、プロセッサ１１ａ、キャッシュメモリ１２ａ、バックアップインタフェース部１３ａおよびバックアップディスク１３に対するバックアップ電源がオフされる。
＜バックアップ処理時のキャッシュメモリのデータ記憶イメージ＞
図７はバックアップ処理時のキャッシュメモリのデータ記憶イメージの一例を示す図である。図４で上述したように、キャッシュメモリ１２ａ内の制御情報およびライトキャッシュデータがバックアップ対象データであり、かつキャッシュメモリ１２ｂ内の制御情報およびライトキャッシュデータがバックアップ対象データである。

キャッシュメモリ１２ａ内の制御情報およびライトキャッシュデータは、バックアップディスク１３に転送されてデータ退避される。また、キャッシュメモリ１２ｂ内の制御情報とライトキャッシュデータは、キャッシュメモリ１２ａに一旦コピーされた後にバックアップディスク１３に転送されてデータ退避される。

なお、キャッシュメモリ１２ｂ内の制御情報とライトキャッシュデータは、キャッシュメモリ１２ａ内の非バックアップ対象領域にコピーされる。この非バックアップ対象領域は、キャッシュメモリ１２ａ内において、バックアップディスク１３への退避が行われないリードキャッシュデータが格納されている場所に該当する。

キャッシュメモリ１２ａ内の非バックアップ対象領域に、キャッシュメモリ１２ｂのバックアップ対象データがコピーされることで、コピー処理時に、バックアップ対象データが破壊されることを防止することができる。

＜バックアップ電源部の電源容量の増加抑制＞
次に図６に示したバックアップ処理によってバックアップ電源部１４の電源容量の増加が抑制されることを説明する。キャッシュメモリ１２ａ、１２ｂそれぞれが４枚構成のＤＩＭＭを有し、１枚のＤＩＭＭの容量が６４ＧＢ／ＤＩＭＭとする。

また、バックアップインタフェース部１３ａのバックアップディスク１３に対するインタフェース速度が６５０ＭＢ／ｓとする。さらに、プロセッサ１１ａとプロセッサ１１ｂとの間のインタフェース速度が１１ＧＢ／ｓとする。

この場合、図６に示したステップＳ２２とステップＳ２５のバックアップ処理によるデータ退避時間は、７８８秒（＝６４ＧＢ×４（４枚のＤＩＭＭ）×２（キャッシュメモリ１２ａ、１２ｂの２箇所）÷６５０ＭＢ／ｓ）となる。

一方、図６に示したステップＳ２３のコピー処理にかかる時間は、２４秒（＝６４ＧＢ×４（４枚のＤＩＭＭ）÷１１ＧＢ／ｓ）となる。
ここで、図２の場合のバックアップ処理と比較すると、バックアップ処理に要する全体時間は７８８秒と同じであるが、図２のキャッシュメモリ４２ｂに対応するキャッシュメモリ１２ｂのバックアップ処理時間は、図６では７８８秒から２４秒に短縮されている。

したがって、キャッシュメモリ１２ｂのバックアップ電源供給と、プロセッサ１１ｂのバックアップ電源供給とを２４秒後に遮断することができるので、その分、バックアップ電源部１４の消費電力を低減することができる。

このように、ストレージ制御装置１０は、バックアップ処理時、プロセッサ１１ｂ側のキャッシュメモリ１２ｂの記憶内容を、プロセッサ１１ａ側のキャッシュメモリ１２ａにコピーしてデータを片寄せしておく。

そして、ストレージ制御装置１０は、コピー完了後のプロセッサ１１ｂおよびキャッシュメモリ１２ｂへのバックアップ電源供給を遮断して、プロセッサ１１ａ側でデータバックアップを行う。

これにより、バックアップ電源部１４の電源供給量が低減するので、キャッシュメモリのメモリ容量増加時にもバックアップ電源部１４の電源容量の増加を抑制することが可能になる。

＜動作シーケンス＞
図８、図９はストレージ制御装置のバックアップ処理の動作を示すシーケンス図である。

〔ステップＳ３０〕プロセッサ１１ａは、停電を検出する。
〔ステップＳ３１〕プロセッサ１１ａは、プロセッサ１１ｂに停電発生通知を送信し、プロセッサ１１ｂは、停電発生を検出する。

〔ステップＳ３２〕キャッシュメモリ１２ａに格納されている制御情報のバックアップディスク１３へのバックアップ処理が行われる。
〔ステップＳ３２ａ〕プロセッサ１１ａは、バックアップディスク１３へ書き込み要求を送信した後に、制御情報をバックアップディスク１３に転送する。なお、書き込み要求の送信および制御情報の転送は、メモリ管理バイト単位（例えば、６４ＫＢ）で行われる。

〔ステップＳ３２ｂ〕プロセッサ１１ａは、ステップＳ３２ａによる処理を制御情報のバックアップ処理が完了するまで繰り返し行う。
〔ステップＳ３３〕キャッシュメモリ１２ｂに格納されている制御情報のコピー処理が行われる。

〔ステップＳ３３ａ〕プロセッサ１１ｂは、プロセッサ１１ａへメモリ要求を送信し、プロセッサ１１ａから送信されたメモリ通知を受信する。そして、プロセッサ１１ｂは、メモリ通知の受信後にメモリ管理バイト単位で制御情報をプロセッサ１１ａに転送し、プロセッサ１１ａは、転送された制御情報をキャッシュメモリ１２ａに転送（コピー）する。なお、メモリ要求の送信および制御情報の転送は、メモリ管理バイト単位で行われる。

〔ステップＳ３３ｂ〕プロセッサ１１ａ、１１ｂ間で、ステップＳ３３ａによる処理を制御情報のコピーが完了するまで繰り返し行う。
〔ステップＳ３４〕キャッシュメモリ１２ｂに格納されているライトキャッシュデータのコピー処理が行われる。

〔ステップＳ３４ａ〕プロセッサ１１ｂは、プロセッサ１１ａへメモリ要求を送信し、プロセッサ１１ａから送信されたメモリ通知を受信する。そして、プロセッサ１１ｂは、メモリ通知の受信後にライトキャッシュデータをプロセッサ１１ａに転送し、プロセッサ１１ａは、転送されたライトキャッシュデータをキャッシュメモリ１２ａに転送（コピー）する。なお、メモリ要求の送信およびライトキャッシュデータの転送は、メモリ管理バイト単位で行われる。

〔ステップＳ３４ｂ〕プロセッサ１１ａ、１１ｂ間で、ステップＳ３４ａによる処理をライトキャッシュデータのコピーが完了するまで繰り返し行う。
〔ステップＳ３５〕プロセッサ１１ｂは、キャッシュメモリ１２ｂのバックアップ電源および自身へのバックアップ電源をオフする。

〔ステップＳ３６〕キャッシュメモリ１２ａに格納されているライトキャッシュデータのバックアップディスク１３へのバックアップ処理が行われる。
〔ステップＳ３６ａ〕プロセッサ１１ａは、バックアップディスク１３へ書き込み要求を送信した後に、ライトキャッシュデータをバックアップディスク１３に転送する。なお、書き込み要求の送信およびライトキャッシュデータの転送は、メモリ管理バイト単位で行われる。

〔ステップＳ３６ｂ〕プロセッサ１１ａは、ステップＳ３６ａによる処理をライトキャッシュデータのバックアップ処理が完了するまで繰り返し行う。
〔ステップＳ３７〕キャッシュメモリ１２ａに格納されている、コピーされた制御情報のバックアップディスク１３へのバックアップ処理が行われる。

〔ステップＳ３７ａ〕プロセッサ１１ａは、バックアップディスク１３へ書き込み要求を送信した後に、コピーされた制御情報をバックアップディスク１３に転送する。なお、書き込み要求の送信およびコピーされた制御情報の転送は、メモリ管理バイト単位で行われる。

〔ステップＳ３７ｂ〕プロセッサ１１ａは、ステップＳ３７ａによる処理を、コピーされた制御情報のバックアップ処理が完了するまで繰り返し行う。
〔ステップＳ３８〕キャッシュメモリ１２ａに格納されている、コピーされたライトキャッシュデータのバックアップディスク１３へのバックアップ処理が行われる。

〔ステップＳ３８ａ〕プロセッサ１１ａは、バックアップディスク１３へ書き込み要求を送信した後に、メモリ管理バイト単位で、コピーされたライトキャッシュデータをバックアップディスク１３に転送する。なお、書き込み要求の送信およびコピーされたライトキャッシュデータの転送は、メモリ管理バイト単位で行われる。

〔ステップＳ３８ｂ〕プロセッサ１１ａは、ステップＳ３８ａによる処理を、コピーされたライトキャッシュデータのバックアップ処理が完了するまで繰り返し行う。
〔ステップＳ３９〕プロセッサ１１ａは、キャッシュメモリ１２ａのバックアップ電源と、バックアップインタフェース部１３ａのバックアップ電源と、バックアップディスク１３のバックアップ電源と、自身へのバックアップ電源とをオフする。

このように、プロセッサ１１ａは、キャッシュメモリ１２ａの非バックアップ対象領域へのバックアップ対象データのコピー処理と並行して、キャッシュメモリ１２ａに格納されていたバックアップ対象データをバックアップディスク１３に転送する。これにより、バックアップ処理時間の短縮化を図ることができる。

＜コピー領域の確保＞
上述したように、バックアップ処理時には、キャッシュメモリ１２ｂに格納されていた制御情報およびライトキャッシュデータは、キャッシュメモリ１２ａにコピーされる。このため、制御情報およびライトキャッシュデータをコピーするための非バックアップ対象領域がキャッシュメモリ１２ａに不足している場合、通常動作時（非停電時）において、当該領域を確保するための制御が行われる。

図１０はコピー領域を確保するための動作の一例を示すフローチャートである。
〔ステップＳ４１〕プロセッサ１１ａは、キャッシュメモリ１２ａに格納されるリードキャッシュデータ量が、キャッシュメモリ１２ｂに格納されるコピーすべきバックアップ対象データ量を下回るか否かを判定する。

キャッシュメモリ１２ａに格納されるリードキャッシュデータ量が、キャッシュメモリ１２ｂに格納されるバックアップ対象データ量を下回る場合（コピー領域が不足する場合）は、ステップＳ４２へ処理が進む。

また、キャッシュメモリ１２ａに格納されるリードキャッシュデータ量が、キャッシュメモリ１２ｂに格納されるコピー対象データ量を上回る場合（コピー領域が足りる場合）は、ステップＳ４３へ処理が進む。

〔ステップＳ４２〕プロセッサ１１ａは、キャッシュメモリ１２ａに格納されるライトキャッシュデータを記憶装置３−１、・・・、３−４に転送しながら、サーバ２からの書き込み要求の受付を停止する処理を行う。この処理は、キャッシュメモリ１２ａに格納されるリードキャッシュデータ量が、キャッシュメモリ１２ｂに格納されるバックアップ対象データ量を上回るまで実行される。

〔ステップＳ４３〕キャッシュメモリ１２ｂのバックアップ対象データをキャッシュメモリ１２ａにコピーする領域が確保されているため、プロセッサ１１ａは、通常電源停止時のバックアップ処理に関して待機状態になる。

このように、プロセッサ１１ａは、キャッシュメモリ１２ａの非バックアップ対象領域に書き込めるデータ量（Ｄ１とする）と、キャッシュメモリ１２ｂのバックアップ対象データのデータ量（Ｄ２とする）とを比較する。

そして、プロセッサ１１ａは、Ｄ１＜Ｄ２の場合、Ｄ１≧Ｄ２になるまで、記憶装置３−１、・・・、３−４へキャッシュメモリ１２ａのバックアップ対象データを転送しつつ、かつキャッシュメモリ１２ａのデータ書き込みを禁止する。

これにより、キャッシュメモリ１２ａの非バックアップ対象領域が足りない場合でも、非バックアップ対象領域を増やしてコピー領域を確保することが可能になる。
＜バックアップ電源部の電源容量に応じたバックアップ処理の可否判定＞
図１１はバックアップ電源部の電源容量に応じたバックアップ処理の可否判定動作の一例を示すフローチャートである。なお、図１１に示すバックアップ処理の可否判定動作は、通常動作時（非停電時）において行われる。

〔ステップＳ５１〕プロセッサ１１ａは、バックアップ電源部１４の電源容量で、キャッシュメモリ１２ａに格納されるライトキャッシュデータ量と、キャッシュメモリ１２ａにコピーされたライトキャッシュデータ量とのバックアップ処理の可否を判定する。

バックアップ処理が可能な場合（バックアップ電源容量が足りる場合）、ステップＳ５２へ処理が進み、バックアップ処理が不可の場合（バックアップ電源容量が足りない場合）、ステップＳ５３へ処理が進む。

〔ステップＳ５２〕バックアップ処理が可能と判定されたため、プロセッサ１１ａは、通常電源停止時のバックアップ処理に関して待機状態になる。
〔ステップＳ５３〕プロセッサ１１ａは、サーバ２からの書き込み要求の受付を停止し、キャッシュメモリ１２ａに格納されるライトキャッシュデータ（キャッシュメモリ１２ｂからコピーされたライトキャッシュデータを含む）を、バックアップ電源部１４の電源容量に応じて記憶装置３−１、・・・、３−４に転送する。

このように、プロセッサ１１ａは、バックアップ電源部１４の電源容量が不足する場合、バックアップ電源部１４の電源容量に応じたライトキャッシュデータのバックアップ処理の可否判定を行う。これにより、バックアップ処理量（ライトキャッシュデータ量）を制限することができる。

＜スケールアウトによるシステムの拡張＞
次にスケールアウトによるシステム拡張時の構成および動作について、図１２から図１４を用いて説明する。図１２はストレージシステムの構成の一例を示す図である。システム拡張化後のストレージシステム１−２は、サーバ２、ストレージ制御装置１０−１、１０−２、ストレージグループ３、スイッチ４およびバックアップ電源部５を備える。

ストレージ制御装置１０−１、１０−２は、スイッチ４で接続されることで、ストレージ制御装置の拡張化が可能なスケールアウトの接続構成になっている。
また、ストレージ制御装置をマルチ構成にすることにより、データの二重化や、ストレージグループ３へのデータの書き込み／読み出し処理であるＩＯ（入出力）処理の負荷分散が可能になる。なお、バックアップ電源部５は、２つのストレージ制御装置１０−１、１０−２およびスイッチ４に対してバックアップ電源を供給する。

図１３はストレージ制御装置の構成の一例を示す図である。以降の説明では、インタフェースをＩ／Ｆと表記する場合もある。ストレージ制御装置１０−１は、プロセッサ１１ａ−１、１１ｂ−１、キャッシュメモリ１２ａ−１、１２ｂ−１、バックアップディスク１３−１、バックアップＩ／Ｆ部１３ａ−１、ネットワークＩ／Ｆ部１５ａ−１、１５ｂ−１およびストレージＩ／Ｆ部１６ａ−１、１６ｂ−１を含む。

また、ストレージ制御装置１０−２は、プロセッサ１１ａ−２、１１ｂ−２、キャッシュメモリ１２ａ−２、１２ｂ−２、バックアップディスク１３−２、バックアップＩ／Ｆ部１３ａ−２、ネットワークＩ／Ｆ部１５ａ−２、１５ｂ−２およびストレージＩ／Ｆ部１６ａ−２、１６ｂ−２を含む。なお、ストレージ制御装置１０−２内のバックアップディスク１３−２およびバックアップＩ／Ｆ部１３ａ−２は、構成部として削除することもできる。

一方、バックアップ対象部Ａ１、A２（図１３中の点線枠内）にバックアップ電源部５からのバックアップ電源が供給される。
バックアップ対象部Ａ１には、プロセッサ１１ａ−１、１１ｂ−１、キャッシュメモリ１２ａ−１、１２ｂ−１、バックアップディスク１３−１およびバックアップＩ／Ｆ部１３ａ−１が含まれる。

また、バックアップ対象部Ａ２には、プロセッサ１１ａ−２、１１ｂ−２、キャッシュメモリ１２ａ−２、１２ｂ−２、バックアップディスク１３−２およびバックアップＩ／Ｆ部１３ａ−２が含まれる。

各構成部の接続関係を示すと、ストレージ制御装置１０−１において、プロセッサ１１ａ−１とプロセッサ１１ｂ−１が互いに接続する。プロセッサ１１ａ−１は、キャッシュメモリ１２ａ−１、バックアップＩ／Ｆ部１３ａ−１、ネットワークＩ／Ｆ部１５ａ−１およびストレージＩ／Ｆ部１６ａ−１に接続する。

プロセッサ１１ｂ−１は、キャッシュメモリ１２ｂ−１、ネットワークＩ／Ｆ部１５ｂ−１およびストレージＩ／Ｆ部１６ｂ−１に接続する。バックアップディスク１３−１は、バックアップＩ／Ｆ部１３ａ−１に接続する。

ストレージ制御装置１０−２において、プロセッサ１１ａ−２は、キャッシュメモリ１２ａ−２、バックアップＩ／Ｆ部１３ａ−２、ネットワークＩ／Ｆ部１５ａ−２およびストレージＩ／Ｆ部１６ａ−２に接続する。

プロセッサ１１ｂ−２は、キャッシュメモリ１２ｂ−２、ネットワークＩ／Ｆ部１５ｂ−２およびストレージＩ／Ｆ部１６ｂ−２に接続する。バックアップディスク１３−２は、バックアップＩ／Ｆ部１３ａ−２に接続する。

なお、ストレージグループ３は、ストレージＩ／Ｆ部１６ａ−１、１６ｂ−１と、ストレージＩ／Ｆ部１６ａ−２、１６ｂ−２と接続し、サーバ２は、ネットワークＩ／Ｆ部１５ａ−１、１５ｂ−１と、ネットワークＩ／Ｆ部１５ａ−２、１５ｂ−２と接続する。また、スイッチ４は、プロセッサ１１ｂ−１とプロセッサ１１ｂ−２と接続する。

図１４はバックアップ処理の一例を示す図である。
〔ステップＳ６１〕バックアップ電源部５は、通常電源の供給停止時、ストレージ制御装置１０−１のバックアップ対象部Ａ１に含まれる構成部と、ストレージ制御装置１０−２のバックアップ対象部Ａ２に含まれる構成部と、スイッチ４とにバックアップ電源を供給する。

〔ステップＳ６２〕プロセッサ１１ａ−１は、キャッシュメモリ１２ａ−１からバックアップ対象データを読み出す。そして、プロセッサ１１ａ−１は、バックアップＩ／Ｆ部１３ａ−１を介して、読み出したバックアップ対象データをバックアップディスク１３−１に書き込む。

〔ステップＳ６３〕プロセッサ１１ｂ−１は、キャッシュメモリ１２ｂ−１からバックアップ対象データを読み出し、プロセッサ１１ａ−１へ送信する。そして、プロセッサ１１ａ−１は、プロセッサ１１ｂ−１から送信されたバックアップ対象データを受信し、受信したバックアップ対象データをキャッシュメモリ１２ａ−１にコピーする。

〔ステップＳ６３ａ〕プロセッサ１１ｂ−１は、キャッシュメモリ１２ｂ−１内のバックアップ対象データのコピーの完了後に、キャッシュメモリ１２ｂ−１のバックアップ電源供給を遮断する。

〔ステップＳ６４〕プロセッサ１１ａ−２は、キャッシュメモリ１２ａ−２からバックアップ対象データを読み出し、プロセッサ１１ｂ−２へ送信する。プロセッサ１１ｂ−２は、スイッチ４を介して、受信したバックアップ対象データをプロセッサ１１ｂ−１へ送信する。

プロセッサ１１ｂ−１は、受信したバックアップ対象データをプロセッサ１１ａ−１へ送信し、プロセッサ１１ａ−１は、プロセッサ１１ｂ−１から送信されたバックアップ対象データを受信する。そして、プロセッサ１１ａ−１は、受信したバックアップ対象データをキャッシュメモリ１２ａ−１にコピーする。

〔ステップＳ６４ａ〕プロセッサ１１ａ−２は、キャッシュメモリ１２ａ−２内のバックアップ対象データのコピーの完了後に、キャッシュメモリ１２ａ−２のバックアップ電源供給と、自身へのバックアップ電源供給とを遮断する。

〔ステップＳ６５〕プロセッサ１１ｂ−２は、キャッシュメモリ１２ｂ−２からバックアップ対象データを読み出し、スイッチ４を介して、読み出したバックアップ対象データをプロセッサ１１ｂ−１へ送信する。

プロセッサ１１ｂ−１は、受信したバックアップ対象データをプロセッサ１１ａ−１へ送信し、プロセッサ１１ａ−１は、プロセッサ１１ｂ−１から送信されたバックアップ対象データを受信する。そして、プロセッサ１１ａ−１は、受信したバックアップ対象データをキャッシュメモリ１２ａ−１にコピーする。

〔ステップＳ６５ａ〕プロセッサ１１ｂ−２は、キャッシュメモリ１２ｂ−２内のバックアップ対象データのコピーの完了後に、キャッシュメモリ１２ｂ−２のバックアップ電源供給と、自身へのバックアップ電源供給とを遮断する。

〔ステップＳ６６〕プロセッサ１１ｂ−１は、キャッシュメモリ１２ｂ−１、１２ａ−２、１２ｂ−２内のバックアップ対象データのコピーの完了後に、自身へのバックアップ電源供給を遮断する。

〔ステップＳ６７〕プロセッサ１１ａ−１は、キャッシュメモリ１２ａ−１にコピーされたバックアップ対象データを読み出し、バックアップＩ／Ｆ部１３ａ−１を介して、読み出したバックアップ対象データをバックアップディスク１３−１に書き込む。

〔ステップＳ６８〕プロセッサ１１ａ−１は、すべてのバックアップ対象データのバックアップディスク１３−１への書き込み完了後に、キャッシュメモリ１２ａ−１、バックアップＩ／Ｆ部１３ａ−１およびバックアップディスク１３−１のバックアップ電源供給を遮断する。さらに、プロセッサ１１ａ−１は、自身へのバックアップ電源供給を遮断する。

ここで、ストレージシステム１−２において、キャッシュメモリ１２ａ−１、１２ｂ−１、１２ａ−２、１２ｂ−２それぞれが４枚構成のＤＩＭＭを有し、１枚のＤＩＭＭの容量が６４ＧＢ／ＤＩＭＭとする。また、スイッチ４を介した、プロセッサ１１ｂ−１とプロセッサ１１ｂ−２との間のインタフェース速度が７ＧＢ／ｓとする。

この場合、キャッシュメモリ１２ａ−２、１２ｂ−２のバックアップ対象データのコピー処理にかかる時間は、７４秒（＝６４ＧＢ×４×２÷７ＧＢ／ｓ）となる。
バックアップ処理に要する全体時間は上述で示したように７８８秒であるが、キャッシュメモリ１２ａ−２、１２ｂ−２のバックアップ処理時間は、７８８秒から７４秒に短縮される。

したがって、ストレージ制御装置１０−２側のプロセッサ１１ａ−１、１１ｂ−２のバックアップ電源供給と、キャッシュメモリ１２ａ−２、１２ｂ−２のバックアップ電源供給とを遅くても７４秒後に遮断することができる。よって、７４秒後に遮断する分、バックアップ電源部５の消費電力を低減することができ、バックアップ電源部５の電源容量の増加を抑制することが可能になる。

＜プロセッサがＮ個の場合のバックアップ処理＞
次にプロセッサがＮ（Ｎは３以上の整数）個のマルチプロセッサ構成のバックアップ処理として、Ｎ＝４の場合について説明する。図１５はプロセッサが４個ある場合のストレージ制御装置の構成の一例を示す図である。なお、ネットワークＩ／Ｆ部およびストレージＩ／Ｆ部の図示は省略する。

ストレージ制御装置１０ａは、プロセッサ１１ａ、１１ｂ、１１ｃ、１１ｄと、キャッシュメモリ１２ａ、１２ｂ、１２ｃ、１２ｄと、バックアップディスク１３と、バックアップＩ／Ｆ部１３ａと、バックアップ電源部１４とを含む。

構成部の接続関係は、プロセッサ１１ａ、１１ｂ、１１ｃ、１１ｄはリング状に接続する。キャッシュメモリ１２ａはプロセッサ１１ａに接続し、キャッシュメモリ１２ｂはプロセッサ１１ｂに接続し、キャッシュメモリ１２ｃはプロセッサ１１ｃに接続し、キャッシュメモリ１２ｄはプロセッサ１１ｄに接続する。

また、バックアップＩ／Ｆ部１３ａは、プロセッサ１１ａに接続し、バックアップディスク１３はバックアップＩ／Ｆ部１３ａに接続する。バックアップ電源部１４は、バックアップ対象部Ａ３内の各構成部にバックアップ電源を供給する。

図１６はバックアップ処理の一例を示す図である。
〔ステップＳ７１〕バックアップ電源部１４は、通常電源の供給停止時、ストレージ制御装置１０ａのバックアップ対象部Ａ３に含まれる構成部にバックアップ電源を供給する。

〔ステップＳ７２〕プロセッサ１１ａは、キャッシュメモリ１２ａからバックアップ対象データを読み出す。そして、プロセッサ１１ａは、バックアップＩ／Ｆ部１３ａを介して、読み出したバックアップ対象データをバックアップディスク１３に書き込む。

〔ステップＳ７３〕プロセッサ１１ｂは、キャッシュメモリ１２ｂからバックアップ対象データを読み出し、プロセッサ１１ａへ送信する。そして、プロセッサ１１ａは、プロセッサ１１ｂから送信されたバックアップ対象データを受信し、受信したバックアップ対象データをキャッシュメモリ１２ａにコピーする。

〔ステップＳ７３ａ〕プロセッサ１１ｂは、キャッシュメモリ１２ｂ内のバックアップ対象データのコピーの完了後に、キャッシュメモリ１２ｂのバックアップ電源供給と、自身へのバックアップ電源供給とを遮断する。

〔ステップＳ７４〕プロセッサ１１ｃは、キャッシュメモリ１２ｃからバックアップ対象データを読み出し、プロセッサ１１ａへ送信する。プロセッサ１１ａは、プロセッサ１１ｃから送信されたバックアップ対象データを受信し、受信したバックアップ対象データをキャッシュメモリ１２ａにコピーする。

〔ステップＳ７４ａ〕プロセッサ１１ｃは、キャッシュメモリ１２ｃ内のバックアップ対象データのコピーの完了後に、キャッシュメモリ１２ｃのバックアップ電源供給を遮断する。

〔ステップＳ７５〕プロセッサ１１ｄは、キャッシュメモリ１２ｄからバックアップ対象データを読み出し、読み出したバックアップ対象データをプロセッサ１１ｃへ送信する。

プロセッサ１１ｃは、受信したバックアップ対象データをプロセッサ１１ａへ送信し、プロセッサ１１ａは、プロセッサ１１ｃから送信されたバックアップ対象データを受信する。そして、プロセッサ１１ａは、受信したバックアップ対象データをキャッシュメモリ１２ａにコピーする。

〔ステップＳ７５ａ〕プロセッサ１１ｄは、キャッシュメモリ１２ｄ内のバックアップ対象データのコピーの完了後に、キャッシュメモリ１２ｄのバックアップ電源供給と、自身へのバックアップ電源供給とを遮断する。

〔ステップＳ７６〕プロセッサ１１ｃは、キャッシュメモリ１２ｃ、１２ｄ内のバックアップ対象データのコピーの完了後に、自身へのバックアップ電源供給を遮断する。
〔ステップＳ７７〕プロセッサ１１ａは、キャッシュメモリ１２ａにコピーされたバックアップ対象データを読み出し、バックアップＩ／Ｆ部１３ａを介して、読み出したバックアップ対象データをバックアップディスク１３に書き込む。

〔ステップＳ７８〕プロセッサ１１ａは、すべてのバックアップ対象データのバックアップディスク１３への書き込み完了後に、キャッシュメモリ１２ａ、バックアップＩ／Ｆ部１３ａおよびバックアップディスク１３のバックアップ電源供給を遮断する。さらに、プロセッサ１１ａは、自身へのバックアップ電源供給を遮断する。

上記で説明した本発明の制御装置１およびストレージ制御装置１０、１０−１、１０−２、１０ａの処理機能は、コンピュータによって実現することができる。この場合、制御装置１およびストレージ制御装置１０、１０−１、１０−２、１０ａが有すべき機能の処理内容を記述したプログラムが提供される。そのプログラムをコンピュータで実行することにより、上記処理機能がコンピュータ上で実現される。

処理内容を記述したプログラムは、コンピュータで読み取り可能な記録媒体に記録しておくことができる。コンピュータで読み取り可能な記録媒体としては、磁気記憶装置、光ディスク、半導体メモリ等がある。磁気記憶装置には、ハードディスク装置（ＨＤＤ）、フレキシブルディスク（ＦＤ）、磁気テープ等がある。光ディスクには、ＣＤ−ＲＯＭ／ＲＷ等がある。

プログラムを流通させる場合、例えば、そのプログラムが記録されたＣＤ−ＲＯＭ等の可搬型記録媒体が販売される。また、プログラムをサーバコンピュータの記憶装置に格納しておき、ネットワークを介して、サーバコンピュータから他のコンピュータにそのプログラムを転送することもできる。

プログラムを実行するコンピュータは、例えば、可搬型記録媒体に記録されたプログラムもしくはサーバコンピュータから転送されたプログラムを、自己の記憶装置に格納する。そして、コンピュータは、自己の記憶装置からプログラムを読み取り、プログラムに従った処理を実行する。なお、コンピュータは、可搬型記録媒体から直接プログラムを読み取り、そのプログラムに従った処理を実行することもできる。

また、コンピュータは、ネットワークを介して接続されたサーバコンピュータからプログラムが転送される毎に、逐次、受け取ったプログラムに従った処理を実行することもできる。また、上記の処理機能の少なくとも一部を、ＤＳＰ、ＡＳＩＣ、ＰＬＤ等の電子回路で実現することもできる。

以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。さらに、前述した実施の形態のうちの任意の２以上の構成（特徴）を組み合わせたものであってもよい。

（付記１） 第１の制御部と、
前記第１の制御部と対にして設けられる第１の揮発性記憶部と、
第２の制御部と、
前記第２の制御部と対にして設けられる第２の揮発性記憶部と、
を備え、
前記第１の制御部は、前記第１の揮発性記憶部に格納される第１のバックアップ対象データを前記第２の制御部へ送信し、前記第２の制御部は、前記第１のバックアップ対象データを前記第２の揮発性記憶部の非バックアップ対象領域にコピーするコピー処理を行い、
前記第１の制御部は、前記コピー処理の完了後、前記第１の揮発性記憶部へのバックアップ電源供給と、当該第１の制御部へのバックアップ電源供給とのうち少なくとも１つを遮断し、
前記第２の制御部は、前記第２の揮発性記憶部に格納される第２のバックアップ対象データと、前記第２の揮発性記憶部の前記非バックアップ対象領域にコピーされた前記第１のバックアップ対象データとを不揮発性記憶部に転送してデータ退避処理を行う、
制御装置。

（付記２） 前記第２の制御部は、前記データ退避処理の完了後に、前記第２の揮発性記憶部へのバックアップ電源供給と、前記不揮発性記憶部へのバックアップ電源供給と、当該第２の制御部へのバックアップ電源供給とのうち少なくとも１つを遮断する付記１記載の制御装置。

（付記３） 前記第２の制御部は、前記非バックアップ対象領域に書き込めるデータ量が前記第１のバックアップ対象データのデータ量よりも小さい場合、前記非バックアップ対象領域に書き込めるデータ量が前記第１のバックアップ対象データのデータ量より大きくなるまで、前記制御装置に接続される記憶装置へ前記第２のバックアップ対象データを転送し、かつ前記第２の揮発性記憶部への書き込みを禁止する付記１記載の制御装置。

（付記４） 前記第２の制御部は、前記第２の揮発性記憶部のリードキャッシュデータが格納される領域を前記非バックアップ対象領域として前記第１のバックアップ対象データを格納し、前記第２の揮発性記憶部のライトキャッシュデータが格納される領域に前記第２のバックアップ対象データを格納する付記１記載の制御装置。

（付記５） 前記第２の制御部は、前記非バックアップ対象領域への前記第１のバックアップ対象データのコピー処理と並行して、前記不揮発性記憶部への前記第２のバックアップ対象データの転送を行う付記１記載の制御装置。

（付記６） 第１のコンピュータが、
前記第１のコンピュータと対にして設けられる第１の揮発性記憶部に格納される第１のバックアップ対象データを第２のコンピュータへ送信し、
前記第２のコンピュータが、
前記第１のバックアップ対象データを、前記第２のコンピュータと対にして設けられる第２の揮発性記憶部の非バックアップ対象領域にコピーするコピー処理を行い、
前記第１のコンピュータが、
前記コピー処理の完了後、前記第１の揮発性記憶部へのバックアップ電源供給と、当該第１のコンピュータへのバックアップ電源供給とのうち少なくとも１つを遮断し、
前記第２のコンピュータが、
前記第２の揮発性記憶部に格納される第２のバックアップ対象データと、前記第２の揮発性記憶部の前記非バックアップ対象領域にコピーされた前記第１のバックアップ対象データとを不揮発性記憶部に転送してデータ退避処理を行う、
バックアップ処理方法。

（付記７） 前記第２のコンピュータが、前記データ退避処理の完了後に、前記第２の揮発性記憶部へのバックアップ電源供給と、前記不揮発性記憶部へのバックアップ電源供給と、当該第２のコンピュータへのバックアップ電源供給とのうち少なくとも１つを遮断する付記６記載のバックアップ処理方法。

（付記８） 前記第２のコンピュータが、前記非バックアップ対象領域に書き込めるデータ量が前記第１のバックアップ対象データのデータ量よりも小さい場合、前記非バックアップ対象領域に書き込めるデータ量が前記第１のバックアップ対象データのデータ量より大きくなるまで、前記制御装置に接続される記憶装置へ前記第２のバックアップ対象データを転送し、かつ前記第２の揮発性記憶部への書き込みを禁止する付記６記載のバックアップ処理方法。

（付記９） 前記第２のコンピュータは、前記第２の揮発性記憶部のリードキャッシュデータが格納される領域を前記非バックアップ対象領域として前記第１のバックアップ対象データを格納し、前記第２の揮発性記憶部のライトキャッシュデータが格納される領域に前記第２のバックアップ対象データを格納する付記６記載のバックアップ処理方法。

（付記１０） 前記第２のコンピュータは、前記非バックアップ対象領域への前記第１のバックアップ対象データのコピー処理と並行して、前記不揮発性記憶部への前記第２のバックアップ対象データの転送を行う付記６記載のバックアップ処理方法。

（付記１１） 第１のコンピュータに、
前記第１のコンピュータと対にして設けられる第１の揮発性記憶部に格納される第１のバックアップ対象データを第２のコンピュータへ送信し、
前記第２のコンピュータに、
前記第１のバックアップ対象データを、前記第２のコンピュータと対にして設けられる第２の揮発性記憶部の非バックアップ対象領域にコピーするコピー処理を行い、
前記第１のコンピュータに、
前記コピー処理の完了後、前記第１の揮発性記憶部へのバックアップ電源供給と、当該第１のコンピュータへのバックアップ電源供給とのうち少なくとも１つを遮断し、
前記第２のコンピュータに、
前記第２の揮発性記憶部に格納される第２のバックアップ対象データと、前記第２の揮発性記憶部の前記非バックアップ対象領域にコピーされた前記第１のバックアップ対象データとを不揮発性記憶部に転送してデータ退避処理を行う、
処理を実行させるプログラム。

（付記１２） 前記第２のコンピュータに、前記データ退避処理の完了後に、前記第２の揮発性記憶部へのバックアップ電源供給と、前記不揮発性記憶部へのバックアップ電源供給と、当該第２のコンピュータへのバックアップ電源供給とのうち少なくとも１つを遮断する付記１１記載のプログラム。

（付記１３） 前記第２のコンピュータに、前記非バックアップ対象領域に書き込めるデータ量が前記第１のバックアップ対象データのデータ量よりも小さい場合、前記非バックアップ対象領域に書き込めるデータ量が前記第１のバックアップ対象データのデータ量より大きくなるまで、前記制御装置に接続される記憶装置へ前記第２のバックアップ対象データを転送し、かつ前記第２の揮発性記憶部への書き込みを禁止する付記１１記載のプログラム。

（付記１４） 前記第２のコンピュータは、前記第２の揮発性記憶部のリードキャッシュデータが格納される領域を前記非バックアップ対象領域として前記第１のバックアップ対象データを格納し、前記第２の揮発性記憶部のライトキャッシュデータが格納される領域に前記第２のバックアップ対象データを格納する付記１１記載のプログラム。

（付記１５） 前記第２のコンピュータは、前記非バックアップ対象領域への前記第１のバックアップ対象データのコピー処理と並行して、前記不揮発性記憶部への前記第２のバックアップ対象データの転送を行う付記１１記載のプログラム。

１ 制御装置
１ａ、１ｂ 制御部
１ａ−１、１ｂ−１ 記憶部
１ｃ バックアップ記憶部
１ｄ バックアップ電源部
ｄ１、ｄ２ バックアップ対象データ
ｒ０ 非バックアップ対象領域

Claims (7)

1. 第１の制御部と、
   前記第１の制御部と対にして設けられる第１の揮発性記憶部と、
   第２の制御部と、
   前記第２の制御部と対にして設けられる第２の揮発性記憶部と、
   を備え、
   前記第１の制御部は、前記第１の揮発性記憶部に格納される第１のバックアップ対象データを前記第２の制御部へ送信し、前記第２の制御部は、前記第１のバックアップ対象データを前記第２の揮発性記憶部の非バックアップ対象領域にコピーするコピー処理を行い、
   前記第１の制御部は、前記コピー処理の完了後、前記第１の揮発性記憶部へのバックアップ電源供給と、当該第１の制御部へのバックアップ電源供給とのうち少なくとも１つを遮断し、
   前記第２の制御部は、前記第２の揮発性記憶部に格納される第２のバックアップ対象データと、前記第２の揮発性記憶部の前記非バックアップ対象領域にコピーされた前記第１のバックアップ対象データとを不揮発性記憶部に転送してデータ退避処理を行う、
   制御装置。
2. 前記第２の制御部は、前記データ退避処理の完了後に、前記第２の揮発性記憶部へのバックアップ電源供給と、前記不揮発性記憶部へのバックアップ電源供給と、当該第２の制御部へのバックアップ電源供給とのうち少なくとも１つを遮断する請求項１記載の制御装置。
3. 前記第２の制御部は、前記非バックアップ対象領域に書き込めるデータ量が前記第１のバックアップ対象データのデータ量よりも小さい場合、前記非バックアップ対象領域に書き込めるデータ量が前記第１のバックアップ対象データのデータ量より大きくなるまで、前記制御装置に接続される記憶装置へ前記第２のバックアップ対象データを転送し、かつ前記第２の揮発性記憶部への書き込みを禁止する請求項１記載の制御装置。
4. 前記第２の制御部は、前記第２の揮発性記憶部のリードキャッシュデータが格納される領域を前記非バックアップ対象領域として前記第１のバックアップ対象データを格納し、前記第２の揮発性記憶部のライトキャッシュデータが格納される領域に前記第２のバックアップ対象データを格納する請求項１記載の制御装置。
5. 前記第２の制御部は、前記非バックアップ対象領域への前記第１のバックアップ対象データのコピー処理と並行して、前記不揮発性記憶部への前記第２のバックアップ対象データの転送を行う請求項１記載の制御装置。
6. 第１のコンピュータが、
   前記第１のコンピュータと対にして設けられる第１の揮発性記憶部に格納される第１のバックアップ対象データを第２のコンピュータへ送信し、
   前記第２のコンピュータが、
   前記第１のバックアップ対象データを、前記第２のコンピュータと対にして設けられる第２の揮発性記憶部の非バックアップ対象領域にコピーするコピー処理を行い、
   前記第１のコンピュータが、
   前記コピー処理の完了後、前記第１の揮発性記憶部へのバックアップ電源供給と、当該第１のコンピュータへのバックアップ電源供給とのうち少なくとも１つを遮断し、
   前記第２のコンピュータが、
   前記第２の揮発性記憶部に格納される第２のバックアップ対象データと、前記第２の揮発性記憶部の前記非バックアップ対象領域にコピーされた前記第１のバックアップ対象データとを不揮発性記憶部に転送してデータ退避処理を行う、
   バックアップ処理方法。
7. 第１のコンピュータに、
   前記第１のコンピュータと対にして設けられる第１の揮発性記憶部に格納される第１のバックアップ対象データを第２のコンピュータへ送信し、
   前記第２のコンピュータに、
   前記第１のバックアップ対象データを、前記第２のコンピュータと対にして設けられる第２の揮発性記憶部の非バックアップ対象領域にコピーするコピー処理を行い、
   前記第１のコンピュータに、
   前記コピー処理の完了後、前記第１の揮発性記憶部へのバックアップ電源供給と、当該第１のコンピュータへのバックアップ電源供給とのうち少なくとも１つを遮断し、
   前記第２のコンピュータに、
   前記第２の揮発性記憶部に格納される第２のバックアップ対象データと、前記第２の揮発性記憶部の前記非バックアップ対象領域にコピーされた前記第１のバックアップ対象データとを不揮発性記憶部に転送してデータ退避処理を行う、
   処理を実行させるプログラム。

Images