CN101237240B - 一种利用外部存储器实现卷积交织/解交织的方法及设备 - Google Patents

Abstract

本发明涉及一种利用外部存储器实现卷积交织/解交织的方法及设备。所述方法包括在片内缓存器中缓存交织/解交织数据；当写满/读空所述片内缓存器时与存储控制器进行通信；以及通过存储控制器将所述交织/解交织数据写入外部存储器或者从外部存储器读出所述交织/解交织数据。本发明利用片内缓存器对交织/解交织数据进行缓存，从而大幅提高了对外部存储器的读写效率，降低了对外部存储器读写时钟频率的要求；用专门的对外接口通过存储控制器对外部存储器进行操作，可以屏蔽复杂的读写时序，也便于和其他功能模块复用外部存储器。

Description

一种利用外部存储器实现卷积交织/解交织的方法及设备

技术领域

本发明涉及数字通信领域，尤其涉及一种利用外部存储器实现卷积交织/解交织的方法及设备。

背景技术

在数字通信系统中，传输过程通常会因遭受突发噪声干扰而产生大量连续的误码，从而导致超出解码器的纠错能力。为了使突发误码离散化，提高系统纠错能力，需要在发射机和接收机中分别增加交织器和解交织器。

各种数字电视广播传输系统中都包含有时域交织部分，主要采用了卷积交织的方法。当交织宽度和深度较大时，所需存储单元的规模也相应地增大。例如，在中华人民共和国国家标准《数字电视地面广播传输系统帧结构、信道编码和调制》中，交织宽度B＝52，最大交织深度M＝720，因此交织需要存储954,720个数据。若每个数据位宽定为24bit，则需要存储单元大小为22,913,280bit。大规模的存储单元难以集成在芯片内部，因此必须通过连接外部存储器来实现交织和解交织的功能。

外部存储器可采用SDRAM或DDR等芯片，但这类芯片的读写时序较为复杂，并且芯片自身还需要初始化和刷新。在实现交织或解交织时，如果直接连接外部存储器，会增加控制上的难度，而且无法与其他功能模块复用存储器。此外，外部存储器每发起一次读写还需要额外的时钟周期进行控制。目前的交织和解交织策略每次只读写一个数据，读写效率很低，也不便于外部存储器的复用。在读写时钟频率不够高的情况下，甚至无法在一个交织数据周期内完成数据读写。

在中国专利ZL 98117130.3《采用动态RAM实现数据交织和去交织的方法》中，公开了一种利用DRAM实现卷积交织和解交织时的地址产生方法。该方法提到可以通过省略行列地址译码和存储模块刷新来简化对DRAM的控制。然而，该方法是采用交织或解交织模块直接对外部存储器进行控制，而这样使得时序较复杂，并且难以和其他功能模块复用外部存储器。

另外，在中国专利ZL 200410001162.3《数字传输中的一种卷积交织与去交织的方法》中，公开了一种用RAM实现的卷积交织和解交织方法。该方法主要说明了地址产生策略，并在其具体实施方式中提到了利用片外RAM对交织和解交织数据进行缓存。具体来说，是先根据写地址向RAM写入一个数据，再根据读地址从RAM读出一个数据。该方法每次只读写一个数据，读写效率很低，难以和其他功能模块复用外部存储器，并且在读写时钟频率不高时甚至无法在下一个交织数据到达前完成读写操作。

综上所述，目前与交织相关的技术方案主要都是利用RAM实现交织时的地址产生方法，却没有阐述使用外部存储器后应采取的相关优化措施。

发明内容

本发明的目的在于提供一种能解决以上问题的利用外部存储器实现卷积交织/解交织的方法及设备。

在第一方面，本发明提供了一种利用外部存储器实现卷积交织/解交织的方法，所述方法包括：在片内缓存器中缓存交织/解交织数据；当写满/读空所述片内缓存器时，与存储控制器进行通信；以及通过存储控制器将所述交织/解交织数据写入外部存储器或者从外部存储器读出所述交织/解交织数据。

在第二方面，本发明提供了一种利用外部存储器实现卷积交织/解交织的设备，该设备包括片内缓存器、交织/解交织控制器、存储控制器，其中：所述片内缓存器，用于缓存交织/解交织数据；所述交织/解交织控制器，用于当写满/读空所述片内缓存器时与所述存储控制器进行通信；以及所述存储控制器，用于将所述交织/解交织数据写入外部存储器或者从外部存储器读出所述交织/解交织数据。

本发明利用片内缓存器对交织/解交织数据进行缓存，从而大幅提高了对外部存储器的读写效率，降低了对外部存储器的读写时钟频率的要求；用专门的对外接口通过存储控制器对外部存储器进行操作，可以屏蔽复杂的读写时序，也便于和其他功能模块复用外部存储器。

在本发明的一个优选实施中，针对本发明的交织/解交织方法采用改进的整体循环移位法，地址产生机制简单，便于降低控制难度；

在本发明的另一个优选实施中，对所述通过存储控制器从外部存储器写入或读出的交织/解交织数据进行位宽变换以完成数据重构，从而达到充分利用外部存储器空间的目的。

附图说明

下面将参照附图对本发明的具体实施方案进行更详细的说明，在附图中：

图1a是数字电视广播传输系统中采用的卷积交织的示意图。

图1b是数字电视广播传输系统中采用的卷积解交织的示意图。

图2是根据本发明的利用外部存储器实现的卷积交织/解交织的结构框图。

图3是根据本发明的接口写时序图。

图4是根据本发明的接口读时序图。

具体实施方式

参见图1a-1b，图1a是数字电视广播传输系统中采用的卷积交织的示意图，而图1b是数字电视广播传输系统中采用的卷积解交织的示意图。在图1a和图1b中，B表示交织宽度，M表示交织深度，交织或解交织需要缓存的数据个数为B(B-1)M/2。

参见图2，图2是根据本发明的利用外部存储器实现的卷积交织/解交织的示例性结构框图。如图2所示，该结构包括交织/解交织模块200、存储控制器280、外部存储器290。交织/解交织模块200包括写入数据选择模块201、写出数据选择模块202、读入数据选择模块203、读出数据选择模块204、第一写缓存器205、第二写缓存器206、第一读缓存器207、第二读缓存器208、第一位宽变换模块209、第二位宽变换模块210、交织/解交织控制器220。其中，交织/解交织控制器220包括内部缓存控制器221、外部接口控制器222。

内部缓存控制器221用于对片内缓存器的读写进行控制。

外部接口控制器222用于和存储控制器280进行通信。

写入数据选择模块201、写出数据选择模块202、读入数据选择模块203、读出数据选择模块204可统称为数据选择模块，用于与第一写缓存器205、第二写缓存器206、第一读缓存器207、第二读缓存器208一起通过乒乓操作对交织/解交织数据进行缓存。

第一位宽变换模块209和第二位宽变换模块210用于对交织/解交织数据进行数据重构。

存储控制器280用于对外部存储器进行操作。

外部存储器290用于存储交织/解交织数据。

各模块的功能和实现方法具体描述如下：

1)片内缓存器

片内缓存器包括2个写缓存器和2个读缓存器，即第一写缓存器205、第二写缓存器206、第一读缓存器207、第二读缓存器208。由于交织的数据速率通常远低于外部存储器的读写时钟频率，所以可以利用集成在芯片内部的存储模块对交织各支路的数据进行缓存。当交织输入数据写满片内缓存器后再一次突发写到外部存储器290中。同理，从外部存储器290一次突发读出数据写满片内缓存器后，再从片内缓存器读出作为交织输出数据。片内缓存器可以采用简单的单口RAM。为了保证数据的实时处理，共需4块片内缓存器，2块为写缓存器，2块为读缓存器，分别进行乒乓操作。以写缓存为例，交织输入数据写入第一写缓存器205的同时，从第二写缓存器206突发读出数据并写入外部存储器290。在第一写缓存器205写满之后进行切换，交织输入数据改为写入第二写缓存器206，同时从第一写缓存器205突发读出数据并写入外部存储器290，然后在第二写缓存器206写满之后再次切换，以此类推。

读缓存的乒乓操作同理于写缓存，因此不再赘述。

2)位宽变换模块

因为交织数据的位宽与外部存储器290的数据总线宽度通常不一致，所以为了充分利用外部存储器290的空间，可以通过位宽变换模块(图2中示出了2个位宽变换模块：即第一位宽变换模块209、第二位宽变换模块210)对交织数据进行数据重构以便充分利用外部存储器290的空间。例如在中国的数字电视地面传输标准中，变织输入为24bit的软信息数据，相应片内缓存器数据总线定为24bit，而外部存储器290的数据总线为16bit，因此需要在2个24bit数据和3个16bit数据之间进行变换。位宽变换通过读写控制实现，即在每3拍的外部存储器290的读写过程中，只产生2拍片内缓存器的读写使能，并将数据延迟、切割和拼接完成16bit和24bit之间的变换。

3)对外接口

交织/解交织模块200通过专门的存储控制器280对外部存储器290进行操作，交织/解交织模块200和存储控制器280通过两次握手方式进行通信。简言之，当交织/解交织模块200有数据需要读写时，首先向存储控制器280发起读写请求；存储控制器280根据该请求反馈回响应信号；如果该响应有效，则交织/解交织模块200将数据送到数据总线上或读出数据总线上的数据。具体读写时序请参考下文关于图3和图4的描述。

4)交织/解交织控制器210

(a)内部缓存控制器211

内部缓存控制包括对片内缓存器的交织输入/输出端和外部存储器端的控制。

交织输入/输出端在每个交织数据周期内产生1拍读写使能信号，读写地址产生方法如下：

第n(0≤n≤B-1)支路的第m(0≤m≤M-1)个数据对应片内缓存器的地址为A_n，m＝n·B+(m mod K)。其中，B为交织宽度，M为交织深度，K为每支路缓存交织数据数，应满足M mod K≡0。

片内读缓存器空或片内写缓存器满时，外部存储器端对每支路各发起一次突发读或写操作，连续完成共B次突发读或写。对第n支路的突发读或写过程中，产生K拍使能信号，地址为从n·B到n·B+K-1。由于需要进行位宽变换，K拍使能信号并不连续，可参考2)小节中关于位宽变换模块的描述。

(b)外部接口控制器222

外部接口控制器222用于和存储控制器280通信，产生3)小节中关于对外接口所描述的接口信号，这里主要说明交织数据对应外部存储器290的存储地址的产生方法。

卷积交织/解交织的硬件实现算法主要包括移位寄存器法、RAM分区循环移位法和RAM整体循环移位法等，其中RAM整体循环移位法控制最简单，代价最小，最适合于硬件实现。

RAM整体循环移位法中，每条支路在RAM中的地址空间不固定，而是进行整体循环移位，直通支路不需要单独处理，可以与延迟支路融合处理。例如，交织宽度为B，深度为M时所需存储地址数为：

$N_A=\frac{B(B-1)M}{2}+1---\left(1\right)$

若第n支路的读写地址为A_n，则第n+1(0≤n≤B-1)支路的读写地址为

交织：A_n+1＝(A_n+nM)mod N             (2)

解交织：A_n+1＝(A_n+(B-n-1)M)mod N     (3)

引入片内缓存机制后，若对每支路缓存K(M mod K≡0)个交织数据，则可将K个交织数据视为1个数据组，将相应卷积交织深度视为这样，在宽度为B，深度为

的卷积交织中，若第n支路地址为A_n，则根据(2)或(3)式求得下一拍第n+1支路地址为：

交织： $A_{n+1}=(A_n+\frac{\mathrm{nM}}{K})\mathrm{mod}(\frac{B(B-1)M}{2K}+1)---\left(4\right)$

解交织： $A_{n+1}=(A_n+\frac{(B-n-1)M}{K})\mathrm{mod}(\frac{B(B-1)M}{2K}+1)---\left(5\right)$

若每个数据组对应外部存储器的1块大小为L的连续地址空间，则第n+1支路数据组对应外部存储器的读写起始地址为

ADDR_n+1＝A_n+1·L                            (6)

共需外部存储器地址空间为

$N_{\mathrm{ADDR}}=(\frac{B(B-1)M}{2K}+1)\·L---\left(7\right)$

传统的整体循环移位法对同一支路地址空间先读后写，会产生数据延迟。为了消除延迟，本发明的交织和解交织采用先写后读的方法，即先向本支路地址空间写入数据，再从下一支路地址空间读出数据，相当于超前读出了数据，正好弥补了延迟。

卷积交织和解交织中的地址产生策略并不局限于本发明所描述的方法，各种卷积交织和解交织的地址产生方法都可以应用在本发明中。

下面根据本发明的一个示例性实施例来详细描述图2所示的交织/解交织的具体流程。

根据图2所示的结构，按数据流向可分为读、写两条数据通路。

在写数据通路中，输入的交织/解交织数据首先存储到写缓存器。例如，向第一写缓存器写入交织/解交织数据。在写满第一写缓存器205时，通过写入数据选择单元201切换为向第二写缓存器206写入交织/解交织数据。与此同时，交织/解交织控制器220向存储控制器280发出写请求，存储控制器280根据该请求反馈回响应信号。如果该响应有效，则写出数据选择单元202切换到第一写缓存器205，交织/解交织模块200将第一写缓存器205中的交织/解交织数据经过第一位宽变换模块209完成数据重构后经由写数据总线送到存储控制器280，然后再由存储控制器280经由它和外部存储器290之间的数据总线送到外部存储器。从第一写缓存器205切换到第二写缓存器206之后进行的操作与切换前同理，因此不再赘述。

在读数据通路中，输出的交织/解交织数据首先存储到读缓存器。例如，从第一读缓存器207读出数据作为交织输出。当读空第一读缓存器207时，通过读出数据选择模块204切换为从第二读缓存器208读出数据作为交织/解交织输出。与此同时，交织/解交织控制器220向存储控制器280发出读请求，存储控制器280根据该请求反馈回响应信号。如果该响应有效，则读入数据选择模块203切换到第一读缓存器207，同时外部存储器290经由它和存储控制器280之间的数据总线将交织/解交织数据送入存储控制器280，存储控制器280再经由读数据总线将交织/解交织数据送入第二位宽变换模块210，第二位宽变换模块210对交织/解交织数据完成数据重构后将其送入第一读缓存器207。从第一读缓存器207切换到第二读缓存器208之后进行的操作与切换前同理，因此不再赘述。

图3是根据本发明的接口写时序图。如图3所示，具体的突发写操作时序如下：

交织模块需要向外部存储器写数据时，首先给出突发写的起始地址ADDR、待写入数据的个数LEN和待写入的第一个数据DOUT，并同时将写请求信号WREQ置为有效。存储控制器响应模块的写请求后，将片选VALID置为有效，并开始将数据DOUT写入外部存储器。向外部存储器写入数据时，WE变为有效。交织模块检测到这个信号时，给出下一个要写入外部存储器的数据DOUT。写操作全部完成后，VALID和WE变为无效。

图4是根据本发明的接口读时序图。如图4所示，具体的突发读操作时序如下：

交织模块需要从外部存储器读数据时，首先给出突发读的起始地址ADDR和待读出的数据个数LBN，并同时将读请求RREQ置为有效。存储控制器响应读请求，将片选VALID置为有效。当从外部存储器读出数据时，RE_N同时有效，此时交织模块可以接收数据DIN。读操作全部完成后，VALID和RE_N同时变为无效。

如图3和图4所述，严格的接口读写时序保证了外部存储器复用时不会产生冲突。

显而易见，在不偏离本发明的真实精神和范围的前提下，在此描述的本发明可以有许多变化。因此，所有对于本领域技术人员来说显而易见的改变，都应包括在本权利要求书所涵盖的范围之内。

Claims (10)

1.一种利用外部存储器实现的卷积交织/解交织方法，所述方法包括：

在片内缓存器中缓存交织/解交织数据；

当写满/读空所述片内缓存器时，交织/解交织控制器向存储控制器发起读/写请求，并给出读写起始地址(ADDR)和读写数据个数(LEN)；

存储控制器基于所述读写起始地址(ADDR)和读写数据个数(LEN)响应该读/写请求，并将所述交织/解交织数据写入外部存储器或者从外部存储器读出所述交织/解交织数据。

2.如权利要求1所述的方法，还包括：

对所述写入/读出的交织/解交织数据进行位宽变换。

3.如权利要求1所述的方法，还包括：

所述缓存交织/解交织数据的步骤采用了乒乓操作。

4.如权利要求1所述的方法，其特征在于，当写满所述片内缓存器时，所述交织/解交织控制器向所述存储控制器发送写请求信号(WREQ)；

所述存储控制器检测到该写请求信号(WREQ)有效后，发出响应信号(VALID)，并将写使能信号(WE)置为有效；

所述交织/解交织控制器在检测到所述响应信号(VALID)有效后，复位所述写请求信号(WREQ)，并开始监测写使能信号(WE)；

在所述写使能信号(WE)有效情况下，所述交织/解交织控制器控制读出片内缓存器的数据(DOUT)发送到数据总线上；

数据发送完毕后，所述存储控制器将所述响应信号(VALID)和使能信号(WE)复位为无效。

5.如权利要求1所述的方法，其特征在于，当读空所述片内缓存器时，所述交织/解交织控制器向所述存储控制器发送读请求信号(RREQ)；

所述存储控制器检测到该读请求信号(RREQ)有效后，发出响应信号(VALID)，并将读使能信号(RE_N)置为有效；

所述交织/解交织控制器在检测到所述响应信号(VALID)有效后，复位所述读请求信号(RREQ)，并开始监测读使能信号(RE_N)；

在所述读使能信号(RE_N)有效情况下，所述交织/解交织控制器将数据总线上的数据(DIN)写入片内缓存器；

数据接收完毕后，所述存储控制器将所述响应信号(VALID)和使能信号(RE_N)复位为无效。

6.如权利要求1所述的方法，其特征在于：

在宽度为B，深度为M的卷积交织中，若将每支路的连续K个交织数据视为1个数据组进行整体操作，则可将原卷积交织等效为宽度为B，深度为

的新卷积交织；

则在该宽度为B，深度为

的卷积交织中，若第n支路地址为A_n，则下一拍第n+1支路地址为：

交织：

解交织：

若每个数据组对应外部存储器的1块大小为L的连续地址空间，则第n+1支路数据组对应外部存储器的读写起始地址为

ADDR_n+1＝A_n+1·L

共需外部存储器地址空间为

$N_{\mathrm{ADDR}}=(\frac{B(B-1)M}{2K}+1)\·L.$

7.一种利用外部存储器实现卷积交织/解交织的设备，该设备包括片内缓存器、交织/解交织控制器、存储控制器，其中：

所述片内缓存器，用于缓存交织/解交织数据；

所述交织/解交织控制器，用于当写满/读空所述片内缓存器时向存储控制器发起读/写请求，并给出读写起始地址(ADDR)和读写数据个数(LEN)；以及

所述存储控制器，基于所述读写起始地址(ADDR)和读写数据个数(LEN)响应该读/写请求，并将所述交织/解交织数据写入外部存储器或者从外部存储器读出所述交织/解交织数据。

8.如权利要求7所述的设备，还包括：

位宽变换模块，用于对所述写入/读出的交织/解交织数据进行位宽变换。

9.如权利要求7所述的设备，还包括：

数据选择模块，用于与所述片内缓存器一起采用乒乓操作来缓存交织/解交织数据。

10.如权利要求7所述的设备，其特征在于：

在宽度为B，深度为M的卷积交织中，若将每支路的连续K个交织数据视为1个数据组进行整体操作，则可将原卷积交织等效为宽度为B，深度为

的新卷积交织；

则在该宽度为B，深度为

的卷积交织中，若第n支路地址为A_n，则下一拍第n+1支路地址为：

交织：

解交织：

若每个数据组对应外部存储器的1块大小为L的连续地址空间，则第n+1支路数据组对应外部存储器的读写起始地址为

ADDR_n+1＝A_n+1·L

共需外部存储器地址空间为

$N_{\mathrm{ADDR}}=(\frac{B(B-1)M}{2K}+1)\·L.$

Images