CN101223642A - 非易失性存储器 - Google Patents

非易失性存储器 Download PDF

Info

Publication number
CN101223642A
CN101223642A CNA2005800476498A CN200580047649A CN101223642A CN 101223642 A CN101223642 A CN 101223642A CN A2005800476498 A CNA2005800476498 A CN A2005800476498A CN 200580047649 A CN200580047649 A CN 200580047649A CN 101223642 A CN101223642 A CN 101223642A
Authority
CN
China
Prior art keywords
tunneling barrier
atom
oxidation
phase
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800476498A
Other languages
English (en)
Other versions
CN101223642B (zh
Inventor
汉斯·波依
卡伦·阿滕伯勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101223642A publication Critical patent/CN101223642A/zh
Application granted granted Critical
Publication of CN101223642B publication Critical patent/CN101223642B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/828Current flow limiting means within the switching material region, e.g. constrictions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825Selenides, e.g. GeSe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

公开了一种非易失性存储器(50)。提供了第二电极(56)。也提供了第一电极(51)。在第一电极(51)和第二电极(56)之间提供了具有多个电阻可变的相变单元(54)的记录层。将非均匀隧穿势垒(540)设置为与记录层和第一电极中的每一个相邻。在使用时,第一电极与非均匀隧穿势垒电连通,第一电极经由非均匀隧穿势垒与第二电极电连通。

Description

非易失性存储器
技术领域
本发明涉及非易失性存储器,更具体地涉及其中通过加热和制冷其中的相变单元(phase change cell)来记录或擦除数据的非易失性存储器。
背景技术
已经公知为非易失性存储器的是闪速存储器、FeRAM、MRAM和相变存储器。例如,美国专利No.6,172,902,公开了组合在薄膜中的MRAM,而美国专利No.5,166,758公开了相变存储器的结构。
由于在便携式信息终端等中的使用要求存储器有较高密度,因此关注相变非易失性存储器,并且已经在这样的存储器中作出了各种改进[WO97/05665(日本未审专利公布No.1999-510317),WO98/19350(日本未审专利公布No.2001-502848),WO99/54128(日本未审专利公布No.2002-512439),美国专利No.6,339,544,和美国专利No.5,536,947]。
广泛采用相变存储器的一个限制是他们的物理尺寸。相变单元的尺寸受限于与之相关联的电阻加热器。尽管有很多研究已经集中在基于相变单元存储器的改进上,相变单元的尺寸仍然较大。
减小相变单元尺寸的一种途径是限制(constrict)电阻加热器中的电流来增加局部加热。在WO98/336446(日本未审专利公布No.2001-504279)和美国专利申请2004/0001374中已经建议了这样的途径,其中紧靠相变层的电阻加热器非常窄。
不幸的是,上面的每一个方法都有局限,例如在可靠性和制造上。提供采用当前的集成电路制造设备可以制造的电流限制的简单结构将是有利的。
发明内容
本发明的目的是提供支持其中相变单元尺度减小的非易失性存储器。
根据本发明,提出了一种非易失性存储器,包括:第二电极;包括多个电阻可变的相变单元的记录层;与记录层相邻的非均匀隧穿势垒(tunnel barrier);以及处于与非均匀隧穿势垒电连通中的第一电极,所述第一电极经由隧穿势垒与第二电极电连通。
根据本发明的另一方面,提出了一种用于形成相变单元存储器的方法,包括:提供包括相变材料的单元;提供与相变材料相邻的非均匀隧穿势垒;以及提供第一电极和第二电极,所述第一电极用于向非均匀隧穿势垒提供电流,所述第二电极用于接收已经通过隧穿势垒的电流。
根据本发明,还提出了一种非易失性存储器,包括:多个第二电极,按照规则间隔开的阵列进行排列;记录层,包括多个相变单元,每一个相变单元均是电阻可变的,并且按照规则间隔开的阵列进行排列;非均匀隧穿势垒,形成与记录层中的多个相变单元相邻的近似邻接层;以及多个第一电极,按照规则间隔开的阵列进行排列,并且每一个均与多个第二电极中的一个电极以及多个相变单元的一个相变单元相关联,第一电极与非均匀隧穿势垒电连通,第一电极经由隧穿势垒与其相对应的第二电极电连通。
附图说明
现在将结合以下附图描述本发明的示范性实施例,其中:
图1是表示现有技术非易失性存储器的截面侧视图;
图2是表示具有其中具有相变材料的较小单元的现有技术非易失性存储器的截面侧视图;
图3是表示具有用于提供由于电流限制导致的局部加热的锥形电极的现有技术非易失性存储器的截面侧视图;
图4是表示具有用于提供由于电流限制导致的局部加热的纳米线的现有技术非易失性存储器的截面侧视图;
图5a是基于相变单元并且具有用于提供由于电流限制导致的局部加热的非均匀隧穿势垒的非易失性存储器的截面侧视图;
图5b是基于相变单元并且具有用于提供由于电流限制导致的非均匀隧穿势垒的非易失性存储器的截面侧视图;
图6是用于形成非均匀隧穿势垒的方法的简化流程图;
图7a是根据图6方法制造所得出的隧穿势垒的简化侧视图;
图7b是根据图6方法的变体制造所得出的隧穿势垒的简化侧视图;
图7c是根据图6方法的另一种变体制造所得出的隧穿势垒的简化侧视图;
图8是基于自组织形成非均匀隧穿势垒的方法的简化流程图;以及
图9是根据图8的方法制造所得出的隧穿势垒的截面侧视图。
具体实施方式
参考图1,示出了典型的现有技术相变单元10。这里,示出了第一电极11。将通孔(via)形式的第一导线12设置为与电极11电接触。与第一导线12相邻的是包括可编程的相变材料块14的单元。将通孔形式的第二导线15设置在单元14的相对一侧上。与导线15电接触的是第二电极16。
在操作期间,将电流施加到第一电极11。将电流限制在第一导线12中,导致可编程块(programmable volume)14中相变材料的加热。随着较慢的冷却,相变材料进入晶态。随着更快的冷却,相变材料进入非晶态(amorphous state)。在其非晶态中,相变材料具有与在其晶态中不同的电阻,并且同样地单元的状态可基于其中可编程的相变材料块的电阻确定。
参考图2,示出了根据现有技术的另一个相变单元20。这里示出了第一电极21。将通孔形式的第一导线22设置为与电极21电接触。与第一导线22相邻的是从第一导线向包括可编程的相变材料块24的单元侧向延伸的另一个导线23。将通孔形式的第二导线25设置在单元24的相对侧上。与导线25电接触的是第二电极26。相变单元20的操作与相变单元10的操作类似。
如图3所示,WO98/336446(日本未审专利公布No.2001-504279)公开了一种相变非易失性存储器30,将其示出为具有下电极31、上电极36以及形成在其间的可编程的相变材料块34,经由电极31、导线35和电极36,电流流过所述可编程的相变材料块。相变材料34包括硫属化物材料,所述硫属化物材料可在高电阻的非晶态(非晶体)和低电阻的晶态之间相可逆变化。利用电流的通过来控制电阻值将材料变成非晶态或晶态。例如当存储(写)数据时,将可编程的相变材料块34从非晶态变成晶态并且从而给予低电阻值,而当擦除数据时,将相变材料34从晶态变成非晶态并且从而给予高电阻值。因此读取电阻值的差以便将该层作为存储器。替代地,通过将相变材料变成非晶态来写数据,并且通过将相变材料变成晶态来擦除数据。
在图3所示的结构中,下电极31和可编程的相变材料块34之间的连接部分31a形状为截头圆锥体形式从而在其尖端附近提供改善的电流密度。对通过光刻在相变层340上形成的图案(未示出)进行底切(undercutting)来形成连接部分31a。在去除图案后,通过光刻在连接部分31a上形成层340。
WO97/40499(日本未审专利公布No.2000-509204)也公开了与以上类似的结构,并且其中在下电极和相变材料层之间的连接部分是朝向相变材料层的锥形,具有递减的截面积以在锥形末端处给出更高的电流密度。
从实现节省电力和存储器写入和擦除数据速度的角度来看,按照这种方式给出增加的电流密度是有效的。然而,如果在电极和相变材料层之间的接触减小,会出现在电极和层之间容易发生不完全传导而导致较低产量的问题。精确地在形成连接部分31a的位置处形成相变材料的需要进一步加重了减小设计自由度的问题。
参考图4,示出了如美国专利申请2004/0001374中所公开的相变单元40的替代的现有技术实施例。示出了第一电极41具有与其相接触的多个纳米线42。纳米线提供与图3实施例中锥形类似的电流限制,设计不限于同样的方式。这里将具有相变材料的单元44设置为与纳米线42相邻。将第二电极设置在其中具有相变材料的单元的相对侧上。
参考图5a,示出了根据本发明的结构50a的截面图。示出了第一电极51和第二电极56。设置在其间的是其中具有可编程的相变材料块54的相变层540。相变单元具有设置为与其相邻并且位于相变层540和第一导线52之间的非均匀隧穿势垒53。非均匀势垒53位于通孔内(如图5a所示),或者位于通孔顶部的正上面,因此与相变层540一起进行构图。非均匀隧穿势垒53用于按照限众所周知的隧穿势垒理论限制电流流过。所得出的结构提供由于在隧穿势垒中的限制点处或其附近的电流集中导致的局部加热。该局部加热允许包括相变材料的小单元和更快的数据存储。同样电流限制是极为有利的。另外,隧穿势垒的本性表明受限制电流的统计分布,使得包括相变材料的单元的放置和间隔基于隧穿势垒的设计和制造。因此,本发明支持集成相变存储器件比不含电流限制结构的器件更高的密度。
参考图5b-示出了根据本发明的结构50b的截面图。示出了第一电极51和第二电极56。设置在其间的是其中具有可编程的相变材料块54的相变层640。相变单元具有设置为与其相邻的并且设置在具有可编程块54的相变层540和第一导线52之间的非均匀隧穿势垒53。非均匀隧穿势垒53用于按照众所周知的隧穿势垒理论限制电流流过,由黑线表示。
在这个实施例中,在相变单元中的层状堆叠包括金属层、非均匀隧穿势垒53、具有可编程块54的相变层540、以及另一个金属层。可以将金属层添加作为粘附层或者扩散阻挡层。省略第一金属层与图5a的实施例相对应,其中将非均匀隧穿势垒53连同相变层540一起进行构图。
在替代的实施例中,将非均匀隧穿势垒53插入在相变层540和顶部金属层之间。而在另一个实施例中,将非均匀隧穿势垒53按照以下方式插入在相变层540之内,使得非均匀隧穿势垒53实际上与两个相变层相邻,所述两个相变层可以包括同样的或不同的相变材料。在最后这种情况下,相变单元可选地包括层状结构(金属-相变-隧穿势垒-相变-金属)。
隧穿势垒是众所周知的并已经用于几种技术中。例如在MRAM中,已知通过前体(precursor)铝层的后氧化(post-oxidation)制作的薄氧化铝隧穿势垒,产生隧穿磁电阻(TMR)效应,所述隧穿磁电阻效应被认为是迄今为止最好的一个。典型的隧穿势垒厚度在1-2nm的量级。
替代的隧穿势垒材料包括氧化镁、氧化铪、氧化钽、氧化硅、氮化硅等以及不同化合物的混合物。通常,使用多种技术来形成隧穿势垒,例如前面描述的通过前体层的沉积,例如通过溅射或蒸发,接着是氧化或氮化步骤。替代地,优选的是作为金属层或相变记录层的表面的初始表面先被氧化,之后沉积前体层(例如铝)。然后通过已氧化的初始表面和前体层的固态反应可以形成隧穿势垒。在大部分情况下要求热处理。最后,将隧穿势垒直接沉积在初始表面上,所述初始表面是金属层或相变记录层的表面。用于直接沉积氧化物和氮化物的沉积技术包括反应溅射、化学气相沉积(CVD)、原子层沉积(ALD)等。可选地,可以使用适合本应用的其他沉积技术。
因此,通过使用非均匀隧穿势垒,非最优隧穿势垒,可以获得流过隧穿势垒的高度非均匀电流,导致其中限制电流流过的“热点”,给出了电流密度随隧穿势垒厚度的指数依赖性。采用导电原子力显微镜(AFM)的实验获得许多试验证据来证实该效应。该效应允许产生用于相变存储器单元设计中的局部加热。
尽管在下面公开了用于实现隧穿势垒中高度非均匀电流的三种方法,其它非均匀隧穿势垒(支持非均匀电流流动并且产生局部加热的隧穿势垒)可能和相变材料一起使用并在本发明范围之内。
参考图6,示出了根据本发明用于制造非均匀隧穿势垒方法的简化流程图。有利地,该方法不要求与用于MRAM器件的隧穿势垒制造相比不同的材料或设备。同样地,该方法与一些当前制造设备兼容。在61处设置了用于在其上形成隧穿势垒的初始表面,所述初始表面是相变材料或另一种金属,所述初始表面与隧穿势垒厚度相比是粗糙的。在初始表面上的62处生长隧穿势垒,导致具有如图7a所示的变化厚度的隧穿势垒。因为隧穿势垒两端的电流与其厚度是指数函数相关的,较窄的隧穿势垒比较厚的隧穿势垒通过更多电流,当使用所述器件时出现隧穿势垒两端的非均匀电流。
替代地,当初始表面是光滑表面时,形成了具有变化厚度的隧穿势垒,例如,通过形成具有如图7b所示变化厚度的前体层。可选地将前体层沉积为具有变化的厚度。替代地,前体层是导致具有变化厚度的氧化层的氧化处理的结果。通过利用已知沿晶粒边界进行较快的自然氧化过程可以得到变化厚度的氧化层。通过修改晶粒尺寸和氧化预算,隧穿势垒特性是可修改的。选择合适的晶粒尺寸和氧化预算是重要的,并且易于通过实验确定。下面给出几个例子。替代地,在平坦表面上直接形成隧穿势垒,并且将其形成为具有如图7c所示的变化厚度。
依赖于“自组织”,已经发现非均匀隧穿势垒是可形成的。参考图8,介绍了形成这种非均匀隧穿势垒方法的简化流程图。沉积以例如Al-Cu合金的形式的化合物前体材料,具有范围上至几十个at%的铜含量。由于每一种金属的不同氧化率,形成与铜颗粒一样的氧化铝矩阵。作为氧化的结果,铜原子可能离析(segregate)。所得到的隧穿势垒具有已氧化的铝部分和铜的其它部分。因此,在隧穿势垒之内的非均匀材料用于导致支持其两端的电流限制的非均匀隧穿势垒。
优选的材料系统包括至少一个氧化物网络形成器(former)连同至少一个不易氧化的贵金属。贵金属可以包括银、金、铜、铂、钌,等等。结果,形成了具有近似平行导电路径的隧穿势垒。
替代地,根据图8的方法使用另一种材料系统。将例如铝-铜-铝的多层材料设置作为前体材料,其中已知其中间层在铝层上难以浸润的(wet difficulty)。结果,在生长期间实现了3D岛的形成。在氧化后,这导致支持电流限制的具有更高电流密度的区域。替代地,使用具有类似性质的不同材料系统。
图9中示出了根据图8方法形成的非均匀隧穿势垒的截面图。
优选地,非均匀隧穿势垒是使用期间具有大局部电流密度差的非均匀隧穿势垒。这里用于支持局部加热的电流限制来自于与相变层相邻的非均匀隧穿势垒。因为隧穿势垒的非均匀天性是基于在原子级别起作用的原理,所得到的“热点”将在整个硅晶片上方均匀地散布,遍及隧穿势垒表面。可以可选地调节“热点”的密度使得它支持使用单个隧穿势垒制造很多相变单元。这促进了相变存储器单元的密度阵列的实现和制造。
可编程材料可选地是现有技术中已知的任何相变存储器材料。优选地,相变材料能够展示一阶相变。例如合适的材料参考美国专利6,613,604,结合在此作为参考,以及其中引用的其它文档,这里结合作为参考。该专利解释了从多个原子元素可以形成相变材料。优选地,可编程材料包括至少一个硫族元素。硫族元素包括可以可选地从碲、硒及其混合物或合金的组中选择。可编程材料典型地包括至少一个从包括锗、锑、铋、铅、锡、砷、硫、硅、磷、氧以及其混合物或合金的组中选择的元素。在一个实施例中,可编程材料包括元素碲、锗和锑。在另一个实施例中,可编程材料尤其包括碲。可以使用的可编程材料的示例是Te2Ge2Sb5
存储器材料可选地包括至少一个过渡金属元素。这里使用的术语“过渡金属”包括周期表上的元素21至30、39至48、57和72至80。优选地,从包括铬、铁、镍、铌、钯、铂以及其混合物或合金的组中选出一个或更多过渡金属元素。包括过渡金属的存储器材料可选地是在Te-Ge-Sb三元系统中存储器材料的利用元素修正的形式。通过将过渡金属结合到具有或不具有额外的硫族元素(例如硒)的基本Te-Ge-Sb的三元系统中实现利用元素的修正。
在不脱离本发明的精神和范围的情况下可以设想很多其它实施例。

Claims (34)

1.一种非易失性存储器(50),包括:
第二电极(56);
包括多个电阻可变的相变单元(54)的记录层;
与记录层相邻的非均匀隧穿势垒(53);以及
与非均匀隧穿势垒电连通中的第一电极(51),所述第一电极(51)经由隧穿势垒(53)与第二电极(56)电连通。
2.根据权利要求1的非易失性存储器,其中通过提供初始表面、并且将非均匀隧穿势垒沉积到初始表面上来形成非均匀隧穿势垒,所述初始表面相对于隧穿势垒的平均厚度是粗糙的。
3.根据权利要求2的非易失性存储器,其中所述初始表面包括记录层的表面。
4.根据权利要求2的非易失性存储器,其中所述初始表面包括金属层的表面。
5.根据权利要求2的非易失性存储器,其中所述初始表面包括在记录层和导电层之一上形成的具有变化厚度的前体层。
6.根据权利要求5的非易失性存储器,其中所述非均匀隧穿势垒采用导致隧穿势垒具有变化厚度的氧化工艺和氮化工艺之一形成。
7.根据权利要求1的非易失性存储器,其中所述非均匀隧穿势垒包括具有非均匀成分的均匀厚度层。
8.根据权利要求1至7任一项的非易失性存储器,其中所述隧穿势垒的非均匀性导致局部非均匀的电流流动。
9.根据权利要求7的非易失性存储器,其中所述非均匀隧穿势垒包括易于氧化的原子和较不易于氧化的金属原子。
10.根据权利要求9的非易失性存储器,其中将所述易于氧化的原子和所述较不易于氧化的原子一起沉积到所述表面上,并且允许对易于氧化的原子进行氧化。
11.根据权利要求10的非易失性存储器,其中所述非均匀隧穿势垒包括Al和Cu原子。
12.根据权利要求9的非易失性存储器,其中将所述易于氧化的原子和所述较不易于氧化的原子交替地沉积到多个层中,选择较不易于氧化的原子对于易于氧化的原子难以浸润,导致支持较高电流密度的区域。
13.根据权利要求12的非易失性存储器,其中所述原子包括交替地沉积在多个层中的Al和Cu原子,所述Cu原子公知为难以浸润Al。
14.根据权利要求1至13任一项的非易失性存储器,其中记录层包括相变材料,所述相变材料具有电阻值不同的至少两个稳定相,并且能够在所述相之间可逆地转换。
15.根据权利要求1至14任一项的非易失性存储器,其中所述相变材料包含硫属化物材料。
16.根据权利要求1至6任一项的非易失性存储器,其中所述非均匀隧穿势垒包括较窄的部分和较厚的部分,将较窄的部分和较厚的部分相对于彼此随机地排列。
17.一种用于形成相变单元存储器的方法,包括:
提供包含相变材料的单元(61);
提供与相变材料相邻的非均匀隧穿势垒(62);以及
提供第一电极和第二电极,所述第一电极用于向非均匀隧穿势垒提供电流,所述第二电极用于接收已经通过隧穿势垒的电流。
18.根据权利要求17的方法,其中,通过提供初始表面(61)、并且将非均匀隧穿势垒沉积到初始表面上来形成非均匀隧穿势垒,所述初始表面相对于隧穿势垒的平均厚度是粗糙的。
19.根据权利要求18的方法,其中所述初始表面包括记录层的表面。
20.根据权利要求18的方法,其中所述初始表面包括金属层的表面。
21.根据权利要求18的方法,其中所述初始表面包括在记录层和导电层之一上形成的具有变化厚度的前体层。
22.根据权利要求21的方法,其中所述非均匀隧穿势垒采用导致隧穿势垒具有变化厚度的氧化工艺和氮化工艺之一形成。
23.根据权利要求17的方法,其中所述非均匀隧穿势垒包括具有非均匀成分的均匀厚度层。
24.根据权利要求17至23任一项的方法,其中所述隧穿势垒的非均匀性导致局部非均匀的电流流动。
25.根据权利要求23的方法,其中所述非均匀隧穿势垒包括易于氧化的原子和较不易于氧化的金属原子。
26.根据权利要求25的方法,其中将所述易于氧化的原子和所述较不易于氧化的原子一起沉积到所述表面上,并且允许对易于氧化的原子进行氧化。
27.根据权利要求26的方法,其中所述非均匀隧穿势垒包括Al和Cu原子。
28.根据权利要求25的方法,其中所述不易于氧化的金属原子是贵金属原子。
29.根据权利要求25的方法,其中将所述易于氧化的原子和所述较不易于氧化的原子交替地沉积到多个层中,选择较不易于氧化的原子对于易于氧化的原子难以浸润,导致支持较高电流密度的区域。
30.根据权利要求29的方法,其中所述原子包括交替地沉积在多个层中的Al和Cu原子,所述Cu原子公知为难以浸润Al。
31.根据权利要求17至30任一项的方法,其中所述记录层包括相变材料,所述相变材料具有电阻值不同的至少两个稳定相,并且能够在所述相之间可逆地转换。
32.根据权利要求17至31任一项的方法,其中所述相变材料包含硫属化物材料。
33.根据权利要求17至22任一项的方法,其中所述非均匀隧穿势垒包括较窄的部分和较厚的部分,将较窄的部分和较厚的部分相对于彼此随机地排列。
34.一种非易失性存储器(50),包括:
多个第二电极(56),按照规则间隔开的阵列进行排列;
记录层,包括多个相变单元(540),每一个相变单元(540)均是电阻可变的,并且按照规则间隔开的阵列进行排列;
非均匀隧穿势垒(53),形成与记录层中的多个相变单元相邻的近似邻接层;以及
多个第一电极(52),按照规则间隔开的阵列进行排列,并且每一个均与多个第二电极中的一个电极以及多个相变单元的一个相变单元相关联,第一电极与非均匀隧穿势垒电连通,第一电极经由隧穿势垒与其相对应的第二电极电连通。
CN2005800476498A 2004-12-02 2005-12-02 非易失性存储器 Active CN101223642B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US59304304P 2004-12-02 2004-12-02
US60/593,043 2004-12-02
PCT/IB2005/054032 WO2006059313A2 (en) 2004-12-02 2005-12-02 Non-volatile memory

Publications (2)

Publication Number Publication Date
CN101223642A true CN101223642A (zh) 2008-07-16
CN101223642B CN101223642B (zh) 2011-05-25

Family

ID=36565433

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800476498A Active CN101223642B (zh) 2004-12-02 2005-12-02 非易失性存储器

Country Status (8)

Country Link
US (1) US9496490B2 (zh)
EP (1) EP1882271B1 (zh)
JP (1) JP2008522424A (zh)
KR (1) KR20070086842A (zh)
CN (1) CN101223642B (zh)
AT (1) ATE525750T1 (zh)
TW (1) TW200633193A (zh)
WO (1) WO2006059313A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610748A (zh) * 2011-01-25 2012-07-25 中国科学院微电子研究所 非挥发性存储单元及存储器
CN113258000A (zh) * 2020-02-11 2021-08-13 台湾积体电路制造股份有限公司 半导体结构和形成半导体器件的方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8766224B2 (en) 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
KR101296288B1 (ko) 2006-12-29 2013-08-14 삼성전자주식회사 비휘발성 메모리 소자 및 그 동작 방법
KR101291222B1 (ko) * 2007-11-29 2013-07-31 삼성전자주식회사 상변화 메모리 소자의 동작 방법
JP2009164458A (ja) * 2008-01-09 2009-07-23 Renesas Technology Corp 相変化メモリ
WO2010038216A1 (en) * 2008-10-03 2010-04-08 Nxp B.V. Phase change memory cells and fabrication thereof
KR20100052080A (ko) 2008-11-10 2010-05-19 주식회사 하이닉스반도체 저항성 메모리 소자 및 그 제조 방법
WO2010082922A1 (en) * 2009-01-13 2010-07-22 Hewlett-Packard Development Company, L.P. Memristor having a triangular shaped electrode
US8193522B2 (en) 2009-04-09 2012-06-05 Qualcomm Incorporated Diamond type quad-resistor cells of PRAM
US8207593B2 (en) * 2009-07-28 2012-06-26 Hewlett-Packard Development Company, L.P. Memristor having a nanostructure in the switching material
US20170338282A1 (en) * 2016-05-20 2017-11-23 Intel Corporation Memory module with unpatterned storage material
FR3073075B1 (fr) * 2017-10-27 2020-09-04 St Microelectronics Crolles 2 Sas Point memoire a materiau a changement de phase
US10573381B2 (en) 2018-07-24 2020-02-25 International Business Machines Corporation Device comprising polymorphic resistive cells
US10770649B1 (en) * 2019-02-21 2020-09-08 International Business Machines Corporation Lattice matched tunnel barriers for perpendicularly magnetized Heusler alloys
US11805711B2 (en) 2020-09-28 2023-10-31 International Business Machines Corporation Phase-change memory (PCM) including liner reducing resistance drift

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1374A (en) * 1839-10-18 Improvement in the process of protecting iron from oxidation
US95801A (en) * 1869-10-12 Improved bridle-bit
US5166758A (en) 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5536947A (en) 1991-01-18 1996-07-16 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory element and arrays fabricated therefrom
US5687112A (en) 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US5825046A (en) 1996-10-28 1998-10-20 Energy Conversion Devices, Inc. Composite memory material comprising a mixture of phase-change memory material and dielectric material
US6087674A (en) 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US5972808A (en) 1997-01-30 1999-10-26 Aqf Technologies Llc Fibrous structures with fine particles
US6172902B1 (en) 1998-08-12 2001-01-09 Ecole Polytechnique Federale De Lausanne (Epfl) Non-volatile magnetic random access memory
US6339544B1 (en) 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
US6710987B2 (en) * 2000-11-17 2004-03-23 Tdk Corporation Magnetic tunnel junction read head devices having a tunneling barrier formed by multi-layer, multi-oxidation processes
US6576318B2 (en) 2001-06-05 2003-06-10 Hewlett-Packard Development Company, L.P. Method to fabricate smooth-surfaced crystalline phase-change layer for atomic resolution storage device
AU2002354082A1 (en) 2001-12-12 2003-06-23 Matsushita Electric Industrial Co., Ltd. Nonvolatile memory
DE60220245D1 (de) 2002-01-17 2007-07-05 St Microelectronics Srl Integriertes Widerstandselement, Phasenwechsel Speicherelement mit solchem Widerstandselement, und Verfahren zu seiner Herstellung
JP4103497B2 (ja) * 2002-04-18 2008-06-18 ソニー株式会社 記憶装置とその製造方法および使用方法、半導体装置とその製造方法
US6707087B2 (en) 2002-06-21 2004-03-16 Hewlett-Packard Development Company, L.P. Structure of chalcogenide memory element
CN1639867A (zh) * 2002-07-11 2005-07-13 松下电器产业株式会社 非易失性存储器及其制造方法
US20040080823A1 (en) 2002-10-10 2004-04-29 Sumitomo Electric Industries, Ltd. Optical element
US6870751B2 (en) * 2002-11-07 2005-03-22 Hewlett-Packard Development Company, L.P. Low-energy writing in cross-point array memory devices
US6771534B2 (en) 2002-11-15 2004-08-03 International Business Machines Corporation Thermally-assisted magnetic writing using an oxide layer and current-induced heating
JP2004296963A (ja) 2003-03-28 2004-10-21 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US7129560B2 (en) * 2003-03-31 2006-10-31 International Business Machines Corporation Thermal memory cell and memory device including the thermal memory cell
US20040197947A1 (en) * 2003-04-07 2004-10-07 Fricke Peter J. Memory-cell filament electrodes and methods
US7057258B2 (en) * 2003-10-29 2006-06-06 Hewlett-Packard Development Company, L.P. Resistive memory device and method for making the same
WO2006072842A1 (en) * 2004-11-30 2006-07-13 Koninklijke Philips Electronics N.V. Dielectric antifuse for electro-thermally programmable device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610748A (zh) * 2011-01-25 2012-07-25 中国科学院微电子研究所 非挥发性存储单元及存储器
CN102610748B (zh) * 2011-01-25 2014-02-12 中国科学院微电子研究所 非挥发性存储单元及存储器
CN113258000A (zh) * 2020-02-11 2021-08-13 台湾积体电路制造股份有限公司 半导体结构和形成半导体器件的方法

Also Published As

Publication number Publication date
CN101223642B (zh) 2011-05-25
EP1882271B1 (en) 2011-09-21
US9496490B2 (en) 2016-11-15
EP1882271A2 (en) 2008-01-30
WO2006059313A3 (en) 2007-12-21
TW200633193A (en) 2006-09-16
ATE525750T1 (de) 2011-10-15
JP2008522424A (ja) 2008-06-26
US20100127232A1 (en) 2010-05-27
WO2006059313A2 (en) 2006-06-08
KR20070086842A (ko) 2007-08-27

Similar Documents

Publication Publication Date Title
CN101223642B (zh) 非易失性存储器
US10734450B2 (en) Memory device and electronic apparatus including the same
KR101154659B1 (ko) 나노와이어를 포함하는 전극을 갖는 메모리 장치, 그것을 포함하는 시스템들 및 그것을 형성하는 방법들
TWI357154B (en) Phase change memory cell with filled sidewall memo
TWI289884B (en) RRAM memory cell electrodes
TWI323939B (en) Memory device having wide area phase change element and small electrode contact area
US7033856B2 (en) Spacer chalcogenide memory method
TWI331793B (en) Method of manufacturing a pipe shaped phase change memory
CN101859871B (zh) 存储元件及其制造方法和半导体存储装置
TWI296435B (en) Phase change memory with ovonic threshold switch
TWI387103B (zh) 具有二極體存取裝置之完全自我對準微孔型記憶胞
TWI264014B (en) Memory storage device
TWI384664B (zh) 一種具有二極體驅動器之記憶陣列及其製造方法
US20040026682A1 (en) Nano-dot memory and fabricating same
US20060131555A1 (en) Resistance variable devices with controllable channels
US7538043B2 (en) Phase change memory device and fabrication method thereof
TW200834911A (en) Memory element with reduced-current phase change element
US20070138595A1 (en) Phase change memory cell and fabricating method thereof
TW200830538A (en) Phase change memory device and method of fabricating the same
JP2007081363A (ja) 相変化メモリ及びその動作方法
US8344347B2 (en) Multi-layer electrode structure
TW200807777A (en) Phase change memory cell having a step-like programming characteristic
TW201015713A (en) Dielectric-sandwiched pillar memory device
TWI729571B (zh) 非揮發性半導體記憶裝置及其製造方法
KR101432344B1 (ko) 저항 스위칭 금속 산화물을 가진 비휘발성 메모리 소자를 형성하는 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant