CN101207771A - 用于调制共模电压的电流模式电路 - Google Patents

用于调制共模电压的电流模式电路 Download PDF

Info

Publication number
CN101207771A
CN101207771A CNA2007103005030A CN200710300503A CN101207771A CN 101207771 A CN101207771 A CN 101207771A CN A2007103005030 A CNA2007103005030 A CN A2007103005030A CN 200710300503 A CN200710300503 A CN 200710300503A CN 101207771 A CN101207771 A CN 101207771A
Authority
CN
China
Prior art keywords
differential signal
conductor
mode
signal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007103005030A
Other languages
English (en)
Other versions
CN101207771B (zh
Inventor
D·沈
M-K·金
G·金
K·郑
S·H·黄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lattice Semiconductor Corp
Original Assignee
Silicon Image Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Image Inc filed Critical Silicon Image Inc
Publication of CN101207771A publication Critical patent/CN101207771A/zh
Application granted granted Critical
Publication of CN101207771B publication Critical patent/CN101207771B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/20—Arrangements affording multiple use of the transmission path using different combinations of lines, e.g. phantom working

Abstract

在某些实施例中，一种芯片包括在导体上发送差分信号的发送器；以及选择地调制差分信号的共模电压以传送数据的电流模式电路。在其它实施例中，一种系统包括在导体上发送第一差分信号和第二差分信号的第一芯片，以及第二芯片。第二芯片包括从导体接收第一差分信号和第二差分信号并提供代表所述差分信号的接收信号的接收器，以及选择地调制第一差分信号或第二差分信号的共模电压以传送数据的电流模式电路，并且其中第一芯片包括用于检测共模电压的变化的共模检测电路。描述并要求保护了其它实施例。

Description

用于调制共模电压的电流模式电路
技术领域
本发明的实施例一般涉及发送和接收信号。
背景技术
PanelLink是通过差分信令在电缆上提供视频数据的数字视频接口(DVI)规范。尽管规范指定了差分电压电压摆动和共模范围，但有用于共模变化的某些空间。如果共模随该空间改变，则假定接收器正确地检测原始数据。通过有意地改变共模值，可在同一电缆上传输附加的数据而不损害原始视频数据。可在两个方向上发生数据传输，只要共模数据和差模数据不互相干扰即可。
图1示出利用现有的PanelLink信令系统上的共模信令发送附加的数据(Tx-Data)的现有技术的发送器和接收器。该方案调制相反方向的两个PanelLink信道的共模以表示一个位，并检测这两个信道的共模之差以恢复该位。在PanelLinkTx-Rx对中有四个信道，所以可增加两个共模信令信道。Martin的美国专利第6,307,543号中提供了附加的信息。
参考图1，芯片120(例如，PanelLink发送器)通过包括导体126和128的第一信号124及包括导体132和134的第二信道130耦合到芯片122(例如，PanelLink接收器)。通过晶体管Q1和Q2的栅处的输入信号Tx-R+和Tx-R-来差分提供红色数据，而通过晶体管Q3和Q4的栅处的输入信号Tx-G+和Tx-G-来差分提供绿色数据，其中晶体管Q1-Q4是N沟道金属氧化物半导体场效应晶体管(NMOSFET)。VDD是3.3伏。电阻器R2、R3、R6和R7的值是50欧姆。
当Tx-R+为高而Tx-R-为低时，晶体管Q1导通并且导体126的电压基于电阻器R1和R2的值从VDD下拉500mV，而晶体管Q2截止使得导体128的电压基本是VDD。类似地，当Tx-R+为低而Tx-R-为高时，晶体管Q2导通并且导体128的电压基于电阻器R1和R3的值从VDD下拉500mV，而晶体管Q1截止使得导体126的电压基本是VDD。因此，共模是3.05伏＝(3.3+2.8)/2。比较器146基于导体126的电压高于还是低于导体128的电压来提供高输出或低输出。对于Tx-G+和Tx-G-信号和晶体管Q3、Q4、Q7和Q8、导体132和134以及电阻器R6、R7和R10也是如此。比较器150基于导体132的电压高于还是低于导体134的电压来提供高输出或低输出。
当芯片122中的Tx-Data为高时，导体126和128上的共模略高，因为晶体管Q5和Q6变为导通，减小了导体126和VDD之间或导体128和VDD之间的有效电阻。然而，当Tx-Data为高时，晶体管Q7和Q8截止使得导体132和134的共模维持不变。相反，当Tx-Data为低时，导体132和134上的共模轻微地变化因为晶体管Q7和Q8变为导通，减小了导体132和VDD之间或导体134和VDD之间的有效电阻。然而当Tx-Data为低时，导体126和128的共模维持不变。
当Tx-Data为高时，节点N1处的电压高于节点N2处的电压。比较器160响应于此提供高输出Rx-Data。相反，当Tx-Data为低时，节点N2处的电压高于节点N1处的电压。比较器160响应于此提供低输出Rx-Data。由此，可在信道124和130上同时发送附加的信号Tx-Data。
信令可以是全差分或伪差分。
发明内容
在某些实施例中，一种芯片包括在导体上发送差分信号的发送器以及选择地调制差分信号的共模电压以传送数据的电流模式电路。
在其它实施例中，一种系统包括第一芯片和第二芯片。第一芯片在导体上发送第一差分信号和第二差分信号。第二芯片包括从导体接收第一差分信号和第二差分信号并提供代表所述差分信号的接收信号的接收器以及选择地调制第一差分信号或第二差分信号的共模电压以传送数据的电流模式电路，并且其中第一芯片包括用于检测共模电压的变化的共模检测电路。
在其它实施例中，一种系统包括第一芯片和第二芯片。第一芯片在导体上发送第一差分信号和第二差分信号。第一芯片包括在导体上发送第一差分信号和第二差分信号的发送器以及选择地调制第一差分信号和第二差分信号的第一共模电压和第二共模电压以传送第一数据和第二数据的电流模式电路。第二芯片包括从导体接收第一差分信号和第二差分信号并提供代表所述差分信号的接收信号的接收器以及用于检测第一差分信号和第二差分信号的共模电压的变化的共模检测电路。
在其它的实施例中，一种系统包括第一芯片和第二芯片。第一芯片在导体上发送第一差分信号和第二差分信号。第一芯片包括在导体上发送第一差分信号和第二差分信号的发送器以及选择地调制第一差分信号或第二差分信号的共模电压以传送数据的电流模式电路。第二芯片包括从导体接收第一差分信号和第二差分信号并提供代表所述差分信号的接收信号的接收器以及用于检测第一差分信号或第二差分信号的共模电压的变化的共模检测电路。
在其它的实施例中，一种系统包括第一芯片和第二芯片。第一芯片在导体上发送第一差分信号和第二差分信号。第一芯片包括在导体上发送差分信号的发送电路、选择地调制差分信号的共模电压以传送第一数据信号的电流模式电路以及检测共模电压的变化的检测电路。第二芯片包括从导体接收差分信号并提供代表所述差分信号的接收信号的接收器、选择地调制共模电压以传送第二数据信号的电流模式电路以及用于检测共模电压的变化的检测电路。
描述并要求保护了其它实施例。
附图简述
通过参考以下用于说明本发明的实施例的描述和附图可极好地理解本发明。然而，本发明不限于这些附图的细节。
图1是包括通过导体耦合的第一和第二芯片的现有技术系统的框图表示。
图2是根据本发明的某些实施例包括通过导体耦合的第一和第二芯片的系统的框图表示。
图3是示出在本发明的某些实施例中使用的某些信号的时序图。
图4是根据本发明的某些实施例包括通过导体耦合的第一和第二芯片的系统的框图表示。
图5是根据本发明的某些实施例包括通过导体耦合的第一和第二芯片的系统的框图表示。
图6是根据本发明的某些实施例包括通过导体耦合的第一和第二芯片的系统的框图表示。
图7是根据本发明的某些实施例类似于图2但具有伪差分配置的包括通过导体耦合的第一和第二芯片的系统的框图表示。
图8是根据本发明的某些实施例包括发送器芯片、接收器芯片、显示器和音频扬声器的系统的框图表示。
具体实施方式
图2提供了与图1的系统类似的功能性，但利用不同且改进的共模驱动器/检测器来实现该功能性。图2的系统将电流模式驱动用于共模调制。在某些实现中，这减小了共模和差模之间的干扰。图2的系统还具有在Tx侧(芯片220)的共模端子。在某些实现中，这减小了发送的共模信号的反射，发送的共模信号在其穿过导体时将转变成差分分量。此外，图2的系统利用专用的共模检测器。在某些实现中，这产生较好的性能。
参考图2，系统210通过包括导体226和228的第一信道224和包括导体232和234的第二信道230提供芯片220和芯片222之间的同时双向信令。作为一个例子，芯片220可包括PanelLink发送器而芯片222可包括PanelLink接收器，但本发明不限于使用遵照PanelLink的发送器和接收器。实际上，可结合不遵照PanelLink的各种其它的发送器、接收器和系统利用本发明。
响应于晶体管Q11和Q12的栅处的输入信号Tx-R+和Tx-R-在导体226和228上差分提供红色数据。响应于晶体管Q13和Q14的栅处的输入信号Tx-G+和Tx-G-在导体232和234上差分提供绿色数据。比较器270比较导体226和228的电压以产生所接收的Rx-R(红色数据)信号，比较器276比较导体232和234的电压以产生所接收的Rx-G(绿色数据)信号。在正常的工作期间，信号Z0cont(控制)具有低电压(例如，接地)以导通P沟道金属氧化物半导体场效应晶体管(PMOSFET)Q15、Q16、Q17、Q18、Q21、Q22、Q25和Q25。除非别的东西将信号拉至低电压，否则将导体226、228、232和234上的电压通过Q15、Q16、Q17、Q18、Q21、Q22、Q25和Q25拉至电压VDD。在某些实施例中，尽管向芯片220和222供电，但除在系统处于低功率模式中以外将Z0cont保持为低。
当Tx-R+为高(具有高电压)而Tx-R-为低(具有低电压)时，晶体管Q11导通并且导体226的电压从VDD下拉约250mV，而晶体管Q12截止使得导体228的电压维持在VDD。因此，共模是3.175伏＝(3.3+3.05)/2。有250mV的电压降，因为电流源248通过并联的50欧姆晶体管Q15和Q21提取10毫安，并联的晶体管Q15和Q21具有25欧姆的有效电阻。Q11、Q12、Q13和Q14的电阻很低并可在电压计算中忽略不计。类似地，当Tx-R-为高而Tx-R+为低时，晶体管Q12导通并且导体228的电压从VDD下拉约250mV，而晶体管Q11截止使得导体226的电压维持在VDD。例如，当导体226上的电压高于导体228上的电压时比较器270输出具有高电压的接收信号Rx-R，而当导体228上的电压高于导体226上的电压时比较器270输出具有低电压的接收信号Rx-R。
同样，当Tx-G+为高而Tx-G-为低时，晶体管Q13导通并且导体232的电压从VDD下拉约250mV，而晶体管Q14截止使得导体234的电压维持在VDD。类似地，当Tx-G-为高而Tx-G+为低时，晶体管Q14导通并且导体234的电压从VDD下拉约250mV，而晶体管Q13截止使得导体232的电压维持在VDD。例如，当导体226上的电压高于导体228上的电压时比较器278输出具有高电压的接收信号Rx-G，而当导体228上的电压高于导体226上的电压时比较器270输出具有低电压的接收信号Rx-G。
可如下调制共模以将附加的数据从芯片222发送到芯片220，这与红色和绿色数据发送的方向相反。在发送端，将附加的数据称为J-TxD，其中字母J表示用于调制共模的的信号，Tx表示过程的发送侧上的信号，而D表示数据。注意，J数据可用于任何目的，包括作为控制信号。
当J-TxD为高时，缓冲器274向晶体管Q23和Q24提供高信号，所以它们导通，而反相器278向晶体管Q27和Q28提供低信号所以它们截止。当晶体管Q23和Q24导通时，导体226的电压被下拉约250毫伏，因为电流源282通过具有25欧姆的有效电阻的50欧姆晶体管Q15和Q21提取10毫安。同样，导体228的电压被下拉约250毫伏，因为电流源284通过具有25欧姆的有效电阻的50欧姆晶体管Q16和Q22提取10毫安。然而，当J-TxD为高时，使得晶体管Q27和Q28截止，并且导体232和234的共模维持不变。
通过对比，当J-TxD为低时，缓冲器274向晶体管Q23和Q24提供低信号，所以它们截止，并且导体226和228的共模维持不变。然而，对于J-TxD为低，反相器278向晶体管Q27和Q28提供高信号所以它们导通。当晶体管Q27和Q28导通时，导体232的电压被下拉约250毫伏，因为电流源288通过具有25欧姆的有效电阻的50欧姆晶体管Q17和Q25提取10毫安。同样，导体234的电压被下拉约250毫伏，因为电流源288通过具有25欧姆的有效电阻的50欧姆晶体管Q18和Q26提取10毫安。
共模检测器(CM检测器)252检测导体226和228上的共模电压是否降低，并且例如如果它已降低则提供高电压，而如果它没有降低则提供低电压。同样CM检测器254检测导体232和234上的共模电压是否降低，并且例如如果它已降低则提供高电压，而如果它没有降低则提供低电压。CM检测器252和254有各种可能的实现。例如，CM检测器252和254的输出可以在两个串联的电阻器(例如，1千欧姆)的中间。
比较器240比较来自CM检测器252和254的信号输出的值以提供所接收的数据输出信号J-RxD。作为一个例子，如果CM检测器252的输出是高而CM检测器254的值是低，则比较器240的输出J-RxD是高电压-这匹配输入信号J-TxD的值。同样，如果CM检测器252的输出是低而CM检测器254的值是高，则比较器240的输出J-RxD是低电压-这与输入信号J-TxD的值匹配。还可实现反向。
因此，可从芯片222至芯片220发送附加数据(J数据)。诸如蓝色数据之类的颜色数据可通过图2中未示出的附加导体来发送。此外，还可发送附加J数据。以下提供例子。
红色和绿色信号以及J-TxD信号可以是多个位的宽度。例如，信号可以是8位宽度或诸如10或12位之类的某些其它数量的位宽度。
图3示出可用于说明各图的工作的各时序图。在图3的顶部，示出了0和1值以及用于R+和R-的图形电压表示。作为一个例子，0表示高电压，而1表示低电压，但相反的情况也可以。注意，在R+具有低电压而R-具有高电压时以0值表示，而在R+具有高电压而R-具有低电压时以1值表示。在其它的实现中，可将相反的值赋予这些电压电平。在分别呈现的R+和R-图形表示以下，示出了0和1值以及用于G+和G-的分别呈现的图形电压表示。同样，在该例子中，在G+具有低电压而G-具有高电压时以0值表示，而在G+具有高电压而G-具有低电压时以1值表示。在分别呈现的R+和R-表示和分别呈现的G+和G-表示以下是结合的R+/-和G+/-表示和对应的0和1值。
在结合的R+/-和G+/-表示以下是分别呈现的CM+和CM-值和对应的0和1值。CM+和CM-表示J-TxD并且是输出缓冲器274和反相器278。CM+和CM-值通过改变承载R+/-信号的导体上的共模来在芯片之间传递。在分别呈现的CM+和CM-值以下是结合的R+/-和CM+信号与对应的0和1值，其中CM+信号叠加在导体226和228上的差分R+/-信号上。这之下是结合的G+/-和CM-信号与对应的0和1值，其中CM-信号叠加在导体232和234上的差分G+/-信号上。
注意，在图3中，图形电压电平是理想化的，而在实际中转变的急剧性较小，在某些实现中，它们更像正弦曲线。
在图2中，附加数据(J数据或共模调制数据)沿与R+/-和G+/-数据相反的方向传输。在图4中，J数据沿与R+/-和G+/-数据相同的方向传输。另外，图4的芯片以类似于图2的芯片的方式工作。
参考图4，响应于晶体管Q44和Q45的栅处的输入信号Tx-R+和Tx-R-在导体326和328上差分提供红色数据。响应于晶体管Q46和Q47的栅处的输入信号Tx-G+和Tx-G-在导体332和334上差分提供绿色数据。比较器366比较导体326和328的电压以产生所接收的Rx-R(红色数据)信号，比较器374比较导体332和334的电压以产生所接收的Rx-G(绿色数据)信号。在正常的工作期间，信号Z0cont(控制)具有低电压(例如，接地)以导通晶体管Q51、Q52、Q53、Q54、Q55、Q56、Q57和Q58。除非别的东西将信号拉至低电压，否则将导体326、328、332和334上的电压通过Q51、Q52、Q53、Q54、Q55、Q56、Q57和Q58拉至电压VDD。在某些实施例中，尽管向芯片320和322供电，但除在系统处于低功率模式中时以外将Z0cont保持为低。
当Tx-R+为高而Tx-R-为低时，晶体管Q44导通并且导体326的电压从VDD下拉约250mV，而晶体管Q45截止使得导体328的电压维持在VDD。因此，共模是3.175伏＝(3.3+3.05)/2。有250mV的电压降，因为电流源342通过并联的50欧姆晶体管Q51和Q55提取10毫安，并联的晶体管Q51和Q55具有25欧姆的有效电阻。Q44、Q45、Q46和Q47的电阻很低并可在电压计算中忽略不计。类似地，当Tx-R-为高而Tx-R+为低时，晶体管Q45导通并且导体328的电压从VDD下拉约250mV，而晶体管Q44截止使得导体326的电压维持在VDD。例如，当导体326上的电压高于导体328上的电压时比较器366输出具有高电压的接收信号Rx-R，而当导体328上的电压高于导体326上的电压时比较器366输出具有低电压的接收信号Rx-R。
同样，当Tx-G+为高而Tx-G-为低时，晶体管Q46导通并且导体332的电压从VDD下拉约250mV，而晶体管Q47截止使得导体334的电压维持在VDD。类似地，当Tx-G-为高而Tx-G+为低时，晶体管Q47导通并且导体334的电压从VDD下拉约250mV，而晶体管Q46截止使得导体332的电压维持在VDD。例如，当导体326上的电压高于导体328上的电压时比较器374输出具有高电压的接收信号Rx-G，而当导体328上的电压高于导体326上的电压时比较器374输出具有低电压的接收信号Rx-G。
可如下调制共模，通过改变(调制)导体326和328或导体332和334上的共模同时保持其它的共模不变，以将附加的数据(J-TxD)从芯片320发送到芯片322。当J-Tx-D(J发送信号)为高时，缓冲器338导通晶体管Q40和Q41使得10毫伏电流源344通过电阻是50欧姆的晶体管Q51和Q55将导体326的电压下拉约250毫伏，而10毫伏电流源346通过电阻是50欧姆的晶体管Q52和Q56将导体328的电压下拉约250毫伏。因此，导体326和328的共模也减小约250毫伏。反相器340提供低压信号，所以Q42和Q43截止，并且导体332和334的共模不减小。
类似地，当J-Tx-D为低时，缓冲器338向晶体管Q40和Q41提供低电压，所以它们截止，并且导体326和328的共模维持不变。然而，反相器340向晶体管Q42和Q43提供高信号所以它们导通。对于Q42和Q43是ON，电流源348通过电阻是50欧姆的晶体管Q53和Q57将导体332的电压下拉约250毫伏，而电流源350通过电阻是50欧姆的晶体管Q54和Q58将导体334的电压下拉约250毫伏。因此，导体332和334的共模也减小约250毫伏。
共模检测器368检测到导体326和328上的共模已减小，并向比较器372的输入中的一个提供信号以指示。CM检测器376检测到导体332和334上的共模未减小，并向比较器372的输入中的另一个提供信号。作为一个例子，如果J-Tx-D为高，则CM检测器368的输出为高，CM检测器376的输出为低，而比较器372的输出为高。在该例子中，如果J-Tx-D为低，则CM检测器368、CM检测器376和比较器372的输出为低、高和低。当然，可利用相反的约定。
在某些实施例中，图4的系统310包括不管J-TxD的电压如何都使Q40、Q41、Q42和Q44截止的附加电路。这样做的原因是使芯片322不检测高或低的共模信号。图2的系统210可具有类似的电路。
图5示出系统410，其中从芯片420向芯片422提供某些数据(例如，红色视频数据)。多级共模信令可用于在同一信道上从芯片420至芯片422和从芯片422至芯片420双向地提供附加信号(J-TxD和J-TxD2)。第一信道424包括导体426和428，而第二信道430包括导体432和434。注意可具有附加信道以承载诸如附加视频数据之类的附加信号。例如，信道424可仅承载红色数据，并且可具有类似于信道424的其它信道以承载绿色数据和蓝色数据。这些其它信道可或可不发送单向或双向共模数据。
在正常的工作期间，信号Z0cont(控制)具有低电压(例如，接地)以导通晶体管Q64、Q65、Q70、Q71、Q80、Q81、Q84和Q85。除非别的东西将信号拉至低电压，否则将导体426、428、432和434上的电压通过Q64、Q65、Q70、Q71、Q80、Q81、Q84和Q85拉至电压VDD。在某些实施例中，尽管向芯片420和422供电，但除在系统处于低功率模式中以外将Z0cont保持为低。
在图5中，当Tx-R+为高而Tx-R-为低时，晶体管Q62导通并且导体426的电压从VDD下拉约250mV，而晶体管Q63截止使得导体428的电压维持在VDD。因此，共模是3.175伏＝(3.3+3.05)/2。有250mV的电压降，因为电流源458通过并联的50欧姆晶体管Q64和Q80提取10毫安，并联的晶体管Q64和Q80具有25欧姆的有效电阻。Q60、Q61、Q62、Q63、Q66、Q67、Q68、Q69、Q82、Q83、Q86和Q87的电阻很低并可在电压计算中忽略不计。类似地，当Tx-R-为高而Tx-R+为低时，晶体管Q63导通并且导体428的电压从VDD下拉约250mV，而晶体管Q62截止使得导体426的电压维持在VDD。例如，当导体426上的电压高于导体428上的电压时接收器472输出具有高电压的接收信号Rx-R，而当导体428上的电压高于导体226上的电压时接收器472输出具有低电压的接收信号Rx-R。
表1中总结了导体426和428上的共模信令，其中如果共模不减小则CM检测器448和470给出低电压输出，如果共模减小250毫伏则给出中间电压输出，而如果共模减小500毫伏则给出高电压输出。
表1
J-TxD  J-TxD2 导体426和428 CM减小 选择器446选择 CM检测器448输出 J-RxD 选择器470选择 CM检测器 J-RxD2
低 低 无 VrefL 低 低 VrefL 低 低
低 高 250mV VrefL 介质 低 VrefH 介质 高
高 低 250mV VrefH 介质 高 VrefL 介质 低
高 高 500mV VrefH 高 高 VrefH 高 高
在表1中，低＜VrefL＜介质＜VrefH＜高，并且比较器442和480足够敏感以检测这些信号之间的差。如果J-TxD2为低则选择器446选择VrefL，而如果J-TxD2为高则选择器446选择VrefH。同样，如果J-TxD为低则选择器482选择VrefL，而如果J-TxD为高则选择器482选择VrefH。
当信号J-TxD和J-TxD2都为低时，晶体管Q60、Q61、Q82和Q83各自都截止并且导体426和428的共模不降低。因为J-TxD和J-TxD2都为低，选择器446和482各自选择低电压，但CM检测器448和470各自选择低基准电压(VrefL)。因为低＜VrefL，所以比较器442和280提供低输出J-RxD2和J-RxD。
当J-TxD是低而J-TxD2是高时，选择器480选择VrefL，选择器466选择VrefH，Q82和Q83截止，而Q60和Q61导通。导体426通过Q60下拉约250毫伏，因为电流源454通过具有25欧姆的有效电阻的50欧姆晶体管Q64和Q80提供10毫安电流。同样，导体428通过Q61下拉约250毫伏，因为电流源456通过50欧姆晶体管Q65和Q81提供10毫安电流。因此，CM检测器448和470检测共模中的电压降，并向比较器442和480提供介质电压信号。因为介质＜VrefH，所以比较器442提供低J-RxD，并且因为VrefL＜介质，所以比较器480提供高J-RxD2。当J-RxD为高而J-RxD2为低时刚好发生相反的情况。
当J-TxD和J-TxD2都为高时，选择器466和选择器480都选择VrefH，并且Q60、Q61、Q82和Q83导通。导体426通过Q60和Q82下拉约500毫伏，因为电流源454和476通过50欧姆晶体管Q64和Q80各自提供10毫安电流。同样，导体428通过Q61和Q81下拉约500毫伏，因为电流源456和478通过50欧姆晶体管Q65和Q81各自提供10毫安电流。因此，CM检测器448和470检测500毫伏共模中的电压降，并向比较器442和480提供介质电压信号。因为VrefH＜高，所以比较器442提供高J-RxD并且比较器480提供高J-RxD2。
差分地提供时钟信号作为信道430的导体432和434上的TCK+和TCK-。晶体管Q66、Q67、Q86和Q87总导通使得基准电流源462、464、488和490通过50欧姆晶体管Q70、Q71、Q84和Q85在导体432和434上提供电流。(可具有附加电路以使晶体管Q66、Q67、Q86和Q87能在低功率模式中截止。)当TC+为高而TC-为低时，晶体管Q68导通所以导体432的电压从VDD下拉约250mV，因为电流源468通过并联的50欧姆晶体管Q69和Q84提取10毫安电流，并且晶体管Q69截止所以导体434的电压不减小。当TC+为低而TC-为高时，晶体管Q69导通所以导体434的电压从VDD下拉约250mV，因为电流源468通过并联的50欧姆晶体管Q70和Q85提取10毫安电流，并且晶体管Q68截止所以导体432的电压不减小。接收器496响应于TCK+和TCK-中的变化提供时钟输出。CM检测器452和486提供共模基准信号。
图6示出在以上遵照PanelLink的系统中描述的本发明的设计点中的一个或多个的实现。红色和绿色信道用于在正向上发送共模数据而蓝色和时钟信道用于在反向上发送共模数据。辅助的视频/音频数据或通用串行总线(USB)分组可利用本发明的设计点中的一个或多个在现有的PanelLink连接上传输。
参考图6，芯片520包括由数据信道550和566接收的红色和绿色数据，数据信道550和566进而将红色和绿色信号提供给发送器552、568和572。将J-TxD2信号提供给触发器554、编码器556、10位→1位电路558、重新定时器电路560和处理电路562，处理电路562产生在将由发送器552和568接收的信号tdi中的发送数据。如果J-TxD2信号是8位宽度，则可具有8位并行触发器等。接收器612和626通过导体526、528和532、534从发送器552和568接收信号。将红色和绿色数据从接收器612和626提供给数据信道610和630。将从接收器接收的数据输出(rdo)和反向的rdo由接收器612和626提供给处理电路612、重新定时电路614、1位→10位电路616、解码器618和触发器620以提供信号J-TxD2。
将蓝色数据提供给数据信道570，数据信道570将绿色数据提供给发送器/接收器572，发送器/接收器572将它们在导体536和538上提供给接收器/发送器632。将所接收的蓝色数据提供给数据信道634。将J-TxD信号提供给触发器640、编码器642、10位→1位电路644、重新定时电路648和处理电路652，处理电路652产生在将由接收器/发送器632和660接收的信号tdi中的发送数据。共模信号由接收器/发送器632和660在导体536、538和540、542上发送，并由发送器/接收器572和590接收，发送器/接收器572和590将所接收的数据输出信号rdo和反相器rdo提供给处理电路582、重新定时电路580、10位→1位电路578、解码器576和触发器574以提供信号J-RxD。将排斥输入跳动以提供基准时钟的滤波器锁相环(FPLL)592提供给选择器596。主PLL(MPLL)594和656提供时钟相位。
上述的例子具有全差分共模比较信号(fully differential common modecomparison signal)。或者，信道的共模可与基准进行比较，而独立地发送其它信道。例如，除在芯片704中在信道224和230上独立发送两共模信号J-TxD1和J-TxD2信号以外，图7类似于图2。在芯片702中，CM检测器706提供信道224上的共模是否降低的输出指示。由比较器240将CM检测器706的输出与基准(例如，VDD-250mV)进行比较，以提供所接收的信号J-RxD1。类似地，CM检测器708提供信道230上的共模维持或降低的输出指示。由比较器710将CM检测器708的输出与基准(例如，VDD-250mV)进行比较，以提供所接收的信号J-RxD2。用于比较器240和710的基准电压可以相同或不同。CM检测器706和708可与CM检测器252和254相同或不同。
图8示出包括发送器的芯片720和包括接收器722及用于驱动显示器736和扬声器738的处理与驱动电路730的芯片732。芯片720和732是图2和4-7中的芯片的例子。尽管结合使用视频信号描述附图，但红色、绿色和蓝色视频信号可以是其它类型的信号。本文所述的芯片可执行各种功能，包括作为视频处理、微处理器、微控制器、通信芯片、存储芯片、ASIC，仅指出几个。
上述的实施例可以各种方式修改。事实上，附图在本质上是示意性的，并不需要表示实际的电路布局。此外，在实际的应用中，芯片中可具有各种附加电路，并且在附图所示的电路之间可具有电路。所示的组件可具有各种附加输入和输出。
或者，可响应J-TxD为高电压与低电压增加而不是减小共模。所接收的Rx-R和Rx-G信号可以是差分或信号端。可具有以下情况，其中TX-R+＝TX-R-。可具有不管信号J-TxD如何而导致某些晶体管(例如，Q23、Q24、Q27和Q28)截止的信号。描述中陈述了具有很低电阻的某些晶体管。在其它的实施例中，它们可具有高电阻。当示出两个分离的电流源(例如，454和456)时，它们可结合成一个较大的电流源。所发送的数据信号可包括各种信息，这取决于实现。
对“某些实施例”的不同引用不一定指相同的“某些实施例”。如果说明书陈述“可”、“可能”或“能够”包括组件、特征、结构或特性，则不一定要包括该特定的组件、特征、结构或特性。如果说明书或权利要求书提到“一个”结构，这不表示仅有一个结构。
尽管根据几个实施例描述了本发明，但本发明不应仅限于描述的几个实施例，而是可在所附权利要求书的精神和范围内实施修改和改变。因此将描述视为说明性的而不是限制性的。

Claims (23)

1.一种芯片，包括：
在导体上发送差分信号的发送器；以及
选择性地调制所述差分信号的共模电压以传送数据的电流模式电路。
2.如权利要求1所述的芯片，其特征在于，所述电流模式电路包括将电流源选择性地耦合到所述导体中的至少一些的晶体管。
3.如权利要求1所述的芯片，其特征在于，所述导体包括第一对导体和第二对导体，而所述差分信号包括要发送到所述第一对导体的第一差分信号和要发送到所述第二对导体的第二差分信号。
4.如权利要求3所述的芯片，其特征在于，所述电流模式电路选择性地调制所述第一差分信号或所述第二差分信号的共模电压以传送数据。
5.如权利要求1所述的芯片，其特征在于，还包括在所述导体和电源电压VDD之间的上拉晶体管。
6.一种系统，包括：
在导体上发送第一差分信号和第二差分信号的第一芯片；以及
第二芯片，包括从所述导体接收所述第一差分信号和所述第二差分信号并提供代表所述差分信号的接收信号的接收器，以及选择性地调制所述第一差分信号或所述第二差分信号的共模电压以传送数据的电流模式电路，并且其中所述第一芯片包括用于检测所述共模电压的变化的共模检测电路。
7.如权利要求6所述的系统，其特征在于，所述共模检测电路包括第一共模检测电路和第二共模检测电路，它们各自向一比较器提供输出以通过比较所述第一共模检测电路和所述第二共模检测电路的输出来恢复数据。
8.如权利要求6所述的系统，其特征在于，所述第一差分信号是红色视频信号，而所述第二差分信号是绿色视频信号，而所述第一芯片包括附加发送器以发送蓝色视频信号。
9.如权利要求6所述的系统，其特征在于，所述电流模式电路包括将电流源选择性地耦合到所述导体中的至少一些的晶体管。
10.如权利要求6所述的系统，其特征在于，所述导体包括第一对导体和第二对导体，而所述差分信号包括要发送到所述第一对导体的第一差分信号和要发送到所述第二对导体的第二差分信号。
11.如权利要求10所述的系统，其特征在于，所述电流模式电路选择性地调制所述第一差分信号或所述第二差分信号的共模电压以传送数据。
12.一种系统，包括：
第一芯片，包括在导体上发送第一差分信号和第二差分信号的发送器以及选择性地调制所述第一差分信号和所述第二差分信号的第一共模电压和第二共模电压以传送第一数据和第二数据的电流模式电路；以及
第二芯片，包括从所述导体接收所述第一差分信号和所述第二差分信号并提供代表所述差分信号的接收信号的接收器，以及用于检测所述第一差分信号和所述第二差分信号的共模电压的变化的共模检测电路。
13.如权利要求12所述的系统，其特征在于，所述共模检测电路包括第一共模检测电路和第二共模检测电路，它们各自向第一比较器和第二比较器提供输出以通过将所述第一共模检测电路和所述第二共模检测电路与基准电压信号进行比较来恢复数据。
14.一种系统，包括：
第一芯片，包括在导体上发送第一差分信号和第二差分信号的发送器以及选择性地调制所述第一差分信号或所述第二差分信号的共模电压以传送数据的电流模式电路；以及
第二芯片，包括从所述导体接收所述第一差分信号和所述第二差分信号并提供代表所述差分信号的接收信号的接收器，以及用于检测所述第一差分信号或所述第二差分信号的共模电压的变化的共模检测电路。
15.如权利要求14所述的系统，其特征在于，所述共模检测电路包括第一共模检测电路和第二共模检测电路，它们各自向一比较器提供输出，所述比较器通过比较所述第一共模检测电路和所述第二共模检测电路的输出来恢复数据。
16.如权利要求14所述的系统，其特征在于，所述第一差分信号是红色视频信号，而所述第二差分信号是绿色视频信号，而所述第一芯片包括附加发送器以发送蓝色视频信号。
17.如权利要求14所述的系统，其特征在于，所述第一芯片中的发送器是电流模式发送器。
18.如权利要求14所述的系统，其特征在于，所述电流模式电路包括将电流源选择性地耦合到所述导体中的至少一些的晶体管。
19.如权利要求14所述的系统，其特征在于，所述导体包括第一对导体和第二对导体，而所述差分信号包括要发送到所述第一对导体的第一差分信号和要发送到所述第二对导体的第二差分信号。
20.一种系统，包括：
第一芯片，包括在导体上发送差分信号的发送电路、选择性地调制所述差分信号的共模电压以传送第一数据信号的电流模式电路、以及检测所述共模电压的变化的检测电路；以及
第二芯片，包括从所述导体接收所述差分信号并提供代表所述差分信号的接收信号的接收器、选择性地调制所述共模电压以传送第二数据信号的电流模式电路、以及用于检测所述共模电压的变化的检测电路。
21.如权利要求20所述的系统，其特征在于，所述第一芯片还包括用于将所述共模检测器的输出与响应于所述第一数据信号选择的基准电压进行比较的比较器，而所述第二芯片还包括用于将所述共模检测器的输出与响应于所述第二数据信号选择的基准电压进行比较的比较器。
22.如权利要求20所述的系统，其特征在于，所述电流模式电路包括第一缓冲器和反相器以接收数据并导通与所述差分信号相关联的晶体管。
23.如权利要求20所述的系统，其特征在于，所述电流模式电路包括将电流源选择性地耦合到所述导体中的至少一些的晶体管。
CN2007103005030A 2006-12-20 2007-12-19 用于调制共模电压的电流模式电路 Active CN101207771B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/643,388 US7589559B2 (en) 2006-12-20 2006-12-20 Current mode circuitry to modulate a common mode voltage
US11/643,388 2006-12-20

Publications (2)

Publication Number Publication Date
CN101207771A true CN101207771A (zh) 2008-06-25
CN101207771B CN101207771B (zh) 2013-04-10

Family

ID=39146869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007103005030A Active CN101207771B (zh) 2006-12-20 2007-12-19 用于调制共模电压的电流模式电路

Country Status (7)

Country Link
US (2) US7589559B2 (zh)
EP (4) EP2947809B1 (zh)
JP (1) JP5329080B2 (zh)
KR (1) KR101476417B1 (zh)
CN (1) CN101207771B (zh)
HK (1) HK1253224B (zh)
TW (1) TWI354476B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102203851A (zh) * 2008-10-31 2011-09-28 晶像股份有限公司 在标准设备连接器上的可选内容的传输
CN103703681A (zh) * 2010-12-10 2014-04-02 马维尔国际贸易有限公司 快速上电的比较器
WO2018014493A1 (zh) * 2016-07-20 2018-01-25 珠海全志科技股份有限公司 比较器及张弛振荡器
CN111903099A (zh) * 2018-04-09 2020-11-06 克利尔温公司 在差分信号对上发送信息信号

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8274311B2 (en) * 2009-02-27 2012-09-25 Yonghua Liu Data transmission system and method
TWI411246B (zh) * 2010-03-09 2013-10-01 Himax Tech Ltd 收發裝置及其相關之收發系統
EP2429114B1 (en) * 2010-09-13 2013-03-27 Alcatel Lucent Coupling arrangement for phantom-mode transmission
JP5610953B2 (ja) * 2010-09-24 2014-10-22 キヤノン株式会社 プリント配線板及びプリント回路板
JP2012124573A (ja) * 2010-12-06 2012-06-28 Toshiba Corp 差動信号出力装置、差動信号出力装置のテスト方法、および、テスタ
JP2012124571A (ja) * 2010-12-06 2012-06-28 Toshiba Corp 差動信号出力装置、および、携帯機器
CN105284086B (zh) * 2013-03-14 2018-08-03 美国莱迪思半导体公司 一种用于数据传输的方法及设备
DE102016122451B3 (de) * 2016-02-18 2017-05-11 Elmos Semiconductor Aktiengesellschaft Vorrichtung zur Erhöhung des Störabstands bei Gleichtaktstörungen auf einem Zweidrahtdatenbus
US11063561B1 (en) 2020-07-29 2021-07-13 Amazing Microelectronic Corp. Receiver circuit with input common mode voltage sensing
GB2612569B (en) * 2021-06-24 2023-11-29 Blackstar Amplification Ltd Transmiter devices, receiver devices, and systems

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3702886A (en) * 1969-10-10 1972-11-14 Mobil Oil Corp Crystalline zeolite zsm-5 and method of preparing the same
US5360533A (en) * 1993-06-08 1994-11-01 Uop Direct dry gas recovery from FCC reactor
US5584985A (en) * 1994-12-27 1996-12-17 Uop FCC separation method and apparatus with improved stripping
US5858206A (en) * 1997-05-20 1999-01-12 Uop Llc Process for improved water wash in FCC gas concentration units
US6307543B1 (en) * 1998-09-10 2001-10-23 Silicon Image, Inc. Bi-directional data transfer using two pair of differential lines as a single additional differential pair
JP4091240B2 (ja) * 2000-08-11 2008-05-28 松下電器産業株式会社 高速ディジタルインターフェース装置、信号送信装置、及び信号受信装置
US6469652B1 (en) * 2000-08-24 2002-10-22 National Semiconductor Corporation Pipelined analog-to-digital converter using zero-crossing capacitor swapping scheme
US6843906B1 (en) * 2000-09-08 2005-01-18 Uop Llc Integrated hydrotreating process for the dual production of FCC treated feed and an ultra low sulfur diesel stream
US6538169B1 (en) * 2000-11-13 2003-03-25 Uop Llc FCC process with improved yield of light olefins
JP2002204272A (ja) * 2000-12-28 2002-07-19 Matsushita Electric Ind Co Ltd 信号伝送装置および信号伝送システム
EP1257053A1 (en) 2001-05-11 2002-11-13 Telefonaktiebolaget L M Ericsson (Publ) Differential signal transfer circuit
US6731135B2 (en) * 2001-06-14 2004-05-04 Artisan Components, Inc. Low voltage differential signaling circuit with mid-point bias
US6617888B2 (en) * 2002-01-02 2003-09-09 Intel Corporation Low supply voltage differential signal driver
US6639434B1 (en) * 2002-10-07 2003-10-28 Lattice Semiconductor Corporation Low voltage differential signaling systems and methods
JP4492920B2 (ja) * 2003-05-27 2010-06-30 ルネサスエレクトロニクス株式会社 差動信号伝送システム
US6774700B1 (en) * 2003-08-29 2004-08-10 Agilent Technologies, Inc. Current-mode logic differential signal generation circuit employing squelch
US20060187329A1 (en) * 2005-02-24 2006-08-24 Micron Technology, Inc. Clamped capacitor readout noise rejection circuit for imagers
EP1713177A1 (fr) * 2005-04-15 2006-10-18 Stmicroelectronics Sa Amplificateur differentiel à gain variable
US7348810B1 (en) * 2006-10-27 2008-03-25 Rajendran Nair Push pull high-swing capable differential signaling circuits

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102203851A (zh) * 2008-10-31 2011-09-28 晶像股份有限公司 在标准设备连接器上的可选内容的传输
CN102203851B (zh) * 2008-10-31 2016-10-26 美国莱迪思半导体公司 在标准设备连接器上的可选内容的传输
CN103703681A (zh) * 2010-12-10 2014-04-02 马维尔国际贸易有限公司 快速上电的比较器
US9501133B2 (en) 2010-12-10 2016-11-22 Marvell World Trade Ltd. Method and apparatus for transitioning a device between operating states to control power consumed by the device
CN103703681B (zh) * 2010-12-10 2017-05-24 马维尔国际贸易有限公司 快速上电的比较器
WO2018014493A1 (zh) * 2016-07-20 2018-01-25 珠海全志科技股份有限公司 比较器及张弛振荡器
US10727822B2 (en) 2016-07-20 2020-07-28 Allwinner Technology Co., Ltd. Comparator and relaxation oscillator
CN111903099A (zh) * 2018-04-09 2020-11-06 克利尔温公司 在差分信号对上发送信息信号

Also Published As

Publication number Publication date
US20080169838A1 (en) 2008-07-17
EP1936856A3 (en) 2012-05-30
US20090323830A1 (en) 2009-12-31
HK1253224A1 (zh) 2019-06-14
KR20080058243A (ko) 2008-06-25
EP1936856B1 (en) 2015-08-26
HK1253224B (zh) 2020-02-07
EP2947809A1 (en) 2015-11-25
EP3454498B1 (en) 2019-10-23
EP2947809B1 (en) 2018-01-03
JP2008160858A (ja) 2008-07-10
JP5329080B2 (ja) 2013-10-30
TWI354476B (en) 2011-12-11
CN101207771B (zh) 2013-04-10
US7872498B2 (en) 2011-01-18
EP3306851A1 (en) 2018-04-11
TW200828929A (en) 2008-07-01
EP1936856A2 (en) 2008-06-25
KR101476417B1 (ko) 2014-12-24
EP3454498A1 (en) 2019-03-13
US7589559B2 (en) 2009-09-15
EP3306851B1 (en) 2018-12-12

Similar Documents

Publication Publication Date Title
CN101207771B (zh) 用于调制共模电压的电流模式电路
US8415986B2 (en) Voltage-mode driver with pre-emphasis
CN102739384B (zh) 全双工通信电路及其方法
US20130076404A1 (en) Low voltage differential signal driving circuit and electronic device compatible with wired transmission
US10191526B2 (en) Apparatus and method for transmitting data signal based on different supply voltages
KR100780942B1 (ko) 신호 전송 장치 및 신호 전송 방법
CN117081620A (zh) 全双工发射接收电路、串行电路芯片、电子设备及车辆
CN101882427A (zh) 差分信号串行接口电路
US11019392B2 (en) Methods and apparatus for an output buffer
US9509310B1 (en) LVDS and subLVDS driver circuit
US9197454B2 (en) Differential signal transmitters
US9647699B1 (en) Dual supply voltage power harvesting in an open drain transmitter circuit
CN115296690B (zh) 全双工发射接收电路、解串电路芯片、电子设备及车辆
US11374570B1 (en) Transmitter for transmitting a duobinary signal
US11290073B1 (en) Self-biased differential transmitter
CN117040562B (zh) 全双工发射接收电路、串行器、解串器及车辆
JP2009225335A (ja) 伝送装置及び二重伝送方式
SU1707777A1 (ru) Система передачи дискретной информации
US7446572B2 (en) Method and system for a configurable Vcc reference and Vss reference differential current mode transmitter
EP2797272A1 (en) Stacked comparator topology for multi-level signaling

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151209

Address after: oregon

Patentee after: LATTICE SEMICONDUCTOR CORPORATION

Address before: American California

Patentee before: Silicon Image Inc. A. Delaware C.