TWI411246B - 收發裝置及其相關之收發系統 - Google Patents
收發裝置及其相關之收發系統 Download PDFInfo
- Publication number
- TWI411246B TWI411246B TW99106737A TW99106737A TWI411246B TW I411246 B TWI411246 B TW I411246B TW 99106737 A TW99106737 A TW 99106737A TW 99106737 A TW99106737 A TW 99106737A TW I411246 B TWI411246 B TW I411246B
- Authority
- TW
- Taiwan
- Prior art keywords
- electrode
- mode
- coupled
- circuit
- transceiver device
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
Description
本發明係有關於傳送與接收通訊訊號的技術,尤指一種可在收發裝置操作在接收端模式(RX mode)時,參照其傳送端模組的共模電壓(common-mode voltage)來產生其接收端模組的共模電壓之收發裝置及收發系統。
由視訊電子標準協會(Video Electronics Standards Association,VESA)所制定的最新一代介面標準-DisplayPort,不但可以簡化顯示設計及其相關之連接方式,且由於DisplayPort具備穩健的電器特性,因此可以支援更高的解析度。雖然目前DisplayPort大都是應用在筆記型電腦以及顯示螢幕上,亦可將其設計在許多的嵌入式應用或者內部應用上,例如:數位電視。
每一個應用在DisplayPort的收發裝置均包含有一個接收端以及一個傳送端,按照DisplayPort的規範所定義,無論是對於來源設備或者接收設備而言,其翻轉電壓(turn-around voltage,定義成傳送端之共模電壓與接收端之共模電壓之間的電壓差)皆必須要小於0..4伏特。因此,熟知此項技藝者應可了解要維持共模電壓不變是非常困難的,舉例來說,假設傳送端的振幅大小改變了,它的共模電壓也會跟著改變。另外,整個收發系統的總阻抗值也必須要維持在50歐姆上下,所以會將電容值大小為100nF的AC耦合電容設置在兩個收發裝置之間(例如,來源設備以及接收設備之間)來連接彼此。若是該收發裝置從傳送端模式(TX mode)切換成接收端模式(RX mode)時,可能需要浪費很多時間來將傳送端的共模電壓轉換成接收端的共模電壓。
因此,如何解決上述問題,亦是收發裝置的設計領域中的重要考量之一。
因此,本發明的目的之一在於提出一種可在收發裝置操作在接收端模式下時,參照其傳送端模組的共模電壓來產生其接收端模組的共模電壓之收發裝置及收發系統,以解決上述之問題。
本發明係揭露一種收發裝置。收發裝置包含一傳送端模組及一接收端模組。傳送端模組包含有一傳送電路以及一輔助電路。當收發裝置操作在一傳送端模式下時,傳送電路會產生一第一差動輸入訊號對。輔助電路係耦接於該傳送電路,當收發裝置操作在該傳送端模式下時,輔助電路會根據該第一差動輸入訊號對來產生一差動輸出訊號對。接收端模組係耦接於該輔助電路,當該收發裝置操作在一接收端模式下時,接收端模組會根據一共模電壓來接收一第二差動輸入訊號對。其中,該輔助電路係於該收發裝置操作在該接收端模式下時,產生該共模電壓。
本發明另揭露一種收發系統。收發系統包含有兩收發裝置,該兩收發裝置係經由一電纜線來與彼此進行溝通,且該電纜線係耦接於各自的兩視訊介面之間。該兩收發裝置中的每一收發裝置均包含有一傳送端模組及一接收端模組。傳送端模組包含有一傳送電路以及一輔助電路。當收發裝置操作在一傳送端模式下時,傳送電路會產生一第一差動輸入訊號對。輔助電路係耦接於該傳送電路,當收發裝置操作在該傳送端模式下時,輔助電路會根據該第一差動輸入訊號對來產生一差動輸出訊號對。接收端模組係耦接於該輔助電路,當該收發裝置操作在一接收端模式下時,接收端模組會根據一共模電壓來接收一第二差動輸入訊號對。其中,該輔助電路係於該收發裝置操作在該接收端模式下時,產生該共模電壓。於一實施例中,該些視訊介面係符合一DisplayPort規範。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解,硬體製造商可能會用不同的名詞來稱呼同樣的元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式,而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語,故應解釋成「包含但不限定於」。另外,「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此,若文中描述一第一裝置耦接於一第二裝置,則代表該第一裝置可直接電氣連接於該第二裝置,或透過其他裝置或連接手段間接地電氣連接至該第二裝置。
請參考第1圖,第1圖為本發明一收發系統10的架構之一實施例的示意圖。於本實施例中,收發系統10係符合DisplayPort規範,但此並非本發明之限制條件。如第1圖所示,收發系統10包含有一第一收發裝置110以及一第二收發裝置120,其中第一第一收發裝置110以及第二收發裝置120係經由一電纜線130來與彼此進行溝通。舉例來說,於本實施例中,第一收發裝置110係作為一來源設備(source device),而第二收發裝置120係作為一接收設備(sink device)。值得注意的是,第一收發裝置110以及第二收發裝置120中的任一個收發裝置皆可當作一個輔助設備(auxiliary device),也就是說,兩者當中的任何一個收發裝置均包含有一傳送端模組(以元件符號112/122來標示之)、一接收端模組(以元件符號114/124來標示之)以及一視訊介面(例如,一DisplayPort連接器,以元件符號116/126來標示之),如第1圖所示。換句話說,當第一收發裝置110係當作一傳送端時,此時第二收發裝置120係當作一接收端;反之,當第一收發裝置110係當作一接收端時,此時第二收發裝置120係當作一傳送端。
請參考第2圖,第2圖為本發明一收發裝置200的實施範例之一實施例的示意圖。請注意,第1圖所示之第一收發裝置110以及第二收發裝置120中的任一個收發裝置皆可利用第2圖所示之收發裝置200來實現之。如第2圖所示,收發裝置200的實施範例包含有(但不侷限於)一傳送端模組210、一接收端模組220以及一視訊介面230。傳送端模組210包含有一傳送電路250以及一輔助電路240,而接收端模組220則係耦接於傳送端模組210之輔助電路240。當收發裝置200係操作在一傳送端模式(TX mode)下時,此時傳送電路250會產生一第一差動輸入訊號對(包含有一第一正輸入訊號IN1+以及一第一負輸入訊號IN1-)。而輔助電路240則係耦接於傳送電路250,當收發裝置200係操作在傳送端模式下時,輔助電路240會根據第一差動輸入訊號對IN+、IN-來產生一差動輸出訊號對(包含有一正輸出訊號OUT+以及一負輸出訊號OUT-)。另外,當收發裝置200係操作在一接收端模式(RX mode)下時,此時接收端模組220會根據一共模電壓VCOM來接收一第二差動輸入訊號對。值得注意的是,輔助電路240係於收發裝置200操作在該接收端模式下時,來產生共模電壓VCOM。關於輔助電路240的內部元件及其相關運作將於下列實施例中作進一步說明。
透過上述的例子,傳送電路250可視為傳送端模組210的第一級電路(first stage),而輔助電路240則可視為傳送端模組210的最後一級電路(last stage),但此並非本發明之限制條件。請注意,輔助電路240會另外耦接至接收端模組220的輸入節點,因此,當收發裝置200係操作在接收端模式下時,輔助電路240可用來產生並提供想要的共模電壓VCOM給接收端模組220。
請參考第3圖,第3圖為說明第2圖所示之傳送端模組210中的輔助電路240之詳細電路的示意圖。如第3圖所示,輔助電路240包含有(但不侷限於)一差動電路320以及一控制電路330。差動電路320具有一正輸入端、一負輸入端、一正輸出端以及一負輸出端,於本實施例中,差動電路320包含有一第一電阻R1、一第二電阻R2、一第一電晶體Q1、一第二電晶體Q2以及一偏壓電路340,其中第一電阻R1具有一第一節點N11耦接於一第一供應電壓VDD以及一第二節點N12;同樣地,第二電阻R2亦具有一第一節點N21耦接於第一供應電壓VDD以及一第二節點N22。再者,第一電晶體Q1具有一第一電極D1、一第二電極S1以及一控制電極G1,其中第一電極D1係作為前述之該負輸出端並耦接至第一電阻R1之第二節點N12,而控制電極G1則係作為前述之該正輸入端。第二電晶體Q2亦具有一第一電極D2、一第二電極S2以及一控制電極G2,其中第一電極D2係作為前述之該正輸出端並耦接至第二電阻R2之第二節點N22,而控制電極G2則係作為前述之該負輸入端。此外,偏壓電路340係耦接於一第二供應電壓GND以及第一電晶體Q1之第二電極S1、第二電晶體Q2之第二電極S2之間。
值得注意的是,控制電路330係用來決定要由哪一個訊號輸入至差動電路320的正輸入端(亦即,G1)以及負輸入端(亦即,G2)。於本實施例中,控制電路330係可由兩個開關SW1、SW2來實現之,但此僅為用來描述本發明可行之實施例,並非本發明之限制條件。其中第一開關SW1係耦接至差動電路320的正輸入端(亦即,G1),用以選擇要將第一正輸入訊號IN1+或者一第一參考電壓Vref1輸入至差動電路320的正輸入端G1;而第二開關SW2則係耦接至差動電路320的負輸入端(亦即,G2),用以選擇要將第一負輸入訊號IN1-或者一第二參考電壓Vref2輸入至差動電路320的負輸入端G2。熟知此項技藝者應可了解,在不違背本發明之精神的情況下,亦可採用其他元件來實現控制電路330,此皆應隸屬於本發明所涵蓋之範圍。
換句話說,當收發裝置200係操作在該傳送端模式下時,此時控制電路330係用來將第一差動輸入訊號對(包含有第一正輸入訊號IN1+以及第一負輸入訊號IN1-)耦接至正輸入端G1以及負輸入端G2,如第4A圖所示;而當收發裝置200係操作在該接收端模式下時,此時控制電路330則係用來將正輸入端G1以及負輸入端G2分別耦接至第一參考電壓Vref1以及第二參考電壓Vref2,如第4B圖所示。此外,當收發裝置200係操作在該接收端模式下時,控制電路330另將正輸出端(亦即,D2)以及負輸出端(亦即,D1)所產生之共模電壓VCOM傳送至接收端模組220。關於控制電路330的相關細節將進一步地詳細描述如下。
請一併參考第4A圖以及第4B圖,第4A圖為顯示當收發裝置200操作在傳送端模式的情況下時,輔助電路240中的差動電路320的示意圖;而第4B圖則為顯示當收發裝置200操作在接收端模式的情況下時,輔助電路320中的差動電路240的示意圖。於第4A圖中,第一差動輸入訊號對(包含有第一正輸入訊號IN1+以及第一負輸入訊號IN1-)係耦接至差動電路320的正輸入端G1以及負輸入端G2;而於第4B圖中,差動電路320的正輸入端G1以及負輸入端G2則係分別耦接至第一參考電壓Vref1以及第二參考電壓Vref2。
於一實施例中,第一參考電壓Vref1係可大致上等於第二參考電壓Vref2,但此並非本發明之限制條件。舉例來說,於本實施例中,第一參考電壓Vref1以及第二參考電壓Vref2中的每一參考電壓係可大致上等於第一供應電壓VDD。因此,在這個例子中,可假設第一電阻R1以及第二電阻R2的阻抗各為50歐姆(ohms),如此一來,當收發裝置200係操作在傳送端模式下時,此時傳送端模組210在正輸出端D2以及負輸入端D1之間會存在一共模電壓VCOM’,此時由於輔助電路240的配置係如第4A圖所示,因此共模電壓VCOM’亦可表示為:(VDD-(1/2*I*50))。另一方面,當收發裝置200係操作在接收端模式下時,輔助電路240則係負責提供一共模電壓VCOM給接收端模組220,而非用來產生一傳送端輸出。當第一電晶體Q1以及第二電晶體Q2皆是由所供應之參考電壓(亦即,Vref1、Vref2)來導通時,此時由正輸出端D2以及負輸出端D1所產生之共模電壓VCOM亦可表示為:(VDD-(1/2*I*50)),與前述之共模電壓VCOM’相同。簡言之,由於在傳送端模式中所採用的傳送端共模電壓(亦即,VCOM’)以及在接收端模式中所採用的接收端共模電壓(亦即,VCOM)皆是由同一電路(亦即輔助電路240)所產生之,因此一翻轉電壓(turn-around voltage,定義成傳送端模組210之共模電壓VCOM’與接收端模組220之共模電壓VCOM之間的電壓差)可大致上維持在零伏特。如此一來,當收發裝置200係使用於DisplayPort應用之中(例如,第1圖中的收發系統10),則此翻轉電壓係可符合DisplayPort規範(亦即,小於0.4伏特)。
請注意,熟知此項技藝者應可了解,在不違背本發明之精神的情況下,只要第一參考電壓Vref1以及第二參考電壓Vref2可在接收端模式下來分別導通第一電晶體Q1以及第二電晶體Q2,關於第一參考電壓Vref1、第二參考電壓Vref2之各種變化皆是可行的。
以上所述的實施例僅用來說明本發明之技術特徵,並非用來侷限本發明之範疇。由上可知,本發明提供一種收發裝置及其相關之收發系統。當收發裝置係操作在傳送端模式下時,輔助電路240會根據該第一差動輸入訊號對(IN1+、IN1-)來產生差動輸出訊號對(OUT+、OUT-),以允許傳送端模組210完成其所指定的功能,其中該差動輸出訊號對具有一共模電壓VCOM’(例如,等於(VDD-(1/2*I*50)))。另一方面,當收發裝置係操作在接收端模式下時,輔助電路240則可產生共模電壓VCOM(例如,等於(VDD-(1/2*I*50)))給接收端模組220。因此,藉由利用傳送端模組的輔助電路240來在傳送端模式下提供傳送端共模電壓(VCOM’)給傳送端模組,並在接收端模式下產生一接收端共模電壓(VCOM)給接收端模組,可使得翻轉電壓大致上維持在零伏特,以滿足一特殊通訊規範(例如,DisplayPort規範)的要求。此外,僅需要增加一個控制電路330(包含有兩個開關SW1、SW2)來決定由哪一個訊號輸入至差動電路320的正輸入端(亦即,G1)以及負輸入端(亦即,G2),因此,並不會造成整體製造成本的負擔。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
10...收發系統
110...第一收發裝置
120...第二收發裝置
130...電纜線
112、122、210...傳送端模組
114、124、220...接收端模組
116、126、230...視訊介面
200...收發裝置
250...傳送電路
240...輔助電路
320...差動電路
330...控制電路
340...偏壓電路
R1...第一電阻
R2...第二電阻
Q1...第一電晶體
Q2...第二電晶體
SW1、SW2...開關
N11、N21...第一節點
N12、N22...第二節點
D1、D2...第一電極
S1、S2...第二電極
G1、G2...控制電極
IN1+、IN1-...第一差動輸入訊號對
OUT+、OUT-...差動輸出訊號對
Vref1...第一參考電壓
Vref2...第二參考電壓
VDD...第一供應電壓
GND...第二供應電壓
VCOM、VCOM’...共模電壓
第1圖為本發明一收發系統的架構之一實施例的示意圖。
第2圖為本發明一收發裝置的實施範例之一實施例的示意圖。
第3圖為說明第2圖所示之傳送端模組中的輔助電路之詳細電路的示意圖。
第4A圖為顯示當收發裝置操作在傳送端模式的情況下時,輔助電路中的差動電路的示意圖。
第4B圖為顯示當收發裝置操作在接收端模式的情況下時,輔助電路中的差動電路的示意圖。
240...輔助電路
320...差動電路
330...控制電路
340...偏壓電路
R1...第一電阻
R2...第二電阻
Q1...第一電晶體
Q2...第二電晶體
SW1、SW2...開關
N11、N21...第一節點
N12、N22...第二節點
D1、D2...第一電極
S1、S2...第二電極
G1、G2...控制電極
IN1+、IN1-...第一差動輸入訊號對
OUT+、OUT-...差動輸出訊號對
Vref1...第一參考電壓
Vref2...第二參考電壓
VDD...第一供應電壓
GND...第二供應電壓
Claims (7)
- 一種收發裝置,包含有:一傳送端模組,包含有:一傳送電路,用來於該收發裝置操作在一傳送端模式(transmitter mode,TX mode)時,產生一第一差動輸入訊號對;及一輔助電路(auxiliary circuit),耦接於該傳送電路,用來於該收發裝置操作在該傳送端模式下時,根據該第一差動輸入訊號對來產生一差動輸出訊號對,其中該輔助電路包含有:一差動電路,具有一正輸入端、一負輸入端、一正輸出端以及一負輸出端;以及一控制電路,當該收發裝置操作在該傳送端模式下時,該控制電路係將該第一差動輸入訊號對耦接至該正輸入端以及該負輸入端,並將該正輸入端以及該負輸入端分別耦接至一第一參考電壓以及一第二參考電壓;以及當該收發裝置操作在一接收端模式下時,該控制電路係將該正輸出端以及該負輸出端所產生之一共模電壓耦接至一接收端模組;以及該接收端模組,耦接於該輔助電路,用來於該收發裝置操作在該接收端模式(receiver mode,RX mode)時,根據該共模電壓(common-mode voltage)來接收一第二差動輸入訊號對; 其中,該輔助電路係於該收發裝置操作在該接收端模式下時,產生該共模電壓。
- 如申請專利範圍第1項所述之收發裝置,其中該差動電路包含有:一第一電阻,具有一第一節點耦接於一第一供應電壓;一第二電阻,具有一第一節點耦接於該第一供應電壓;一第一電晶體,具有一第一電極、一第二電極以及一控制電極,該第一電極係作為該負輸出端並耦接至該第一電阻之一第二節點,而該控制電極係作為該正輸入端;一第二電晶體,具有一第一電極、一第二電極以及一控制電極,該第二電晶體之該第一電極係作為該正輸出端並耦接至該第二電阻之一第二節點,而該第二電晶體之該控制電極係作為該負輸入端;以及一偏壓電路(bias circuit),耦接於一第二供應電壓以及該第一電晶體之該第二電極、該第二電晶體之該第二電極之間。
- 如申請專利範圍第2項所述之收發裝置,其中該第一參考電壓係大致上等於該第一供應電壓,以及該第二參考電壓係大致上等於該第一供應電壓。
- 一種收發系統,包含有:兩收發裝置,該兩收發裝置係經由一電纜線來與彼此進行溝通,且該電纜線係耦接於各自的兩視訊介面之間,該兩收發裝置中的 每一收發裝置包含有:一傳送端模組,包含有:一傳送電路,用來於該收發裝置操作在一傳送端模式下時,產生一第一差動輸入訊號對;及一輔助電路,耦接於該傳送電路,用來於該收發裝置操作在該傳送端模式下時,根據該第一差動輸入訊號對來產生一差動輸出訊號對,其中該輔助電路包含有:一差動電路,具有一正輸入端、一負輸入端、一正輸出端以及一負輸出端;以及一控制電路,當該收發裝置操作在該傳送端模式下時,該控制電路係將該第一差動輸入訊號對耦接至該正輸入端以及該負輸入端,並將該正輸入端以及該負輸入端分別耦接至一第一參考電壓以及一第二參考電壓;以及當該收發裝置操作在一接收端模式下時,該控制電路係將該正輸出端以及該負輸出端所產生之一共模電壓耦接至一接收端模組;以及該接收端模組,耦接於該輔助電路,用來於該收發裝置操作在該接收端模式下時,根據該共模電壓來接收一第二差動輸入訊號對;其中,該輔助電路係於該收發裝置操作在該接收端模式下時,產生該共模電壓。
- 如申請專利範圍第4項所述之收發系統,其中該差動電路包含有: 一第一電阻,具有一第一節點耦接於一第一供應電壓;一第二電阻,具有一第一節點耦接於該第一供應電壓;一第一電晶體,具有一第一電極、一第二電極以及一控制電極,該第一電極係作為該負輸出端並耦接至該第一電阻之一第二節點,而該控制電極係作為該正輸入端;一第二電晶體,具有一第一電極、一第二電極以及一控制電極,該第二電晶體之該第一電極係作為該正輸出端並耦接至該第二電阻之一第二節點,而該第二電晶體之該控制電極係作為該負輸入端;以及一偏壓電路,耦接於一第二供應電壓以及該第一電晶體之該第二電極、該第二電晶體之該第二電極之間。
- 如申請專利範圍第5項所述之收發系統,其中該第一參考電壓係大致上等於該第一供應電壓,以及該第二參考電壓係大致上等於該第一供應電壓。
- 如申請專利範圍第4項所述之收發系統,其中該些視訊介面係符合一DisplayPort規範。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW99106737A TWI411246B (zh) | 2010-03-09 | 2010-03-09 | 收發裝置及其相關之收發系統 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW99106737A TWI411246B (zh) | 2010-03-09 | 2010-03-09 | 收發裝置及其相關之收發系統 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201132002A TW201132002A (en) | 2011-09-16 |
TWI411246B true TWI411246B (zh) | 2013-10-01 |
Family
ID=49771658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW99106737A TWI411246B (zh) | 2010-03-09 | 2010-03-09 | 收發裝置及其相關之收發系統 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI411246B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI612772B (zh) * | 2016-12-21 | 2018-01-21 | 瑞昱半導體股份有限公司 | 數位式視訊傳輸介面中的輔助通道傳收電路 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070077905A1 (en) * | 2005-09-15 | 2007-04-05 | Samsung Electro-Mechanics Co., Ltd. | Quadrature voltage controlled oscillator |
US20080079462A1 (en) * | 2006-09-29 | 2008-04-03 | Parade Technologies, Ltd. | Digital A/V Transmission PHY Signaling Format Conversion, Multiplexing, and De-Multiplexing |
TW200828929A (en) * | 2006-12-20 | 2008-07-01 | Silicon Image Inc | Current mode circuitry to modulate a common mode voltage |
TW200841635A (en) * | 2007-04-14 | 2008-10-16 | Realtek Semiconductor Corp | Transceiver device and method with saving power |
TW200915715A (en) * | 2007-09-27 | 2009-04-01 | Mstar Semiconductor Inc | High linearity mixer with programmable gain and associated transconductor |
TWI315941B (en) * | 2005-03-31 | 2009-10-11 | Nxp Bv | Systems and method for automatic quadrature phase imbalence compensation using a delay locked loop |
TW201001906A (en) * | 2008-02-22 | 2010-01-01 | Vintomie Networks B V Llc | Feedback technique and filter and method |
-
2010
- 2010-03-09 TW TW99106737A patent/TWI411246B/zh not_active IP Right Cessation
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI315941B (en) * | 2005-03-31 | 2009-10-11 | Nxp Bv | Systems and method for automatic quadrature phase imbalence compensation using a delay locked loop |
US20070077905A1 (en) * | 2005-09-15 | 2007-04-05 | Samsung Electro-Mechanics Co., Ltd. | Quadrature voltage controlled oscillator |
US20080079462A1 (en) * | 2006-09-29 | 2008-04-03 | Parade Technologies, Ltd. | Digital A/V Transmission PHY Signaling Format Conversion, Multiplexing, and De-Multiplexing |
US7397283B2 (en) * | 2006-09-29 | 2008-07-08 | Parade Technologies, Ltd. | Digital A/V transmission PHY signaling format conversion, multiplexing, and de-multiplexing |
TW200828929A (en) * | 2006-12-20 | 2008-07-01 | Silicon Image Inc | Current mode circuitry to modulate a common mode voltage |
TW200841635A (en) * | 2007-04-14 | 2008-10-16 | Realtek Semiconductor Corp | Transceiver device and method with saving power |
TW200915715A (en) * | 2007-09-27 | 2009-04-01 | Mstar Semiconductor Inc | High linearity mixer with programmable gain and associated transconductor |
TW201001906A (en) * | 2008-02-22 | 2010-01-01 | Vintomie Networks B V Llc | Feedback technique and filter and method |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI612772B (zh) * | 2016-12-21 | 2018-01-21 | 瑞昱半導體股份有限公司 | 數位式視訊傳輸介面中的輔助通道傳收電路 |
Also Published As
Publication number | Publication date |
---|---|
TW201132002A (en) | 2011-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9009379B1 (en) | Communicating with MIPI-compliant devices using non-MIPI interfaces | |
TWI423118B (zh) | 電腦、雙模式dp和hdmi傳輸裝置及其使用方法 | |
KR101357331B1 (ko) | 고속 공통 모드 피드백을 제어하는 차동 드라이버 회로 및 차동 신호 구동 방법 | |
JP2009111794A (ja) | シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路 | |
US7477615B2 (en) | Transceiver, data transfer control device, and electronic instrument | |
US10523259B2 (en) | Transmitter and communication system | |
JP5269472B2 (ja) | ガラス上の差動信号に対する終端補償 | |
CN107872218B (zh) | 电流模式逻辑电路 | |
TWI411246B (zh) | 收發裝置及其相關之收發系統 | |
CN102195665B (zh) | 收发装置及其相关的收发系统 | |
US20130002299A1 (en) | Logic level translator and electronic system | |
US10148308B2 (en) | Auxiliary channel transceiving circuit of displayport interface | |
US11005477B2 (en) | Driver circuit and control method therefor, and transmission/reception system | |
US8199797B2 (en) | Transceiving apparatus and transceiving system of low turn-around voltage | |
TWI700889B (zh) | 用以支援多種介面標準的放大器之負載電路及驅動電路 | |
US7598510B2 (en) | Serial interface connecting circuit for supporting communications between different types of serial interfaces | |
US8781432B2 (en) | Circuit coupling | |
CN106488152B (zh) | 遥感ccd相机高速差分信号转换电路 | |
US8422573B2 (en) | Transmitting device | |
TWI763188B (zh) | 收發電路 | |
US20230148367A1 (en) | System and method for multi-mode receiver | |
JP2008300979A (ja) | Lvdsレシーバ | |
TWI405418B (zh) | 傳輸裝置 | |
US20040061520A1 (en) | Universal input apparatus | |
KR100687631B1 (ko) | 저전력 대신호를 위한 구동기 및 이를 탑재한 이더넷송수신기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |