JP4091240B2 - 高速ディジタルインターフェース装置、信号送信装置、及び信号受信装置 - Google Patents
高速ディジタルインターフェース装置、信号送信装置、及び信号受信装置 Download PDFInfo
- Publication number
- JP4091240B2 JP4091240B2 JP2000244546A JP2000244546A JP4091240B2 JP 4091240 B2 JP4091240 B2 JP 4091240B2 JP 2000244546 A JP2000244546 A JP 2000244546A JP 2000244546 A JP2000244546 A JP 2000244546A JP 4091240 B2 JP4091240 B2 JP 4091240B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- switching means
- pair
- audio
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Details Of Television Systems (AREA)
- Television Systems (AREA)
- Time-Division Multiplex Systems (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、送信側と受信側の間で画像信号および音声信号を伝送する高速ディジタルインターフェース装置に関するものである。
【０００２】
【従来の技術】
図７はＤＶＩ（Digital Video Interface）仕様バージョン１．０に用いられている従来の高速ディジタルインターフェース装置の構成を示す図である。図７において、７０１はトランスミッタである。７０１１，７０１２は入力データ（チャンネルＶ０）を変調するためのスイッチング手段である。７０１３はスイッチング手段７０１１，７０１２につながれたカレントソースである。７０２はレシーバである。７０２１，７０２２はより対線の伝送路Ｚ０にロードとしてつながれた抵抗である。７０２３はより対線に現れる信号を差動増幅する差動アンプである。
【０００３】
次に動作について説明する。トランスミッタ７０１において、入力データ（チャンネルＶ０）の変調信号はスイッチング手段７０１１および７０１２を逆相で変調をかけることにより、送出される。伝送路Ｚ０は高インピーダンスを持ったより対線である。全体としては信号の振幅の影響を軽減するために、カレントソース７０１３を用いて、信号の立上りの振幅，立下りの振幅がそれぞれあまり大きくならないような工夫をしている。伝送路Ｚ０を通じてレシーバ７０２に信号が供給されると、抵抗７０２１，７０２２を介して電流がそれぞれシンクされ、その信号が差動アンプ７０２３によって差動増幅され、出力される。
【０００４】
【発明が解決しようとする課題】
図７に示した従来の高速ディジタルインターフェース装置は、画像データを伝送する目的で使用されるものであり、オーディオデータをともに送るためには、このままでは使えなかった。
【０００５】
オーディオデータの伝送を追加する方法として、Ａ：より対線を別途オーディオチャンネル用に追加して、追加のモアチャンネルとする方法、Ｂ：図７に示すような既存チャンネルを時分割で多重し、新たなモアチャンネルを伝送する方法が考えられる。しかしながら、方法Ａにおいてはケーブル及びコネクタ形状がそれぞれ変更されることとなるため、既存の機器と新たに追加した機器との間での接続ができない、すなわち非互換であるという問題がある。また方法Ｂにおいては、既存チャンネルを時分割するため、空き時間があれば問題ないが、そうでない場合には時分割による全体のレートの低減等の問題が生じて好ましくない。さらに元信号である画像データの固有の周期と追加するオーディオチャンネルの信号の周期との関係で制約が生じる等の問題があった。
【０００６】
本発明は上記の問題点を解消するためになされたもので、既存機器と同じ形状，物理構造情報を持ったケーブル及びコネクタを使用して追加のチャンネルの伝送を実現でき、かつ、信号の周期関係の調整が不要であり、本来の信号である画像信号の伝送へ影響を与えることなく追加のチャンネル（オーディオデータ）の伝送を実現できる高速ディジタルインターフェース装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記の課題を解決するために、本発明（請求項１）は、伝送路を用いて信号送信装置と信号受信装置の間で画像信号および音声信号を伝送する高速ディジタルインターフェース装置であって、前記信号送信装置は、接続（オン）または切断（オフ）のいずれかの状態を形成する２つの端子を有し、前記信号送信装置の１対の出力端子のそれぞれに一方の端子をそれぞれ接続したスイッチング手段１およびスイッチング手段２と、前記スイッチング手段１および前記スイッチング手段２のそれぞれの他の端子をともに接続した共通接続点と、前記共通接続点に接続し所定の電流をシンクするカレントソース１と、オンまたはオフのいずれかの状態を形成する２つの端子を有し、前記共通接続点に一方の端子が接続されるスイッチング手段３と、前記スイッチング手段３の他の端子に接続され所定の電流をシンクするカレントソース２とを備え、前記スイッチング手段１および前記スイッチング手段２のそれぞれのオン状態またはオフ状態を、前記画像信号およびその反転信号でそれぞれ制御するとともに、前記スイッチング手段３のオン状態またはオフ状態を前記音声信号で制御するものであり、前記伝送路は、少なくとも１対の信号線を備え、前記信号受信装置は、前記伝送路に接続された１対の入力端子を所定の電位を有する電源からそれぞれプルアップする抵抗器と、前記１対の入力端子の電圧信号を差動検出する手段と、前記１対の入力端子の電圧信号を和動検出する手段とを備えたものである、ことを特徴とするものである。
【０００８】
また、本発明（請求項２）は、少なくとも１対の信号線を備えた伝送路を用いて、信号受信装置に対して画像信号および音声信号を伝送する信号送信装置であって、接続（オン）または切断（オフ）のいずれかの状態を形成する２つの端子を有し、当該信号送信装置の、前記伝送路の前記１対の信号線に接続された１対の出力端子のそれぞれに一方の端子をそれぞれ接続したスイッチング手段１およびスイッチング手段２と、前記スイッチング手段１および前記スイッチング手段２のそれぞれの他の端子をともに接続した共通接続点と、前記共通接続点に接続し所定の電流をシンクするカレントソース１と、オンまたはオフのいずれかの状態を形成する２つの端子を有し、前記共通接続点に一方の端子が接続されるスイッチング手段３と、前記スイッチング手段３の他の端子に接続され所定の電流をシンクするカレントソース２とを備え、前記スイッチング手段１、および前記スイッチング手段２のオン／オフ状態を、前記画像信号、およびその反転信号でそれぞれ制御し、前記スイッチング手段３のオン／オフ状態を前記音声信号で制御することを特徴とするものである。
【００１１】
【発明の実施の形態】
実施の形態１．
次に本発明の実施の形態について説明する。
図１は本発明の実施の形態１による高速ディジタルインターフェース装置の構成を示す図であり、図１において、１０１はトランスミッタである。１０１１，１０１２は入力画像データ（チャンネルＶ０）を変調するためのスイッチング手段である。１０１３はスイッチング手段１０１１，１０１２につながれたカレントソースである。１０２はレシーバである。１０２１，１０２２はより対線の伝送路Ｚ０にロードとしてつながれた抵抗である。１０２３はより対線に現れる信号を差動増幅する差動アンプである。１０３はオーディオデータのトランスミッタである。１０３１は入力オーディオデータ（チャンネルＡ０）を変調するためのスイッチング手段である。１０３３はスイッチング手段１０３１につながれたカレントソースである。１０４はオーディオデータのレシーバであり、１０４１は同相入力のレシーバアンプである。
【００１２】
本実施の形態において追加伝送されるオーディオの信号はチャンネルＡ０から供給され、トランスミッタ１０３によって変調され、その信号１０５がトランスミッタ１０１に供給され、重畳された信号が伝送ラインＺ０を介してレシーバ１０２及び１０４に供給される。
【００１３】
さらに詳細に説明する。チャンネルＡ０に供給されるオーディオデータは、スイッチング手段１０３１をドライブし、カレントソース１０３３によって引き込まれる電流値の変化として変調を行う。その電流の変化は信号１０５としてトランスミッタ１０１に結合され、全体の電流の変化として寄与する。
【００１４】
次に信号の重畳の動作について説明する。スイッチング手段１０３１が閉じているときには、カレントソース１０３３によって電流がシンクされる。スイッチング手段１０１１とスイッチング手段１０１２は相補的に動作をしているため、どちらか一方を常に閉じた状態にある。従って、電流を供給するロードとなるレシーバ１０２からの電流は、スイッチング手段１０１１もしくは１０１２のどちらか一方を経由してシンクされ、スイッチング手段１０３１がオンであるときにはカレントソース１０３３及びカレントソース１０１３の和の電流が結果的にシンクされることになる。またスイッチング手段１０３１がオープンのときにはカレントソース１０３３のシンクがなく、カレントソース１０１３の電流値のみがシンクされる。すなわち、オーディオデータの寄与分としてはスイッチ手段１０３１による制御により、カレントソース１０３３の増加分として全体に重畳されることになる。
【００１５】
画像信号のデータについてはスイッチング手段１０１１及び１０１２が相補的に動作し、より対線のそれぞれをコンプリメンタリーに電流シンクしており、シンクされる電流値はオーディオチャンネルによる重畳によって増減する結果、より対線のそれぞれは単に電流の線計加算による動作に基づいて動作している。すなわち、モアチャンネルとして追加するオーディオデータ（チャンネルＡ０）に基づくシンク信号である信号１０５は、画像信号データの伝送系に対しては同相信号として重畳されることになる。
【００１６】
次にレシーバ側の説明をする。画像信号（ビデオ信号）のレシーバ１０２において、伝送ライン１０６及び１０７の信号が差動アンプ１０２３によって増幅される。差動アンプ１０２３は、信号１０６及び１０７の同相部についてはキャンセルするような動作をする。従って差動アンプ１０２３の出力チャンネルＶ０には同相信号であるチャンネルＡ０のオーディオ信号成分は出てこない。一方、レシーバ１０４のレシーバアンプ１０４１は同相入力のアンプであり、従って信号１０６及び１０７の同相成分が出力にあらわれるため、逆相成分についてはレシーバアンプ１０４１の出力にはあらわれてこない。すなわち、画像信号チャンネルＶ０のデータの成分は逆相でドライブされているため、レシーバアンプ１０４１の出力にはあらわれないことになる。
【００１７】
図２は本実施の形態１による高速ディジタルインターフェース装置の動作を説明するための信号波形図である。
図２においてデータＲ１はビデオ信号チャンネルＶ０に供給されるディジタルデータである。信号Ｒ１及び／Ｒ１はスイッチ手段１０１１及び１０１２によって変調された信号である。図に示すとおりデータＲに基づいて相互に逆相で変調がかけられる。データＡ０はオーディオ信号チャンネルＡ０に供給されるディジタルデータである。信号Ａ０はデータＡ０に基づいて電流値の増減として示される。データＲ１とデータＡ０とはそれぞれ非同期の関係にあるので、特にエッジの位置についてはアライメントはされていない。
【００１８】
以上のような２つのデータを重畳した信号を信号１０６及び１０７の波形図として示す。それぞれのデータの“０”，“１”に応じて電流値の増減として合成される。カレントソース１０１３及び１０３３の値はそれぞれ任意の値に設定ができるので、信号１０６及び１０７に生じる電圧値は等幅ではない。ビデオ信号とオーディオ信号のそれぞれの信号帯域などに応じて所要の振幅となるよう電圧値の幅を調整するためにカレントソース１０１３及び１０３３の値をそれぞれ任意の値に設定する。信号１０６は信号Ｒ１と信号Ａ０の和の信号であり、信号１０７は信号／Ｒ１と信号Ａ０の和の信号である。レシーバ側のチャンネルＶ０は差動アンプ１０２３によって信号１０６及び１０７の信号成分のうち、差動分だけが取り出されることになるため、信号１０６及び１０７にともに加算された信号Ａ０はあらわれてこない。一方、レシーバ側のチャンネルＡ０、すなわち、同相アンプ１０４１に増幅される出力には逆相成分である信号Ｒ１及び／Ｒ１に基づく成分はあらわれてこない。同相アンプ１０４１の出力としてあらわれるのは同相成分、すなわち、信号Ａ０の成分のみになる。
【００１９】
このように本実施の形態１では、送信側において、画像信号に音声信号を同相信号として加算し、受信側において、合成信号から同相信号として加算された音声信号を抽出する構成としたから、既存機器と同じ形状，物理構造情報を持ったケーブル及びコネクタを使用して、すなわち、互換性を維持しつつ、オーディオチャンネルの伝送を追加することができる。また、周期関係の調整を省略できる独立チャンネルをモアチャンネルとして使用できるので、いかなる非同期データであっても制約なく、また、元信号の伝送に影響を与えることなく伝送ができる。さらに、ビデオ信号と追加するオーディオ信号を同相，逆相の関係で分離するようにしているので、ビデオ信号と追加するオーディオ信号は非同期であってもよく、たとえばビデオ信号が垂直周波数６０Ｈｚから８５Ｈｚまで画面の形態や特性に応じて変化した場合であっても、オーディオ信号としては何ら変える必要がなく、ビデオ信号をオーディオ信号とは無関係に任意に切り換えることを可能とできる。同様にオーディオ信号のサンプリング周波数が３２ｋＨｚ、４４．1ｋＨｚ、４８ｋＨｚと変化した場合にも、ビデオ信号とは独立かつ非同期であるため、オーディオ信号をビデオ信号とは無関係に任意に切り換えることを可能とできる。
【００２０】
実施の形態２．
図３は本発明の実施の形態２による高速ディジタルインターフェース装置の構成を示す図であり、図３において、３０１はチャンネルＶ０用のトランスミッタ、３０８はチャンネルＶ１用のトランスミッタである。３０１１，３０１２，３０８１，３０８２は入力画像データを変調するためのスイッチング手段である。３０１３はスイッチング手段３０１１，３０１２につながれたカレントソース、３０８３はスイッチング手段３０８１，３０８２につながれたカレントソースである。３０２はチャンネルＶ０用のレシーバ、３０９はチャンネルＶ１用のレシーバである。３０２１，３０２２，３０９１，３０９２はより対線の伝送路Ｚ０にロードとしてつながれた抵抗である。３０２３，３０９３はより対線に現れる信号を差動増幅する差動アンプである。３０２４，３０２５はチャンネルＶ０伝送用のより対線から同相成分を取り出すための抵抗、３０９４，３０９５はチャンネルＶ１伝送用のより対線から同相成分を取り出すための抵抗である。３０３はオーディオデータのトランスミッタである。３０３１，３０３２は入力オーディオデータ（チャンネルＡ０）を変調するためのスイッチング手段である。３０３３はスイッチング手段３０３１，３０３２につながれたカレントソースである。３０４はオーディオデータのレシーバであり、３０４１は抵抗３０２４，３０２５によって取り出された信号と抵抗３０９４，３０９５によって取り出された信号を差動増幅する差動アンプである。
【００２１】
次に動作について説明する。本実施の形態２による高速ディジタルインターフェース装置が上記実施の形態１による高速ディジタルインターフェース装置と異なる点は、モアチャンネルであるチャンネルＡ０の逆相信号をトランスミッタ３０８及びレシーバ３０９に供給している点である。すなわち、本実施の形態２による高速ディジタルインターフェース装置では、オーディオ信号についても逆相で差動信号を伝送あるいは受信するような構成にしている。
【００２２】
図４は本実施の形態２による高速ディジタルインターフェース装置の動作を説明するための信号波形図である。
図４において、データＲ１はビデオ信号チャンネルＶ０に供給されるディジタルデータ、データＲ２はビデオ信号チャンネルＶ１に供給されるディジタルデータである。信号Ｒ１及び／Ｒ１はスイッチ手段３０１１及び３０１２によって変調された信号、信号Ｒ２及び／Ｒ２はスイッチ手段３０８１及び３０８２によって変調された信号である。図に示すとおりデータＲ１，Ｒ２に基づいてそれぞれ相互に逆相で変調がかけられる。データＡ０はオーディオ信号チャンネルＡ０に供給されるディジタルデータである。信号Ａ０及び／Ａ０はスイッチ手段３０３１及び３０３２によって変調された信号である。図に示すとおりデータＡ０に基づいて相互に逆相で変調がかけられる。
【００２３】
信号Ａ０は信号Ｒ１及び／Ｒ１に重畳され、合成信号３０６及び３０７となり、信号／Ａ０は信号Ｒ２及び／Ｒ２に重畳され、合成信号３１０及び３１１となる。信号３０６は信号Ｒ１と信号Ａ０の和の信号、信号３０７は信号／Ｒ１と信号Ａ０の和の信号、信号３１０は信号Ｒ２と信号／Ａ０の和の信号、信号３１１は信号／Ｒ２と信号／Ａ０の和の信号である。レシーバ側のチャンネルＶ０は差動アンプ３０２３によって信号３０６及び３０７の信号成分のうち、差動分だけが取り出されることになるため、信号３０６及び３０７にともに加算された信号Ａ０はあらわれてこない。また、レシーバ側のチャンネルＶ１は差動アンプ３０９３によって信号３１０及び３１１の信号成分のうち、差動分だけが取り出されることになるため、信号３１０及び３１１にともに加算された信号／Ａ０はあらわれてこない。一方、レシーバ側のチャンネルＡ０、すなわち、抵抗３０２４，３０２５によって取り出される出力には逆相成分である信号Ｒ１及び／Ｒ１に基づく成分はあらわれてこない。抵抗３０２４，３０２５によって取り出される出力としてあらわれる信号３１２は同相成分、すなわち、信号Ａ０の成分のみになる。同様に、レシーバ側のチャンネル／Ａ０、すなわち、抵抗３０９４，３０９５によって取り出される出力には逆相成分である信号Ｒ２及び／Ｒ２に基づく成分はあらわれてこない。抵抗３０９４，３０９５によって取り出される出力としてあらわれる信号３１３は同相成分、すなわち、信号／Ａ０の成分のみになる。そして、信号３１２と信号３１３が差動アンプ３０４１によって差動増幅されチャンネルＡ０のデータが出力される。
【００２４】
このような本実施の形態２による高速ディジタルインターフェース装置では、モアチャンネルのオーディオ信号成分についても差動で変調通信しそれに基づいて復調するため、それぞれの信号３０６，３０７，３１０，３１１における電圧振幅を小さくすることが可能となる。従って、振幅の立上りエッジ，立下りエッジに基づく不要輻射等の影響を軽減することができる。
【００２５】
上記実施の形態１による高速ディジタルインターフェース装置では、スイッチング手段１０３１のオンオフによりグランドに引き込む電流が高速に変化する。この電流は伝送路Ｚ０のグランドラインを流れ、不要な輻射雑音を伴うおそれがある。一方、本実施の形態２による高速ディジタルインターフェース装置では、スイッチング手段３０３１とスイッチング手段３０３２は互いに相補動作を行なうため、常にどちらか一方がオンとなり、一定の直流電流がグランドに引き込まれる。この直流電流は伝送路Ｚ０のグランドラインを流れるが、直流であるので輻射雑音は発生しない。なお、画像信号についても差動駆動を行なうので同様に直流のみがグランドラインを流れ、不要な輻射雑音を発生することが無い。このように、本実施の形態２による高速ディジタルインターフェース装置は、上記実施の形態１による高速ディジタルインターフェース装置に比して輻射雑音の発生を低減することができる。
【００２６】
実施の形態３．
次に、本発明の実施の形態３について説明する。本実施の形態３は、上記実施の形態２による高速ディジタルインターフェース装置を、具体的な送信装置と受信装置の間のディジタルインターフェース装置として適用したものである。
【００２７】
図５は本実施の形態３による送信装置，及び受信装置の構成を示す図である。図５において、５０１は送信装置、５０２は受信装置である。５０１１はビデオ信号Ｒ１のエンコーダ／シリアライザ、５０１２はビデオ信号Ｒ２のエンコーダ／シリアライザ、５０１３はビデオ信号Ｇ１のエンコーダ／シリアライザ、５０１４はビデオ信号Ｇ２のエンコーダ／シリアライザ、５０１５はビデオ信号Ｂ１のエンコーダ／シリアライザ、５０１６はビデオ信号Ｂ２のエンコーダ／シリアライザである。５０１７，５０１８，５０１９はオーディオのベースバンド信号をそれぞれ２チャンネル毎にＩＥＣ９５８フォーマットに変換して出力するＩＥＣ９５８トランスミッタである。ＩＥＣ９５８トランスミッタ５０１７はベースバンド信号のうちのフロントＬ，フロントＲをＩＥＣ９５８フォーマットに変換して出力し、ＩＥＣ９５８トランスミッタ５０１８はベースバンド信号のうちのリアＬ，リアＲをＩＥＣ９５８フォーマットに変換して出力し、ＩＥＣ９５８トランスミッタ５０１９はベースバンド信号のうちのセンターチャンネルＣ，低域チャンネルＬＦＥをＩＥＣ９５８フォーマットに変換して出力する。受信装置５０２において、５０２１はビデオ信号Ｒ１のリカバリー／デコーダ、５０２２はビデオ信号Ｒ２のリカバリー／デコーダ、５０２３はビデオ信号Ｇ１のリカバリー／デコーダ、５０２４はビデオ信号Ｇ２のリカバリー／デコーダ、５０２５はビデオ信号Ｂ１のリカバリー／デコーダ、５０２６はビデオ信号Ｂ２のリカバリー／デコーダである。５０２７，５０２８，５０２９はオーディオベースバンド信号を受信しデコードするＩＥＣ９５８レシーバである。５０３０はＩＥＣ９５８レシーバ５０２７がデコードするオーディオベースバンド信号をディジタルアナログ変換してフロントＬ，フロントＲのアナログオーディオ信号を出力するＤ／Ａコンバータ、５０３１はＩＥＣ９５８レシーバ５０２８がデコードするオーディオベースバンド信号をディジタルアナログ変換してリアＬ，リアＲのアナログオーディオ信号を出力するＤ／Ａコンバータ、５０３２はＩＥＣ９５８レシーバ５０２９がデコードするオーディオベースバンド信号をディジタルアナログ変換してセンターチャンネルＣ，低域チャンネルＬＦＥのアナログオーディオ信号を出力するＤ／Ａコンバータである。
【００２８】
次に動作について説明する。本実施の形態３では、オーディオのベースバンド信号として、フロントＬ，フロントＲ，リアＬ，リアＲ及びセンターチャンネルＣ，低域チャンネルＬＦＥの合計６チャンネルを伝送する。ベースバンド信号は一旦２チャンネル毎に束ねられ、ＩＥＣ９５８のフォーマットに変換されてビデオデータに重畳される。具体的に、本実施の形態３では、フロントＬ，Ｒの２チャンネルをまとめてＩＥＣ９５８フォーマット変換した信号をビデオデータＲ１及びＲ２に重畳し、リアＬ，Ｒの２チャンネルをまとめてＩＥＣ９５８フォーマット変換した信号をビデオデータＧ１及びＧ２に重畳し、センターチャンネル，ＬＦＥチャンネルの２チャンネルをまとめてＩＥＣ９５８フォーマット変換した信号をビデオデータＢ１及びＢ２に重畳する。これにより、オーディオの５．１チャンネルのデータをビデオデータとともに伝送することができる。送信側においてオーディオデータをビデオデータに重畳する動作、及びビデオデータに重畳されたオーディオデータを受信側において分離する動作は、上記実施の形態２による高速ディジタルインターフェース装置における動作と同様であるので詳細な説明は省略する。
【００２９】
このような本実施の形態３による構成によれば、信号のバースト伝送を伴う時分割多重を使う必要性がないので、オーディオの信号伝送については連続伝送が可能となるため受信側でクロックジッタが発生する心配がなくなり、受信側のＰＬＬについても簡素化ができ高性能が実現できる。
【００３０】
なお、本実施の形態３では、上記実施の形態２による高速ディジタルインターフェース装置を適用して、ＩＥＣ９５８フォーマット変換した１つのオーディオ信号を２チャンネルのビデオデータに重畳するものについて示したが、上記実施の形態１による高速ディジタルインターフェース装置を適用して、ＩＥＣ９５８フォーマット変換した１つのオーディオ信号を２チャンネルのビデオデータのうちの１チャンネルに重畳するようにしてもよい。
【００３１】
実施の形態４．
次に、本発明の実施の形態４について説明する。本実施の形態４は、上記実施の形態２による高速ディジタルインターフェース装置を、具体的な送信装置と受信装置の間のディジタルインターフェース装置として適用したものである。
【００３２】
図６は本実施の形態４による送信装置，及び受信装置の構成を示す図である。図６において６０１は送信装置、６０２は受信装置である。６０１１はビデオ信号Ｒ１のエンコーダ／シリアライザ、６０１２はビデオ信号Ｒ２のエンコーダ／シリアライザである。６０１３，６０１４，６０１５はオーディオのベースバンド信号をそれぞれ２チャンネル毎にＩＥＣ９５８フォーマットに変換して出力するＩＥＣ９５８トランスミッタである。ＩＥＣ９５８トランスミッタ６０１３はベースバンド信号のうちのフロントＬ，フロントＲをＩＥＣ９５８フォーマットに変換して出力し、ＩＥＣ９５８トランスミッタ６０１４はベースバンド信号のうちのリアＬ，リアＲをＩＥＣ９５８フォーマットに変換して出力し、ＩＥＣ９５８トランスミッタ６０１５はベースバンド信号のうちのセンターチャンネルＣ，低域チャンネルＬＦＥをＩＥＣ９５８フォーマットに変換して出力する。６０１６はＩＥＣ９５８トランスミッタ６０１３，６０１４，６０１５の出力を時分割多重して出力するマルチプレクサである。受信装置６０２において、６０２１はビデオ信号Ｒ１のリカバリー／デコーダ、６０２２はビデオ信号Ｒ２のリカバリー／デコーダである。６０２３は時分割多重されたオーディオデータを分離するデマルチプレクサである。６０２４，６０２５，６０２６はデマルチプレクサ６０２３で分離されたオーディオベースバンド信号をデコードするＩＥＣ９５８レシーバである。６０２７はＩＥＣ９５８レシーバ６０２４がデコードするオーディオベースバンド信号をディジタルアナログ変換してフロントＬ，フロントＲのアナログオーディオ信号を出力するＤ／Ａコンバータ、６０２８はＩＥＣ９５８レシーバ６０２５がデコードするオーディオベースバンド信号をディジタルアナログ変換してリアＬ，リアＲのアナログオーディオ信号を出力するＤ／Ａコンバータ、６０２９はＩＥＣ９５８レシーバ６０２６がデコードするオーディオベースバンド信号をディジタルアナログ変換してセンターチャンネルＣ，低域チャンネルＬＦＥのアナログオーディオ信号を出力するＤ／Ａコンバータである。
【００３３】
次に動作について説明する。本実施の形態４では、オーディオのベースバンド信号として、フロントＬ，フロントＲ，リアＬ，リアＲ及びセンターチャンネルＣ，低域チャンネルＬＦＥの合計６チャンネルを伝送する。ベースバンド信号は一旦２チャンネル毎に束ねられ、ＩＣ９５８のフォーマットに変換され、さらに時分割多重されてビデオデータに重畳される。送信装置６０１においてビデオ信号Ｒ１，Ｒ２はエンコーダ／シリアライザ６０１１及び６０１２によって送信される。一方、オーディオの信号はＩＥＣ９５８トランスミッタ６０１３，６０１４，６０１５によってそれぞれ２チャンネル毎にまとめられた形でＩＣ９５８のフォーマットに変換される。これら合計６チャンネルの信号はマルチプレクサ６０１６によって合成され、１つの時分割多重信号としてビデオ信号Ｒ１及びＲ２に重畳される。オーディオの６チャンネル信号については時分割多重されるが、それぞれのデータ信号としては同相成分としてＲ１及びＲ２に加えられるとともに、Ｒ１とＲ２についてはそれぞれ逆相関係となるような変調が加えられる。
【００３４】
本実施の形態４においては、オーディオ信号６チャンネル分を多重しているが、オーディオ信号は本来データレートがビデオ信号に比べ低いので、６チャンネルを多重してもビデオ信号と同等またはそれ以下となるため特に問題は生じない。
【００３５】
このような本実施の形態４では、ビデオ信号に重畳する部分を１系統で済ますことができるため、上記実施の形態３に比してハード構成を簡単なものとでき、コスト低減を図ることができ、また、伝送資源を有効に活用できる。
【００３６】
なお、本実施の形態４では、上記実施の形態２による高速ディジタルインターフェース装置を適用して、ＩＣ９５８フォーマット変換し、時分割多重した１つのオーディオ信号を２チャンネルのビデオデータに重畳するものについて示したが、上記実施の形態１による高速ディジタルインターフェース装置を適用して、ＩＣ９５８フォーマット変換し、時分割多重した１つのオーディオ信号を２チャンネルのビデオデータのうちの１チャンネルに重畳するようにしてもよい。
【００３７】
【発明の効果】
以上のように、本発明（請求項１）によれば、伝送路を用いて信号送信装置と信号受信装置の間で画像信号および音声信号を伝送する高速ディジタルインターフェース装置であって、前記信号送信装置は、接続（オン）または切断（オフ）のいずれかの状態を形成する２つの端子を有し、前記信号送信装置の１対の出力端子のそれぞれに一方の端子をそれぞれ接続したスイッチング手段１およびスイッチング手段２と、前記スイッチング手段１および前記スイッチング手段２のそれぞれの他の端子をともに接続した共通接続点と、前記共通接続点に接続し所定の電流をシンクするカレントソース１と、オンまたはオフのいずれかの状態を形成する２つの端子を有し、前記共通接続点に一方の端子が接続されるスイッチング手段３と、前記スイッチング手段３の他の端子に接続され所定の電流をシンクするカレントソース２とを備え、前記スイッチング手段１および前記スイッチング手段２のそれぞれのオン／オフ状態を、前記画像信号およびその反転信号でそれぞれ制御するとともに、前記スイッチング手段３のオン／オフ状態を前記音声信号で制御するものであり、前記伝送路は、少なくとも１対の信号線を備え、前記信号受信装置は、前記伝送路に接続された１対の入力端子を所定の電位を有する電源からそれぞれプルアップする抵抗器と、前記１対の入力端子の電圧信号を差動検出する手段と、前記１対の入力端子の電圧信号を和動検出する手段とを備えた構成としたから、既存機器と同じ形状，物理構造情報を持ったケーブル及びコネクタを使用して、すなわち、互換性を維持しつつ、オーディオチャンネルの伝送を追加することができ、また、周期関係の調整を省略できる独立チャンネルをモアチャンネルとして使用できるので、いかなる非同期データであっても制約なく、また、元信号の伝送に影響を与えることなく伝送ができる高速ディジタルインターフェース装置を実現できる効果がある。
【００３８】
また、本発明（請求項２）によれば、少なくとも１対の信号線を備えた伝送路を用いて、信号受信装置に対して画像信号および音声信号を伝送する信号送信装置であって、接続（オン）または切断（オフ）のいずれかの状態を形成する２つの端子を有し、当該信号送信装置の、前記伝送路の前記１対の信号線に接続された１対の出力端子のそれぞれに一方の端子をそれぞれ接続したスイッチング手段１およびスイッチング手段２と、前記スイッチング手段１および前記スイッチング手段２のそれぞれの他の端子をともに接続した共通接続点と、前記共通接続点に接続し所定の電流をシンクするカレントソース１と、オンまたはオフのいずれかの状態を形成する２つの端子を有し、前記共通接続点に一方の端子が接続されるスイッチング手段３と、前記スイッチング手段３の他の端子に接続され所定の電流をシンクするカレントソース２とを備え、前記スイッチング手段１、および前記スイッチング手段２のオン／オフ状態を、前記画像信号、およびその反転信号でそれぞれ制御し、前記スイッチング手段３のオン／オフ状態を前記音声信号で制御する構成としたから、画像信号のみを伝送する機器と同じ形状，物理構造情報を持ったケーブル及びコネクタを使用して、受信装置に対して、オーディオチャンネルを伝送することができる効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態１による高速ディジタルインターフェース装置の構成を示す図。
【図２】本発明の実施の形態１による高速ディジタルインターフェース装置の動作を説明するための波形図。
【図３】本発明の実施の形態２による高速ディジタルインターフェース装置の構成を示す図。
【図４】本発明の実施の形態２による高速ディジタルインターフェース装置の動作を説明するための波形図。
【図５】本発明の実施の形態３による送信装置，及び受信装置の構成を示す図。
【図６】本発明の実施の形態４による送信装置，及び受信装置の構成を示す図。
【図７】従来の高速ディジタルインターフェース装置の構成を示す図。
【符号の説明】
１０１ トランスミッタ
１０１１，１０１２ スイッチング手段
１０１３ カレントソース
１０２ レシーバ
１０２１，１０２２ 抵抗
１０２３ 差動アンプ
１０３ トランスミッタ
１０３１ スイッチング手段
１０３３ カレントソース
１０４ レシーバ
１０４１ レシーバアンプ
３０１，３０８ トランスミッタ
３０１１，３０１２，３０８１，３０８２ スイッチング手段
３０１３，３０８３ カレントソース
３０２，３０９ レシーバ
３０２１，３０２２，３０９１，３０９２ 抵抗
３０２３，３０９３ 差動アンプ
３０２４，３０２５，３０９４，３０９５ 抵抗
３０３ トランスミッタ
３０３１，３０３２ スイッチング手段
３０３３ カレントソース
３０４ レシーバ
３０４１ 差動アンプ
５０１ 送信装置
５０２ 受信装置
５０１１，５０１２，５０１３，５０１４，５０１５，５０１６ エンコーダ／シリアライザ
５０１７，５０１８，５０１９ ＩＥＣ９５８トランスミッタ
５０２１，５０２２，５０２３，５０２４，５０２５，５０２６ リカバリー／デコーダ
５０２７，５０２８，５０２９ ＩＥＣ９５８レシーバ
５０３０，５０３１，５０３２ Ｄ／Ａコンバータ
６０１ 送信装置
６０２ 受信装置
６０１１，６０１２ エンコーダ／シリアライザ
６０１３，６０１４，６０１５ ＩＥＣ９５８トランスミッタ
６０１６ マルチプレクサ
６０２１，６０２２ リカバリー／デコーダ
６０２３ デマルチプレクサ
６０２４，６０２５，６０２６ ＩＥＣ９５８レシーバ
６０２７，６０２８，６０２９ Ｄ／Ａコンバータ
【発明の属する技術分野】
この発明は、送信側と受信側の間で画像信号および音声信号を伝送する高速ディジタルインターフェース装置に関するものである。
【０００２】
【従来の技術】
図７はＤＶＩ（Digital Video Interface）仕様バージョン１．０に用いられている従来の高速ディジタルインターフェース装置の構成を示す図である。図７において、７０１はトランスミッタである。７０１１，７０１２は入力データ（チャンネルＶ０）を変調するためのスイッチング手段である。７０１３はスイッチング手段７０１１，７０１２につながれたカレントソースである。７０２はレシーバである。７０２１，７０２２はより対線の伝送路Ｚ０にロードとしてつながれた抵抗である。７０２３はより対線に現れる信号を差動増幅する差動アンプである。
【０００３】
次に動作について説明する。トランスミッタ７０１において、入力データ（チャンネルＶ０）の変調信号はスイッチング手段７０１１および７０１２を逆相で変調をかけることにより、送出される。伝送路Ｚ０は高インピーダンスを持ったより対線である。全体としては信号の振幅の影響を軽減するために、カレントソース７０１３を用いて、信号の立上りの振幅，立下りの振幅がそれぞれあまり大きくならないような工夫をしている。伝送路Ｚ０を通じてレシーバ７０２に信号が供給されると、抵抗７０２１，７０２２を介して電流がそれぞれシンクされ、その信号が差動アンプ７０２３によって差動増幅され、出力される。
【０００４】
【発明が解決しようとする課題】
図７に示した従来の高速ディジタルインターフェース装置は、画像データを伝送する目的で使用されるものであり、オーディオデータをともに送るためには、このままでは使えなかった。
【０００５】
オーディオデータの伝送を追加する方法として、Ａ：より対線を別途オーディオチャンネル用に追加して、追加のモアチャンネルとする方法、Ｂ：図７に示すような既存チャンネルを時分割で多重し、新たなモアチャンネルを伝送する方法が考えられる。しかしながら、方法Ａにおいてはケーブル及びコネクタ形状がそれぞれ変更されることとなるため、既存の機器と新たに追加した機器との間での接続ができない、すなわち非互換であるという問題がある。また方法Ｂにおいては、既存チャンネルを時分割するため、空き時間があれば問題ないが、そうでない場合には時分割による全体のレートの低減等の問題が生じて好ましくない。さらに元信号である画像データの固有の周期と追加するオーディオチャンネルの信号の周期との関係で制約が生じる等の問題があった。
【０００６】
本発明は上記の問題点を解消するためになされたもので、既存機器と同じ形状，物理構造情報を持ったケーブル及びコネクタを使用して追加のチャンネルの伝送を実現でき、かつ、信号の周期関係の調整が不要であり、本来の信号である画像信号の伝送へ影響を与えることなく追加のチャンネル（オーディオデータ）の伝送を実現できる高速ディジタルインターフェース装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記の課題を解決するために、本発明（請求項１）は、伝送路を用いて信号送信装置と信号受信装置の間で画像信号および音声信号を伝送する高速ディジタルインターフェース装置であって、前記信号送信装置は、接続（オン）または切断（オフ）のいずれかの状態を形成する２つの端子を有し、前記信号送信装置の１対の出力端子のそれぞれに一方の端子をそれぞれ接続したスイッチング手段１およびスイッチング手段２と、前記スイッチング手段１および前記スイッチング手段２のそれぞれの他の端子をともに接続した共通接続点と、前記共通接続点に接続し所定の電流をシンクするカレントソース１と、オンまたはオフのいずれかの状態を形成する２つの端子を有し、前記共通接続点に一方の端子が接続されるスイッチング手段３と、前記スイッチング手段３の他の端子に接続され所定の電流をシンクするカレントソース２とを備え、前記スイッチング手段１および前記スイッチング手段２のそれぞれのオン状態またはオフ状態を、前記画像信号およびその反転信号でそれぞれ制御するとともに、前記スイッチング手段３のオン状態またはオフ状態を前記音声信号で制御するものであり、前記伝送路は、少なくとも１対の信号線を備え、前記信号受信装置は、前記伝送路に接続された１対の入力端子を所定の電位を有する電源からそれぞれプルアップする抵抗器と、前記１対の入力端子の電圧信号を差動検出する手段と、前記１対の入力端子の電圧信号を和動検出する手段とを備えたものである、ことを特徴とするものである。
【０００８】
また、本発明（請求項２）は、少なくとも１対の信号線を備えた伝送路を用いて、信号受信装置に対して画像信号および音声信号を伝送する信号送信装置であって、接続（オン）または切断（オフ）のいずれかの状態を形成する２つの端子を有し、当該信号送信装置の、前記伝送路の前記１対の信号線に接続された１対の出力端子のそれぞれに一方の端子をそれぞれ接続したスイッチング手段１およびスイッチング手段２と、前記スイッチング手段１および前記スイッチング手段２のそれぞれの他の端子をともに接続した共通接続点と、前記共通接続点に接続し所定の電流をシンクするカレントソース１と、オンまたはオフのいずれかの状態を形成する２つの端子を有し、前記共通接続点に一方の端子が接続されるスイッチング手段３と、前記スイッチング手段３の他の端子に接続され所定の電流をシンクするカレントソース２とを備え、前記スイッチング手段１、および前記スイッチング手段２のオン／オフ状態を、前記画像信号、およびその反転信号でそれぞれ制御し、前記スイッチング手段３のオン／オフ状態を前記音声信号で制御することを特徴とするものである。
【００１１】
【発明の実施の形態】
実施の形態１．
次に本発明の実施の形態について説明する。
図１は本発明の実施の形態１による高速ディジタルインターフェース装置の構成を示す図であり、図１において、１０１はトランスミッタである。１０１１，１０１２は入力画像データ（チャンネルＶ０）を変調するためのスイッチング手段である。１０１３はスイッチング手段１０１１，１０１２につながれたカレントソースである。１０２はレシーバである。１０２１，１０２２はより対線の伝送路Ｚ０にロードとしてつながれた抵抗である。１０２３はより対線に現れる信号を差動増幅する差動アンプである。１０３はオーディオデータのトランスミッタである。１０３１は入力オーディオデータ（チャンネルＡ０）を変調するためのスイッチング手段である。１０３３はスイッチング手段１０３１につながれたカレントソースである。１０４はオーディオデータのレシーバであり、１０４１は同相入力のレシーバアンプである。
【００１２】
本実施の形態において追加伝送されるオーディオの信号はチャンネルＡ０から供給され、トランスミッタ１０３によって変調され、その信号１０５がトランスミッタ１０１に供給され、重畳された信号が伝送ラインＺ０を介してレシーバ１０２及び１０４に供給される。
【００１３】
さらに詳細に説明する。チャンネルＡ０に供給されるオーディオデータは、スイッチング手段１０３１をドライブし、カレントソース１０３３によって引き込まれる電流値の変化として変調を行う。その電流の変化は信号１０５としてトランスミッタ１０１に結合され、全体の電流の変化として寄与する。
【００１４】
次に信号の重畳の動作について説明する。スイッチング手段１０３１が閉じているときには、カレントソース１０３３によって電流がシンクされる。スイッチング手段１０１１とスイッチング手段１０１２は相補的に動作をしているため、どちらか一方を常に閉じた状態にある。従って、電流を供給するロードとなるレシーバ１０２からの電流は、スイッチング手段１０１１もしくは１０１２のどちらか一方を経由してシンクされ、スイッチング手段１０３１がオンであるときにはカレントソース１０３３及びカレントソース１０１３の和の電流が結果的にシンクされることになる。またスイッチング手段１０３１がオープンのときにはカレントソース１０３３のシンクがなく、カレントソース１０１３の電流値のみがシンクされる。すなわち、オーディオデータの寄与分としてはスイッチ手段１０３１による制御により、カレントソース１０３３の増加分として全体に重畳されることになる。
【００１５】
画像信号のデータについてはスイッチング手段１０１１及び１０１２が相補的に動作し、より対線のそれぞれをコンプリメンタリーに電流シンクしており、シンクされる電流値はオーディオチャンネルによる重畳によって増減する結果、より対線のそれぞれは単に電流の線計加算による動作に基づいて動作している。すなわち、モアチャンネルとして追加するオーディオデータ（チャンネルＡ０）に基づくシンク信号である信号１０５は、画像信号データの伝送系に対しては同相信号として重畳されることになる。
【００１６】
次にレシーバ側の説明をする。画像信号（ビデオ信号）のレシーバ１０２において、伝送ライン１０６及び１０７の信号が差動アンプ１０２３によって増幅される。差動アンプ１０２３は、信号１０６及び１０７の同相部についてはキャンセルするような動作をする。従って差動アンプ１０２３の出力チャンネルＶ０には同相信号であるチャンネルＡ０のオーディオ信号成分は出てこない。一方、レシーバ１０４のレシーバアンプ１０４１は同相入力のアンプであり、従って信号１０６及び１０７の同相成分が出力にあらわれるため、逆相成分についてはレシーバアンプ１０４１の出力にはあらわれてこない。すなわち、画像信号チャンネルＶ０のデータの成分は逆相でドライブされているため、レシーバアンプ１０４１の出力にはあらわれないことになる。
【００１７】
図２は本実施の形態１による高速ディジタルインターフェース装置の動作を説明するための信号波形図である。
図２においてデータＲ１はビデオ信号チャンネルＶ０に供給されるディジタルデータである。信号Ｒ１及び／Ｒ１はスイッチ手段１０１１及び１０１２によって変調された信号である。図に示すとおりデータＲに基づいて相互に逆相で変調がかけられる。データＡ０はオーディオ信号チャンネルＡ０に供給されるディジタルデータである。信号Ａ０はデータＡ０に基づいて電流値の増減として示される。データＲ１とデータＡ０とはそれぞれ非同期の関係にあるので、特にエッジの位置についてはアライメントはされていない。
【００１８】
以上のような２つのデータを重畳した信号を信号１０６及び１０７の波形図として示す。それぞれのデータの“０”，“１”に応じて電流値の増減として合成される。カレントソース１０１３及び１０３３の値はそれぞれ任意の値に設定ができるので、信号１０６及び１０７に生じる電圧値は等幅ではない。ビデオ信号とオーディオ信号のそれぞれの信号帯域などに応じて所要の振幅となるよう電圧値の幅を調整するためにカレントソース１０１３及び１０３３の値をそれぞれ任意の値に設定する。信号１０６は信号Ｒ１と信号Ａ０の和の信号であり、信号１０７は信号／Ｒ１と信号Ａ０の和の信号である。レシーバ側のチャンネルＶ０は差動アンプ１０２３によって信号１０６及び１０７の信号成分のうち、差動分だけが取り出されることになるため、信号１０６及び１０７にともに加算された信号Ａ０はあらわれてこない。一方、レシーバ側のチャンネルＡ０、すなわち、同相アンプ１０４１に増幅される出力には逆相成分である信号Ｒ１及び／Ｒ１に基づく成分はあらわれてこない。同相アンプ１０４１の出力としてあらわれるのは同相成分、すなわち、信号Ａ０の成分のみになる。
【００１９】
このように本実施の形態１では、送信側において、画像信号に音声信号を同相信号として加算し、受信側において、合成信号から同相信号として加算された音声信号を抽出する構成としたから、既存機器と同じ形状，物理構造情報を持ったケーブル及びコネクタを使用して、すなわち、互換性を維持しつつ、オーディオチャンネルの伝送を追加することができる。また、周期関係の調整を省略できる独立チャンネルをモアチャンネルとして使用できるので、いかなる非同期データであっても制約なく、また、元信号の伝送に影響を与えることなく伝送ができる。さらに、ビデオ信号と追加するオーディオ信号を同相，逆相の関係で分離するようにしているので、ビデオ信号と追加するオーディオ信号は非同期であってもよく、たとえばビデオ信号が垂直周波数６０Ｈｚから８５Ｈｚまで画面の形態や特性に応じて変化した場合であっても、オーディオ信号としては何ら変える必要がなく、ビデオ信号をオーディオ信号とは無関係に任意に切り換えることを可能とできる。同様にオーディオ信号のサンプリング周波数が３２ｋＨｚ、４４．1ｋＨｚ、４８ｋＨｚと変化した場合にも、ビデオ信号とは独立かつ非同期であるため、オーディオ信号をビデオ信号とは無関係に任意に切り換えることを可能とできる。
【００２０】
実施の形態２．
図３は本発明の実施の形態２による高速ディジタルインターフェース装置の構成を示す図であり、図３において、３０１はチャンネルＶ０用のトランスミッタ、３０８はチャンネルＶ１用のトランスミッタである。３０１１，３０１２，３０８１，３０８２は入力画像データを変調するためのスイッチング手段である。３０１３はスイッチング手段３０１１，３０１２につながれたカレントソース、３０８３はスイッチング手段３０８１，３０８２につながれたカレントソースである。３０２はチャンネルＶ０用のレシーバ、３０９はチャンネルＶ１用のレシーバである。３０２１，３０２２，３０９１，３０９２はより対線の伝送路Ｚ０にロードとしてつながれた抵抗である。３０２３，３０９３はより対線に現れる信号を差動増幅する差動アンプである。３０２４，３０２５はチャンネルＶ０伝送用のより対線から同相成分を取り出すための抵抗、３０９４，３０９５はチャンネルＶ１伝送用のより対線から同相成分を取り出すための抵抗である。３０３はオーディオデータのトランスミッタである。３０３１，３０３２は入力オーディオデータ（チャンネルＡ０）を変調するためのスイッチング手段である。３０３３はスイッチング手段３０３１，３０３２につながれたカレントソースである。３０４はオーディオデータのレシーバであり、３０４１は抵抗３０２４，３０２５によって取り出された信号と抵抗３０９４，３０９５によって取り出された信号を差動増幅する差動アンプである。
【００２１】
次に動作について説明する。本実施の形態２による高速ディジタルインターフェース装置が上記実施の形態１による高速ディジタルインターフェース装置と異なる点は、モアチャンネルであるチャンネルＡ０の逆相信号をトランスミッタ３０８及びレシーバ３０９に供給している点である。すなわち、本実施の形態２による高速ディジタルインターフェース装置では、オーディオ信号についても逆相で差動信号を伝送あるいは受信するような構成にしている。
【００２２】
図４は本実施の形態２による高速ディジタルインターフェース装置の動作を説明するための信号波形図である。
図４において、データＲ１はビデオ信号チャンネルＶ０に供給されるディジタルデータ、データＲ２はビデオ信号チャンネルＶ１に供給されるディジタルデータである。信号Ｒ１及び／Ｒ１はスイッチ手段３０１１及び３０１２によって変調された信号、信号Ｒ２及び／Ｒ２はスイッチ手段３０８１及び３０８２によって変調された信号である。図に示すとおりデータＲ１，Ｒ２に基づいてそれぞれ相互に逆相で変調がかけられる。データＡ０はオーディオ信号チャンネルＡ０に供給されるディジタルデータである。信号Ａ０及び／Ａ０はスイッチ手段３０３１及び３０３２によって変調された信号である。図に示すとおりデータＡ０に基づいて相互に逆相で変調がかけられる。
【００２３】
信号Ａ０は信号Ｒ１及び／Ｒ１に重畳され、合成信号３０６及び３０７となり、信号／Ａ０は信号Ｒ２及び／Ｒ２に重畳され、合成信号３１０及び３１１となる。信号３０６は信号Ｒ１と信号Ａ０の和の信号、信号３０７は信号／Ｒ１と信号Ａ０の和の信号、信号３１０は信号Ｒ２と信号／Ａ０の和の信号、信号３１１は信号／Ｒ２と信号／Ａ０の和の信号である。レシーバ側のチャンネルＶ０は差動アンプ３０２３によって信号３０６及び３０７の信号成分のうち、差動分だけが取り出されることになるため、信号３０６及び３０７にともに加算された信号Ａ０はあらわれてこない。また、レシーバ側のチャンネルＶ１は差動アンプ３０９３によって信号３１０及び３１１の信号成分のうち、差動分だけが取り出されることになるため、信号３１０及び３１１にともに加算された信号／Ａ０はあらわれてこない。一方、レシーバ側のチャンネルＡ０、すなわち、抵抗３０２４，３０２５によって取り出される出力には逆相成分である信号Ｒ１及び／Ｒ１に基づく成分はあらわれてこない。抵抗３０２４，３０２５によって取り出される出力としてあらわれる信号３１２は同相成分、すなわち、信号Ａ０の成分のみになる。同様に、レシーバ側のチャンネル／Ａ０、すなわち、抵抗３０９４，３０９５によって取り出される出力には逆相成分である信号Ｒ２及び／Ｒ２に基づく成分はあらわれてこない。抵抗３０９４，３０９５によって取り出される出力としてあらわれる信号３１３は同相成分、すなわち、信号／Ａ０の成分のみになる。そして、信号３１２と信号３１３が差動アンプ３０４１によって差動増幅されチャンネルＡ０のデータが出力される。
【００２４】
このような本実施の形態２による高速ディジタルインターフェース装置では、モアチャンネルのオーディオ信号成分についても差動で変調通信しそれに基づいて復調するため、それぞれの信号３０６，３０７，３１０，３１１における電圧振幅を小さくすることが可能となる。従って、振幅の立上りエッジ，立下りエッジに基づく不要輻射等の影響を軽減することができる。
【００２５】
上記実施の形態１による高速ディジタルインターフェース装置では、スイッチング手段１０３１のオンオフによりグランドに引き込む電流が高速に変化する。この電流は伝送路Ｚ０のグランドラインを流れ、不要な輻射雑音を伴うおそれがある。一方、本実施の形態２による高速ディジタルインターフェース装置では、スイッチング手段３０３１とスイッチング手段３０３２は互いに相補動作を行なうため、常にどちらか一方がオンとなり、一定の直流電流がグランドに引き込まれる。この直流電流は伝送路Ｚ０のグランドラインを流れるが、直流であるので輻射雑音は発生しない。なお、画像信号についても差動駆動を行なうので同様に直流のみがグランドラインを流れ、不要な輻射雑音を発生することが無い。このように、本実施の形態２による高速ディジタルインターフェース装置は、上記実施の形態１による高速ディジタルインターフェース装置に比して輻射雑音の発生を低減することができる。
【００２６】
実施の形態３．
次に、本発明の実施の形態３について説明する。本実施の形態３は、上記実施の形態２による高速ディジタルインターフェース装置を、具体的な送信装置と受信装置の間のディジタルインターフェース装置として適用したものである。
【００２７】
図５は本実施の形態３による送信装置，及び受信装置の構成を示す図である。図５において、５０１は送信装置、５０２は受信装置である。５０１１はビデオ信号Ｒ１のエンコーダ／シリアライザ、５０１２はビデオ信号Ｒ２のエンコーダ／シリアライザ、５０１３はビデオ信号Ｇ１のエンコーダ／シリアライザ、５０１４はビデオ信号Ｇ２のエンコーダ／シリアライザ、５０１５はビデオ信号Ｂ１のエンコーダ／シリアライザ、５０１６はビデオ信号Ｂ２のエンコーダ／シリアライザである。５０１７，５０１８，５０１９はオーディオのベースバンド信号をそれぞれ２チャンネル毎にＩＥＣ９５８フォーマットに変換して出力するＩＥＣ９５８トランスミッタである。ＩＥＣ９５８トランスミッタ５０１７はベースバンド信号のうちのフロントＬ，フロントＲをＩＥＣ９５８フォーマットに変換して出力し、ＩＥＣ９５８トランスミッタ５０１８はベースバンド信号のうちのリアＬ，リアＲをＩＥＣ９５８フォーマットに変換して出力し、ＩＥＣ９５８トランスミッタ５０１９はベースバンド信号のうちのセンターチャンネルＣ，低域チャンネルＬＦＥをＩＥＣ９５８フォーマットに変換して出力する。受信装置５０２において、５０２１はビデオ信号Ｒ１のリカバリー／デコーダ、５０２２はビデオ信号Ｒ２のリカバリー／デコーダ、５０２３はビデオ信号Ｇ１のリカバリー／デコーダ、５０２４はビデオ信号Ｇ２のリカバリー／デコーダ、５０２５はビデオ信号Ｂ１のリカバリー／デコーダ、５０２６はビデオ信号Ｂ２のリカバリー／デコーダである。５０２７，５０２８，５０２９はオーディオベースバンド信号を受信しデコードするＩＥＣ９５８レシーバである。５０３０はＩＥＣ９５８レシーバ５０２７がデコードするオーディオベースバンド信号をディジタルアナログ変換してフロントＬ，フロントＲのアナログオーディオ信号を出力するＤ／Ａコンバータ、５０３１はＩＥＣ９５８レシーバ５０２８がデコードするオーディオベースバンド信号をディジタルアナログ変換してリアＬ，リアＲのアナログオーディオ信号を出力するＤ／Ａコンバータ、５０３２はＩＥＣ９５８レシーバ５０２９がデコードするオーディオベースバンド信号をディジタルアナログ変換してセンターチャンネルＣ，低域チャンネルＬＦＥのアナログオーディオ信号を出力するＤ／Ａコンバータである。
【００２８】
次に動作について説明する。本実施の形態３では、オーディオのベースバンド信号として、フロントＬ，フロントＲ，リアＬ，リアＲ及びセンターチャンネルＣ，低域チャンネルＬＦＥの合計６チャンネルを伝送する。ベースバンド信号は一旦２チャンネル毎に束ねられ、ＩＥＣ９５８のフォーマットに変換されてビデオデータに重畳される。具体的に、本実施の形態３では、フロントＬ，Ｒの２チャンネルをまとめてＩＥＣ９５８フォーマット変換した信号をビデオデータＲ１及びＲ２に重畳し、リアＬ，Ｒの２チャンネルをまとめてＩＥＣ９５８フォーマット変換した信号をビデオデータＧ１及びＧ２に重畳し、センターチャンネル，ＬＦＥチャンネルの２チャンネルをまとめてＩＥＣ９５８フォーマット変換した信号をビデオデータＢ１及びＢ２に重畳する。これにより、オーディオの５．１チャンネルのデータをビデオデータとともに伝送することができる。送信側においてオーディオデータをビデオデータに重畳する動作、及びビデオデータに重畳されたオーディオデータを受信側において分離する動作は、上記実施の形態２による高速ディジタルインターフェース装置における動作と同様であるので詳細な説明は省略する。
【００２９】
このような本実施の形態３による構成によれば、信号のバースト伝送を伴う時分割多重を使う必要性がないので、オーディオの信号伝送については連続伝送が可能となるため受信側でクロックジッタが発生する心配がなくなり、受信側のＰＬＬについても簡素化ができ高性能が実現できる。
【００３０】
なお、本実施の形態３では、上記実施の形態２による高速ディジタルインターフェース装置を適用して、ＩＥＣ９５８フォーマット変換した１つのオーディオ信号を２チャンネルのビデオデータに重畳するものについて示したが、上記実施の形態１による高速ディジタルインターフェース装置を適用して、ＩＥＣ９５８フォーマット変換した１つのオーディオ信号を２チャンネルのビデオデータのうちの１チャンネルに重畳するようにしてもよい。
【００３１】
実施の形態４．
次に、本発明の実施の形態４について説明する。本実施の形態４は、上記実施の形態２による高速ディジタルインターフェース装置を、具体的な送信装置と受信装置の間のディジタルインターフェース装置として適用したものである。
【００３２】
図６は本実施の形態４による送信装置，及び受信装置の構成を示す図である。図６において６０１は送信装置、６０２は受信装置である。６０１１はビデオ信号Ｒ１のエンコーダ／シリアライザ、６０１２はビデオ信号Ｒ２のエンコーダ／シリアライザである。６０１３，６０１４，６０１５はオーディオのベースバンド信号をそれぞれ２チャンネル毎にＩＥＣ９５８フォーマットに変換して出力するＩＥＣ９５８トランスミッタである。ＩＥＣ９５８トランスミッタ６０１３はベースバンド信号のうちのフロントＬ，フロントＲをＩＥＣ９５８フォーマットに変換して出力し、ＩＥＣ９５８トランスミッタ６０１４はベースバンド信号のうちのリアＬ，リアＲをＩＥＣ９５８フォーマットに変換して出力し、ＩＥＣ９５８トランスミッタ６０１５はベースバンド信号のうちのセンターチャンネルＣ，低域チャンネルＬＦＥをＩＥＣ９５８フォーマットに変換して出力する。６０１６はＩＥＣ９５８トランスミッタ６０１３，６０１４，６０１５の出力を時分割多重して出力するマルチプレクサである。受信装置６０２において、６０２１はビデオ信号Ｒ１のリカバリー／デコーダ、６０２２はビデオ信号Ｒ２のリカバリー／デコーダである。６０２３は時分割多重されたオーディオデータを分離するデマルチプレクサである。６０２４，６０２５，６０２６はデマルチプレクサ６０２３で分離されたオーディオベースバンド信号をデコードするＩＥＣ９５８レシーバである。６０２７はＩＥＣ９５８レシーバ６０２４がデコードするオーディオベースバンド信号をディジタルアナログ変換してフロントＬ，フロントＲのアナログオーディオ信号を出力するＤ／Ａコンバータ、６０２８はＩＥＣ９５８レシーバ６０２５がデコードするオーディオベースバンド信号をディジタルアナログ変換してリアＬ，リアＲのアナログオーディオ信号を出力するＤ／Ａコンバータ、６０２９はＩＥＣ９５８レシーバ６０２６がデコードするオーディオベースバンド信号をディジタルアナログ変換してセンターチャンネルＣ，低域チャンネルＬＦＥのアナログオーディオ信号を出力するＤ／Ａコンバータである。
【００３３】
次に動作について説明する。本実施の形態４では、オーディオのベースバンド信号として、フロントＬ，フロントＲ，リアＬ，リアＲ及びセンターチャンネルＣ，低域チャンネルＬＦＥの合計６チャンネルを伝送する。ベースバンド信号は一旦２チャンネル毎に束ねられ、ＩＣ９５８のフォーマットに変換され、さらに時分割多重されてビデオデータに重畳される。送信装置６０１においてビデオ信号Ｒ１，Ｒ２はエンコーダ／シリアライザ６０１１及び６０１２によって送信される。一方、オーディオの信号はＩＥＣ９５８トランスミッタ６０１３，６０１４，６０１５によってそれぞれ２チャンネル毎にまとめられた形でＩＣ９５８のフォーマットに変換される。これら合計６チャンネルの信号はマルチプレクサ６０１６によって合成され、１つの時分割多重信号としてビデオ信号Ｒ１及びＲ２に重畳される。オーディオの６チャンネル信号については時分割多重されるが、それぞれのデータ信号としては同相成分としてＲ１及びＲ２に加えられるとともに、Ｒ１とＲ２についてはそれぞれ逆相関係となるような変調が加えられる。
【００３４】
本実施の形態４においては、オーディオ信号６チャンネル分を多重しているが、オーディオ信号は本来データレートがビデオ信号に比べ低いので、６チャンネルを多重してもビデオ信号と同等またはそれ以下となるため特に問題は生じない。
【００３５】
このような本実施の形態４では、ビデオ信号に重畳する部分を１系統で済ますことができるため、上記実施の形態３に比してハード構成を簡単なものとでき、コスト低減を図ることができ、また、伝送資源を有効に活用できる。
【００３６】
なお、本実施の形態４では、上記実施の形態２による高速ディジタルインターフェース装置を適用して、ＩＣ９５８フォーマット変換し、時分割多重した１つのオーディオ信号を２チャンネルのビデオデータに重畳するものについて示したが、上記実施の形態１による高速ディジタルインターフェース装置を適用して、ＩＣ９５８フォーマット変換し、時分割多重した１つのオーディオ信号を２チャンネルのビデオデータのうちの１チャンネルに重畳するようにしてもよい。
【００３７】
【発明の効果】
以上のように、本発明（請求項１）によれば、伝送路を用いて信号送信装置と信号受信装置の間で画像信号および音声信号を伝送する高速ディジタルインターフェース装置であって、前記信号送信装置は、接続（オン）または切断（オフ）のいずれかの状態を形成する２つの端子を有し、前記信号送信装置の１対の出力端子のそれぞれに一方の端子をそれぞれ接続したスイッチング手段１およびスイッチング手段２と、前記スイッチング手段１および前記スイッチング手段２のそれぞれの他の端子をともに接続した共通接続点と、前記共通接続点に接続し所定の電流をシンクするカレントソース１と、オンまたはオフのいずれかの状態を形成する２つの端子を有し、前記共通接続点に一方の端子が接続されるスイッチング手段３と、前記スイッチング手段３の他の端子に接続され所定の電流をシンクするカレントソース２とを備え、前記スイッチング手段１および前記スイッチング手段２のそれぞれのオン／オフ状態を、前記画像信号およびその反転信号でそれぞれ制御するとともに、前記スイッチング手段３のオン／オフ状態を前記音声信号で制御するものであり、前記伝送路は、少なくとも１対の信号線を備え、前記信号受信装置は、前記伝送路に接続された１対の入力端子を所定の電位を有する電源からそれぞれプルアップする抵抗器と、前記１対の入力端子の電圧信号を差動検出する手段と、前記１対の入力端子の電圧信号を和動検出する手段とを備えた構成としたから、既存機器と同じ形状，物理構造情報を持ったケーブル及びコネクタを使用して、すなわち、互換性を維持しつつ、オーディオチャンネルの伝送を追加することができ、また、周期関係の調整を省略できる独立チャンネルをモアチャンネルとして使用できるので、いかなる非同期データであっても制約なく、また、元信号の伝送に影響を与えることなく伝送ができる高速ディジタルインターフェース装置を実現できる効果がある。
【００３８】
また、本発明（請求項２）によれば、少なくとも１対の信号線を備えた伝送路を用いて、信号受信装置に対して画像信号および音声信号を伝送する信号送信装置であって、接続（オン）または切断（オフ）のいずれかの状態を形成する２つの端子を有し、当該信号送信装置の、前記伝送路の前記１対の信号線に接続された１対の出力端子のそれぞれに一方の端子をそれぞれ接続したスイッチング手段１およびスイッチング手段２と、前記スイッチング手段１および前記スイッチング手段２のそれぞれの他の端子をともに接続した共通接続点と、前記共通接続点に接続し所定の電流をシンクするカレントソース１と、オンまたはオフのいずれかの状態を形成する２つの端子を有し、前記共通接続点に一方の端子が接続されるスイッチング手段３と、前記スイッチング手段３の他の端子に接続され所定の電流をシンクするカレントソース２とを備え、前記スイッチング手段１、および前記スイッチング手段２のオン／オフ状態を、前記画像信号、およびその反転信号でそれぞれ制御し、前記スイッチング手段３のオン／オフ状態を前記音声信号で制御する構成としたから、画像信号のみを伝送する機器と同じ形状，物理構造情報を持ったケーブル及びコネクタを使用して、受信装置に対して、オーディオチャンネルを伝送することができる効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態１による高速ディジタルインターフェース装置の構成を示す図。
【図２】本発明の実施の形態１による高速ディジタルインターフェース装置の動作を説明するための波形図。
【図３】本発明の実施の形態２による高速ディジタルインターフェース装置の構成を示す図。
【図４】本発明の実施の形態２による高速ディジタルインターフェース装置の動作を説明するための波形図。
【図５】本発明の実施の形態３による送信装置，及び受信装置の構成を示す図。
【図６】本発明の実施の形態４による送信装置，及び受信装置の構成を示す図。
【図７】従来の高速ディジタルインターフェース装置の構成を示す図。
【符号の説明】
１０１ トランスミッタ
１０１１，１０１２ スイッチング手段
１０１３ カレントソース
１０２ レシーバ
１０２１，１０２２ 抵抗
１０２３ 差動アンプ
１０３ トランスミッタ
１０３１ スイッチング手段
１０３３ カレントソース
１０４ レシーバ
１０４１ レシーバアンプ
３０１，３０８ トランスミッタ
３０１１，３０１２，３０８１，３０８２ スイッチング手段
３０１３，３０８３ カレントソース
３０２，３０９ レシーバ
３０２１，３０２２，３０９１，３０９２ 抵抗
３０２３，３０９３ 差動アンプ
３０２４，３０２５，３０９４，３０９５ 抵抗
３０３ トランスミッタ
３０３１，３０３２ スイッチング手段
３０３３ カレントソース
３０４ レシーバ
３０４１ 差動アンプ
５０１ 送信装置
５０２ 受信装置
５０１１，５０１２，５０１３，５０１４，５０１５，５０１６ エンコーダ／シリアライザ
５０１７，５０１８，５０１９ ＩＥＣ９５８トランスミッタ
５０２１，５０２２，５０２３，５０２４，５０２５，５０２６ リカバリー／デコーダ
５０２７，５０２８，５０２９ ＩＥＣ９５８レシーバ
５０３０，５０３１，５０３２ Ｄ／Ａコンバータ
６０１ 送信装置
６０２ 受信装置
６０１１，６０１２ エンコーダ／シリアライザ
６０１３，６０１４，６０１５ ＩＥＣ９５８トランスミッタ
６０１６ マルチプレクサ
６０２１，６０２２ リカバリー／デコーダ
６０２３ デマルチプレクサ
６０２４，６０２５，６０２６ ＩＥＣ９５８レシーバ
６０２７，６０２８，６０２９ Ｄ／Ａコンバータ
Claims (2)
- 伝送路を用いて信号送信装置と信号受信装置の間で画像信号および音声信号を伝送する高速ディジタルインターフェース装置であって、
前記伝送路は、少なくとも１対の信号線を備え、
前記信号送信装置は、
接続（オン）または切断（オフ）のいずれかの状態を形成する２つの端子を有し、前記信号送信装置の、前記伝送路の前記１対の信号線に接続された１対の出力端子のそれぞれに一方の端子をそれぞれ接続したスイッチング手段１およびスイッチング手段２と、
前記スイッチング手段１および前記スイッチング手段２のそれぞれの他の端子をともに接続した共通接続点と、
前記共通接続点に接続し所定の電流をシンクするカレントソース１と、
オンまたはオフのいずれかの状態を形成する２つの端子を有し、前記共通接続点に一方の端子が接続されるスイッチング手段３と、
前記スイッチング手段３の他の端子に接続され所定の電流をシンクするカレントソース２とを備え、
前記スイッチング手段１、および前記スイッチング手段２のオン／オフ状態を、前記画像信号、およびその反転信号でそれぞれ制御し、前記スイッチング手段３のオン／オフ状態を前記音声信号で制御するものであり、
前記信号受信装置は、
前記伝送路の前記１対の信号線に接続された１対の入力端子を所定の電位を有する電源からそれぞれプルアップする抵抗器と、
前記１対の入力端子の電圧信号を差動検出する手段と、
前記１対の入力端子の電圧信号を和動検出する手段とを備えたものである、
ことを特徴とする高速ディジタルインターフェース装置。 - 少なくとも１対の信号線を備えた伝送路を用いて、信号受信装置に対して画像信号および音声信号を伝送する信号送信装置であって、
接続（オン）または切断（オフ）のいずれかの状態を形成する２つの端子を有し、当該信号送信装置の、前記伝送路の前記１対の信号線に接続された１対の出力端子のそれぞれに一方の端子をそれぞれ接続したスイッチング手段１およびスイッチング手段２と、
前記スイッチング手段１および前記スイッチング手段２のそれぞれの他の端子をともに接続した共通接続点と、
前記共通接続点に接続し所定の電流をシンクするカレントソース１と、
オンまたはオフのいずれかの状態を形成する２つの端子を有し、前記共通接続点に一方の端子が接続されるスイッチング手段３と、
前記スイッチング手段３の他の端子に接続され所定の電流をシンクするカレントソース２とを備え、
前記スイッチング手段１、および前記スイッチング手段２のオン／オフ状態を、前記画像信号、およびその反転信号でそれぞれ制御し、前記スイッチング手段３のオン／オフ状態を前記音声信号で制御する、
ことを特徴とする信号送信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000244546A JP4091240B2 (ja) | 2000-08-11 | 2000-08-11 | 高速ディジタルインターフェース装置、信号送信装置、及び信号受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000244546A JP4091240B2 (ja) | 2000-08-11 | 2000-08-11 | 高速ディジタルインターフェース装置、信号送信装置、及び信号受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002057995A JP2002057995A (ja) | 2002-02-22 |
| JP4091240B2 true JP4091240B2 (ja) | 2008-05-28 |
Family
ID=18735224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000244546A Expired - Lifetime JP4091240B2 (ja) | 2000-08-11 | 2000-08-11 | 高速ディジタルインターフェース装置、信号送信装置、及び信号受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4091240B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004064329A (ja) * | 2002-07-26 | 2004-02-26 | Kenwood Corp | デジタル信号の伝送方法、デジタル信号の伝送方式、外部ユニットおよびオーディオシステム |
| US7589559B2 (en) * | 2006-12-20 | 2009-09-15 | Silicon Image, Inc. | Current mode circuitry to modulate a common mode voltage |
| JP4812645B2 (ja) * | 2007-02-07 | 2011-11-09 | 株式会社オートネットワーク技術研究所 | データ伝送システム及びデータ伝送方法 |
| KR101751452B1 (ko) * | 2012-09-19 | 2017-06-27 | 퀄컴 인코포레이티드 | 이더넷에서의 고차 다중 입력 다중 출력 |
-
2000
- 2000-08-11 JP JP2000244546A patent/JP4091240B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002057995A (ja) | 2002-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5727025A (en) | Voice, music, video and data transmission over direct current wires | |
| CN103957449B (zh) | 接口电路 | |
| JP2012507204A (ja) | 同相信号伝達を用いた差動ペアを利用した独立リンク | |
| JP4091240B2 (ja) | 高速ディジタルインターフェース装置、信号送信装置、及び信号受信装置 | |
| WO2002051082A3 (en) | Digital audio transmission over a digital visual interface (dvi) link | |
| KR890001476B1 (ko) | 디지탈 무선 중계장치 | |
| MX166733B (es) | Sistema de transmision estereofonico compatible y receptor de señal multicanalizada | |
| US6473469B1 (en) | Local communication system and apparatus for use therein | |
| KR960700581A (ko) | 제1 및 제2 주신호 성분을 송수신하는 송수신기(Transmission and reception of a first and a second main signal component) | |
| JPH06268631A (ja) | 情報圧縮型符号分割多重方式 | |
| JP2004236283A (ja) | オーディオ並びにデータ多重送信装置及び無線オーディオシステム | |
| WO2000022499A2 (en) | Method for transferring information | |
| KR100432822B1 (ko) | 디지털전송시스템,전송기,수신기,등가아날로그신호,및전송방법 | |
| KR0185855B1 (ko) | 전화 채널을 이용한 음성 신호 및 디지탈 데이타 송수신기 | |
| EP1481488B1 (en) | TRANSMITTER/RECEIVER FOR BIDIRECTIONAL COMMUNICATIONS | |
| JP2891162B2 (ja) | 音声信号多重化方式 | |
| JP3119499B2 (ja) | 符号信号分配装置 | |
| JP3461485B2 (ja) | 光通信装置のクロック再生システム及び方法 | |
| JPH0514279A (ja) | 光配線方式 | |
| JP4665685B2 (ja) | ２筐体分離型ｆｐｕ受信装置、高周波部映像出力方法及びプログラム | |
| JPH0716169B2 (ja) | 光中継器 | |
| JPS63202121A (ja) | 接続回路配置 | |
| JPH0287758A (ja) | オフトーク通信方式 | |
| JPS6037677B2 (ja) | テレビジヨン信号伝送方式 | |
| JPH057183A (ja) | 空間光伝送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071022 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080108 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080228 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4091240 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |