KR20080058243A - 공통 모드 전압을 변조하기 위한 전류 모드 회로 - Google Patents

공통 모드 전압을 변조하기 위한 전류 모드 회로 Download PDF

Info

Publication number
KR20080058243A
KR20080058243A KR1020070134351A KR20070134351A KR20080058243A KR 20080058243 A KR20080058243 A KR 20080058243A KR 1020070134351 A KR1020070134351 A KR 1020070134351A KR 20070134351 A KR20070134351 A KR 20070134351A KR 20080058243 A KR20080058243 A KR 20080058243A
Authority
KR
South Korea
Prior art keywords
common mode
conductors
voltage
signal
differential
Prior art date
Application number
KR1020070134351A
Other languages
English (en)
Other versions
KR101476417B1 (ko
Inventor
대윤 심
민규 김
규동 김
기욱 정
승호 황
Original Assignee
실리콘 이미지, 인크.(델라웨어주 법인)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실리콘 이미지, 인크.(델라웨어주 법인) filed Critical 실리콘 이미지, 인크.(델라웨어주 법인)
Publication of KR20080058243A publication Critical patent/KR20080058243A/ko
Application granted granted Critical
Publication of KR101476417B1 publication Critical patent/KR101476417B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/20—Arrangements affording multiple use of the transmission path using different combinations of lines, e.g. phantom working

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

일부 실시예들에서, 칩은 도전체들에 차동 신호들을 송신하기 위한 송신기들; 및 데이터를 통신하기 위하여 상기 차동 신호들의 공통 모드 전압을 선택적으로 변조하기 위한 전류 모드 회로를 포함한다. 일부 실시예들에서, 시스템은 도전체들에 제1 차동 신호 및 제2 차동 신호를 송신하기 위한 제1 칩 및 제2 칩을 포함한다. 제2 칩은 도전체들로부터 제1 차동 신호 및 제2 차동 신호를 수신하고, 이를 나타내는 수신 신호들을 제공하기 위한 수신기들, 및 데이터를 통신하기 위하여 제1 차동 신호 또는 제2 차동 신호의 공통 모드 전압을 선택적으로 변조하는 전류 모드 회로를 포함하며, 제1 칩은 공통 모드 전압에서의 변화들을 검출하기 위하여 공통 모드 검출 회로를 포함한다. 다른 실시예들이 기재되고 청구된다.
Figure P1020070134351
PanelLink®, 시그널링, 풀다운, 풀업, PMOSFET, NMOSFET

Description

공통 모드 전압을 변조하기 위한 전류 모드 회로{CURRENT MODE CIRCUITRY TO MODULATE A COMMON MODE VOLTAGE}
본 발명의 실시예들은 일반적으로 송수신 신호에 관한 것이다.
PanelLink®은 상이한 시그널링을 통해 케이블 상으로 비디오 데이터를 제공하기 위한 디지털 비디오 인터페이스(DVI) 사양이다. 본 사양에서는 상이한 전압 스윙과 공통 모드 범위 양쪽 모두를 명시하고 있지만, 공통 모드 변동에 대한 약간의 여지는 존재한다. 이러한 여지로 공통 모드가 변동된다면, 수신기는 원래 데이터를 제대로 검출할 것으로 기대된다. 공통 모드 값을 의도적으로 변동시킴으로써, 원래 비디오 데이터를 훼손하지 않고 동일한 케이블 상으로 추가의 데이터가 전송될 수 있다. 이러한 데이터 전송은 공통 모드 데이터와 차동 모드 데이터가 서로 간섭하지 않는 한, 양방향에서 발생할 수 있다.
도 1은 기존의 PanelLink® 시그널링 시스템 상으로 공통 모드 시그널링을 사용하여 추가의 데이터(TxData)를 보내기 위한 종래 기술의 송수신기 시스템을 나 타낸다. 이 구조는 비트를 나타내기 위해 반대 방향의 2개의 PanelLink® 채널의 공통 모드를 변조하며, 비트를 복구하기 위하여 그 2개 채널의 공통 모드의 차이를 검출한다. 2개의 공통 모드 시그널링 채널이 추가되도록 PanelLink® Tx-Rx 쌍에는 4개의 채널이 존재한다. Martin 사의 미국특허 제6,307,543호는 추가의 정보를 제공한다.
도 1을 참조하면, 도전체들(126, 128)를 포함하는 제1 채널(124) 및 도전체들(132, 134)를 포함하는 제2 채널(130)을 통해서 칩(120)(예를 들어, PanelLink® 송신기)이 칩(122)(예를 들어, PanelLink® 수신기)에 결합된다. 트랜지스터(Q1 및 Q2)의 게이트에는 입력 신호(Tx-R+ 및 Tx-R-)를 통해 적색(red) 데이터가 차동으로 제공되고, 트랜지스터(Q3 및 Q4)의 게이트에는 입력 신호(Tx-G+ 및 Tx-G-)를 통해 녹색(green) 데이터가 차동으로 제공되며, 트랜지스터(Q1 내지 Q4)들은 NMOSFET(N-channel metal oxide semiconductor field effect transistor)이다. VDD는 3.3V이다. 저항(R2, R3, R6, R7)은 50Ω의 값을 갖는다.
Tx-R+가 하이(high)이고, Tx-R-가 로우(low)인 경우, 트랜지스터 Q1은 ON되어, 도전체(126)의 전압이 저항(R1 및 R2)의 값에 기초하여 VDD로부터 500mV만큼 풀다운되며, 트랜지스터 Q2는 OFF되어, 도전체(128)의 전압이 실질적으로 VDD가 된다. 마찬가지로, Tx-R+가 로우이고, Tx-R-가 하이인 경우, 트랜지스터 Q2는 ON되어, 도전체(128)의 전압이 저항(R1 및 R3)의 값에 기초하여 VDD로부터 500mV만큼 풀다운되며, 트랜지스터 Q1은 OFF되어, 도전체(126)의 전압이 실질적으로 VDD가 된다. 이에 따라, 공통 모드는 3.05V = (3.3 + 2.8)/2 이다. 비교기(146)는 도전 체(126)가 도전체(128)보다 더 높거나 낮은 전압을 갖는지의 여부에 기초하여 하이 또는 로우의 출력을 제공한다. Tx-G+ 및 Tx-G- 신호, 트랜지스터(Q3, Q4, Q7, Q8), 도전체들(132, 134), 및 저항(R6, R7, R10)에 대하여도 마찬가지이다. 비교기(150)는 도전체(132)가 도전체(134)보다 더 높거나 낮은 전압을 갖는지의 여부에 기초하여 하이 또는 로우의 출력을 제공한다.
칩(122)의 Tx-데이터가 하이인 경우, 트랜지스터들(Q5, Q6)가 턴온되어, 도전체(126)와 VDD 또는 도전체(128)와 VDD 사이의 유효 저항을 감소시키므로, 도전체들(126, 128)에 대한 공통 모드는 다소 더 높게 된다. 그러나, Tx-데이터가 하이인 경우, 트랜지스터들(Q7, Q8)은 OFF되어, 도전체들(132, 134)의 공통 모드는 변하지 않고 남는다. 역으로, Tx-데이터가 로우인 경우, 트랜지스터들(Q7, Q8)이 턴온되어, 도전체(132)와 VDD 또는 도전체(134)와 VDD 사이의 유효 저항을 감소시키므로, 도전체들(132, 134)에 대한 공통 모드는 다소 변화된다. 그러나, Tx-데이터가 로우인 경우, 도전체들(126, 128)의 공통 모드는 변하지 않고 남는다.
Tx-데이터가 하이인 경우, 노드(N1)의 전압은 노드(N2)의 전압보다 높다. 비교기(160)는 이에 응답하여 하이의 출력 Rx-데이터를 제공한다. 역으로, Tx-데이터가 로우인 경우, 노드(N2)의 전압은 노드(N1)의 전압보다 높다. 비교기(160)는 이에 응답하여 로우의 출력 Rx-데이터를 제공한다. 이러한 방법으로, 채널(124 및 130) 상으로 추가 신호(Tx-데이터)가 동시에 송신될 수 있다.
시그널링은 전부 차동이거나, 의사(pseudo) 차동일 수 있다.
일부 실시예들에 있어서, 칩은 도전체들에 차동 신호들을 송신하기 위한 송신기들, 및 데이터를 통신하기 위하여 차동 신호들의 공통 모드 전압을 선택적으로 변조하는 전류 모드 회로를 포함한다.
다른 실시예들에 있어서, 시스템은 제1 칩과 제2 칩을 포함한다. 제1 칩은 도전체들에 제1 차동 신호 및 제2 차동 신호를 송신한다. 제2 칩은 도전체들로부터 제1 차동 신호 및 제2 차동 신호를 수신하고, 이를 나타내는 수신 신호들을 제공하기 위한 수신기들, 및 데이터를 통신하기 위하여 제1 차동 신호 또는 제2 차동 신호의 공통 모드 전압을 선택적으로 변조하기 위한 전류 모드 회로를 포함하며, 제1 칩은 공통 모드 전압에서의 변화들을 검출하기 위하여 공통 모드 검출 회로를 포함한다.
다른 실시예들에 있어서, 시스템은 제1 칩 및 제2 칩을 포함한다. 제1 칩은 도전체들에 제1 차동 신호 및 제2 차동 신호를 송신한다. 제1 칩은 도전체들에 제1 차동 신호 및 제2 차동 신호를 송신하기 위한 송신기들, 및 제1 데이터 및 제2 데이터를 통신하기 위하여 제1 차동 신호 및 제2 차동 신호의 제1 공통 모드 전압 및 제2 공통 모드 전압을 선택적으로 변조하기 위한 전류 모드 회로를 포함한다. 제2 칩은 도전체들로부터 제1 차동 신호 및 제2 차동 신호를 수신하고, 이를 나타내는 수신 신호들을 제공하기 위한 수신기들, 및 제1 차동 신호 및 제2 차동 신호의 공통 모드 전압에서의 변화들을 검출하기 위한 공통 모드 검출 회로를 포함한다.
다른 실시예들에 있어서, 시스템은 제1 칩 및 제2 칩을 포함한다. 제1 칩은 도전체들에 제1 차동 신호 및 제2 차동 신호를 송신한다. 제1 칩은 도전체들에 제1 차동 신호 및 제2 차동 신호를 송신하기 위한 송신기들, 및 데이터를 통신하기 위하여 제1 차동 신호 및 제2 차동 신호의 공통 모드 전압을 선택적으로 변조하기 위한 전류 모드 회로를 포함한다. 제2 칩은 도전체들로부터 제1 차동 신호 및 제2 차동 신호를 수신하고, 이를 나타내는 수신 신호들을 제공하기 위한 수신기들, 및 제1 차동 신호 또는 제2 차동 신호의 공통 모드 전압에서의 변화들을 검출하기 위한 공통 모드 검출 회로를 포함한다.
다른 실시예들에 있어서, 시스템은 제1 칩 및 제2 칩을 포함한다. 제1 칩은 도전체들에 제1 차동 신호 및 제2 차동 신호를 송신한다. 제1 칩은 도전체들에 대하여 차동 신호들을 송신하기 위한 송신 회로, 및 제1 데이터 신호를 통신하기 위하여 차동 신호들의 공통 모드 전압을 선택적으로 변조하기 위한 전류 모드 회로, 및 공통 모드 전압에서의 변화들을 검출하기 위한 검출 회로를 포함한다. 제2 칩은 도전체들로부터 차동 신호들을 수신하고, 이를 나타내는 수신 신호들을 제공하기 위한 수신기들, 제2 데이터 신호를 통신하기 위하여 공통 모드 전압을 선택적으로 변조하기 위한 전류 모드 회로, 및 공통 모드 전압에서의 변화들을 검출하기 위한 검출 회로를 포함한다.
다른 실시예들이 기재되고 청구된다.
본 발명은 이하의 설명과 본 발명의 실시예들을 예시하기 위하여 사용되는 첨부 도면들을 참조함으로써 가장 잘 이해될 것이다. 그러나, 본 발명은 이하 도면들의 세부사항들에 제한되는 것은 아니다.
도 2는 도 1의 시스템과 유사한 기능을 제공하지만, 상이하고 개선된 공통 모드 구동기/검출기를 갖는다. 도 2의 시스템은 공통 모드 변조를 위해 전류 모드 구동을 사용한다. 일부 구현예에 있어서, 이는 공통 모드와 차동 모드 사이의 간섭을 감소시킨다. 도 2의 시스템은 또한 Tx 측(칩 220)에 공통 모드 단말을 갖는다. 일부 구현예에 있어서, 이는 도전체들을 횡단할 때 차동 성분으로 변환될 수 있는 송신되는 공통 모드 신호의 반사를 감소시킨다. 또한, 도 2의 시스템은 전용의 공통 모드 검출기를 사용한다. 일부 구현예에 있어서, 이는 더 양호한 성능을 가져온다.
도 2를 참조하면, 시스템(210)은 도전체들(226, 228)를 포함하는 제1 채널(224) 및 도전체들(232, 234)를 포함하는 제2 채널(230)을 통해 칩(220)과 칩(222) 사이에 동시 양방향 시그널링을 제공한다. 일례로서, 칩(220)은 PanelLink® 송신기를 포함할 수 있으며, 칩(220)은 PanelLink® 수신기를 포함할 수 있지만, 본 발명은 PanelLink®에 순응하는 송신기 및 수신기와의 사용에 제한되지는 않는다. 실제로, 본 발명은 PanelLink® 에 순응하지 않는 다양한 다른 송신기, 수신기, 및 시스템과 연계하여 사용될 수 있다.
트랜지스터(Q11 및 Q12)의 게이트에서의 입력 신호(Tx-R+ 및 Tx-R-)에 응답하여 도전체들(226, 228) 상에 적색 데이터가 차동으로 제공된다. 트랜지스터(Q13 및 Q14)의 게이트에서의 입력 신호(Tx-G+ 및 Tx-G-)에 응답하여 도전체들(232, 234) 상에 녹색 데이터가 차동으로 제공된다. 비교기(270)는 도전체들(226, 228) 의 전압을 비교하여, 수신 Rx-R (적색 데이터) 신호를 생성하며, 비교기(276)는 도전체들(232, 234)의 전압을 비교하여 수신 Rx-G (녹색 데이터) 신호를 생성한다. 정상적인 동작중에, 신호 Z0cont(제어)는 로우의 전압(예를 들어, 접지 전압)을 가져, PMOSFET(Q15, Q16, Q17, Q18, Q21, Q22, 및 Q25)들을 턴온시킨다. 다른 무언가가 신호들을 더 낮은 전압으로 내리지 않는다면, 도전체(226, 228, 232, 234)들의 전압은 Q15, Q16, Q17, Q18, Q21, Q22, Q25, 및 Q26을 통해 전압 VDD로 내리게 된다. 일부 실시예들에 있어서, 칩(220 및 222)에 전력이 공급되는 동안, Z0cont는 시스템이 로우 전력 모드에 있는 경우를 제외하고 로우로 유지된다.
Tx-R+가 하이이며(하이의 전압을 가짐), Tx-R-가 로우(로우의 전압을 가짐)인 경우, 트랜지스터(Q11)가 ON되어, 도전체(226)의 전압은 VDD로부터 약 250mV만큼 풀다운되며, 트랜지스터(Q12)가 OFF되어, 도전체(228)의 전압이 VDD에 유지된다. 이에 따라서, 공통 모드는 3.175V = (3.3 + 3.05)/2 가 된다. 전류 소스(248)는, 25Ω의 유효 저항을 갖는 병렬 50Ω 저항(Q15, Q21)을 통해 10㎃를 내리기 때문에 250㎷의 전압 강하가 있다. Q11, Q12, Q13, 및 Q14의 저항은 매우 낮은 저항이며, 전압 계산에서 무시된다. 마찬가지로, Tx-R-가 하이이고, Tx-R-가 로우인 경우, 트랜지스터(Q12)가 ON되어, 도전체(228)의 전압은 VDD로부터 약 250㎷만큼 풀다운되며, 트랜지스터(Q11)가 OFF되어, 도전체(226)의 전압은 VDD로 유지된다. 비교기(270)는, 예를 들어, 도전체(226)의 전압이 도전체(228)의 전압보다 큰 경우 하이 전압을 가지며, 도전체(228)의 전압이 도전체(226)의 전압보다 큰 경우 로우의 전압을 갖는 수신 신호(Rx-R)를 출력한다.
마찬가지로, Tx-G+가 하이이고, Tx-G-가 로우인 경우, 트랜지스터(Q13)는 ON되어, 도전체(232)의 전압은 VDD로부터 약 250㎷만큼 풀다운되며, 트랜지스터(Q14)는 OFF되어, 도전체(234)의 전압은 VDD로 유지된다. 마찬가지로, Tx-G-가 하이이고, Tx-G+가 로우인 경우, 트랜지스터(Q14)가 ON되어, 도전체(234)의 전압은 VDD로부터 약 250㎷만큼 풀다운되며, 트랜지스터(Q13)가 OFF되어, 도전체(232)의 전압은 VDD로 유지된다. 비교기(276)는, 예를 들어, 도전체(226)의 전압이 도전체(228)의 전압보다 큰 경우 하이의 전압을 가지며, 도전체(228)의 전압이 도전체(226)의 전압보다 큰 경우 로우의 전압을 갖는 수신 신호(Rx-G)를 출력한다.
적색 데이터와 녹색 데이터가 송신되는 반대 방향인, 칩(222)에서부터 칩(220)으로 추가 데이터를 송신하도록 이하와 같이 공통 모드가 변조될 수 있다. 송신 말단에서, 추가 데이터는 J-TxD라 하며, 여기서, 문자 J는 공통 모드를 변조하기 위한 신호를 나타내며, Tx는 처리의 송신측의 신호를 나타내며, D는 데이터를 나타낸다. J 데이터는 제어 신호를 포함하여 임의의 목적으로 사용될 수 있음에 유의해야 한다.
J-TxD가 하이인 경우, 버퍼(274)는 트랜지스터들(Q23, Q24)에 하이의 신호를 제공하여, 이들이 ON되며, 인버터(278)는 트랜지스터들(Q27, Q28)에 로우의 신호를 제공하여, 이들이 OFF된다. 트랜지스터들(Q23, Q24)이 ON인 경우, 전류 소스(282)가 25Ω의 유효 저항을 갖는 50Ω의 트랜지스터들(Q15, Q21)을 통해 10㎃를 끌어오기 때문에, 도전체(226)의 전압은 250㎷만큼 낮아지게 된다. 마찬가지로, 전류 소스(284)가 25Ω의 유효 저항을 갖는 50Ω의 트랜지스터들(Q16, Q22)을 통해 10㎃를 끌어오기 때문에, 도전체(228)의 전압은 250㎷만큼 더 낮아지게 된다. 그러나, J-TxD가 하이인 경우, 트랜지스터들(Q27, Q28)이 OFF이며, 도전체들(232, 234)의 공통 모드는 변하지 않고 남는다.
이와 대조하여, J-TxD가 로우인 경우, 버퍼(274)는 로우의 신호를 트랜지스터들(Q23, Q24)에 제공하여, 이들이 OFF되며, 도전체들(226, 228)의 공통 모드는 변하지 않고 유지된다. 그러나, J-TxD가 로우이면, 인버터(278)는 하이의 신호를 트랜지스터들(Q27, Q28)를 제공하여, 이들이 ON된다. 트랜지스터들(Q27, Q28)이 ON인 경우, 전류 소스(288)가 25Ω의 유효 저항을 갖는 50Ω의 트랜지스터들(Q17, Q25)을 통해 10㎃를 끌어오기 때문에, 도전체(232)의 전압은 250㎷만큼 더 낮아지게 된다. 마찬가지로, 전류 소스(288)가 25Ω의 유효 저항을 갖는 50Ω의 트랜지스터들(Q18, Q26)을 통해 10㎃를 끌어오기 때문에 도전체(234)의 전압은 250㎷만큼 더 낮아지게 된다.
공통 모드 검출기(CM 검출기)(252)는 도전체들(226, 228)의 공통 모드 전압이 감소되었는지 여부를 검출하여, 예를 들어, 감소된 경우 하이의 전압을, 감소되지 않은 경우 로우의 전압을 제공한다. 마찬가지로, CM 검출기(254)는 도전체들(232, 234)의 공통 모드 전압이 감소되었는지 여부를 검출하여, 예를 들어, 감소된 경우 하이의 전압을, 감소되지 않은 경우, 로우의 전압을 제공한다. CM 검출기들(252, 254)의 다양한 가능한 구현예들이 존재한다. 예를 들어, CM 검출기들(252, 254)의 출력은 직렬의 2개의 저항(예를 들어, 1㏀)의 중앙에 있을 수 있다.
비교기(240)는 CM 검출기들(252, 254)로부터 출력되는 신호들의 값들을 비교하여, 수신 데이터 출력 신호(J-RxD)를 제공한다. 일례로서, CM 검출기(252)의 출력이 하이이며, CM 검출기(254)의 값이 로우라면, 비교기(240)의 출력(J-RxD)은 하이 전압이 된다 - 이는 입력 신호(J-TxD)의 값과 일치한다. 마찬가지로, CM 검출기(252)의 출력이 로우이며, CM 검출기(254)의 값이 하이라면, 비교기(240)의 출력(J-RxD)은 로우의 전압이다 - 이는 입력 신호(J-TxD)의 값과 일치한다. 그 반대의 경우도 구현될 수 있다.
따라서, 칩(222)에서부터 칩(220)으로 추가 데이터(J 데이터)가 송신될 수 있다. 도 2에 도시되지 않은 추가 도전체를 통해서 청색 데이터 등의 컬러 데이터가 송신될 수 있다. 또한, 추가의 J 데이터가 또한 송신될 수 있다. 이하에 예들이 제공된다.
적색 신호, 녹색 신호 및 J-TxD 신호는 다수의 비트폭일 수 있다. 예를 들어, 신호들은 8비트의 폭일 수 있거나, 또는 10 또는 12 비트 폭 등의 조금 다른 수의 비트일 수 있다.
도 3은 도면들의 동작을 예시하기 위하여 사용될 수 있는 다양한 타이밍도를 나타낸다. 도 3의 상부에 있어서, 0 및 1의 값과 R+ 및 R-에 대한 그래픽 전압 표현이 도시되어 있다. 일례로서, 0 는 하이의 전압을 나타내며, 1 은 로우의 전압을 나타내지만, 그 반대의 경우도 있을 수 있다. R+가 로우의 전압 및 R-가 하이의 전압을 갖는 경우, 0의 값이 표현되며, R+가 하이의 전압, R-가 로우의 전압을 갖는 경우 1의 값이 표현된다. 다른 구현예에 있어서, 이들 전압 레벨에 대하여 반대의 값이 지정될 수 있다. 별도로 제공되는 R+ 및 R- 그래픽 표현 아래에는, 0 및 1의 값, 및 G+ 및 G-에 대한 별도로 제공되는 그래픽 전압 표현이 예시되어 있다. 마찬가지로, 본 예에 있어서, G+ 가 로우의 전압을 가지며, G- 가 하이의 전압을 갖는 경우 0의 값이 표현되며, G+ 가 하이의 전압을 가지며, G- 가 로우의 전압을 갖는 경우 1의 값이 표현된다. 별도로 제공되는 R+ 및 R- 표현 및 별도로 제공되는 G+ 및 G- 표현 아래에는, R+/- 및 G+/- 표현이 이에 상응하는 0 및 1의 값과 조합된다.
조합된 R+/- 및 G+/- 표현 아래에는, CM+ 및 CM- 값들이 이에 상응하는 0 및 1의 값과 함께 별도로 제공된다. CM+ 및 CM-는 J-TxD를 나타내며, 버퍼(274) 및 인버터(278)의 출력이다. CM+ 및 CM-의 값은 R+/- 신호를 운송하는 도전체들의 공통 모드를 변화시킴으로써 칩들 사이에서 통과된다. 별도로 제공되는 CM+ 및 CM- 값 아래에는, R+/- 신호 및 CM+ 신호가 이에 상응하는 0 및 1의 값과 결합되며, 여기서, CM+ 신호는 도전체들(226, 228)의 차동 R+/- 신호에 중첩된다. 이 아래에는, G+/- 신호 및 CM- 신호가 이에 상응하는 0 및 1과 결합되며, 여기서, CM- 신호는 도전체들(232, 234)의 차동 G+/- 신호에 중첩된다.
도 3에 있어서, 그래픽 전압 레벨은 이상적으로 구현되며, 실제에 있어서는 더 낮은 예리한 천이를 가질 것이다. 일부 구현예에 있어서, 이들은 더욱 정현적으로(sinusoidal) 보일 것이다.
도 2에 있어서, 추가 데이터(J-데이터 또는 공통 모드 변조된 데이터)는 R+/- 및 G+/- 데이터와는 반대 방향으로 진행한다. 도 4에 있어서, J-데이터는 R+/- 및 G+/- 데이터와 동일한 방향으로 진행한다. 그렇지 않은 경우, 도 4의 칩은 도 2의 칩들과 동일한 방법으로 동작한다.
도 4를 참조하면, 트랜지스터들(Q44, Q45)의 게이트의 입력 신호들(Tx-R+, Tx-R-)에 응답하여 도전체들(326, 328)에 적색 데이터가 차동적으로 제공된다. 트랜지스터들(Q46, Q47)의 게이트의 입력 신호들(Tx-G+, Tx-G-)에 응답하여 도전체들(332, 334)에 녹색 데이터가 차동으로 제공된다. 비교기(366)는 도전체들(326, 328)의 전압을 비교하여 수신 Rx-R (적색 데이터) 신호를 생성하며, 비교기(374)는 도전체들(332, 334)의 전압을 비교하여 수신 Rx-G (녹색 데이터) 신호를 생성한다. 정상적인 동작중에, 신호 Z0cont(제어)는 로우의 전압을 가져(예를 들어, 접지 전압), 트랜지스터들(Q51, Q52, Q53, Q54, Q55, Q56, Q57, Q58)들을 ON시킨다. 다른 무언가가 신호들을 더 낮은 전압으로 강하시키지 않는다면, 도전체들(326, 328, 332, 334)의 전압은 트랜지스터들(Q51, Q52, Q53, Q54, Q55, Q56, Q57, Q58)을 통해 전압 VDD로 강하된다. 일부 실시예들에 있어서, 칩들(320, 322)에 전원이 공급되는 동안, Z0cont는 시스템이 로우 전압 모드에 있는 경우를 제외하고 로우로 유지된다.
Tx-R+가 하이이고, Tx-R-가 로우인 경우, 트랜지스터(Q44)가 ON되어, 도전체(326)의 전압은 VDD로부터 약 250㎷만큼 풀다운되며, 트랜지스터(Q45)가 OFF되어, 도전체(328)의 전압이 VDD로 유지된다. 이에 따라서, 공통 모드는 3.175V = (3.3 + 3.05)/2이다. 전류 소스(342)는 25Ω의 유효 저항을 갖는 병렬 50Ω의 트랜지스터들(Q51, Q55)을 통해 10㎃를 끌어오므로, 250㎷의 전압 강하가 있다. Q44, Q45, Q46, 및 Q47의 저항은 매우 낮은 저항이며, 전압 계산에 있어서 무시된다. 마찬가지로, Tx-R-가 하이이고, Tx-R+가 로우인 경우, 트랜지스터(Q45)는 ON되어, 도전체(328)의 전압은 VDD로부터 약 250㎷만큼 풀다운되며, 트랜지스터(Q44)는 OFF되어, 도전체(326)의 전압은 VDD에서 유지된다. 비교기(366)는, 예를 들어, 도전체(326)의 전압이 도전체(328)의 전압보다 큰 경우 하이의 전압을, 도전체(328)의 전압이 도전체(326)의 전압보다 큰 경우 로우의 전압을 갖는 수신 신호(Rx-R)를 출력한다.
마찬가지로, Tx-G+가 하이이고, Tx-G-가 로우인 경우, 트랜지스터(Q46)가 ON되어, 도전체(332)의 전압은 VDD로부터 약 250mV만큼 풀다운되며, 트랜지스터(Q47)은 OFF되어, 도전체(334)의 전압은 VDD에서 유지된다. 마찬가지로, Tx-G-가 하이이고, Tx-G+가 로우인 경우, 트랜지스터(Q47)가 ON되어, 도전체(334)의 전압은 VDD로부터 약 250㎷만큼 풀다운되며, 트랜지스터(Q46)는 OFF되어, 도전체(332)의 전압은 VDD에서 유지된다. 비교기(374)는, 예를 들어, 도전체(326)의 전압이 도전체(328)의 전압이 더 큰 경우 하이의 전압을, 도전체(328)의 전압이 도전체(326)의 전압보다 높은 경우 로우의 전압을 갖는 수신 신호(Rx-g)를 출력한다.
도전체들(326, 328) 또는 도전체들(332, 334)에 대한 공통 모드를 변화(변조시)시키는 한편, 다른 것의 공통모드는 변화시키지 않고 유지함으로써, 공통 모드는 칩(320)에서부터 칩(322)으로 추가 데이터(J-TxD)를 송신하기 위하여 이하와 같이 변조될 수 있다. J-tx-D(J-송신 데이터)가 하이인 경우, 버퍼(338)는 트랜지스터들(Q40, Q41)을 턴온시켜, 10㎷ 전류 소스(344)가 50Ω의 트랜지스터들(Q51, Q55)의 저항을 통해 약 250㎷만큼 도전체(326)의 전압을 풀다운시키며, 10㎷ 전류 소스(346)가 50Ω의 트랜지스터들(Q52, Q56)의 저항을 통해 약 250㎷만큼 도전체(328)의 전압을 풀다운시킨다. 따라서, 도전체들(326, 328)의 공통 모드 또한 약 250㎷만큼 감소된다. 인버터(340)는 로우의 전압 신호를 제공하여, Q42 및 Q43은 OFF되며, 도전체들(323, 324)의 공통 모드는 감소되지 않는다.
마찬가지로, J-Tx-D가 로우인 경우, 버퍼(338)는 로우의 전압을 Q40 및 Q41에 제공하여, 이들이 OFF로 되며, 도전체들(326, 328)의 공통 모드는 변하지 않고 유지된다. 그러나, 인버터(340)가 하이의 신호를 트랜지스터들(Q42, Q43)에 제공하여, 이들이 ON된다. Q42 및 Q43이 ON이면, 전류 소스(348)는 50Ω의 트랜지스터들(Q53, Q57)을 통해 도전체(332)의 전압을 약 250㎷만큼 풀다운시키며, 전류 소스(350)는 50Ω의 트랜지스터들(Q54, Q58)을 통해 약 250㎷만큼 도전체(334)의 전압을 풀다운시킨다. 따라서, 도전체들(332, 334)의 공통 모드 또한 약 250㎷만큼 감소된다.
공통 모드 검출기(368)는 도전체들(326, 328)의 공통 모드가 감소되었음을 검출하고, 이를 나타내기 위해 비교기(372)의 입력들 중 하나에 신호를 제공한다. CM 검출기(376)는 도전체들(332, 334)의 공통 모드가 감소되지 않았음을 검출하고, 비교기(372)의 또 다른 입력에 신호를 제공한다. 일례로서, J-Tx-D 가 하이라면, CM 검출기(368)의 출력은 하이이며, CM 검출기(376)의 출력은 로우이며, 비교기(372)의 출력은 하이이다. 이러한 예에 있어서, J-Tx-D 가 로우이면, CM 검출기(368), CM 검출기(376), 및 비교기(372)의 출력은 로우, 하이, 로우이다. 물론, 반대의 관례가 사용될 수 있다.
일부 실시예들에 있어서, 도 4의 시스템(310)은 Q40, Q41, Q42, 및 Q44가 J-TxD의 전압에 무관하게 OFF로 되도록 하는 추가 회로를 포함한다. 이를 행하는 이유는 칩(322)이 로우의 공통 모드 신호 또는 로우의 공통 모드 신호 어느 것도 검출하지 않기 때문이다. 도 2의 시스템(210)은 유사한 회로를 가질 수 있다.
도 5는 칩(420)에서부터 칩(422)으로 일부 데이터(예를 들어, 적색 비디오 데이터)가 제공되는 시스템(410)을 나타낸다. 동일한 채널을 통해 칩(420)에서 칩(422)으로 및 칩(422)에서 칩(420)으로 양방향으로 추가 신호들(J-TxD, J-TxD2)를 제공하기 위하여 다중 레벨의 공통 모드 시그널링이 사용될 수 있다. 제1 채널(424)은 도전체들(426, 428)을 포함하며, 제2 채널(430)은 도전체들(432, 434)을 포함한다. 추가의 비디오 데이터와 같은 추가의 신호들을 운송하기 위하여 추가의 채널들이 존재할 수 있음에 유의해야 한다. 예를 들어, 채널(424)이 단지 적색 데이터만을 운송할 수 있으며, 녹색 데이터 및 청색 데이터를 운송하기 위하여 채널(424)과 같은 다른 채널들이 존재할 수 있다. 이러한 다른 채널들은 일방향 또는 양방향의 공통 모드 데이터를 송신하거나 송신하지 않을 수 있다.
정상적인 동작 중에, 신호 Z0cont(제어)는 로우의 전압(예를 들어, 접지 전압)을 가져, 트랜지스터들(Q64, Q65, Q70, Q71, Q80, Q81, Q84, Q85)을 턴온시킨다. 다른 무언가가 신호들을 더 낮은 전압으로 강하시키지 않는다면, 도전체들(426, 428, 432, 434)의 전압이 Q64, Q65, Q70, Q71, Q80, Q81, Q84, 및 Q85를 통해 전압 VDD로 강하된다. 일부 실시예들에 있어서, 칩들(420, 422)에 전력이 공 급되는 동안, 시스템이 로우 전력 모드인 경우를 제외하고, Z0cont는 로우로 유지된다.
도 5에 있어서, Tx-R+이 하이이고, Tx-R-가 로우인 경우, 트랜지스터(Q62)는 ON되어, 도전체(426)의 전압은 VDD로부터 약 250㎷만큼 풀다운되며, 트랜지스터(Q63)은 OFF되어, 도전체(428)의 전압은 VDD에서 유지된다. 이에 따라서, 공통 모드는 3.175V = (3.3 + 3.05)/2이다. 전류 소스(458)는 25Ω의 유효 저항을 갖는 병렬 50Ω의 트랜지스터들(Q64, Q80)을 통해 10㎃를 끌어오므로, 250㎷의 전압 강하가 있다. Q60, Q61, Q62, Q63, Q66, Q67, Q68, Q69, Q82, Q83, Q86, 및 Q87의 저항은 매우 낮은 저항이며, 전압 계산에서 무시된다. 마찬가지로, Tx-R-가 하이이고, Tx-R+가 로우인 경우, 트랜지스터(Q64)는 ON되어, 도전체(428)의 전압은 VDD로부터 약 250㎷만큼 풀다운되며, 트랜지스터(Q62)가 OFF되어, 도전체(426)의 전압은 VDD에서 유지된다. 수신기(472)는, 예를 들어, 도전체(426)의 전압이 도전체(428)의 전압보다 큰 경우 하이의 전압을, 도전체(428)의 전압이 도전체(426)의 전압보다 큰 경우 로우의 전압을 갖는 수신 신호(Rx-R)를 출력한다.
도전체들(426, 428)의 공통 모드 시그널링은, CM 검출기들(448, 470)이 공통 모드가 감소되지 않으면 로우의 전압을 제공하고, 공통 모드가 250㎷만큼 감소되면 중간의 전압 출력을 제공하고, 공통 모드가 500mV만큼 감소되면, 하이의 전압 출력을 제공하는, 표 1과 같이 요약된다.
J-TxD J-TxD2 도전체 (426 및 428) CM 검출 선택기 (446) 선택 CM-검출기 (448) 출력 J-RxD 선택기 (470) 선택 CM-검출기 J-RxD2
로우 로우 없음 VrefL 로우 로우 VrefL 로우 로우
로우 하이 250mV VrefL 중간 로우 VrefH 중간 하이
하이 로우 250mV VrefH 중간 하이 VrefL 중간 로우
하이 하이 500mV VrefH 하이 하이 VrefH 하이 하이
표 1에 있어서, 로우 < VrefL < 중간 < VrefH < 하이이며, 비교기들(442, 480)은 이들 신호 간의 차이를 검출하기에 충분할 만큼의 감도를 갖는다. 선택기(446)는 J-TxD2가 로우라면 VrefL을 선택하고, J-TxD2가 하이이면, VrefH를 선택한다. 마찬가지로, 선택기(482)는 J-TxD가 로우이면 VrefL을 선택하고, J-TxD가 하이이면 VrefH를 선택한다.
신호 J-TxD 및 J-TxD2 모두가 로우인 경우, 트랜지스터들(Q60, Q61, Q82, Q83)은 각각 OFF이며, 도전체들(426, 428)의 공통 모드는 낮아지지 않는다. J-TxD 및 J-TxD2 가 모두 로우이므로, 선택기들(446, 482) 각각은 로우의 전압을 선택하지만, CM-검출기들(448, 470) 각각은 로우의 기준 전압(VrefL)을 선택한다. 로우 < VrefL 이므로, 비교기들(442, 280)은 로우의 출력인 J-RxD2 및 J-RxD를 제공한다.
J-TxD가 로우이고, J-TxD2가 하이인 경우, 선택기(480)는 VrefL을 선택하며, 선택기(446)는 VrefH를 선택하며, Q82 및 Q83이 OFF되고, Q60 및 Q61이 ON된다. 도전체(426)는 전류 소스(454)가 25Ω의 유효 저항을 갖는 50Ω의 트랜지스터들(Q64, Q80)을 통해 10㎃의 전류를 제공하기 때문에, 약 250㎷만큼 Q60을 통해 풀다운된다. 마찬가지로, 전류 소스(456)는 50Ω의 트랜지스터들(Q65, Q81)을 통해 10㎃의 전류를 제공하므로, 도전체(428)는 약 250㎷만큼 Q61을 통해 풀다운된다. 이에 따라서, CM-검출기들(448, 470)은 공통 모드에서의 강하를 검출하여, 비교기들(442, 480)에 중간 전압 신호를 제공한다. 중간 < VrefH 이므로, 비교기(442)는 로우의 J-RxD를 제공하며, VrefL < 중간이므로, 비교기(480)는 하이의 J-RxD2를 제공한다. J-TxD가 하이이며, J-TxD2가 로우인 경우, 반대의 경우가 발생한다.
J-TxD 및 J-TxD2 가 모두 하이인 경우, 선택기들(446, 480) 모두는 VrefH를 선택하고, Q60, Q61, Q82, 및 Q83이 ON된다. 전류 소스들(454, 476) 각각은 50Ω의 트랜지스터들(Q64, Q80)을 통해 10㎃ 전류를 제공하므로, 도전체(426)는 약 500mV만큼 Q60 및 Q82를 통해 풀다운된다. 마찬가지로, 전류 소스들(456, 478) 각각은 50Ω의 트랜지스터들(Q65, Q81)을 통해 10㎃ 전류를 제공하므로, 도전체(428)는 Q61 및 Q81을 통해 약 500mV만큼 풀다운된다. 따라서, CM-검출기들(448, 470)는 500㎷ 공통 모드의 강하를 검출하여, 하이의 전압 신호를 비교기들(442, 480)에 제공한다. VrefH < 하이 이므로, 비교기(442)는 하이의 J-RxD를 제공하고, 비교기(480)는 하이의 J-RxD2를 제공한다.
채널(430)의 도전체들(432, 434)에 TCK+ 및 TCK-로서 클록신호가 차동으로 제공된다. 트랜지스터들(Q66, Q67, Q86, Q87)는 항상 ON이므로, 기준 전류 소스들(462, 464, 488, 490)은 50Ω의 트랜지스터들(Q70, Q71, Q84, Q85)을 통해 도전체들(432, 434)에 전류를 제공한다. (로우 전력 모드에서 트랜지스터들(Q66, Q67, Q86, Q87)들이 턴오프되도록 추가의 회로가 존재할 수 있음). TC+가 하이이고, TC-가 로우인 경우, 트랜지스터(Q68)가 ON되어, 전류 소스(468)가 병렬 50Ω의 트랜지스터들(Q69, Q84)를 통해 10㎃ 전류를 끌어오기 때문에, 도전체(432)의 전압은 VDD로부터 약 250㎷만큼 풀다운되며, 트랜지스터(Q96)가 OFF되어, 도전체(434)의 전압은 감소되지 않는다. TC+가 로우이고, TC-가 하이인 경우, 트랜지스터(Q69)는 ON되어, 전류 소스(468)가 병렬 50Ω의 트랜지스터들(Q70, Q85)을 통해 10㎃ 전류를 끌어오기 때문에, 도전체(434)의 전압은 VDD로부터 약 250㎷만큼 풀다운되며, 트랜지스터(Q68)가 OFF되어, 도전체(432)의 전압은 감소되지 않는다. 수신기(496)는 TCK+ 및 TCK-에서의 변화에 응답하여 클록 출력을 제공한다. CM-검출기들(452, 486)은 공통 모드 기준 신호들을 제공한다.
도 6은 PanelLink®에 순응하는 시스템에서 전술한 본 발명의 설계 중 하나 이상의 구현예를 나타낸다. 순방향으로 공통 모드 데이터를 송신하기 위하여 적색 채널 및 녹색 채널이 이용되며, 역방향으로 공통 모드 데이터를 송신하기 위하여 클록 채널들이 이용된다. 하나 이상의 본 발명의 설계를 이용하여, 기존의 PanelLink® 연결 상으로 보조 비디오/오디오 데이터 또는 USB 패킷들이 전송될 수 있다.
도 6을 참조하면, 칩(520)은 데이터 채널들(550, 566)에 의해 수신되는 적색 데이터 및 녹색 데이터를 포함하며, 이번에는 송신기들(552, 568, 572)에 적색 및 녹색 신호를 제공한다. 플립-플롭(554), 인코더(556), 10 비트 -> 1비트 회로(558), 리타이머 회로(560), 및 송신기(552 및 568)에 의해 수신되는 신호(tdi)의 송신 데이터를 생성하는 처리 회로(562)에 J-DxD2 신호가 제공된다. J-TxD2 신호가 8 비트의 폭이라면, 8개의 병렬 플립플롭 등이 있을 수 있다. 수신기들(612, 626)은 도전체들(526, 528 및 532, 534)을 통해 송신기들(552, 568)로부터 신호들을 수신한다. 수신기들(612, 626)로부터 데이터 채널(610 및 630)에 적색 데이터 및 녹색 데이터가 제공된다. 수신기들(612, 626)에 의해 처리 회로(612), 리타이밍 회로(614), 1 비트 -> 10 비트 회로(616), 디코더(618), 및 플립플롭(620)에 수신기들로부터의 수신 데이터 출력(rdo) 및 반전된 rdo가 제공되어, 신호 J-RxD2를 제공한다.
송신기/수신기(572)에 녹색 데이터를 제공하는 데이터 채널(570)에는 청색 데이터가 제공되며, 이는 도전체들(536, 538) 상의 이들을 수신기/송신기(632)에 제공한다. 수신되는 청색 데이터는 데이터 채널(634)에 제공된다. 플립플롭(640), 인코더(642), 10 비트 -> 1 비트 회로(644), 리타이밍 회로(648), 및 수신기/송신기들(632, 660)에 의해 수신되는 신호(tdi)에서 송신 데이터를 생성하는 처리 회로(652)에 J-TxD 신호가 제공된다. 도전체들(536, 538 및 540, 542) 상의 수신기/송신기들(632, 660)에 의해 공통 모드 신호가 송신되어, 송신기/수신기(572 및 590)에 의해 수신되며, 이는 수신 데이터 출력 신호(rdo) 및 반전된 rdo를 처리 회로(582), 리타이밍 회로(580), 10 비트 -> 1 비트 회로(578), 디코더(576), 및 플립플롭(574)에 제공하여, 신호 R-TxD를 제공한다. 필터 위상 고정 루프(FPLL)(592)는 입력 지터를 제거하여, 기준 클록을 제공하며, 이를 선택기(596)에 제공한다. 메인 PLL(MPLL)(594, 656)은 클록 위상을 제공한다.
전술한 예들은 전체적으로 차동 모드의 비교 신호들에 관한 것이다. 다른 대안으로서, 채널의 공통 모드는 기준과 비교될 수 있으며, 다른 채널들은 독립적으로 보내질 수 있다. 예를 들어, 칩(704)에서 2개의 공통 모드 신호들(J-TxD1, J-TxD2)이 채널들(224, 230) 상으로 독립적으로 보내진다는 점을 제외하면, 도 7은 도 2와 마찬가지이다. 칩(702)에 있어서, CM-검출기(706)는 채널(224) 상의 공통 모드가 감소되었는지 여부를 나타내는 출력을 제공한다. CM-검출기(706)의 출력은 비교기(240)에 의해 기준(예를 들어, VDD - 250㎷)과 비교되어, 수신 신호(J-RxD1)를 제공한다. 마찬가지로, CM-검출기(708)는 채널(230) 상의 공통 모드가 유지되는지 감소되는지 여부를 나타내는 출력을 제공한다. CM-검출기(708)의 출력은 비교기(710)에 의해 기준(예를 들어, VDD - 150㎷)과 비교되어, 수신 신호(J-RxD2)를 제공한다. 비교기들(240, 710)의 기준 전압은 동일하거나 상이할 수 있다. CM-검출기들(706, 708)은 CM-검출기들(252, 254)와 동일하거나 상이할 수 있다.
도 8은 송신기를 포함하는 칩(720), 수신기(722)를 포함하는 칩(732), 및 디스플레이(736) 및 스피커(738)를 구동하기 위한 처리 및 구동 회로(730)를 나타낸다. 칩들(720, 732)은 도 2 및 도 4 내지 도 7의 칩의 예들이다. 도면들은 비디오 신호들을 이용하는 것과 연계하여 설명되지만, 적, 녹, 및 청색 비디오 신호들은 다른 형태의 신호일 수 있다. 본 명세서에서 설명되는 칩들은, 비디오 처리를 포함하는 다양한 기능들을 수행할 수 있으며, 마이크로프로세서, 마이크로컨트롤러, 통십 칩, 메모리 칩, ASIC, 등 일 수 있다.
전술한 실시예들은 다양한 방법으로 변경될 수 있다. 사실, 도면들은 본질적으로 개략적이며, 반드시 실제 회로 레이아웃을 나타내는 것을 의도하지는 않는다. 또한, 실제 구현예에 있어서, 칩에 다양한 추가 회로들이 있을 수 있으며, 도면에 도시된 회로 사이에 회로들이 존재할 수 있다. 도시된 성분들은 다양한 추가 입력 및 출력을 가질 수 있다.
대안으로서, J-TxD 가 하이 대 로우의 전압인 것에 응답하여 공통 모드가 감소되기 보다는 증가될 수 있다. 수신 Rx-r 및 Rx-G 신호들은 차동 신호이거나, 종단 신호일 수 있다. TX-R+ = TX-R-인 경우가 있을 수 있다. J-TxD의 신호에 무관하게, 일부 트랜지스터들(예를 들어, Q23, Q24, Q27, Q28)이 OFF되도록 하는 신호가 존재할 수 있다. 본 설명은 특정한 트랜지스터가 매우 낮은 저항을 갖는 것을 기재하고 있다. 다른 실시예에 잇어서, 이들은 더 높은 저항을 가질 수 있다. 2개의 별도의 전류 소스들(예를 들어, 454, 456)이 도시되는 경우, 이들은 더 큰 하나의 전류 소스로 결합될 수 있다. 송신되는 데이터 신호들은 구현예에 따라서 다양한 정보를 포함할 수 있다.
"일부 실시예들"에 대한 상이한 참조가 동일한 실시예를 참조할 것을 필요로 하는 것은 아니다. 명세서에서 "~일 수 있다("may", "might", 또는 "could")"가 포함되도록 성분, 특징, 구조, 또는 특성을 지칭한다면, 그 특정한 성분, 특징, 구조 또는 특성이 반드시 포함될 필요는 없다. 명세서 또는 청구범위에서 "단수(a)"를 지칭한다면, 이는 하나의 구조만이 존재함을 의미하는 것은 아니다.
본 발명을 몇몇 실시예들의 관점에서 설명하였지만, 본 발명은 그러한 실시예들에만 제한되는 것은 아니며, 첨부된 청구범위의 개념과 범주 내에서 변경과 개조로서 실시될 수 있다. 따라서, 본 설명은 제한적인 것이 아니라 예시적인 것으로 간주되어야 한다.
도 1은 도전체들을 통해 결합되는 제1 칩 및 제2 칩을 포함하는 종래 기술의 시스템을 나타내는 블록도.
도 2는 본 발명의 일부 실시예들에 따른 도전체들을 통해 결합되는 제1 칩 및 제2 칩을 포함하는 시스템을 나타내는 블록도.
도 3은 본 발명의 일부 실시예들에서 사용되는 몇몇 신호들을 도시하는 타이밍도.
도 4는 본 발명의 일부 실시예들에 따른 도전체들을 통해 결합되는 제1 칩 및 제2 칩을 포함하는 시스템을 나타내는 블록도.
도 5는 본 발명의 일부 실시예들에 따른 도전체들을 통해 결합되는 제1 칩 및 제2 칩을 포함하는 시스템을 나타내는 블록도.
도 6은 본 발명의 일부 실시예들에 따른 도전체들을 통해 결합되는 제1 칩 및 제2 칩을 포함하는 시스템을 나타내는 블록도.
도 7은 본 발명의 일부 실시예들에 따라서 도 2와 유사하지만 의사 차동 구성인 도전체들을 통해 결합되는 제1 칩 및 제2 칩을 포함하는 시스템을 나타내는 블록도.
도 8은 본 발명의 일부 실시예들에 따른 송신기 칩, 수신기 칩, 디스플레이, 및 오디오 스피커들을 포함하는 시스템을 나타내는 블록도.
<도면의 주요 부분에 대한 설명>
210: 시스템
226, 228, 232, 234: 도전체
224: 제1 채널
230: 제2 채널
220, 222: 칩
270, 276:비교기
278: 인버터
288: 전류 소스
252, 254: CM 검출기

Claims (23)

  1. 도전체들에 차동 신호들을 송신하기 위한 송신기들; 및
    데이터를 통신하기 위하여 상기 차동 신호들의 공통 모드 전압을 선택적으로 변조하기 위한 전류 모드 회로
    를 포함하는 칩.
  2. 제1항에 있어서,
    상기 전류 모드 회로는 전류 소스들을 상기 도전체들 중 적어도 일부에 선택적으로 결합시키는 트랜지스터들을 포함하는 칩.
  3. 제1항에 있어서,
    상기 도전체들은 도전체들의 제1 쌍 및 제2 쌍을 포함하며, 상기 차동 신호들은 상기 도전체들의 제1 쌍에 송신될 제1 차동 신호 및 상기 도전체들의 제2 쌍에 송신될 제2 차동 신호를 포함하는 칩.
  4. 제3항에 있어서,
    상기 전류 모드 회로는, 데이터를 통신하기 위하여 상기 제1 차동 신호 또는 상기 제2 차동 신호의 공통 모드 전압을 선택적으로 변조하는 칩.
  5. 제1항에 있어서,
    상기 도전체들과 공급 전압(VDD) 사이에 풀업 트랜지스터들(pull up transistors)을 더 구비하는 칩.
  6. 도전체들에 제1 차동 신호 및 제2 차동 신호를 송신하기 위한 제1 칩; 및
    상기 도전체들로부터 상기 제1 차동 신호 및 제2 차동 신호를 수신하고, 이를 나타내는 수신 신호들을 제공하기 위한 수신기들, 및 데이터를 통신하기 위하여 상기 제1 차동 신호 또는 상기 제2 차동 신호 중 어느 하나의 공통 모드 전압을 선택적으로 변조하기 위한 전류 모드 회로를 포함하는 제2 칩
    을 포함하며,
    상기 제1 칩은 상기 공통 모드 전압에서의 변화들을 검출하기 위한 공통 모드 검출 회로를 포함하는 시스템.
  7. 제6항에 있어서,
    상기 공통 모드 검출 회로는, 제1 공통 모드 검출 회로 및 제2 공통 모드 검출 회로를 포함하며, 상기 제1 공통 모드 검출 회로 및 제2 공통 모드 검출 회로 각각은 상기 제1 공통 모드 검출 회로 및 상기 제2 공통 모드 검출 회로의 출력들을 비교함으로써 상기 데이터를 복구하기 위하여 비교기에 출력을 제공하는 시스템.
  8. 제6항에 있어서,
    상기 제1 차동 신호들은 적색의 비디오 신호들이며, 상기 제2 차동 신호들은 녹색의 비디오 신호들이며, 상기 제1 칩은 청색의 비디오 신호를 송신하기 위하여 추가의 송신기들을 포함하는 시스템.
  9. 제6항에 있어서,
    상기 전류 모드 회로는, 전류 소스들을 상기 도전체들 중 적어도 일부에 선택적으로 결합시키는 트랜지스터들을 포함하는 시스템.
  10. 제6항에 있어서,
    상기 도전체들은 도전체들의 제1 쌍 및 제2 쌍을 포함하며, 상기 차동 신호들은 상기 도전체들의 제1 쌍에 송신될 제1 차동 신호 및 상기 도전체들의 제2 쌍에 송신될 제2 차동 신호를 포함하는 시스템.
  11. 제10항에 있어서,
    상기 전류 모드 회로는, 데이터를 통신하기 위하여 상기 제1 차동 신호 또는 상기 제2 차동 신호의 공통 모드 전압을 선택적으로 변조하는 시스템.
  12. 도전체들에 제1 차동 신호 및 제2 차동 신호를 송신하기 위한 송신기들, 및 제1 데이터 및 제2 데이터를 통신하기 위하여 상기 제1 차동 신호 및 상기 제2 차 동 신호의 제1 공통 모드 전압 및 제2 공통 모드 전압을 선택적으로 변조시키는 전류 모드 회로를 포함하는 제1 칩; 및
    상기 도전체들로부터 상기 제1 차동 신호 및 상기 제2 차동 신호를 수신하고, 이를 나타내는 수신 신호들을 제공하기 위한 수신기들, 및 상기 제1 차동 신호 및 상기 제2 차동 신호의 상기 공통 모드 전압에서의 변화들을 검출하기 위한 공통 모드 검출 회로를 포함하는 제2 칩
    을 포함하는 시스템.
  13. 제12항에 있어서,
    상기 공통 모드 검출 회로는 제1 공통 모드 검출 회로 및 제2 공통 모드 검출 회로를 포함하며, 상기 제1 공통 모드 검출 회로 및 제2 공통 모드 검출 회로 각각은 상기 제1 공통 모드 검출 회로 및 상기 제2 공통 모드 검출 회로의 출력들을 기준 전압 신호와 비교함으로써 상기 데이터를 복구하기 위하여 제1 비교기 및 제2 비교기에 출력을 제공하는 시스템.
  14. 도전체들에 제1 차동 신호 및 제2 차동 신호를 송신하기 위한 송신기들, 및 데이터를 통신하기 위하여 상기 제1 차동 신호 또는 상기 제2 차동 신호의 공통 모드 전압을 선택적으로 변조하기 위한 전류 모드 회로를 포함하는 제1 칩; 및
    상기 도전체들로부터 상기 제1 차동 신호 및 상기 제2 차동 신호를 수신하고, 이를 나타내는 수신 신호들을 제공하기 위한 수신기들, 및 상기 제1 차동 신호 또는 상기 제2 차동 신호의 상기 공통 모드 전압에서의 변화들을 검출하기 위한 공통 모드 검출 회로를 포함하는 제2 칩
    을 포함하는 시스템.
  15. 제14항에 있어서,
    상기 공통 모드 검출 회로는 제1 공통 모드 검출 회로 및 제2 공통 모드 검출 회로를 포함하며, 상기 제1 공통 모드 검출 회로 및 제2 공통 모드 검출 회로 각각은 상기 제1 공통 모드 검출 회로 및 상기 제2 공통 모드 검출 회로의 출력들을 비교함으로써 상기 데이터를 복구하는 비교기에 출력을 제공하는 시스템.
  16. 제14항에 있어서,
    상기 제1 차동 신호들은 적색의 비디오 신호들이며, 상기 제2 차동 신호들은 녹색의 비디오 신호들이며, 상기 제1 칩은 청색의 비디오 신호를 송신하기 위한 추가의 송신기들을 포함하는 시스템.
  17. 제14항에 있어서,
    상기 제1 칩의 상기 송신기들은 전류 모드 송신기들인 시스템.
  18. 제14항에 있어서,
    상기 전류 모드 회로는, 전류 소스들을 상기 도전체들 중 적어도 일부에 선 택적으로 결합시키는 트랜지스터들을 포함하는 시스템.
  19. 제14항에 있어서,
    상기 도전체들은 도전체들의 제1 쌍 및 제2 쌍을 포함하며, 상기 차동 신호들은 상기 도전체들의 제1 쌍에 송신될 제1 차동 신호 및 상기 도전체들의 제2 쌍에 송신될 제2 차동 신호를 포함하는 시스템.
  20. 도전체들에 차동 신호들을 송신하기 위한 송신 회로, 제1 데이터 신호를 통신하기 위하여 상기 차동 신호들의 공통 모드 전압을 선택적으로 변조하기 위한 전류 모드 회로, 및 상기 공통 모드 전압의 변화들을 검출하기 위한 검출 회로를 포함하는 제1 칩; 및
    상기 도전체들로부터 상기 차동 신호들을 수신하고, 이를 나타내는 수신 신호들을 제공하기 위한 수신기들, 제2 데이터 신호를 통신하기 위하여 상기 공통 모드 전압을 선택적으로 변조하기 위한 전류 모드 회로, 및 상기 공통 모드 전압에서의 변화들을 검출하기 위한 검출 회로를 포함하는 제2 칩
    을 포함하는 시스템.
  21. 제20항에 있어서,
    상기 제1 칩은, 상기 공통 모드 검출기의 출력을, 상기 제1 데이터 신호에 응답하여 선택되는 기준 전압과 비교하기 위한 비교기를 더 포함하며,
    상기 제2 칩은, 상기 공통 모드 검출기의 출력을 상기 제2 데이터 신호에 응답하여 선택되는 기준 전압과 비교하기 위한 비교기를 더 포함하는 시스템.
  22. 제20항에 있어서,
    상기 전류 모드 회로는, 제1 버퍼, 및 데이터 신호를 수신하고 상기 차동 신호들과 연관된 트랜지스터들을 턴온시키기 위한 인버터를 포함하는 시스템.
  23. 제20항에 있어서,
    상기 전류 모드 회로는, 전류 소스들을 상기 도전체들 중 적어도 일부에 선택적으로 결합시키기는 트랜지스터들을 포함하는 시스템.
KR1020070134351A 2006-12-20 2007-12-20 공통 모드 전압을 변조하기 위한 전류 모드 회로 KR101476417B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/643,388 2006-12-20
US11/643,388 US7589559B2 (en) 2006-12-20 2006-12-20 Current mode circuitry to modulate a common mode voltage

Publications (2)

Publication Number Publication Date
KR20080058243A true KR20080058243A (ko) 2008-06-25
KR101476417B1 KR101476417B1 (ko) 2014-12-24

Family

ID=39146869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070134351A KR101476417B1 (ko) 2006-12-20 2007-12-20 공통 모드 전압을 변조하기 위한 전류 모드 회로

Country Status (7)

Country Link
US (2) US7589559B2 (ko)
EP (4) EP3454498B1 (ko)
JP (1) JP5329080B2 (ko)
KR (1) KR101476417B1 (ko)
CN (1) CN101207771B (ko)
HK (1) HK1253224B (ko)
TW (1) TWI354476B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8176214B2 (en) * 2008-10-31 2012-05-08 Silicon Image, Inc. Transmission of alternative content over standard device connectors
US8274311B2 (en) * 2009-02-27 2012-09-25 Yonghua Liu Data transmission system and method
TWI411246B (zh) * 2010-03-09 2013-10-01 Himax Tech Ltd 收發裝置及其相關之收發系統
EP2429114B1 (en) * 2010-09-13 2013-03-27 Alcatel Lucent Coupling arrangement for phantom-mode transmission
JP5610953B2 (ja) * 2010-09-24 2014-10-22 キヤノン株式会社 プリント配線板及びプリント回路板
JP2012124573A (ja) * 2010-12-06 2012-06-28 Toshiba Corp 差動信号出力装置、差動信号出力装置のテスト方法、および、テスタ
JP2012124571A (ja) * 2010-12-06 2012-06-28 Toshiba Corp 差動信号出力装置、および、携帯機器
WO2012079090A2 (en) 2010-12-10 2012-06-14 Marvell World Trade Ltd Fast power up comparator
US9407469B2 (en) * 2013-03-14 2016-08-02 Lattice Semiconductor Corporation Driving data of multiple protocols through a single set of pins
DE102016122451B3 (de) * 2016-02-18 2017-05-11 Elmos Semiconductor Aktiengesellschaft Vorrichtung zur Erhöhung des Störabstands bei Gleichtaktstörungen auf einem Zweidrahtdatenbus
CN106160703B (zh) * 2016-07-20 2019-05-24 珠海全志科技股份有限公司 比较器及张弛振荡器
JP2021520130A (ja) * 2018-04-09 2021-08-12 クリアワン インコーポレイテッドＣｌｅａｒｏｎｅ，Ｉｎｃ． 差動信号ペア上での情報信号の送信
US11063561B1 (en) 2020-07-29 2021-07-13 Amazing Microelectronic Corp. Receiver circuit with input common mode voltage sensing
GB2612569B (en) * 2021-06-24 2023-11-29 Blackstar Amplification Ltd Transmiter devices, receiver devices, and systems
TWI813144B (zh) * 2022-01-25 2023-08-21 瑞昱半導體股份有限公司 接收器偵測系統與接收器偵測裝置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3702886A (en) * 1969-10-10 1972-11-14 Mobil Oil Corp Crystalline zeolite zsm-5 and method of preparing the same
US5360533A (en) * 1993-06-08 1994-11-01 Uop Direct dry gas recovery from FCC reactor
US5584985A (en) * 1994-12-27 1996-12-17 Uop FCC separation method and apparatus with improved stripping
US5858206A (en) * 1997-05-20 1999-01-12 Uop Llc Process for improved water wash in FCC gas concentration units
US6307543B1 (en) * 1998-09-10 2001-10-23 Silicon Image, Inc. Bi-directional data transfer using two pair of differential lines as a single additional differential pair
JP4091240B2 (ja) * 2000-08-11 2008-05-28 松下電器産業株式会社 高速ディジタルインターフェース装置、信号送信装置、及び信号受信装置
US6469652B1 (en) * 2000-08-24 2002-10-22 National Semiconductor Corporation Pipelined analog-to-digital converter using zero-crossing capacitor swapping scheme
US6843906B1 (en) * 2000-09-08 2005-01-18 Uop Llc Integrated hydrotreating process for the dual production of FCC treated feed and an ultra low sulfur diesel stream
US6538169B1 (en) * 2000-11-13 2003-03-25 Uop Llc FCC process with improved yield of light olefins
JP2002204272A (ja) * 2000-12-28 2002-07-19 Matsushita Electric Ind Co Ltd 信号伝送装置および信号伝送システム
EP1257053A1 (en) * 2001-05-11 2002-11-13 Telefonaktiebolaget L M Ericsson (Publ) Differential signal transfer circuit
US6731135B2 (en) * 2001-06-14 2004-05-04 Artisan Components, Inc. Low voltage differential signaling circuit with mid-point bias
US6617888B2 (en) * 2002-01-02 2003-09-09 Intel Corporation Low supply voltage differential signal driver
US6639434B1 (en) * 2002-10-07 2003-10-28 Lattice Semiconductor Corporation Low voltage differential signaling systems and methods
JP4492920B2 (ja) * 2003-05-27 2010-06-30 ルネサスエレクトロニクス株式会社 差動信号伝送システム
US6774700B1 (en) * 2003-08-29 2004-08-10 Agilent Technologies, Inc. Current-mode logic differential signal generation circuit employing squelch
US20060187329A1 (en) * 2005-02-24 2006-08-24 Micron Technology, Inc. Clamped capacitor readout noise rejection circuit for imagers
EP1713177A1 (fr) * 2005-04-15 2006-10-18 Stmicroelectronics Sa Amplificateur differentiel à gain variable
US7348810B1 (en) * 2006-10-27 2008-03-25 Rajendran Nair Push pull high-swing capable differential signaling circuits

Also Published As

Publication number Publication date
US7872498B2 (en) 2011-01-18
EP3454498A1 (en) 2019-03-13
CN101207771A (zh) 2008-06-25
US7589559B2 (en) 2009-09-15
EP2947809B1 (en) 2018-01-03
EP3306851B1 (en) 2018-12-12
EP3454498B1 (en) 2019-10-23
JP2008160858A (ja) 2008-07-10
US20080169838A1 (en) 2008-07-17
TW200828929A (en) 2008-07-01
US20090323830A1 (en) 2009-12-31
KR101476417B1 (ko) 2014-12-24
TWI354476B (en) 2011-12-11
CN101207771B (zh) 2013-04-10
HK1253224B (zh) 2020-02-07
EP2947809A1 (en) 2015-11-25
JP5329080B2 (ja) 2013-10-30
EP1936856A2 (en) 2008-06-25
HK1253224A1 (zh) 2019-06-14
EP1936856B1 (en) 2015-08-26
EP1936856A3 (en) 2012-05-30
EP3306851A1 (en) 2018-04-11

Similar Documents

Publication Publication Date Title
KR101476417B1 (ko) 공통 모드 전압을 변조하기 위한 전류 모드 회로
US9009379B1 (en) Communicating with MIPI-compliant devices using non-MIPI interfaces
US8415986B2 (en) Voltage-mode driver with pre-emphasis
US7256625B2 (en) Combined output driver
US7612584B2 (en) Simultaneous LVDS I/O signaling method and apparatus
US7411421B1 (en) Apparatus and method for generating differential signal using single-ended drivers
US20080260049A1 (en) Serializer and deserializer
US8198912B1 (en) Driver circuit correction arm decoupling resistance in steady state mode
CN117081620B (zh) 全双工发射接收电路、串行电路芯片、电子设备及车辆
KR101156914B1 (ko) 신호 전송 네트워크에서 풀 페일세이프 능력을 제공하는 시스템 및 방법
US20080218292A1 (en) Low voltage data transmitting circuit and associated methods
US20110304356A1 (en) Transmitter and receiver of differential current driving mode, and interface system of differential current driving mode including the same
US11019392B2 (en) Methods and apparatus for an output buffer
US9509310B1 (en) LVDS and subLVDS driver circuit
US20090279635A1 (en) Differential data transceiver and method with reversed-wire immunity
US20150204933A1 (en) Differential signal transmission system for detecting state of transmission lines
TWI535209B (zh) 差動信號傳輸器電路
US9705499B1 (en) System and method for interchangeable transmission driver output stage and low-power margining mode
KR20150128036A (ko) 저전압 차동 신호 전송기
US7176708B2 (en) Receiver circuit
US7446572B2 (en) Method and system for a configurable Vcc reference and Vss reference differential current mode transmitter
JPH04238434A (ja) 伝送装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171208

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181206

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191211

Year of fee payment: 6