CN101207039A - 具有高精度阈值电压的mos晶体管的制造方法 - Google Patents
具有高精度阈值电压的mos晶体管的制造方法 Download PDFInfo
- Publication number
- CN101207039A CN101207039A CNA2006101475770A CN200610147577A CN101207039A CN 101207039 A CN101207039 A CN 101207039A CN A2006101475770 A CNA2006101475770 A CN A2006101475770A CN 200610147577 A CN200610147577 A CN 200610147577A CN 101207039 A CN101207039 A CN 101207039A
- Authority
- CN
- China
- Prior art keywords
- mos transistor
- threshold voltage
- impurity
- precision threshold
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种具有高精度阈值电压的MOS晶体管的制造方法:在制作MOS晶体管之前,先在该晶体管的基体表面注入与该基体杂质类型相同的杂质,然后高温扩散推进所注入的杂质以在所述基体表面形成加浓层,最后在所形成的加浓层上按常规工艺制造MOS晶体管。该方法能获得高精度的阈值电压Vt,从而提高了电路的一致性和合格率。
Description
技术领域
本发明涉及一种MOS晶体管的制造方法,特别涉及一种具有高精度阈值电压的MOS晶体管的制造方法。
背景技术
阈值电压Vt是MOS晶体管的一个重要的电参数,也是在制造工艺中的重要控制参数,Vt的精度决定了电路的线性度和对档率,获得了高精度的Vt,就提高了电路的一致性和合格率,因此Vt对电路乃至整个集成系统的性能具有决定性的影响。
虽然对于一般数字电路来说,对于Vt要求不一定很高,但对于某些模拟电路,如延迟电路,结型场效应管(JFET管)等,Vt的精度就至关重要。
图1是表示现有技术制造的NMOS晶体管的示意图,如图1所示,在基体1上直接生长一层基氧和氮化硅,光刻有源区、刻蚀有源区、去除光刻胶、场氧化3、三层腐蚀、生长预栅氧化、Vt注入,再去除预栅氧化、栅氧化4,接着采用LPCVD工艺,沉积一层多晶硅、光刻多晶硅、刻蚀多晶硅5,然后光刻源漏区,源漏区离子注入、去除光刻胶、经源漏区退火后形成NMOS源漏掺杂区6,最后采用PECVD工艺,沉积一层厚度为700nm-1000nm的PSG 7(含磷二氧化硅),在N2/O2气氛中回流,然后光刻接触孔、湿法腐蚀接触孔、干法腐蚀接触孔、溅射金属铝膜(厚度1000nm)、光刻金属铝膜、干法刻蚀金属铝膜、分别形成NMOS的源8、漏10、栅9,这样就完成了现有技术的NMOS晶体管的制造。
一个影响阈值电压的因素是基体材料的杂质浓度:基体材料的杂质浓度越低,阈值电压数值将越小,反之则阈值电压值越高。
以NMOS晶体管为例,通常,NMOS晶体管是制作在P型硅基体上的。而P型基体一般采用电阻率为2-4欧姆-厘米的硅抛光片(杂质浓度相当于6.94E15 atoms/cm3-3.47E15 atmos/cm3),此种基体的杂质浓度的极差为100%。在这样的基体上制作的NMOS,其Vt值的波动是很大的,尽管可以进行Vt调节注入,在一定程度上有所改进,但基体的浓度差是不能忽略的,因此,Vt的精度无法保证。
因此,对于一个成熟稳定的工艺和器件基本结构,器件阈值电压的调整,主要通过改变基底材料杂质浓度或基底材料表面杂质浓度进行。
发明内容
本发明的目的是针对上述现有技术中存在的问题,通过采用对MOS晶体管的基体材料表面进行改性的方法来提高离子注入的均匀性,即降低杂质浓度的极差,从而获得高精度的阈值电压Vt。
为实现本发明所述目的,本发明采用在制作MOS晶体管之前,先在晶体管基体表面注入与该基体杂质类型相同的杂质,然后高温扩散推进所注入的杂质以在所述基体表面形成加浓层,最后在所形成的加浓层上按常规工艺制造MOS晶体管。
以NMOS晶体管为例,现有技术制造的NMOS晶体管,其阈值电压Vtn的范围可以控制在0.65V±0.2V内,如果Vtn的值低于下限值,即0.45V,这个管子就会严重漏电,影响合格率和可靠性;采用本发明的方法,NMOS晶体管的Vtn的值可以很轻松地控制在0.65V±0.1V范围内,就不会出现上述漏电现象。
因此,本发明的方法特别适用于对MOS晶体管的Vt的精度要求高的电路,如BBD(电荷斗链器件)和JFET管等领域。
附图说明
图1是表示现有技术制造的NMOS晶体管的示意图;
图2是表示本发明的制造MOS晶体管的流程图;
图3是表示本发明的注入杂质的步骤的示意图;
图4是表示本发明的形成加浓层的示意图;
图5是表示本发明制造的NMOS晶体管的示意图。
具体实施方式
下面将以NMOS晶体管为例并结合附图,对本发明进行详细说明,以便对本发明的目的,特征及优点进行更深入的理解。
如图2-4所示,首先选择一种P-型半导体基体硅1,然后在其基体上高能量注入原子量为11的硼离子(11B),注入剂量为1E12atoms/cm2-5E12atoms/cm2,这样基体浓度的变化可以忽略不计,注入能量为80kev-100kev,然后经1150℃-1200℃的温度对注入的11B扩散推进4-5小时,而在基体1表面形成一层厚度为3微米-5微米的均匀的加浓P型层2,这样就完成了NMOS晶体管的基体改性的目的。
上述离子注入的优选条件为:注入剂量为1.5E12atoms/cm2,注入能量为100kev,经1180℃的温度对注入的杂质扩散推进5小时。
最后按现有技术制造NMOS晶体管。即,在基体1上直接生长一层基氧和氮化硅,光刻有源区、刻蚀有源区、去除光刻胶、场氧化3、三层腐蚀、生长预栅氧化、Vt注入,再去除预栅氧化、栅氧化4,接着采用LPCVD工艺,沉积一层多晶硅、光刻多晶硅、刻蚀多晶硅5,然后光刻源漏区,源漏区离子注入、去除光刻胶、经源漏区退火后形成NMOS源漏掺杂区6,最后采用PECVD工艺,沉积一层厚度为700nm-1000nm的PSG7(含磷二氧化硅),在N2/O2气氛中回流,然后光刻接触孔、湿法腐蚀接触孔、干法腐蚀接触孔、溅射金属铝膜(厚度1000nm)、光刻金属铝膜、干法刻蚀金属铝膜、分别形成NMOS的源8、漏10、栅9,这样就完成了本发明的经过对晶体管的基体改性而获得了高精度的Vtn值的NMOS晶体管的制造。
图5是根据上述本发明的方法制造的NMOS晶体管的示意图。
综上所述,由于采用了本发明的技术方案,杂质注入的均匀性可控制在±2%内,远好于原始硅片的均匀性(约在75%到100%)。从而获得了高精度的Vt,提高了电路的一致性和合格率。
本领域技术人员可以理解,本发明公开的方法还可以应用于如N阱CMOS工艺中的NMOS,P阱CMOS中的PMOS等的制造工艺中。
Claims (4)
1.一种具有高精度阈值电压的MOS晶体管的制造方法,其特征在于:
在制作MOS晶体管之前,在该晶体管的基体表面高能量注入与该基体杂质类型相同的杂质;
高温扩散推进所述注入的杂质以在所述基体表面形成加浓层;
在所述形成的加浓层上制造MOS晶体管。
2.如权利要求1所述的具有高精度阈值电压的MOS晶体管的制造方法,其特征在于:注入所述杂质的剂量为1E12atoms/cm2-5E12atoms/cm2,注入能量为80kev-100kev,扩散推进注入的杂质的温度为1150℃-1200℃,扩散推进时间为4-5小时。
3.如权利要求1或2所述的具有高精度阈值电压的MOS晶体管的制造方法,其特征在于:注入所述杂质的剂量为1.5E12 atoms/cm2,注入能量为100kev,经1180℃的温度对所述杂质扩散推进5小时。
4.如权利要求1所述的具有高精度阈值电压的MOS晶体管的制造方法,其特征在于:所述加浓层的厚度为3微米-5微米。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2006101475770A CN101207039A (zh) | 2006-12-20 | 2006-12-20 | 具有高精度阈值电压的mos晶体管的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2006101475770A CN101207039A (zh) | 2006-12-20 | 2006-12-20 | 具有高精度阈值电压的mos晶体管的制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101207039A true CN101207039A (zh) | 2008-06-25 |
Family
ID=39567112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2006101475770A Pending CN101207039A (zh) | 2006-12-20 | 2006-12-20 | 具有高精度阈值电压的mos晶体管的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101207039A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014153941A1 (zh) * | 2013-03-28 | 2014-10-02 | 北京大学 | 调节多栅结构器件阈值电压的方法 |
-
2006
- 2006-12-20 CN CNA2006101475770A patent/CN101207039A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014153941A1 (zh) * | 2013-03-28 | 2014-10-02 | 北京大学 | 调节多栅结构器件阈值电压的方法 |
US9396949B2 (en) | 2013-03-28 | 2016-07-19 | Peking University | Method of adjusting a threshold voltage of a multi-gate structure device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4078947A (en) | Method for forming a narrow channel length MOS field effect transistor | |
CN100392844C (zh) | 垂直双扩散型场效应管兼容常规场效应管的制作方法 | |
CN101958283B (zh) | 获得交替排列的p型和n型半导体薄层结构的方法及结构 | |
JPH07508371A (ja) | 縦型dmosデバイスにおける閾値調整 | |
JPS61500576A (ja) | シリコン ギガビット金属−酸化物−半導体デバイス製作法 | |
KR940008571B1 (ko) | 반도체장치의 제조방법 | |
CN102800589B (zh) | 一种基于SOI的SiGe-HBT晶体管的制备方法 | |
CN101207039A (zh) | 具有高精度阈值电压的mos晶体管的制造方法 | |
CN111162009B (zh) | 一种低导通电阻低压分离栅mos器件的制造方法 | |
CN101488451B (zh) | 在厚膜soi材料中形成图形化半导体埋层的方法 | |
CN103021936B (zh) | 一种双极电路的制造方法 | |
CN205282480U (zh) | 一种具有双缓冲层的fs型igbt器件 | |
JPH0276255A (ja) | 短いゲート長さを有するcmosデバイスの製造方法 | |
CN103489776A (zh) | 一种实现场截止型绝缘栅双极型晶体管的工艺方法 | |
CN210200737U (zh) | 一种多晶硅作为源区的沟槽mosfet结构 | |
CN102088032A (zh) | 小线宽沟槽式功率mos晶体管及制造方法 | |
CN111354642B (zh) | 一种低导通电阻低压槽栅mos器件的制造方法 | |
CN107452788A (zh) | 功率器件的终端结构、功率器件及其制造方法 | |
CN112103181A (zh) | 一种新型高可靠性igbt及其制造方法 | |
CN111129151A (zh) | 一种碳化硅半积累型沟道mosfet器件及其制备方法 | |
CN100527371C (zh) | 一种部分耗尽的soi mos晶体管的制备方法 | |
JPS60134477A (ja) | 不揮発性記憶装置及びその製造方法 | |
CN101789374B (zh) | 一种自对准制备平面碰撞电离场效应晶体管的方法 | |
TW200522175A (en) | Method of inhibiting degradation of gate oxide film | |
JPS5678156A (en) | Charge pump semiconductor memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Open date: 20080625 |