CN101197800B - 信息处理设备以及信息处理方法 - Google Patents

Abstract

一种信息处理设备，用于处理转换为数字信号的接收信号，包括：第一转换单元，用于对要与K阶FIR滤波器的每个抽头系数计算的所述数字信号的每个执行采样率转换；滤波器计算单元，用于对每个经过了由所述第一转换单元进行的采样率转换的K个数字信号执行所述K阶FIR滤波器的计算处理；以及控制单元，用于控制所述第一转换单元进行的所述数字信号的采样率转换，以及由所述滤波器计算单元进行的所述K阶FIR滤波器的计算处理。

Description

信息处理设备以及信息处理方法

技术领域

本发明涉及一种信息处理设备和信息处理方法，特别是涉及一种适于在转换采样率或者过采样接收信号情况下采用的信息处理设备和信息处理方法。 

背景技术

近年来，半导体器件越来越小越来越精细，并且数字电路能够实现较低的功率消耗和高速度，同时安装面积更小。另一方面，不能期望模拟电路象数字电路一样安装面积减小，并且由于减小的电源电压、晶体管失配等等影响而引起的性能退化不可避免。从该角度，需要把采用模拟电路所实现的功能改变到数字域，即需要减少模拟信号处理单元并以数字信号处理单元代替。 

无线通信中接收器数字域的主要功能为频率转换、正交调制、信道选择、AGC(自动增益控制)等等；将这些以有效方式改变为数字域需要工作频率高、动态范围宽的A/D转换器。 

已经提出了采用低通sigma-delta调制的直接转换方法作为有效满足这些需求的方法(例如，参见Ville Eerola等人的“Direct Conversion UsingLowpass Sigma-Delta Modulation”，ISCAS′92，pp 2653，2656)。 

将参考图1描述其中描述的已知接收设备1。 

未示出的天线所接收的输入信号S(t)供应至带通滤波器(BPF)11、受到带限制、并供应至sigma-delta(∑Δ)A/D转换器12-1和12-2。 

sigma-delta A/D转换器12-1以频率和载波频率相同的时钟工作，而sigma-delta A/D转换器12-2以同sigma-delta A/D转换器12-1输入时钟之间存在π/2相位差的时钟工作，每个转换器都将供应的RF信号转换为1-位位串并进行高阶(order)过采样(oversample)，从而将所供应的模拟信号转换为数字信号。 

从sigma-delta A/D转换器12-1接收数字信号的LPF(低通滤波器)以及抽取处理单元13-1过滤所供应的信号、进行用预定比率X₁(即乘以1/X₁) 减小供应信号采样速率的抽取、并输出I-信道信号。从sigma-delta A/D转换器12-2接收数字信号的LPF(低通滤波器)以及抽取处理单元13-2过滤和抽取所供应的信号，并输出Q信道信号。 

具有采用该转换方法的接收器的已知方法实例包括进行模拟处理例如在离散时域中过滤以减小sigma-delta转换器的工作频率(例如，参见K.Muhammad等人的“A Discrete-Time Bluetooth Receiver in a 0.13μmDigital CMOS Process”，ISSCC 2004，pp 268-269，以及US20030080888A1，“sigma-delta(∑Δ)analog-to-digital converter(ADC)structureincorporating a direct sampling mixer”)、采用连续时域的设置(例如参见US20040218693 A1“Direct conversion delta-sigma receiver”)等等。 

以采用sigma-delta调制的直接转换方法，主要在数字域实现信道选择过滤，其中非常少的干涉波衰减在模拟域系统带宽内进行，以获得快速采用速率以及宽动态范围。 

另外，在sigma-delta调制时量化噪声被添加至高频元件，因此有必要采用用于数字域中量化噪声衰减的滤波器。另外，从sigma-delta调制器输出获得的采样率依赖于接收信号的信道频率，并因此有必要转换为基带所需要的频率。 

对于采用sigma-delta调制的转换转换方法，需要在数字域中实现这些，并且有必要进行关于过滤和采样率转换功能的灵活配置以便能够操作各种无线系统。 

在sigma-delta调制器的输出位为1-位的情况下，存在一种采用存储器、加法器等在没有乘法器的情况下实现FTR(有限冲激响应)滤波器和抽取器的技术(例如，参见US 6202074 B1“Multiplierless digitalfiltering”，以及US 6584157 B1“Digital low pass filter”)。 

接下来，将参考附图2描述输出1位的抽取过滤器的已知实例。 

来自未示出的sigma-delta调制器的1-位输出序列输入至L位移位位寄存器31，以Fs时序移位，并将1位串行信号转换为N位并行信号。L位移位寄存器32以Fs/N的时序读出L位数据，并基于每个数据选择存储在存储器33中正值或负值(a1或-a1，a2或-a2等等)，用于FIR抽头(tap)系数，所选择的L抽头系数全由加法处理单元34相加，从而输出已经进行过滤和抽取的信号。 

以这样的抽取滤波器，1位输入序列仅仅保持用于选择FIR滤波抽头系数为正或者负的信息。即，在存储器33中存储关于FIR抽头系数为正或者负的信息消除了对乘法器的需要。 

而且，sigma-delta调制器通常具有大OSR(Over Sampling Ratio，过采样率)，所以和输入序列采样率相比，输出采样率非常小。因此，加法处理所需要的速度通常为低。 

例如在图3中示出了上述抽取滤波方法应用其中的IEEE 802.11g OFDE模式中数字块的结构。 

SINC滤波器51执行移动平均计算。抽取器52利用预定比率X₁(即乘以1/X₁)减小所供应信号采样率，并且在此情况下，将输入信号采样率乘以1/2并输出。∑ΔA/D转换器53将所供应的RF信号转换为1位的位串，并执行高阶过采样。LPF 54过滤预定频带或者其上方的高频信号。抽取器55把输入信号采样率乘以1/32并输出。 

采样率转换单元(SRC)56将具有采样率Fs₂的输入信号转换为具有预定采样率Fs₃的输出信号。LPF 57过滤预定频带或更高的高频成分。抽取器58将输入信号采样率乘以1/2并输出。 

在采用2412MHz信道的情况下，输出频率在抽取器52处乘以1/2、在抽取器55乘以1/32，因此为37.6875MHz，因此采样率转换单元56需要按照执行下游处理的基带芯片的要求将此转换为20MHz的整数倍，例如40MHz。 

在将采样率从37.6875MHz转换为供应至采样率转换单元56的信号频率40MHz的情况下，通常采用一种方法，其中执行增采样(up-sample)至实现两个时钟最小公倍数的时钟，通过滤波器以消除混叠(aliasing)，然后减采样(down-sample)(例如，参见P.P.Vaidyanathan，“Multirate systems andfilter banks”，Prentice-Hall PTR)。 

图4描述了采样率转换单元56的详细配置实例。 

增采样器61将供应至采样频率转换单元56的信号频率37.6875MHz增采样640倍。LPF 62过滤预定频带或者其上的高频信号以消除混叠。抽取器63将24120MHz信号频率乘以1/603倍以得到40MHz，然后输出。 

接下来，将参考图5描述用于采样率转换单元的不同方法。这里将描述将输入样本的频率Fs转换为0.5Fs的采样率转换器71。 

重采样处理单元81将输入样本的频率Fs转换为0.5Fs。CIC (cascadedIntegrate Comb，级联积分梳)滤波器为不包括乘法器的滤波器，其中以多级(stage)形式FIR(Finite Impulse Response，有限冲激响应)类型梳状滤波器连至IIR(Infinite Impulse Response，无限冲激响应)类型积分器。该滤波器适用于宽带信号，并显示出陡峭性。抽取器83把输入信号频率乘以1/2并输出。 

将参考图6描述重采样处理单元81的输入/输出。在将输入采样频率Fs转换为1.5Fs的情况下，有必要关于输入的信号的两个样本输出三个样本，因此一个输出样本需要以某种类型数据插值。这一点意味着如图8所示，采用图7所示出的输入信号，每1.5Fs×1/3＝0.5Fs频率产生混叠。如图6所示，因为与向所产生的混叠信号添加SINC滤波器特征(移动平均滤波器特征)等效，所以采用时序比待插入数据早一个时序的数据用于插值允许混叠信号衰减。另外，作为每两个1.5Fs信号样本的加法平均值的CIC滤波器82的输出信号可实现图9所示出的SINC滤波器特性，因此可进一步衰减在抽取时干扰的混叠成分。 

如果进一步受到抽取器83的1/2倍抽取，则如此获得的符号会受到混叠影响。图10示出了抽取器83输出信号的频率特征。在该级，以0.25Fs和0.5Fs产生混叠信号，但是只要在SINC滤波器将混叠信号衰减至可允许的范围，则没有问题。而且，如果所期望的信号为窄带信号并且混叠信号不干涉该带，则可在数字滤波器下游缓解其影响。 

因此，如图11所示，图5所示出的抽取滤波器系统等于在进行1.5倍增采样的重采样处理单元81和1/2倍抽取83之间形成了SINC滤波器91和92的两级SINC滤波器，这意味着实现成本非常小。 

图12示出了上述采样率转换方法应用其中的IEEE 802.11g OFDE模式中已知数字块的结构实例。以相同的附图标记表示对应参考图3和5所描述的部分，并且在这里省略其描述。 

以图12的装置，为降低实现成本，采用1/4倍抽取器101将上游数字滤波器的输出序列采样率设置为302MHz，然后将其输入到包括参考图5所描述的重采样处理单元81的采样率转换单元71。采用前面时序的数据在采样率转换单元71执行插值处理，从而将输入的302MHz信号转换为360MHz并过滤，其序列在抽取器102受到9-样本-加法(9-sample-addition)并进行抽取，以在40MHz输出。由LPF 57过滤高频成分信号，并在抽取器58将输入信号采样率乘以1/2，从而按照基带芯片要求输出20MHz的信号。 

发明内容

在采用参考图3和4所描述方法的情况下，实现37.6875MHz和40Mhz最小公倍数的时钟频率为24120MHz，并且当考虑安装下游数字滤波器时，从功耗和安装面积的角度而言这一点不实用。 

因此，一般非整数比采样率转换的实现成本在数字域上实现成本大，并且只有接受特征退化才能降低实现成本。 

相反，例如图5所示出的抽取滤波器的系统等同于SINC滤波器的两级配置，因此实现成本非常低。但是，在以SINC滤波器为抗混叠滤波器的情况下，出现使得有必要考虑特征退化的问题，例如混叠衰减不足、期望带幅值衰减等等。 

为尽量降低这种影响，优选在尽可能高的频率下进行重采样，以及把待转换的频率范围设置为最小的期望带(band)或者其上。在高频下重采样意味着混叠在离开期望带更远的地方发生，可由SINC滤波器充分衰减。即，在高频下重采样意味着在期望带不产生混叠，并且可在下游采用数字滤波器进一步衰减混叠信号。另外，该设置提高了第一级SINC滤波器的陷波(notch)频率，从而期望带的衰减更低。 

但是，这一点还意味着在高频下不进行重采样的情况下，不能充分衰减混叠，除非采用陡峭滤波器，同时提高了实现成本。 

即，在较高频率下采用图5所示出抽取滤波系统可降低采样率转换块的实现成本，但是在高频下进行重采样的情况下，上游数字滤波器要求的速度提高，因此功耗明显升高。 

即，组合现有方法仅仅造成由于上游数字滤波器要求速度提高而引起的功耗提高，或者由于需要采用陡峭滤波器而引起的采样率转换实现成本提高。 

已经认识到有必要实现低功耗以及多标准统一，同时保持采样率转换的实现成本。 

根据本发明实施例的处理转换为数字信号的接收信号的信息处理设备包括：第一转换单元，用于对要与K阶FIR滤波器的抽头系数的每个计算的所述数字信号的每个执行采样率转换；滤波器计算单元，用于对每个经过了由所述第一转换单元进行的采样率转换的K个数字信号执行所述K阶FIR滤波器的计算处理；以及控制单元，用于控制所述第一转换单元进行的所述数字信号的采样率转换，以及由所述滤波器计算单元进行的所述K阶FIR滤波器的计算处理。第一转换单元可包括：第二转换单元，用于接收所述数字信号的输入，并把已经输入的所述数字信号中的预定L个数据组转换为对应于所述K阶FIR滤波器的抽头系数的K序列输出；K个第三转换单元，用于使从所述第二转换单元输出的所述L个数据组经受插值和采样率转换，并输出N个数据组，N为与该数据计数L不同的数据计数；以及K个加法处理单元，用于叠加包括在从所述第三转换单元输出的所述N个数据组中的数据并输出。 

第一转换单元可通过使所述数字信号的每个经受稀薄、插值、或者过滤处理而执行采样率转换。 

第二转换单元可输出所述L个数据组作为对应于所述K阶FIR滤波器的抽头系数的K序列，每个数据被从已经输入的所述数字信号中的预定信号延迟间隔M(其中M为1或更大的整数)的整数倍。 

第二转换单元可接收作为串行信号的数字信号的输入，转换为L位并行信号、并输出为所述L个数据组，以及输出具有作为串行信号的所述数字信号的采样率的1/J工作时钟的数据(其中J为1或更大的整数)。 

第二转换单元还可包括多个用于保持所述数字信号的信号保持装置；其中所述多个信号保持装置顺序保持所述数字信号，从而接收作为串行信号的所述数字信号的输入，转换为L位并行信号，并输出为所述L个数据组，以及输出具有作为串行信号的所述数字信号的采样率的1/J工作时钟的数据(其中J为1或更大的整数)。 

在所述K个第三转换装置中，输出对应于第i个(0≤i≤K)抽头系数的数据序列的所述第三转换装置接收从当前时序延迟i、i+M、i+2M、...、i+(L-1)M个样本的所述L个数据组的输入，以及基于所述控制装置的控制，通过关于所述L个数据组的每个输入信号进行选择输出至一个输出端、输出至两个输出端、还是不向输出端输出而执行插值处理。 

第三转换单元可以以第一速率接收所述L个数据组的输入，该第一速率为所述数字信号的采样率的1/J倍，并且以和所述第一速率不同的第二速率输出已经被插值的所述N个数据组。 

控制单元可包括：第一控制信号产生单元，用于产生第一控制信号，该 第一控制信号用于选择在输入至所述第三转换单元的所述L个数据组中要输出至两个输出端的信号；以及第二控制信号产生单元，用于产生第二控制信号和第三控制信号，该第二控制信号用于选择从输入至所述第三转换单元的所述L个数据组中被选择作为从所述第三转换单元输出的所述N个数据组的信号的开始点，该第三控制信号用于指导从在前输出的开始点的延迟量的初始化。 

第二控制信号产生单元可计算在紧邻前面时序输入到所述第三转换单元的所述L个数据组中的、输出至两个输出端的信号的计数和预定阈值之差、产生用于从在前输出的所述开始点将所述延迟量增加所计算的所述差的所述第二控制信号、以及将所述第二控制信号供应至所述第三转换单元。 

第二控制信号产生单元可对作为供应至所述第三转换单元的所述数字信号的采样率的1/J倍的每个第一速率将第一计数器的计数值递增预定值，在所述第一计数器的计数值超过预定阈值的情况下产生指导延迟量的初始化的所述第二控制信号，以及将所述第二控制信号供应至所述第三转换单元。 

该N个数据组可以是N位的并行信号；预定值是由所述第一速率和作为从所述第三转换单元输出的所述N位并行信号的速率的第二速率确定的值。 

N个数据组可以是N位并行信号；对于对应于通过从供应至所述第二转换装置的所述数字信号的采样率减去输入至所述第三转换装置的L个数据组的每个数据之间的延迟间隔M来获得的值的每个采样率递增第二计数器的计数值并将第三计数器的计数值递增1，在所述第二计数器的计数值超过预定阈值的情况下，初始化所述第二计数器的计数值，保持所述第三计数器的计数值，以及将所述第三计数器的计数值递增2，以及基于所保持的所述第三计数器的计数值，对于从所述第三转换单元输出的所述N位并行信号的每个速率，产生表示哪些输入信号是要输入至两个输出端的信号的所述第一控制信号，把所述第一控制信号供应至所述第三转换单元，以及初始化所述第三计数器的计数值。 

预定值可以是由供应至所述第二转换单元的所述数字信号的采样率、输入至所述第三转换单元的L个数据组的每个数据之间的延迟间隔M、位数N、以及从所述第三转换单元输出的所述N位并行信号的速率确定的值。 

N个数据组可以是N位并行信号；并且其中所述第一控制信号产生单元对对应于通过从供应至所述第二转换装置的所述数字信号的采样率减去输入 至所述第三转换装置的L个数据组的每个数据之间的延迟间隔M来获得的值的每个采样率把第二计数器的计数值递增预定值，在所述第二计数器的计数值超过预定阈值的情况下，初始化所述第二计数器的计数值，并且递增所述第三计数器的计数值，以及基于所保持的所述第三计数器的计数值，对于从所述第三转换单元输出的所述N位并行信号的每个速率，产生表示要输入至两个输出端的信号的计数的所述第一控制信号，把所述第一控制信号供应至所述第三转换单元，并初始化所述第三计数器的计数值。 

预定值可以是由供应至所述第二转换单元的所述数字信号的采样率、输入至所述第三转换单元的L个数据组的每个数据之间的延迟间隔M、位数N、以及从所述第三转换单元输出的所述N位并行信号的速率确定的值。 

N个数据组可以是N位并行信号；基于供应至所述第二转换单元所述数字信号的采样率Fin、输入至所述第三转换单元的所述L个数据组的每个数据之间的延迟间隔M、位数N、以及从所述第三转换单元输出的所述N位并行信号的速率Fout，执行插值处理的所述第三转换单元以每Fin/(MNFout-Fin)样本一个样本的速率来插值信号。 

在所述K个第三转换单元中，输出对应于第i个(0≤i≤K)抽头系数的数据序列的所述第三转换单元可以接收从当前时序延迟i、i+M、i+2M、...、i+(L-1)M个样本的所述L个数据组的输入，以及基于所述控制单元的控制，通过关于所述L个数据组的每个输入信号进行选择输出至一个输出端、输出至两个输出端、输出至三个输出端、还是不向输出端输出而执行插值处理。 

控制单元可包括：第一控制信号产生单元，用于产生第一控制信号，该第一控制信号用于选择在输入至所述第三转换单元的所述L个数据组中要输出至三个输出端的信号；以及第二控制信号产生单元，用于产生第二控制信号和第三控制信号，该第二控制信号用于选择从输入至所述第三转换单元的所述L个数据组中被选择作为从所述第三转换单元输出的所述N个数据组的信号的开始点，该第三控制信号用于指导从在前输出的开始点的延迟量的初始化。 

第三转换单元可执行插值处理从而所述第三转换装置的两个输出系统被平均地以相似比率插值；并且其中所述第二控制信号产生单元计算在两个输出系统的任一个的输出时，在紧邻前面时序输入到所述第三转换单元的所述L个数据组中的、输出至两个输出端的信号的计数和预定阈值之差，产生用 于从在前输出的所述开始点将所述延迟量增加所计算的所述差的所述第二控制信号，以及将所述第二控制信号供应至所述第三转换单元。 

第二控制信号产生单元可对于作为供应至所述第三转换单元的所述数字信号的采样率的1/J倍的每个第一速率将第一计数器的计数值递增预定值，在所述第一计数器的计数值超过预定阈值的情况下产生指导延迟量的初始化的所述第二控制信号，以及将所述第二控制信号供应至所述第三转换单元。 

该N个数据组可以N位并行信号；并且其中所述第一控制信号产生装置对于对应于每个采样率、与通过用输入至所述第三转换装置的所述L个数据组的每个数据之间的延迟间隔M除供应至所述第二转换装置的所述数字信号的采样率来获得的值的每个采样率把第二计数器的计数值递增预定值并将第三计数器和第四计数器的计数值递增1，在所述第二计数器的计数值超过预定第一阈值的情况下，初始化所述第二计数器的计数值，保持所述第三计数器的计数值，将所述第三计数器的计数值递增2，以及初始化所述第四计数器，在所述第四计数器的计数值等于预定第二阈值的情况下，保持所述第三计数器的计数值，并且将所述第四计数器的计数值递增2，以及基于所保持的所述第三计数器的计数值，对于从所述第三转换装置输出的所述N位并行信号的每个速率，产生表示哪些输入信号是要输出至三个输出端的信号是的所述第一控制信号，把所述第一控制信号供应至所述第三控制装置，以及初始化所述第三计数器的计数值。 

N个数据组可以是N位并行信号；以及其中，基于供应至所述第二转换单元所述数字信号的采样率Fin、所述L个数据组的每个数据之间的延迟间隔M、位数N、以及从所述第三转换单元输出的所述N位并行信号的速率Fout，所述第三转换单元产生X组N/X位信号，其中以每Fin/(MNFout-Fin)样本一个样本的速率插值信号。 

第三转换单元可包括：多个插值处理单元；以及合成单元，用于合成所述多个插值处理单元的输出信号以产生所述N个数据组；其中，在所述K个第三转换单元中，输出对应于第i个(0≤i≤K)抽头系数的数据序列的所述第三转换单元的所述多个插值处理单元，接收从当前时序延迟i、i+M、i+2M、...、i+(L-1)M个样本的所述L个数据组的输入，以及基于所述控制单元的控制，通过关于所述L个数据组的每个输入信号进行选择输出至一个输出端、输出至两个输出端、或者不向输出端输出而执行插值处理，以及输出N数据每个； 以及合成从每个所述多个插值单元输出的数据，以产生所述N个数据组。 

控制单元可包括：第一控制信号产生单元，用于对于所述第三转换单元的所述多个插值单元的每个产生第一控制信号，该第一控制信号用于选择在输入至所述多个插值单元的所述L个数据组中要输出至两个输出端的信号；以及第二控制信号产生单元，用于产生第二控制信号和第三控制信号，该第二控制信号用于选择从输入至所述第三转换单元的所述多个插值单元的所述L个数据组中被选择作为从所述插值单元输出的数据的信号的开始点，该第三控制信号用于指导从在前输出的开始点的延迟量的初始化。 

第二控制信号产生单元可计算在紧邻前面时序输入到所述插值单元的所述L个数据组中的、输出至两个输出端的信号的计数和预定阈值之差，产生用于从在前输出的所述开始点将所述延迟量增加所计算的所述差的所述第二控制信号，以及将所述第二控制信号供应至所述插值单元。 

第二控制信号产生单元可对于作为供应至所述第三转换单元的所述数字信号的采样率的1/J倍的每个第一速率将第一计数器的计数值递增预定值，在所述第一计数器计数值超过预定阈值的情况下产生指导延迟量的初始化的所述第二控制信号，并且将所述第二控制信号供应至所述第三转换单元。 

该N个数据组可以是N位并行信号；并且其中所述第一控制信号产生单元对于对应于每个采样率，与通过用输入至所述第三转换装置的所述L个数据组的每个数据之间的延迟间隔M除供应至所述第二转换装置的数字信号的采样率来获得的值的每个采样率把第二计数器的计数值递增预定值并将第三计数器和第四计数器的计数值递增1，在所述第二计数器的计数值超过预定第一阈值的情况下，初始化所述第二计数器的计数值，保持所述第三计数器的计数值，把所述第三计数器的计数值加2，以及初始化所述第四计数器，在所述第四计数器的计数值等于预定第二阈值的情况下，保持所述第三计数器的计数值，以及将所述第四计数器的计数值递增2，以及基于所保持的所述第三计数器的计数值，对于从所述第三转换单元输出的所述N位并行信号的每个速率，对每个所述插值单元产生表示哪些输入信号是要输出至二个输出端的信号的所述第一控制信号，把所述第一控制信号供应至所述第三转换单元的所述多个插值单元，并初始化所述第三计数器的计数值。 

该N个数据组可以是N位并行信号；以及其中，基于供应至所述第二转换单元所述数字信号的采样率Fin、所述L个数据组的每个数据之间的延迟 间隔M、位数N、以及从所述第三转换单元输出的所述N位并行信号的速率Fout，所述插值单元产生N位信号，其中以每Fin/(MNFout-Fin)样本一个样本的速率插值信号。 

滤波器计算单元可包括：抽头系数存储单元，用于存储对应于多个无线系统的抽头系数；其中，从由所述抽头系数存储单元所存储的对应于多个无线系统的抽头系数中选择对应于当前所使用的无线系统的抽头系数，并对经过由所述第一转换单元进行的采样率转换的K个数字信号执行所述K阶FIR滤波器计算处理。 

根据本发明另一实施例的处理转换为数字信号的接收信号的信息处理设备，包括：第一转换装置，用于对要与K阶FIR滤波器的抽头系数的每个计算的数字信号的每个执行采样率转换；滤波器计算装置，用于对每个经过了由第一转换装置进行的采样率转换的K个数字信号执行K阶FIR滤波器的计算处理；以及控制装置，用于控制第一转换装置进行的数字信号的采样率转换，以及由滤波器计算装置进行的K阶FIR滤波器的计算处理。 

其中第一转换装置包括：第二转换装置，用于接收数字信号输入，并把L个数据组作为对应于K阶FIR滤波器的抽头系数的K序列输出，每个数据被从已经输入的数字信号中的预定信号延迟间隔M的整数倍，其中M为1或更大的整数；K个第三转换装置，用于使从第二转换装置输出的L个数据组经受插值处理和采样率转换，并输出N个数据组，N为与数据计数L不同的数据计数；以及K个选择处理装置，用于从自第二转换装置输出的N个数据组中选择一个预定信号。 

其中第二转换装置接收作为串行信号的数字信号的输入，转换为L位并行信号、并输出为L个数据组，以及输出具有作为串行信号的数字信号的采样率的1/J工作时钟的数据，其中J为1或更大的整数。 

其中，在K个第三转换装置中，输出对应于第i个抽头系数的数据序列的第三转换装置，其中0≤i≤K，接收从当前时序延迟i、i+M、i+2M、...、i+(L-1)M个样本的L个数据组的输入，以及基于控制装置的控制，通过关于L个数据组的每个输入信号进行选择输出至一个输出端、输出至两个输出端、还是不向输出端输出而执行插值处理， 

其中控制装置包括：第一控制信号产生装置，用于产生第一控制信号，该第一控制信号用于选择在输入至第三转换装置的L个数据组中要输出至两 个输出端的信号；以及第二控制信号产生装置，用于产生第二控制信号和第三控制信号，该第二控制信号用于选择从输入至第三转换装置的L个数据组中被选择作为从第三转换装置输出的N个数据组的信号的开始点，该第三控制信号用于指导从在前输出的开始点的延迟量的初始化， 

其中第二控制信号产生装置计算在紧邻前面时序输入到第三转换装置的L个数据组中的、输出至两个输出端的信号的计数和预定阈值之差、产生用于从在前输出的开始点将延迟量增加所计算的差的第二控制信号、以及将第二控制信号供应至第三转换装置， 

其中N个数据组是N位并行信号；并且 

第一控制信号产生装置对对应于通过从供应至所述第二转换装置的所述数字信号的采样率减去输入至所述第三转换装置的L个数据组的每个数据之间的延迟间隔M来获得的值的每个采样率把第二计数器的计数值递增预定值，在第二计数器的计数值超过预定阈值的情况下，初始化第二计数器的计数值，并且递增第三计数器的计数值，以及基于所保持的第三计数器的计数值，对于从第三转换装置输出的N位并行信号的每个速率，产生表示要输入至两个输出端的信号的计数的第一控制信号，把第一控制信号供应至第三转换装置，并初始化第三计数器的计数值。 

根据本发明另一实施例的处理转换为数字信号的接收信号的信息处理设备，包括：第一转换单元，用于对要与K阶FIR滤波器的抽头系数的每个计算的所述数字信号的每个执行采样率转换；滤波器计算单元，用于对每个经过了由所述第一转换单元进行的采样率转换的K个数字信号执行所述K阶FIR滤波器的计算处理；以及控制单元，用于控制所述第一转换单元进行的所述数字信号的采样率转换，以及由所述滤波器计算单元进行的所述K阶FIR滤波器的计算处理。第一转换单元可包括：第二转换单元，用于接收所述数字信号的输入，并把L个数据组作为对应于所述K阶FIR滤波器的抽头系数的K序列输出，每个数据被从已经输入的所述数字信号中的预定信号延迟间隔M(其中M为1或更大的整数)的整数倍；K个第三转换单元，用于使从所述第二转换单元输出的所述L个数据组经受插值处理和采样率转换，并输出N个数据组，N为与数据计数L不同的数据计数；以及K个加法或选择处理单元，用于叠加包括在从所述第二转换单元输出的所述N个数据组中的数据、或者从所述第二转换单元输出的所述N个数据组中选择一个预定信号。 

加法或者选择处理单元可基于所述接收信号的调制模式输出从所述第二转换单元输出的所述N个数据组的信号的叠加结果、或者从自所述第二转换单元输出的所述N个数据组中选择的预定信号中的一方。 

在所述接收信号为其中应用IEEE 802.11a或者IEEE 802.11g标准的接收信号的情况下，所述加法或选择处理单元可以在其调制模式为16-QAM或者64-QAM的情况下，输出从所述第二转换单元输出的所述N个数据组的叠加结果，以及在其调制模式为BPSK或者QPSK的情况下，输出从自所述第二转换单元输出的所述N个数据组中选择的预定信号。 

根据本发明实施例的用于处理转换为数字信号的接收信号的信息处理设备的信息处理方法，包括如下步骤：对要与K阶FIR滤波器的每个抽头系数计算的所述数字信号的每个执行采样率转换；以及对每个经过了采样率转换的K个数字信号执行所述K阶FIR滤波器的计算处理。对要与K阶FIR滤波器的每个抽头系数计算的所述数字信号的每个执行采样率转换可以包括如下步骤：以预定速率M对要与所述K阶FIR滤波器的每个抽头系数计算的所述数字信号进行抽取，其中M为1或更大的整数；使所述抽取的信号受到插值处理和采样率转换；以及叠加所述受到插值和采样率转换的信号，并输出。 

对所述数字信号的每个执行的采样率转换可以是包括所述数字信号的每个都经受的稀薄、插值、或者过滤处理的采样率转换。 

受到插值和采样率转换的信号可以是N个样本的并行信号；并且其中，在插值处理中，基于所述数字信号的采样率Fin、抽取率M、要叠加的样本的数目N、以及要叠加的所述N个并行信号样本的速率Fout，以每Fin/(MNFout-Fin)样本一个样本的速率插值信号。 

根据本发明另一实施例的用于处理转换为数字信号的接收信号的信息处理设备的信息处理方法，所述方法包括如下步骤：对要与K阶FIR滤波器的每个抽头系数计算的所述数字信号的每个执行采样率转换；以及对每个经过了采样率转换的K个数字信号执行所述K阶FIR滤波器的计算处理， 

其中对要与K′阶FIR滤波器的每个抽头系数计算的所述数字信号的每个执行采样率转换可以包括如下步骤：以预定速率M对要与所述K阶FIR滤波器的每个抽头系数计算的所述数字信号进行抽取，其中M为1或更大的整数；使所述抽取的信号受到插值处理和采样率转换；以及从受到插值和采样率转换的N个预定样本信号中选择一个预定信号，并输出。 

根据本发明另一实施例的用于处理转换为数字信号的接收信号的信息处理设备的信息处理方法，包括如下步骤：对要与K阶FIR滤波器的每个抽头系数计算的所述数字信号的每个执行采样率转换；以及对每个经过了采样率转换的K个数字信号执行所述K阶FIR滤波器的计算处理。对要与K阶FIR滤波器的每个抽头系数计算的所述数字信号的每个执行采样率转换可以包括如下步骤：以预定速率M对要与所述K阶FIR滤波器的每个抽头系数计算的所述数字信号进行抽取；使所述抽取的信号受到插值处理和采样率转换；以及或者叠加受到插值和采样率转换的所述信号，或者从所述预定的N个样本信号中选择一个预定信号，并输出。 

在叠加受到插值和采样率转换的信号或者从受到插值和采样率转换的信号中选择和输出一个预定信号时，可基于所述接收信号的调制模式输出叠加结果或者所选择的预定信号。 

在输出叠加结果或者选择并输出一个预定信号时，在所述接收信号为其中应用IEEE 802。11a或者IEEE 802.11g标准的所述接收信号的情况下，在其调制模式为16-QAM或者64-QAM的情况下可输出所述N个样本的叠加结果，并且在其调制模式为BPSK或者QPSK的情况下可输出从所述N个样本中选择的预定信号。 

根据本发明的实施例，获得转换为数字信号的接收信号，对要与K′阶FIR滤波器的每个抽头系数计算的每个数字信号进行采样率转换，并对受到采样率转换的K个数字信号进行K′阶FIR滤波器的计算处理。 

术语“网络”是指其中连接至少两个设备，从而可从一个设备向另一个设备传送信息的布置。经网络通信的设备可以是每个孤立设备或者可以是构成单独设备的内部块。 

而且，术语“通信”不仅当然包括无线通信和线缆通信而且包括其中无线通信和线缆通信共存的通信，例如其中对某部分执行无线通信对另一个部分执行线缆通信的布置。另外，可构造如下布置，其中在线缆上进行从一个设备到另一个设备的通信，而无线进行从该另一个设备至该一个设备的通信。 

控制接收信号的信息处理设备可包括在接收设备中或者为孤立(standalone)设备。而且，接收设备可以是孤立设备，或者可以是执行接收处理的发送/接收设备或者信息处理设备中的结构。 

因此，根据本发明的实施例，可实现采样率转换和过滤功能，并且特别 地可在没有通过提高数字滤波器所要求的速度提高功耗或者采样陡峭滤波器的情况下实现采样率转换和过滤功能。因此，可实现低功耗以及处理多种标准的能力，同时保持数字滤波器和采样率转换的实现成本。 

附图说明

图1是描述接收设备1的视图； 

图2是描述1-位输出时抽取滤波器已知实例的视图； 

图3是描述已知IEEE 802.11g OFDM模式下数字块结构的视图； 

图4是描述图3所示出采样率转换单元结构的结构图； 

图5是描述已知采样率转换单元不同方法的视图； 

图6是描述图5所示出重采样处理单元输入/输出的视图； 

图7是描述图5所示出重采样处理单元输入信号的视图； 

图8是描述图5所示出重采样处理单元输入信号中所发生混叠的视图； 

图9是描述SINC滤波器特征的视图； 

图10是描述抽取器输出信号特征的视图； 

图11是描述图5中抽取滤波器等效系统的视图； 

图12是描述已知IEEE 802.11g OFDM模式数字块结构实例的视图； 

图13是描述其上应用了抽取滤波器方法的已知IEEE 802.11g OFDM模式下数字块结构实例的结构图； 

图14是描述采样率转换单元的频率特性的视图； 

图15是描述采样率转换单元配置的结构图； 

图16是描述图15所示出的控制器的功能的功能结构图； 

图17是描述图15中缓冲器的电路结构实例的视图； 

图18是描述图15中选择器的结构实例的视图； 

图19是描述图15中选择器的输入/输出的视图； 

图20是描述图15中加法处理单元的加法或者输出选择单元结构实例的视图； 

图21是图15中数字滤波器的结构实例的视图； 

图22是图15中数字滤波器的结构实例的视图； 

图23是图15中数字滤波器的结构实例的视图； 

图24是描述采样率转换单元执行的处理的流程图； 

图25是描述插值数据控制处理1的流程图； 

图26是描述延迟量控制处理的流程图； 

图27是描述延迟量控制信息产生处理的流程图； 

图28是描述选择器输出处理的流程图； 

图29是描述插值数据控制处理2的流程图； 

图30是描述采样率转换单元不同结构的结构图； 

图31是描述图30中控制器的功能的功能结构图； 

图32是描述图30中选择器的结构实例的视图； 

图33是描述图30中选择器的输入/输出的视图； 

图34是描述频谱的视图； 

图35是描述频谱的视图； 

图36是描述插值数据控制处理3的流程图； 

图37是描述采样率转换单元的不同结构的结构图； 

图38是详细描述图37中选择器结构的结构图； 

图39是描述图38中第二选择器的结构实例的视图； 

图40是描述图38中第一选择器和第二选择器的输入/输出的视图； 

图41是描述插值数据控制处理4的流程图；以及 

图42是描述个人电脑结构的结构图。 

具体实施方式

下面将参考附图描述本发明的实施例。 

具有其中应用了本发明的采样率转换功能的数字结构被布置为执行基本上与参考图12所描述已知情况相同的信号处理，其具有接收设备、不提高数字滤波器输出的采样率，其中可获得有利的接收信号而不产生混叠。 

图13是描述其上应用抽取滤波器方法的IEEE 802.11g OFDM模式数字块111结构的结构图。 

注意，对应于参考图3所描述的已知情况的部分采用相同的附图标记，并且将适当省略其描述。 

SINC滤波器51接收频率为Y1MHz的输入信号并执行移动平均计算。抽取器131以预定比率X₁降低所供应信号的采样率，(即以预定比率X₁抽取，或者乘以1/X₁)。我们设抽取器131的输出频率为Y2MHz。∑ΔA/D转换单元53将所供应的RF信号转换为1位行，并对其进行高阶过采样。LPF 54过滤出预定频带或更高的高频成分信号。抽取器132以预定比率X₂降低输入信号的采样率(即以预定比率X₂抽取，或者乘以1/X₂)。假定抽取器131的输出频率位Y3MHz。 

控制单元121例如经由未图示的操作输入单元或接收控制信号等的输入的输入端子等，从外部接受接收信道的频率或用于处理接收信号的后级的未图示的信号处理单元要求的频率的信息的输入。 

采样率转换单元(SRC)133将采样率Fs＝Y3MHz的输入信号转换为预定采样率Fs＝Y4MHz的输出信号。下面将描述采样率转换单元133的细节。 

LPF 57过滤大于预定频带的高频成分信号。抽取器134以预定比率X₃ 降低输入信号的采样率Y4MHz(乘以1/X₃)。假定抽取器134的输出频率即图13中所示出数字块111的输出信号频率为Y5MHz。 

在抽取器131、抽取器132、以及抽取器134所供应信号的采样率的降低比率随输入信道不同并且随未知信号处理单元在后级对接收信号处理所要求 的频率不同，并视合适来设计。 

配置为包括具有应用至本发明的采样率转换单元133的数字块111的接收设备被布置为可以获得没有混叠的合适接收信号，而不增加数字滤波器输出的采样率。 

例如，在1.2GHz输入信号序列转换为360MHz采样率时，将其抽取为1/9并转换为40MHz。将以该情况为实例描述这种操作的原理。 

例如，在采样率为1.2GHz的输入信号序列表示为式(1)、K′阶FIR滤波器的抽头系数表示为式(2)的情况下，过滤和稀薄(thin out)为1/4的输出信号表示为式(3)。 

X＝[x₀，x₁，x₂，…]  …(1) 

H＝[h₀，h₁，h₂，…，h_K-1]  …(2) 

$Y=[y_0,y_1,y_2,\·\·\·]=[h_0,h_1,h_2,\·\·\·,h_{K-1}]\left[\begin{array}{cccc}{x}_{k-1}& x_{k+3}& x_{k+7}& \·\·\·\\ x_{k-2}& x_{k+2}& x_{k+6}& \·\·\·\\ \·& \·& \·& \\ \·& \·& \·& \\ \·& \·& \·& \\ x_0& x_4& x_8& \·\·\·\end{array}\right]$

…(3) 

式(3)所示的输出信号把采样率为1.2GHz的输入信号序列稀薄到1/4，因此其是300MHz的信号。 

接下来，300MHz经信号采样率转换为360MHz。假定300MHz时钟频率为Fa、采样间隔为Ta、360MHz时钟频率为Fd、并且采样间隔为Td，其中两个时钟之间的采样间隔比率表示为下式(4)。 

$\frac{T_d}{T_a}=\frac{F_a}{F_d}=\frac{300\×{10}^6}{360\×{10}^6}=\frac{5}{6}=1-\frac{1}{6}\·\·\·\left(4\right)$

式(4)表明当300MHz信号处于第五样本时序时，360MHz信号处于第六样本时序。即，在300MHz信号处于第五样本时序时，必须插值360MHz输出信号的第六样本数据。这样，必须以一个样本对五个样本的比率采用前面时序的输入数据进行插值。其信号序列可表示为下式(5)。 

Z′＝[y₀，y₁，y₂，y₃，y₄，y₅，…]…(5) 

接下来，通过把九个样本相加起来而将该信号序列抽取为1/9。由抽取为1/9的360MHz输出信号获得的40MHz输出信号以下式(6)表示，其中输出信号的一个样本Z₀以下式(7)表示。 

$z_0,z_1,\·\·\·\left[\begin{array}{ccc}{y}_0& y_8& \·\·\·\\ y_1& y_9& \\ y_2& y_9& \\ y_3& y_{10}& \\ y_4& y_{11}& \\ y_4& y_{12}& \\ y_5& y_{13}& \\ y_6& y_{14}& \\ y_7& y_{14}& \·\·\·\end{array}\right]\·\·\·\left(6\right)$

Z₀＝y₀+y₁+y₂+y₃+y₄+y₅+y₆+y₇

＝h₀(X_K-1+X_K+3+X_K+3+X_K+3+X_K+3+X_K+3+X_K+3+X_K+3+X_K+3) 

+h₁(X_K-2+X_K+2+X_K+6+X_K10+X_K+4+X_K+4+X_K+8+X_K+2+X_K+6)+… 

…(7) 

借助式(7)可知，即使执行了由对应于每个抽头系数的每个输入数据的插值所进行的速率转换以及由相加进行的混叠，并且对其结果进行过滤处理，计算结果也与已知方法的计算结果相同。 

式(7)表示为下式(8)。而且，以式(9)表示式(8)V_k，以式(10)表示H。 

Z＝[z₀，z₁，…] 

＝[h₀，h₁，h₂，…，h_K-1] 

$\left[\begin{array}{cc}{X}_{K-1}+X_{K+3}+X_{K+7}+X_{K+11}+X_{K+15}+X_{K+15}+X_{K+19}+X_{K+23}+X_{K+27}& X_{K+31}+\·\·\·+X_{K+55}\·\·\·\\ X_{K-2}+X_{K+2}+X_{K+6}+X_{K+10}+X_{K+14}+X_{K+14}+X_{K+18}+X_{K+12}+X_{K+26}& X_{K+30}+\·\·\·+X_{K+54}\·\·\·\\ \·& \·\\ \·& \·\\ \·& \·\\ X_0+X_4+X_8+X_{12}+X_{16}+X_{16}+X_{20}+X_{24}+X_{28}& X_{32}+\·\·\·+X_{56}\·\·\·\end{array}\right]$

$=H\left[\begin{array}{cc}{V}_0+V_4+V_8+V_{12}+V_{16}+V_{16}+V_{20}+V_{24}+V_{28},& V_{32}+\·\·\·V_{56},\·\·\·\end{array}\right]$

…    (8) 

V_J＝[X_J+K-1，X_J+K-2，…，X_J]^T  …(9) 

H＝[h₀，h₁，h₂，…，h_K-1]  …(10) 

即从式(8)可以看出，为在接收器执行基本上和参考图12所描述已知情况相同的信号处理，而不提高数字滤波器的输出采样的频率，并获得没有混叠的合适接收信号，进行通过加法进行的抽取以及对每个输入序列组的插值，将从某时间点输入信号数据XL到数据XL+K-1(L＝0、1、2、3)的数据延迟FIR阶(order)量作为一组输入序列组，最后进行采用所获得序列和FIR滤波器抽头系数的滤波器计算。 

图14示出了以IEEE 802.11g OFDM模式运行的采样率转换单元133频率特性。视图中所示出的“a”表示301.5MHz OFDM信号，其中输入的2412MHz信号抽取至1/4，视图中所示出的“i”表示通过重复和301.5MHzOFDM信号相同的信号进行插值处理而转换为360MHz的OFDM信号(例如，通过重复对应于300MHz输入信号的第五样本作为360MHz输出信号的第五样本和第六样本的输入信号而执行的插值处理)，视图中所示出的“u”表示关于360MHz OFDM信号通过相加九个样本的移动平均处理而添加SINC滤波器的信号。 

如视图中以“i”所示，和其中如视图中“u”所示在下游添加SINC滤波器的情况相比，在下游没有添加SINC滤波器的情况在混叠峰值大15到20db。而且，为计算64QAM情况下的EVM特性，在如视图中“i”所示在下游没有叠加SINC滤波器的情况下其为-37db，在如视图中“u”所示在下游叠加SINC滤波器的情况下其为-48db。采用IEEE 802.11g OFDM模式，存在四种类型的可应用调制模式，BPSK、QPSK、16QAM、和64QAM，其中每种 模式所需要的EVM特性不同。一般地，对BPSK和QPSK，大约要求EVM<-20dB，对16QAM和64QAM，大约要求EVM＜-30dB。考虑这样的BPSK或QPSK需要规格，其中省略下游SINC滤波器的特性足够，从而通过不执行加法平均处理、以及仅仅选择预定数目数据的一个数据即以预定比率执行稀薄处理，处理变得更为简单。 

即，可以以下式(10)表示式(8)的一部分。 

Z＝H[V₀，V₃₂，…]…(11) 

注意采用16QAM或者64QAM，其所要求的特性是严格的，因此需要实现下游的SINC过滤，并且在此情况下，需要计算上式(8)所示出的计算。 

因此，如果关于采样率转换单元133可基于所选择调制模式对于是否实现SINC过滤而进行控制，则信号处理会有效地简化。 

图15是描述采样率转换单元133详细配置实例的结构图。 

采样率转换单元133由控制器141、速率转换处理单元140、和数字滤波器145组成。速率转换处理单元140由缓冲器142、选择器块143、和加法处理单元144组成。 

控制器141基于从控制单元121供应的控制信号控制缓冲器142、选择器块143、加法处理单元144、和数字滤波器145的运行。下面将参考图16描述控制器141的功能细节。 

速率转换处理单元140执行转换所供应数字信号采样率的处理、并产生与数字滤波器145的K′阶FIR滤波器的相应的抽头系数计算的K序列数字信号。 

缓冲器142保持所供应的1位串行信号并且供应对应于具有预定时序的信号的L位信号到和抽头系数的数目对应的K序列以及选择器块143。即，缓冲器142保持用于执行处理的输入数据，其中将从某时间点输入信号数据XL到延迟FIR阶量的数据XL+K-1(L＝0、1、2、3)的数据作为一组输入序列组。下面将参考图17描述缓冲器142的电路配置实例。 

选择器块143配置有选择器151-1至151-K的K个选择器。选择器151-1至151-K的每个执行选择输入信号和输出处理，以插值必需信号以将采样率由预定输入采样率转换为预定输出采样率。输出信号为对应于关于 输入到包括在选择器块中的每个选择器151-1至选择器151-K的L位信号的加法平均处理(或者稀薄处理)的系数的N位。作为一个实例，将参考图18在下文描述包括在选择器块143中的选择器151-1至选择器151-K的选择器151-K的结构实例。即，选择器块143执行插值和抽取叠加的插值处理。 

对于下面的描述，如果不必个别区分选择器151-1至选择器151-K，则将其简单称作选择器151。 

加法处理单元144由加法或输出选择单元161组成，其中基于控制器141的控制，叠加选择器151的N位输出并输出，或者可选择地，仅仅输出N位输出中的1位。即，加法处理单元144执行插值和抽取叠加的加法处理、或者代替加法处理的稀薄处理。下面将参考图20描述加法处理单元144的结构实例。 

数字滤波器145由滤波器块171和抽头系数存储单元172组成。即，数字滤波器145采用FTP滤波器的抽头系数和通过加法或稀薄所获得的序列而执行过滤计算。 

滤波器块171基于抽头系数存储单元172中所保持的信息找到通过对添加处理单元144的输出乘以抽头系数而获得的结果。 

滤波器块171向其提供乘法单元181-1至乘法单元181-k以及加法器182。 

抽头系数存储单元172存储抽头系数。即，滤波器块171的乘法单元181-1至乘法单元181-k把抽头系数乘以加法处理单元144的输出并将此结果供应给加法器182。加法器182相加乘法单元181-1至乘法单元181-k的相乘结果并输出该结果。 

注意，抽头系数存储单元172可被布置为存储通过对加法处理单元144的输出乘以抽头系数而获得的一部分结果，而非存储抽头系数。滤波器块171的结构依赖于存储在抽头系数存储单元172中的信息而不同。下面将参考图21至23描述数字滤波器145的不同结构实例。 

而且，如果重写存储在抽头系数存储单元172中的FIR滤波器的抽头系数，则其容易应用于其它无线应用，甚至采用较高阶(order)的数字滤波器，这也可以以低功耗实现。 

对于数字滤波器145，例如，将对应于多个无线系统的抽头系数存储在 抽头系数存储单元172中，并基于控制器141的控制，可选择对应于当前所用无线系统的抽头系数，并进行计算。 

图16是示出控制器141功能的功能结构图。 

控制器141具有控制信号获得单元201、选择器控制单元202、加法控制单元203、以及数字滤波器控制单元204的功能。 

控制信号获得单元201获得从控制单元121供应的控制信号，并将其供应至选择器控制单元202、加法控制单元203、和数字滤波器控制单元204。控制信号包括例如数字块输入信号频率和输出信号频率的信息，以及OFDM模式中调制模式是否是BPSK、QPSK、16QAM、64QAM中的一个。 

选择器控制单元202控制选择器块143的处理，并配置为具有插值数据控制单元211和延迟量控制单元212。 

插值数据控制单元211产生用于基于从控制信号获得单元201所供应的控制信号控制以选择器块143的选择器151所执行的插值处理的控制信号，插值处理即通过以一个样本对预定数量样本的比率采用以前面时序输入数据来插值输出信号的处理，并将其供应至选择器块143的选择器151。 

而且，通过执行插值处理，有必要改变关于至每个选择器151的输入信号的输出信号延迟量。延迟量控制单元212基于从控制信号获得单元201供应的控制信号产生用于控制延迟量的控制信号，并将其供应至选择器块143的选择器151。 

在OFDM模式调制模式是BPSK、QPSK、16QAM、或者64QAM中的16QAM、或者64QAM的情况下，基于从控制信号获得单元201所供应的控制信号，加法控制单元203执行对所供应N位信号的加法处理，并且在调制模式为BPSK或者QPSK的情况下，控制加法处理单元144以输出供应的N位信号中的1位。 

数字滤波器控制单元204控制数字滤波器145的处理。例如，数字滤波器控制单元204控制数字滤波器145以从存储在数字滤波器145的抽头系数存储单元172中的对应于多个无线系统的抽头系数中选择和计算对应于当前使用的无线系统的抽头系数。 

接下来，图17中示出了图15中缓冲器142的电路结构实例。缓冲器142通过采用多个双稳态多谐振荡器(flip-flop)缓冲所供应的1位序列(serial)信号、将此转换成4位并行信号、并以每个在下游直接连接的双稳态多谐振荡器保 持输入数据。缓冲器142然后将对从某时间点输入信号数据XL到延迟FIR阶量的数据XL+K-1(L＝0、1、2、3)的数据作为一组输入序列组的数据供应至选择器块143中所包括的K个选择器151。 

接下来，图18中示出了图15中的选择器块143所包括的选择器151-1至选择器151-K的选择器151-K结构实例的一个实例。下面将描述以选择器151-K执行从300MHz至360MHz的采样率转换处理的情况。 

注意，对于一种实现，借助缓冲器142进行处理以将1.2GHz的1位的输入数据转换为N位并行信号并将其保持为一组输入序列组，假定此时的N为N＝32。即，通过布置一种其中选择器151获得1.2GHz/32＝37.5MHz的输入信号同时输出40MHz信号的配置，可等价地处理从300MHz至360MHz的采样率转换。 

从缓冲器142输入的L位信号被输入选择器151-K。这里，假定同时每37.5MHz(1.2GHz/32)关于一个选择器151从缓冲器142供应16位信号。 

假定选择器151-K的信号输入端为a0至a15，并且同时每37.5MHz供应16位信号。即，在1位信号序列被供应至缓冲器142的情况下，在某信号n在某时序(timing)被供应至输入端a0的情况下，供应至输入端a0至a15的信号为其中等价地执行从1.2GHz至300MHz的1/4抽取，从而同时供应至输入端a1的信号为从信号n延迟四个计数的信号，而供应至输入端a2的信号为从信号n延迟八个计数的信号，相似地，每延迟四个计数的信号每个被供应至输入端a1至a15。 

而且，选择器151-K向加法处理单元144输出N位信号。假定信号输出端为b0至b9，而且每40MHz同时输出9位信号。基于从控制器141供应的控制信号控制输入信号的哪个信号将被输出。 

在将300MHz转换为360MHz的情况下，如式(4)所描述，如果300MHz时钟受到五倍计数，则其时序上的360MHz样本需要被插值。当考虑到以40MHz时序执行这样的插值时，在第一时序处插值需要在300MHz的第五样本的时序执行。 

图19示出了至选择器151-K的输入/输出。图19的上部示出了至选择器151-K的输入信号。水平轴上的0、1、2、3、......示出了从缓冲器142输入L位信号的时序，并每37.5MHz前进一个时序。相反，在输入时序0供应至输入端a8的信号被用作参考信号的情况下，值4、8、12、16、......示出 了每个信号被输入缓冲器142时的延迟量。如上所述，供应至输入端a0至a15的信号为其中等价地执行从1.2GHz至300MHz的1/4抽取的信号，从而从输入至输入端a0的信号延迟正整数四个计数整数倍的信号每个都供应至输入端a1至a15。 

即，如果每37.5MHz同时供应至输入端a0至a15的信号被转换为串行信号，则其与频率为1.2GHz的1/4的300MHz的信号等价。 

选择器151-K适当选择一部分输入信号，以预定比率对其插值，并执行以40MHz输出其的处理。 

图19的下部示出了选择器151-K的输出信号。水平轴上的0、1、2、3、......示出了选择器151-K的9位信号的输出时序，其每40MHz前进1个时序。 

对于从输入时序0延迟1个时序的输出时序1，其中在输入时序0供应至输入端a8的信号被用作参考信号，输出9位信号。在从300MHz转换为360MHz的情况下，如参考式(4)所述，如果输入信号的300MHz时钟受到五个样本计数，则有必要在其时序对360MHz输出信号样本插值。当将此视为每40MHz输出在时序1用作第一输出的9位信号组时，其对应于采用300MHz的第五样本插值的360MHz输出信号。 

即，为了将300MHz转换为360MHz，在用作第一输出的时序1，至选择器151-K输入端a12的输入数据“16”需要被输出至两个输出端。因此，至输入端a12的输入数据“16”从输出端b4和b5输出。 

在作为下一个输出时序的时序2，其状态在时序1已经前进三个样本(输出)，因此首先，在300MHz输出信号的第二样本的时序的插值是必要的，进而，以第七样本时序插值也是必要的。即，在输出时序2，为将300MHz转换为360MHz，输入至选择器151-K的输入端a9和输入端a14的输入数据“36”和“56”需要被输出至两个输出端。因此，至输入端a9的输入数据“36”被从输出端b1和b2输出，至输入端a14的输入数据“56”被从输出端b7和b8输出。 

另外，关于一次输入/输出的信号，基于从控制器141供应的控制信号控制的对输出至两个输出端的输入数据的计数和位置的选择。下面将参考图25或者图29详细描述控制器141产生使得选择器151选择至两个端子的输入数据的计数和位置的控制信号的处理。 

而且，同时指定输出至两个输出端的输入数据的计数和位置，但是关于一次输出的信号，找到输出至两个输出端的输入信号的计数即一次输出的信号的插值信号的计数，并且通过随机设置插入位置可进一步衰减混叠。 

而且，如果可获得输出至两个端子的输入数据的计数和位置的控制信息，则可通过叠加对位置信息提前设置的偏差而获得仅仅位置信息不同的控制信息。而且，即使提前准备对应于某位置信息的表格，也可改变输出至两个端子的输入数据的位置即插值处理所采用的输入数据。 

而且，对于输入时序0，在输出时对一个输入信号插值，而在输入时序1，在输出时对两个输入信号插值。因此，在时序0输出输入至输入端a8至a15的信号，但是在时序1输出输入至输入端a8至a14的信号，即输入于输入端a15的信号不被输出。这种情况下，在下个输入时序2，如果从和输入时序0和1相同的输入数据位置选择输出数据，则待输出的信号(在输入端a15输入的信号“60”)可以不被输出。 

因此，对于图19所示出的输入/输出，在两个数据被插值和输出的情况下，在下个时序输出的信号的延迟量需要移位(shift)一。特别是，为在作为下个时序的输入时序2输出在输入时序1输入于输入端a15的信号“60”，选择器1451必须在输出时序3输出在输入时序2输入于输入端a7至a14的信号。即，如图19中的α所示出地移位从输入至选择器151-K的输入信号选择作为输出信号的信号的初始位置。 

所插值的输出数据的计数和输出的信号的延迟量找到插值数据计数和所设置阈值之间的差，从而可通过延迟其差值而进行控制。在图19所示的输入/输出的情况下，阈值的设置值为1。即，通过(插值数据量-1)找到由图19中α所示出的移位量。将参考图28中流程图在下文描述该控制的具体实例。 

而且，至选择器151的输入信号的采样间隔与选择器151输出信号的采样间隔不同，从而基于相应采样间隔的比率，输出信号的延迟量需要被初始化。特别是，如果至选择器151的输入信号时钟频率为Fa，采样间隔为Ta，输出信号的时钟频率为Fd，并且采样间隔为Td，至选择器151的输入信号的采样间隔为37.5MHz，并且选择器151的输出信号的采样间隔为40MHz，从而可获得下个式子(12)。 

$\frac{T_d}{T_a}=\frac{F_a}{F_d}=\frac{37.5\&times;{10}^6}{40\&times;{10}^6}=1-\frac{1}{16}\&CenterDot;\&CenterDot;\&CenterDot;\left(12\right)$

其表明对于选择器151-K，37.5MHz的第15个时序与40MHz的第16个时序相互对应，从而不更新这些时序的输入数据。为防止这样的状况，在40MHz的第16时序即37.5MHz的第15时序移位和输出的输入数据可被设置为延迟量零的初始状态。换言之，基于作为第15个输入信号的输入时序14的输入信号，除了作为第16个输出信号的输出时序15以外，作为第17个输出信号的输出信号16将被输出。因此，下面将参考图26描述使控制器141产生以由输入信号和输出信号的频率确定的预定时序初始化延迟量的控制信号的处理。 

在图20中，示出了加法处理单元144的加法或者输出选择单元161的结构实例。加法处理单元144的加法或者输出选择单元161由加法器231和开关(switch)232组成，加法器231相加选择器151的N位(这里，9位)输出，开关232用于选择输出加法器231的相加结果还是输出选择器151输出N位中的仅仅1位。开关232基于从控制器141的加法控制单元203提供的控制信号，将来自加法器231的相加结果或者来自选择器151输出的N位中的仅仅1位供应至数字滤波器145。特别是，利用开关232，在OFDM模式的调制模式为BPSK、QPSK、16QAM、和64QAM中的16QAM或64QAM的情况下，输出加法器231的加法结果，而在其是BPSK或者QPSK的情况下，输出所供应N位信号中的1位。 

接下来，将参考图21至图23描述数字滤波器145的不同结构实例。数字滤波器145配置为具有滤波器块171和抽头系数存储单元172，但是依赖于抽头系数存储单元172所保持的信息模式，滤波器块171的结构不同。 

将参考图21描述数字滤波器145的第二结构实例。例如，在输入序列和抽头系数的相乘结果被存储在抽头系数存储单元172中的情况下，滤波器块171不必提供乘法单元181-1至181-K，并且基于从加法处理单元144(被稀薄并供应至此的选择器151的输出信号之一)供应的加法结果，从抽头系数存储单元172选择对应于输入序列和抽头系数的相乘结果的值并将其供应至加法器182。 

将参考图22描述数字滤波器145的第三结构实例。例如，在输入序列受 到分组、并将经受分组的输入序列与抽头系数的相乘结果例如以表格格式存储在抽头系数存储单元172中的情况下，滤波器块171不必提供乘法单元181-1至181-K，并且基于从加法处理单元144所供应的多个加法结果(被稀薄和供应的选择器151的输出结果)，从抽头系数存储单元172中所保持的表格提取对应于加法处理单元144的输出的经受分组的输入序列，从而将相应的乘法结果供应至加法器182。 

和图21的情况相比，图22结构中数字滤波器145的抽头系数存储单元172的容量是必要的，但是利用图22中的结构简化了加法器182的处理。 

将参考图23描述数字滤波器145的第四结构实例。例如，在关于输入序列的所有组合的相乘结果被存储在抽头系数存储单元172的情况下(例如按照对应于输入序列的阶(order)以表格格式存储)，过滤器块171不必提供乘法单元181-1至乘法单元181-K以及加法器182，并且基于从加法处理单元144供应的K个加法结果(被稀薄和供应的选择器151的输出信号之一)，提取和输出对应于保持在抽头系数存储单元172中的表格的乘法结果。 

和图22的情况相比，图23结构中数字滤波器145的抽头系数存储单元172的容量更必要，但是以图23中的结构省略了加法器182。 

接下来将参考图24的流程图描述参考图15所描述的由采样率转换单元133所执行的处理。 

在步骤S1，采样率转换单元133中的缓冲器142获得经过∑Δ转换器53的A/D转换的信号。 

在步骤S2，缓冲器142将从某时间点的输入信号数据XL到仅仅延迟FIR阶量的数据XL+K-1(L＝0、1、2、3)的数据作为一组输入序列组的数据供应至选择器块143的每个选择器151。 

在步骤S3，选择器151例如以诸如37.5MHz的预定时序获得输入序列组的数据。 

在步骤S4，开始将在下文参考图25或图29描述的插值数据控制处理，并开始将在下文参考图26描述的延迟量控制处理。 

这里注意，为描述目的，将获得输入序列组数据、插值数据控制处理以及延迟量控制处理描述为步骤S3和步骤S4，但是将同时执行这些过程。 

在步骤S5，开始将在下文参考图28描述的选择器151的输出处理。 

注意，在步骤S4和步骤S5开始的插值数据控制、处理延迟量控制处理、 以及选择器输出处理每个都持续到供应输入信号结束。 

在步骤S6，基于OFDM模式下的调制模式为BPSK、QPSK、16QAM、或者64QAM的哪一个，对加法处理单元144的K个加法或者输出选择单元161的每一个，控制器141确定是否执行对从选择器151供应的N位信号(例如9位)的加法处理。特别是，关于BPSK、QPSK、16QAM、或者64QAM，在OFDM模式下的调制模式为16QAM或者64QAM之一的情况下，控制器141输出加法器231的相加结果，而在BPSK或者QPSK的情况下，输出所供应N位信号中的一位。 

在确定将在步骤S6中执行加法处理的情况下，在步骤S7，控制器141向加法处理单元144供应用于执行加法处理的控制信号，从而加法处理单元144执行对从选择器151供应的N位信号(例如9位)的加法处理。具体地，控制器141控制加法处理单元144的加法或者输出选择单元161的开关232，从而输出由加法器231进行的对从选择器151供应的N位信号的加法结果。 

在步骤S6中确定不执行加法处理的情况下，在步骤S8控制器144使得加法处理单元144输出预定数据而不执行加法处理，即供应用于执行1/N稀薄处理的控制信号，因此加法处理单元144从自选择器151供应的N位信号(例如，9位)中输出预定的数据。特别是，控制器141控制加法处理单元144加法或者输出选择单元161的开关232，输出从选择器151供应的N位信号(例如，9位)中的预定数据。 

在步骤S9，数字滤波器145使得抽头系数存储单元172中所保持的抽头系数以及输入序列和抽头系数的相乘结果经受分组，从而利用经受分组的输入序列和抽头系数的相乘结果、或者关于每个输入序列组合的相乘结果来执行过滤计算。 

在步骤S10，控制器141确定经受AD转换的信号的供应是否结束。在于步骤S10中确定经受AD转换的信号的供应没有结束的情况下，该流程返回步骤S1，并重复其后的处理。在步骤S10确定经受AD转换的信号的供应结束的情况下，处理结束。 

利用这样的处理，由∑ΔA/D转换器53进行过采样，并转变受到AD转换的信号的采样率。 

接下来，将参考图25的流程图描述在图24的步骤S4开始的、插值数据控制处理1，其是由控制器141的插值数据控制单元211所执行的处理的第 一实例。 

在步骤S41，控制器141的插值数据控制单元211初始化寄存器K、K的指数(index)i、以及参数STATE 1，寄存器K确定是输出每个输入信号到两个端子，还是输出到一个端子，参数STATE 1示出等于关于选择器的输入/输出的相位差的值。 

在从一个端子输出第i个输入信号的情况下，对应于第i个输入信号的寄存器K的值为0(K(i)＝0)，以及从两个输出端输出该第i个输入信号，即在采用第i个输入信号插值输出信号的情况下，寄存器K对应第i个输入信号的值为1(K(i)＝1)。 

在步骤S42，插值数据控制单元211确定是否检测到与采样率转换单元133的输出采样率Fout相同的时钟信号，例如，40MHz时钟的前沿(leadingedge)。在步骤S42中检测到与采样率转换单元133的输出采样率Fout相同的频率时钟例如40MHz时钟的前沿的情况下，流程继续到下述步骤S50。 

在步骤S42中确定未检测到与采样率转换单元133的输出采样率Fout相同频率的时钟例如40MHz时钟的前沿的情况下，插值数据控制单元211在步骤S43确定是否检测到(采样率转换单元133的输入采样率Fin/抽取器的分频比率)即，作为1.2GHz的1/4的300MHz频率时钟的前沿。在步骤S43中确定未检测到(采样率转换单元133的输入采样率Fin/抽取器的分频比率)即，作为1.2GHz 1/4的300MHz频率时钟的前沿的情况下，重复步骤S43中的处理直到确定检测到前沿。 

在步骤S43中确定检测到(采样率转换单元133的输入采样率Fin/抽取器的分频比率)，即作为1.2GHz 1/4的300MHz频率时钟的前沿的情况下，插值数据控制单元211在步骤S44确定STATE 1＜BFin是否成立，其中参数STATE 1示出等于选择器的输入/输出的相位差的值。 

这里，Fin为输入信号频率，例如这里为1.2GHz。而且，B为预定常数，例如这里为1/(0.24×10⁹)。 

在步骤S44利用插值数据控制单元211确定STATE 1＜BFin成立的情况下，假定从一个端子输出第i个输入信号并且在步骤S45设置k(i)＝0并且i＝i+1，并且该流程继续到步骤S48。 

在步骤S44利用插值数据控制单元211确定STATE 1＜BFin不成立的情况下，假定从两个端子输出第i个输入信号，其中设置k(i)＝1、K(i+1) ＝0以及i＝i+2。 

特别是，这样的情况例如对应于下面的情况，其中对于参考图19所描述的选择器151的输入/输出，在输入时序0的输入信号之中从输入端a12输入的信号被从两个端子输出，并且从输入端a13输入的信号被从一个端子输出。 

在步骤S47，插值数据控制单元211控制参数STATE 1以初始化，即STATE 1＝STATE 1-BNMFout。N例如为连至SINC滤波器的抽取器的分频比率，并且特别地是对应于加法处理单元144的加法处理的分频处理的分频比率，这里例如为9。而且M为经过AD转换的信号的插值处理之前的抽取比率(分频比率)，并且特别地是对应于缓冲器142中的处理的抽取比率(分频比率)，例如这里为4。 

在步骤45或者步骤47中的处理结束后，插值数据控制单元211在步骤S48对参数STATE 1增加预定的值，即STATE 1＝STATE 1+B(NMFout-Fin)。 

插值数据控制单元211在步骤S49确定输入信号的供应是否结束。在于步骤S49确定输入信号的供应未结束的情况下，该流程返回步骤S42，并且重复其后的处理。 

在步骤S42确定检测到和采样率转换单元133的输出采样率Fout频率相同的时钟例如40MHz时钟的前沿的情况下，插值数据控制单元211在步骤S50参考寄存器K，并向选择器151和延迟量控制单元212供应示出要输出至两个端子的输入信号的控制信息CNT。 

特别是，例如，每次K指数i加1，对于参考图19所述的选择器151的输入/输出，下面的事实保持为相应寄存器K中的值0或1，即在输入时序0的输入信号中，在输入端a8至a11中输入的信号被从一个端子输出、在输入端a12中输入的信号被从两个端子输出、以及在输入端a13至a15输入的信号被从一个端子输出。当插值数据控制单元211例如检测到40MHz时钟的前沿时，即在选择器151的信号输出时序之前，参考寄存器K以产生示出从两个端子输出的输入信号的控制信息CNT，并将此供应给选择器151。 

在步骤S51，插值数据控制单元211初始化寄存器K和K的指数i，并且流程继续到步骤S43。 

在步骤S49确定输入信号的供应结束的情况下，处理结束。 

通过这样的处理，插值控制单元211产生控制信号从而选择器151可适 当地选择输入信号的一部分、以预定比率插值、并供应至选择器151。具体地，为了选择器151如用图19所说明的那样可利用300MHz的第五样本插值360MHz的第六样本，插值数据控制单元211与来自选择器151的信号的输出时序对应，对于一次从选择器151输出的N位(这里为9位)的输出信号，能够产生控制信号，该控制信号表示从两个端子输出的输入信号为哪个信号 

而且，这里同时指定输出至两个输出端的输入数据的计数(count)和位置，但是在一次输出的信号中，找到输出至两个输出端的输入信号的计数，即关于一次输出的信号的被插值的信号的计数，并且随机设置插入位置，从而可进一步削弱混叠。下面将参考图29描述随机设置插入位置情况下的处理。 

而且，如果可通过将提前设置的偏差添加至其位置信息而获得输出至两个端子的输入数据的计数和位置的控制信息，则可获得其中仅仅位置信息不同的控制信息。而且，即使提前准备对应于某位置信息的表格，相似地可改变输出至两个端子的输入数据的位置。 

接下来，将参考图26的流程图描述在图24中步骤S4开始的由控制器141的延迟量控制单元212执行的延迟量控制处理。 

在步骤S81，控制器141的延迟量控制单元212初始化表示相当于Fin/J和Fount相位差的值的参数STAT 2，其中用于划分输入信号Fin到Fout附近采样率的分频比率为J。例如，Fin＝1.2GHz、Fout＝40MHz、而J＝32。因此，Fin/J＝37.5MHz。 

在步骤S82，延迟量控制单元212确定是否检测到具有对应于Fin/J的频率的时钟的前沿。在步骤S82确定未检测到具有对应于Fin/J的频率的时钟的前沿的情况下，重复步骤S82中的处理直到确定前沿被检测到。 

在步骤S82，在检测到具有对应于Fin/J的频率的时钟的前沿的情况下，延迟量控制单元212在步骤S83确定示出相当于Fin/J和Fout间相位差的值的参数STATE 2是否满足STATE 2＜AFin。这里，假定A为常数，其中A＝1/(0.08×10⁹)。 

在步骤S83中确定STATE 2＜AFin成立的情况下，延迟量控制单元212在步骤S84将初始化标记Initial的值控制为0，而该流程继续到后面描述的步骤S87。 

在步骤S83中确定STATE 2＜AFin不成立的情况下，延迟量控制单元212在步骤S85将初始化标记Initial的值控制为1。 

在步骤S86，延迟量控制单元212初始化表示相当于Fin/J和Fout间相位差的值的参数STATE 2，从而STATE 2＝STATE 2-AJFout。 

在步骤S84或者步骤S86中的处理结束后，延迟量控制单元212在步骤S87将表示相当于Fin/J和Fout间相位差的值的参数STATE 2增加仅仅预定的值，从而STATE 2＝STATE 2+A(JFout-Fin)。 

延迟量控制单元212在步骤S88向选择器151输出初始化标记Initial的值。 

延迟量控制单元212在步骤S89确定输入信号的供应是否结束。在步骤S89确定输入信号的供应没有结束的情况下，该流程返回步骤S82，其中重复其后的处理。在确定输入信号的供应已经结束的情况下，该流程结束。 

利用这样的处理，例如，如采用上述式子(12)所描述的，控制延迟量的初始化处理，由此选择器151的信号输入/输出的时序不同。 

接下来，参考图27的流程图描述由延迟量控制单元212执行的延迟量控制信息产生处理。 

延迟量控制单元212在步骤S101基于从插值数据控制单元211供应的控制信息CNT对输出至两个端子的输入数据计数P计数。 

在步骤S102，延迟量控制单元212产生使延迟步骤计数增加从输出至两个端子的数据计数P减去预定阈值T的量(P-T)的延迟量控制信息、将其供应至选择器151、并且该处理结束。 

利用这样的处理，产生延迟量控制信息，该信息用于控制下文待描述的选择器151输出处理中的延迟量，并且该延迟量控制信息提供给选择器151。 

接下来，将参考图28的流程图描述在图24的步骤S5开始的选择器151的输出处理。 

在步骤S111，选择器151初始化延迟步骤。 

在步骤S112，选择器151确定从控制器141供应的初始化标记Initial值是否为1。 

在于步骤S112中确定从控制器141供应的初始化标记Initial值不是1的情况下，选择器151在步骤S113基于从控制器141供应的控制信息CNT从被延迟在延迟步骤所示出值的量的数据输出预定量的数据。 

在步骤S114，选择器151基于从延迟量控制单元212所供应的延迟量控制信息设置延迟步骤(step)，进而流程前进至步骤S117。 

例如，对于参考图19所描述的输入/输出，预定阈值T为T＝1，以及对于用于例如参考图19所描述的输入/输出的选择器151，以及对于输出时序1、3、5、......，输出至两个端子的输入数据计数为P＝1，从而P-T＝0，因此延迟步骤计数未增加，而对于输出时序2、4、6、......，输出至两个端子的输入数据计数为P＝2，从而P-T＝1，因此如图中α所示，延迟步骤计数增加1。 

在步骤S112确定从控制器141所供应的初始化标记Initial值为1的情况下，选择器151在步骤S115初始化延迟步骤。 

在步骤S116，选择器151基于从控制器141供应的控制信息CNT从延迟步骤0的数据输出预定量的数据。 

特别是，和参考图19所描述的输入时序14和输出时序15及16的情况一样，选择器151对于输出时序15的下次输出取延迟步骤计数为0。 

在步骤S114或者步骤S116结束之后，选择器151在步骤S117确定输入信号的供应是否结束。 

在步骤S117确定输入信号供应未结束的情况下，该流程返回到步骤S112，并且重复其后的处理。在步骤S117确定输入信号的供应结束的情况下，该流程结束。 

通过这样的处理，选择器151可基于从控制器141供应的控制信息CNT执行对应插值处理的输入/输出控制，同时控制延迟步骤的初始化。 

利用参考图25流程图所描述的处理，同时指定待输出至两个输出端的输入数据的计数和位置，但是在一次输出的信号中，找到输出至两个输出端的输入信号的计数，即关于一次输出的信号的被插值的信号的计数，并且随机设置插入位置，从而可进一步削弱混叠。 

接下来，将参考图29的流程描述在图24的步骤24开始的插值数据控制处理，其作为由控制器141的插值数据控制单元211所执行处理的第二实例。 

在步骤S141，控制器141的插值数据控制单元211初始化示出输出至两个端子的输入信号计数的参数R，以及示出等于选择器输入/输出的相位差的值的参数STATE 1。 

在步骤S142至步骤S144，执行基本上与图25中的步骤S42至步骤S44相同的处理。 

即，在确定频率与采样率转换单元133的输出采样率Fout相同的时钟例 如40MHz时钟的前沿的情况下，其中确定没有检测到，然后确定是否(采样率转换单元133的输入采样率Fin/抽取器分频率)检测到频率为1.2GHz的1/4的300MHz的时钟前沿。 

在确定检测到(采样率转换单元133的输入采样率Fin/抽取器分频率)即频率为1.2GHz的1/4的300MHz的时钟前沿的情况下，关于参数STATE 1确定STATE 1＜BFin是否成立，其中参数STATE 1示出等于选择器输入/输出相位差的值。 

在步骤S144确定STATE 1＜BFin成立的情况下，该流程继续到后面描述的步骤S147。在步骤S144确定STATE 1＜BFin不成立的情况下，在步骤S145，插值数据控制单元211控制示出输出到端子的输入信号的计数的参数R为R＝R+1。 

在步骤S146至步骤S148，执行基本上与图25中步骤S47至步骤S49相同的处理。 

即，初始化参数STATE 1，其中STATE 1＝STATE 1-BNMFout。而且，在步骤S144确定STATE 1＜BFin成立的情况下，或者在步骤S146的处理之后，参数STATE 1增加预定值，其中STATE 1＝STATE 1+B(NMFout-Fin)，确定输入信号的供应是否结束。在确定输入信号的供应结束的情况下，该流程返回步骤S142，并且重复其后的处理。 

在在步骤S142检测到频率与采样率转换单元133的输出采样率Fout相同的时钟例如40MHz时钟的前沿的情况下，插值数据控制单元211在步骤S149中基于参数R值随机选择用于输出至两个端子的输入信号。 

在步骤S150，插值数据控制单元211将示出输出至两个端子的输入信号的控制信息CNT供应至选择器151和延迟量控制单元212。 

在步骤S151，插值数据控制单元211初始化参数R，该流程继续到步骤S143。 

在步骤S148确定输入信号的供应结束的情况下，处理结束。 

通过这样的处理，在插值数据控制单元211产生控制信号以使得选择器151适当地选择输入信号的一部分，从而以预定比率插值一次输出的信号的情况下，找到在两个输出端输出的输入信号的计数，即关于一次输出的信号的插值的信号的计数，并且随机设置插入位置，从而可进一步削弱混叠。 

而且，为了选择器151如用图19所说明的情况同样地可利用300MHz 的第五样本插值360MHz的第六输出信号，插值数据控制单元211与来自选择器151的信号的输出时序对应，将一次从选择器151输出的N位(这里为9位)中的被插值的信号的个数(参数R的值)作为控制信息提供给选择器151，选择器151能够随机地设定从两个输出端子输出的输入信号的位置。 

即使在采用上述处理转换采样率的情况下，也可能产生作为与必需的波形不同的频率成分不同的假(spurious)成分。为了通过尽可能抑制假成分或者执行利用不陡峭的滤波器例如SINC滤波器的过滤而适当地获得充分特性，利用插值处理，以移位的时序提供待重复的多个输入信号并将其合成。 

即，通过利用参考图30的采样率转换单元241而不是参考图13所描述的其中应用抽取过滤方法的IEEE 802.11g OFDM模式下数字框111的采样率转换单元133，这使得可在插值处理中以移位的时序提供要重复的多个输入信号并将其合成。 

注意，对于图30，对应于图15中情况的部分具有相同的参考标记，并且其描述将合适地省略。 

即，图30中的采样率转换单元241具有控制器251而不是控制器141，以及速率转换处理单元250而不是速率转换处理单元140，但是除了这些以外，该结构基本上与参考图15所描述的采样率转换单元133的结构相同。此外，速率转换处理单元250具有选择器块252而不是选择器块143，以及加法处理单元253而不是加法处理单元144，但是除了这些以外，该结构基本上与参考图15所描述的采样率转换单元140的结构相同。 

控制器251基于从控制单元121供应的控制信号控制缓冲器142、选择器块252、加法处理单元253、以及数字滤波器145的操作。下面将参考图31描述控制器251所具有功能的细节。 

速率转换处理单元250执行转换所供应数字信号的采样率的处理，并产生与数字滤波器145的K′阶FIR滤波器的相应的抽头系数计算的K序列数字信号。 

选择器块252由作为选择器261-1至选择器261-K的K个选择器组成。选择器261-1至选择器261-K的每个执行选择并输出输入信号以插值必需信号的处理，以将采样率从预定输入采样率转换为预定输出采样率。 

选择器261-1至选择器261-K的每个被布置为输出多个序列，其中移位了在插值处理中所重复的输入信号的时序。 

在上述式子(7)的情况下，向两个输出端输出第五输入信号，从而进行插值处理。相反，为提供其中移位其时序的要重复的多个输入信号，选择器261-1至选择器261-K的每个被布置为输出用于采用300MHz输出信号的五个样本中的第五数据进行插值的第一序列、以及用于采用300MHz输出信号的五个样本中的第二数据进行插值的第二序列的每个。即，由第一序列和第二序列构成的输出信号的一个样本z0′可以以下式(13)表示。 

Z₀′＝y₀+y₁+y₂+y₃+y₄+y₅+y₆+y₇

+y₀+y₁+y₂+y₃+y₄+y₅+y₆+y₇…(13) 

和式子(7)至式子(9)的情况相同，通过对每个输入序列组进行插值和加法进行抽取，最后进行转换以对应于用于利用所获得的序列和FIR滤波器的抽头系数的执行过滤计算的处理，结果为下式(14)。 

Z₀′＝h₀(X_k-1+X_k+3+X_k+7+X_k+11+X_k+15+X_k+19+X_k+19+X_k+23+X_k+27+X_k-1+X_k+3+X_k+3+X_k+7+X_k+11+X_k+15+X_k+19+X_k+27+X_k+27) 

+h₁(X_k-2+X_k+2+X_k+6+X_k+10+X_k+14+X_k+18+X_k+18+X_k+22+X_k+26+X_k-2 +X_k+2+X_k+2+X_k+6+X_k+10+X_k+14+X_k+18+X_k+26+X_k+26)…(14) 

即，在选择器块252中所包括的选择器261-1至选择器261-K的每个中关于输入的L位并行信号的输出信号成为对应于下游加法平均处理(或者稀薄处理)的系数的2N位。作为一个实例，下面以图32描述包括选择器261-1至选择器261-K的选择器块252的选择器261-K的结构实例。即，和采用选择器块143相同，选择器块252执行插值和抽取加法的插值处理。 

对于下面的描述，在不必单独区分选择器261-1至选择器261-K的情况下，将其简单称作选择器261。 

加法处理单元253由K个加法或者输出选择单元271组成，从而基于控制器25 1的控制，叠加选择器261的2N位输出并输出，或者仅仅输出2N位输出中的一位。即，加法处理单元253执行插值和抽取叠加的加法处理、或者执行代替加法处理的稀薄处理。 

注意，选择器261被描述为输出式(13)所示出的2N位输出信号，但是可进行一种布置，其中所重复的输入信号不同的输出信号序列的计数可以为二或者更多，并且为通过尽可能抑制假成分或者执行利用不陡峭的滤波器例如SINC滤波器的过滤而获得足够特性，不用说，具有较多其中重复的输入信号不同的输出信号序列是有利的。这样，选择器261输出由重复S个不同输入信号而插值的S个输出信号序列，即，输出具有S×N位的输出信号。加法处理单元253基于控制器251的控制叠加选择器261的S×N位输出，或者仅仅输出S×N位输出中的1位。 

接下来，图31是描述控制器251功能的功能结构图。 

注意，在图31中，对应图16中的部分以相同的附图标记表示，并将合适地省略其描述。 

即，控制器251的功能基本上和参考图16所描述控制器141的功能相同，除了提供选择器控制单元281而非选择器控制单元202以外。 

选择器控制单元281控制选择器块252的处理，并以和选择器控制单元202的情况相同的方法，具有插值数据控制单元291以及延迟量控制单元212。 

插值数据控制单元291产生用于基于从控制信号获得单元201供应的控制信号控制在选择器块252的选择器261所执行的插值处理的控制信号，换言之，插值处理即通过以一个样本对每一预定数量样本的比率采用前面时序输入数据来插值输出信号的处理，并将其供应至选择器块252的选择器261。 

接下来，图32示出了作为在图30所示出选择器块252中包括的选择器261-1至261-K实例的选择器261-K结构实例。下面将通过关于从300MHz至360MHz执行采样率转换处理的情况描述选择器261-K。 

注意通过应用，选择器261被配置为获得具有1.2GHz/32＝37.5MHz的输入信号，同时输出40MHz信号，从而可等价地处理从300MHz至360MHz的采样率转换。 

来自缓冲器142的L位信号被输入至选择器261-K。这里，对于一个选择器161从缓冲器142每37.5MHz(1.2GHz/32)同时供应16-位信号。 

假定选择器261-K的信号输入端为a0至a15，并且每37.5MHz同时供应16位信号。即，在1位信号序列被供应至缓冲器142的情况下，在某信号n在某时序(timing)被供应至输入端a0的情况下，在缓冲器142执行1/4抽取，由此同时供应至输入端a1的信号为从信号n延迟四个计数的信号，而供应至 输入端a2的信号位从信号n延迟八个计数的信号，并且以相同的方法，每个延迟四个计数的信号每个被供应至输入端a1至a15。 

而且，选择器261-K向加法处理单元253的加法或输出选择单元271输出2N位信号。假定信号输出端为b0至b17，并且每40MHz同时输出18位信号。基于从控制器251供应的控制信号控制哪些输入信号将被输出。 

在将300MHz转换为360MHz的情况下，在如式(4)所述，如果300MHz时钟被计数五个样本计数，则其时序的360MHz样本需要被插值。通过该选择器261，关于具有其移位的时序的重复输入信号，输出两个系统。即，利用选择器261，从输出端b0至b8重复输出五个样本的第二样本，即从两个输出端进行输出，而从输出端b9至b17重复输出五个样本的第五个样本，即从两个输出端进行输出。 

当考虑以40MHz时序进行这样的插值时，在输出端b0至b8，第一时序的插值需要在300MHz的第二样本和第七样本的时序被执行，并且在输出端b9至b17，插值需要在300MHz的第五样本的时序被执行。 

图33示出了选择器261-K的输入/输出。图33的上部示出了至选择器261-K的输入信号。水平轴上的0、1、2、3、......示出了从缓冲器142输入L位信号的时序，并且每37.5MHz前进一个时序。相反，在输入时序0供应至输入端a8的信号用作参考信号的情况下，值0、4、8、12、16......示出每个信号被输入缓冲器142时的延迟量。如上所述，在缓冲器142进行1/4抽取，因此每个延迟四个计数的信号被供应至输入端a1至a15。 

即，每37.5MHz同时供应至输入端a1至a15的信号在输入至缓冲器142时为具有作为1.2GHz的1/4的300MHz频率的信号。 

选择器151-K适当选择一部分输入信号、以两个系统按照预定比率对其插值、并进行处理以在40MHz输出。 

图33的下部示出了选择器261-K的输出信号。水平轴上的0、1、2、3、......示出了选择器261-K的9×2位信号的输出时序，其每40MHz前进一个时序。 

首先，在从输入时序0延迟1个时序的输出时序1，其中在输入时序0供应至输入端a8的信号被用作参考，输出9×2位信号。在将300MHz转换为360MHz的情况下，如参考式(13)所述，有必要针对第一序列在输入信号的300MHz时钟的五个样本的第二计数和针对第二序列在第五计数对360MHz输 出信号样本插值。当将此视为每40MHz输出在时序1用作第一输出的9×2-位信号组时，其对应于在第一系统采用300MHz的第二样本和第七样本插值360MHz输出信号、以及在第二系统采用300MHz第五样本插值360MHz输出信号。 

即，在用作第一输出的时序1，为将300MHz转换为360MHz，选择器261-k中至输入端a9的输入数据“4”、至输入端a12的输入数据“16”、至输入端a14的输入数据“24”需要被输出到关于系统的一个或者另外一个的两个输出端。因此，至输入端a9的输入数据“4”被从输出端b2和b3输出、至输入端a14的输入数据“24”被从输出端b7和b8输出、并至输入端a12的输入数据“16”被从输出端b13和b14输出。 

在作为下个输出时序的时序2，第一系统的状态已经在时序1前进两个样本(输出)，因此首先以具有300MHz输出信号的第五(5-2+2)样本时序的插值是必要的，并且第二系统的状态已经在时序1前进三个样本(输出)，因此首先以具有300MHz输出信号的第二样本时序插值是必要的，另外，以第七样本时序插值也是必要的。 

即，在输出时序2，为将300MHz转换为360MHz，输入至选择器261-K的输入端a9、输入端a11、以及输入端a14的输入数据“36”、“44”和“56”需要输出至一个系统或另一个系统的两个输出端。因此，至输入端a11的输入数据“44”被从输出端b4和b5输出，至输入端a9的输入数据“36”被从输出端b10和b11输出，至输入端a14的输入数据“56”被从输出端b16和b17输出。 

分别输入至选择器261-K的输入端a9、输入端a11、以及输入端a14的输入数据“36”、“44”和“56”被从一个系统的两个端子以及另一个系统的一个端子输出。即，分别输入至选择器261-K的输入端a9、输入端a11、以及输入端a14的输入数据“36”、“44”和“56”被从三个输出端输出。 

而且，关于一次输入/输出的信号，基于从控制器251所供应的控制信号控制对输出至三个端子的输入数据的计数和位置的选择。下面将参考图36描述控制器251产生使选择器261选择输出至三个端子的输入数据的计数和位置的控制信号的详细处理。 

关于延迟的初始化，其与上述选择器151-K的情况相同，另外当考虑其中一个系统时，延迟步骤数量的增加与采用上述选择器151-K的情况相同， 因此省略了其描述。 

图34示出了使用关于参考图15所描述的采样率转换单元133的情况，以及关于采用图30采样率转换单元241的情况的跟随受到采样率转换处理的OFDM信号的信号时间波形。 

图中(a)所表示的频谱为其中利用采样率转换单元133，采用五个样本的第一样本执行插值处理情况的频谱，图中(b)表示的频谱为其中利用采样率转换单元133，采用五个样本的第五样本执行插值处理情况的频谱，图中(c)表示的频谱为其中利用采样率转换单元241，采用五个样本的第一样本和第五样本执行插值处理情况的频谱。附图中，(c)所表示的频谱具有理想频谱并通常具有相同特征。 

接下来，图35描述了关于参考图15所描述的采用采样率转换单元133的情况、以及关于采用图30采样率转换单元241的情况的跟随受到采样率转换处理的OFDM信号的频率域中的频谱。 

附图中的符号a和c表示在采用参考图15所描述的采样率转换单元133的情况下产生的假成分，而符号b表示在采用图30中采样率转换单元241的情况下产生的假成分。可以看出，在采用参考图15所描述的采样率转换单元133的情况下，在标准频率0.3附近出现假成分，而在采用参考图30中采样率转换单元241的情况下，在标准频率0.65附近出现假成分。这意味着和采用参考图15所描述采样率转换单元133的情况相比，采用图30中采样率转换单元241的情况下在更高的频率下出现假成分，因此例如采用不陡峭的滤波器例如SINC滤波器可去除假成分。 

而且，关于最小方差，在采用参考图15所描述的采样率转换单元133的情况下可获得3.0627e^-4，而在采用图30中采样率转换单元241的情况下可获得3.2357e^-5，减小大约10dB。 

因此，采用图30中采样率转换单元241减小了假成分的绝对值，使得可减小最小方差。而且，出现假成分的频率可改变为较高频率，因此可在下游滤波器有效去除假成分。 

接下来，将参考图36的流程图描述在采用图30中采样率转换单元241的情况下在图24中步骤S4开始的插值数据控制处理3。 

在步骤S181，控制器251的插值数据控制单元291初始化第一寄存器K和第二寄存器K′，该两个寄存器确定向两个端子输出每个输入信号还是向一 个端子输出每个输入信号、K和K′的指数i、待输出至两个端子的输入信号的偏差值的指数i′、以及示出等于选择器输入/输出的相位差的值的参数STATE 1。 

对于第一系统，在从一个端子输出第i个输入信号的情况下，对应于第i个输入信号的寄存器K的值为0(K(i)＝0)，并且在从两个端子输出第i个输入信号即采用第i个输入信号对输出信号插值的情况下，对应于第i个输入信号的第一寄存器K的值为1(K(i)＝1)。以同样的方法，对于第二系统，在从一个端子输出第i个输入信号的情况下，对应于第i个输入信号的第二寄存器K′的值为0(K′(i)＝0)，并且在从两个端子输出第i个输入信号即采用第i个输入信号对输出信号插值的情况下，对应于第i个输入信号的寄存器K′的值为1(K′(i)＝1)。 

在步骤S182，插值数据控制单元291确定是否检测到和采样率转换单元241的输出采样率Fout相同的频率时钟，例如40MHz的前沿。在步骤S182确定检测到和采样率转换单元241输出采样率Fout相同的频率时钟，例如40MHz的前沿的情况下，该流程继续到下面描述的步骤S194。 

在步骤S182确定未检测到和采样率转换单元241输出采样率Fout相同频率的时钟，例如40MHz的前沿的情况下，插值数据控制单元291在步骤S183确定是否检测到(采样率转换单元241的输入采样率Fin/抽取器分频比率)即作为1.2GHz 1/4的300MHz频率的时钟的前沿。在步骤S183确定未检测到(采样率转换单元241的输入采样率Fin/抽取器分频比率)即作为1.2GHz1/4的300MHz频率的时钟前沿的情况下，重复步骤S183的处理直到确定已经检测到前沿。 

在步骤S183确定检测到(采样率转换单元241的输入采样率Fin/抽取器分频比率)即作为1.2GHz 1/4的300MHz频率的时钟前沿的情况下，插值数据控制单元291在步骤S184确定STATE 1＜BFin是否成立，其中参数STATE1示出等于选择器输入/输出相位差的值的。 

这里Fin为输入信号频率，例如这里为1.2GHz。而且，B为预定常数，这里例如为1/(0.24×10⁹)。 

在步骤S184确定STATE 1＜BFin成立的情况下，在步骤S185插值数据控制单元291以第i个输入信号为从第一系统的一个端子的输出，并设置K(i)＝0，并将指数i增加为i＝i+1。 

在步骤S186，插值数据控制单元291基于用于第一系统插值的输入数据和用于第二系统插值的输入数据之间的偏差值x确定是否i′＝x-1。 

在步骤S186确定i′＝x-1成立的情况下，在步骤S187插值数据控制单元291以第i个输入信号为从第二系统的两个端子的输出，并设置K′(i)＝1，K′(i+1)＝0、以及i′＝i′+2，并且该流程继续到下面描述的步骤S192。 

在步骤S186确定i′＝x-1不成立的情况下，在步骤S188插值数据控制单元291以第i个输入信号为从第二系统的一个端子的输出，并设置K′(i)＝0，增加i′至i′＝i′+1，并且该流程继续到下面描述的步骤S192。 

在步骤S184确定STATE 1＜BFin不成立的情况下，在步骤S189插值数据控制单元291以第i个输入信号为从第一系统的两个端子的输出，并设置K(i)＝1，K(i+1)＝0、以及i＝i+2。 

在步骤S190，插值数据控制单元初始化偏移值指数i′使得i′＝1。 

在步骤S191，插值数据控制单元291控制参数STATE 1被初始化，即STATE 1＝STATE 1-BNMFout。N例如为连至SINC滤波器的抽取器的分频比率，并且特别地为对应于加法处理单元144的加法处理的分频处理的分频比率，这里例如为9。而且，M为经过AD转换的信号在插值处理之前的抽取比率(分频比率)，并且特别地是对应于缓冲器142中的处理的抽取比率(分频比率)，并且在这里例如为4。 

在步骤S187、步骤S188、或者步骤S191的处理结束后，插值数据控制单元291在步骤S192中对参数STATE 1增加预定值，即STATE 1＝STATE 1+B(NMFout-Fin)。 

插值数据控制单元291在步骤S193确定输入信号的供应是否结束。在步骤S193确定输入信号的供应未结束的情况下，该流程返回步骤S182，并且重复其后的处理。 

在步骤S182确定检测到频率和采样率转换单元241的输出采样率Fout相同的时钟例如40MHz时钟前沿的情况下，在步骤S194插值数据控制单元291参考寄存器K，并将示出要输出至两个端子的输入信号的控制信息CNT供应至选择器261和延迟量控制单元212。 

特别是，例如，每次第一寄存器K和第二寄存器K′以及偏移值指数i′加1时，关于参考图33所描述的选择器261的输入/输出，在第一寄存器K或者第二寄存器K′分别将输入至其中一个输入端的信号待从一个端子输出的 事实或者输入至其中一个输入端的信号待从两个端子输出的事实保持为值0或者1。当插值数据控制单元291检测到40MHz时钟的前沿时，即在从选择器261输出信号时序之前，参考第一寄存器K和第二寄存器K′以产生待从三个端子输出的输入信号的控制信息CNT，并将其供应至选择器261。 

即，对应于其中K(i)＝1或者K′(i)＝1的指数i的输入信号为待输出至三个端子的输入信号。 

在步骤S195，插值数据控制单元291初始化第一寄存器K、第一寄存器K和第二寄存器K′的指数i、以及第二寄存器K′，并且该流程继续到步骤S183。 

在步骤S193确定输入信号的供应已经结束时，该处理结束。 

通过这样的处理，插值控制单元291产生控制信号，从而选择器261可适当地选择输入信号的一部分、以预定比率插值、并将其供应至选择器261。特别是，对于来自选择器261的信号的每个输出时序，插值数据控制单元291可产生表示用于从选择器261一次输出的2N位(这里为18位)插值处理的输入信号的控制信号，从而如参考图33所描述，选择器261可利用不同的样本对于一个系统插值360MHz的输出信号。 

而且，采用将参考图37所描述的采样率转换单元301而非参考图30所描述的采样率转换单元241使得提供待重复的多个输入信号，其时序被移位，并在插值处理中以和采样率转换单元241相同的方法合成。 

注意，在图37中，对应于图15或者图30的情况的部分以相同的附图标记表示，并且合适地省略其描述。 

即，图37中的采样率转换单元301具有控制器311而非控制器251，以及速率转换处理单元312而非速率转换处理单元250，但是除了这些以外，该结构基本上和参考图30所描述的采样率转换单元133相同。而且，速率转换处理单元312具有和图15和30相同方式的缓冲器142，以及新加入的选择器块321，并提供和图15相同的加法处理单元144。 

控制器311基于控制单元121供应的控制信号，控制速率转换处理单元312的缓冲器142、选择器块321、加法处理单元144和数字滤波器145的操作。控制器311具有的功能细节基本上与参考图31所描述的控制器251的情况相同，只是改变了参考图36所描述的插值数据控制处理3的一部分处理。下面将参考图41的流程图描述控制器311所执行的处理而非插值数据控制处理3。 

速率转换处理单元312执行处理以转换所供应数字信号的采样率，并产生与数字滤波器145的K′阶FIR滤波器的每个抽头系数计算的K序列数字信号。 

选择器块321由作为选择器331-1至选择器331-K的K个选择器组成。选择器331-1至选择器331-K的每个执行选择和输出输入信号的处理以对必需信号进行插值，以将采样率从预定的输入采样率转换为预定的输出采样率。即，选择器块321也以和选择器块143以及选择器块252相同的方法执行插值和用于抽取的相加的插值处理。 

选择器331-1至选择器331-K的每个被布置为产生多个序列，其中以和上述的选择器261-1至选择器261-K相同的方式，在插值处理中所重复的输入信号的时序被移位。选择器331-1至选择器331-K的每个被布置为合成和输出插值后所产生的多序列信号。 

下面的描述中，在不必单独区分每个选择器的情况下将选择器331-1至选择器331-K简单称作“选择器331”。 

将参考图38描述选择器331-1的结构和操作。注意，选择器331-1至选择器331-K的每个具有和将参考图38所描述的选择器331-1相同的结合并与其执行相同的操作，因此将省略其详细描述。 

对应于上述式(7)的选择器151向两个输出端输出第五输入信号以执行插值处理。相反，如上述式子(13)所示出，为提供待以其时序移位地重复的多个输入信号，上述选择器261被布置为输出采用300MHz输出信号的五个样本的第五数据插值的第一序列、以及采用300MHz输出信号的五个样本的第二数据插值的第二序列的每个。 

与此相反，选择器331具有第一选择器331-1-1和第二选择器331-1-2，用于以和参考图15所描述的选择器块143的选择器151相同的方式，基于从控制器311供应的控制信号，利用输入的L位并行信号，并对预定信号进行插值以输出N位信号。由从控制器311供应至选择器331-1-1的控制信号以及从控制器311供应至选择器331-1-2的控制信号插值的信号每个都不同。 

从第一选择器331-1-1输出的N位信号以及从第二选择器331-1-2输出的N位信号每个都由加法单元341-1至加法单元341-N叠加。即从选择器331输出N位信号。 

包括在选择器331-1至选择器331-K中的第一选择器331-k-1的结构实例基本上与参考图18所描述的结构相同。而且，包括在选择器331-1至选择器331-K中的第二选择器331-k-2例如选择器331-1-2的结构实例基本上与参考图18所描述的结构相同；但是为能够在这里区分每个的输出信号，图39中示出了第二选择器331-k-2的结构实例。这里，第一选择器331-k-1接收从缓冲器142供应的L位输入信号(在这种情况下，为a0至a15的16位)，并输出N位信号(在这种情况下，为b0至b8的9位)，第二选择器331-k-2接收从缓冲器142供应的L位输入信号(在这种情况下，为a0至a15的16位)，并输出N位信号(在这种情况下，为b0′至b8′的9位)。 

下面将描述采用选择器331执行从300MHz至360MHz的采样率转换的特别处理。 

注意，在应用中，选择器331设置为在1.2GHz/32＝37.5MHz获得输入信号，同时输出40MHz信号，从而可等效处理从300MHz至360MHz的采样率转换。 

从缓冲器142输入的L位信号被输入选择器331-K。这里，假定，对于一个选择器331每37.5MHz(1.2GHz/32)同时从缓冲器142供应16-位信号。 

现在，在供应至缓冲器142的1位信号序列中的某信号n以某时序被供应至第一选择器331-1-1和第二选择器331-1-2的输入端a0的情况下，在缓冲器142执行1/4抽取，从而同时供应至输入端a1的信号为从信号n延迟四个计数的信号，而供应至输入端a2的信号为从信号n延迟八个计数的信号，相似地，每个延迟四个计数的信号每个都被供应至第一选择器331-k-1和第二选择器331-k-2的输入端a1至a15。 

而且，第一选择器331-k-1和第二选择器331-k-2每个输出N位信号。假定第一选择器331-k-1的信号输出端为b0至b8，第二选择器331-k-2的信号输出端为b0′至b8′，每40MHz同时输出9位信号。基于从控制器311供应的控制信号控制将输出输入信号的哪些信号。 

在将300MHz转换为360MHz的情况下，如式子(4)所述，如果300MHz时钟受到五个样本计数，则其时序上的360MHz样本需要被插值。从控制器311供应控制信号从而将在第一选择器331-k-1和第二选择器331-k-2 移位重复输入信号的时序。因此，例如在第一选择器331-k-1，从输出端b0至b8重复输出五个样本的第二样本，即从两个输出端输出，另外在第二选择器331-k-2，从输出端b0′至b8′重复输出五个样本的第五样本，即从两个输出端输出。 

当我们考虑以40MHz时序执行这样的插值时，第一时序插值需要以第一选择器331-k-1的300MHz的第二样本和第七样本的时序被执行，以及插值需要以第二选择器331-k-2的300MHz的第五样本的时序被执行。 

图40示出了第一选择器331-k-1和第二选择器331-k-2的输入/输出。图40的上部示出了至第一选择器331-k-1和第二选择器331-k-2的输入信号。水平轴上的0、1、2、3、......示出了从缓冲器142输入L位信号的时序，并且每37.5MHz前进一个时序。相反，值4、8、12、16、......示出了在将以输入时序0供应至输出端a8的信号作为参考的情况下向缓冲器142输入每个信号时的延迟量。如上所述，在缓冲器142执行1/4抽取，因此每个延迟四个计数的信号分别供应至输入端a1至a15。 

即，每37.5MHz同时供应至输入端a0至a15的信号在输入至缓冲器142时为频率为1.2GHz的1/4即300MHz的信号。 

第一选择器331-k-1和第二选择器331-k-2适当选择一部分输入信号，每个插值不同信号以平均成为相同比率，并执行处理以在40MHz输出。 

图40下部示出了从第一选择器331-k-1和第二选择器331-k-2输出的信号。在这些之中，输出端b0至b8部分为从第一选择器331-k-1的输出，输出端b0′至b8′部分为从第二选择器331-k-2的输出，并且水平轴上的0、1、2、3......示出了来自第一选择器331-k-1和第二选择器331-k-2的9位信号的输出时序，其每40MHz前进1个时序。 

对于从输入时序0延迟1个时序的输出时序1，其中在输入时序0供应至输入端a8的信号被用作参考，从第一选择器331-k-1和第二选择器331-k-2的每个输出9位信号。在将300MHz转换为360MHz的情况下，如参考式子(13)所述，有必要对于作为第一序列的第一选择器331-k-1的输入信号的300MHz时钟的五个样本的第二计数以及对于作为第二序列的第二选择器331-k-2的第五计数插值360MHz输出信号。当我们将其视为每40MHz输出的9信号组×2系统时，在用作第一输出的时序1，其对应于利用作为第一序列的第一选择器331-k-1的300MHz的第二样本和第七样本插 值360MHz输出信号，并在第二序列利用300MHz的第五样本插值360MHz输出信号。 

即，在用作第一输出的时序1，为将300MHz转换为360MHz，作为第一系统的第一选择器331-k-1的至输入端a9的输入数据“4”以及至输入端a14的输入数据“24”，以及作为第二系统的第二选择器331-k-2的至输入端a12的输入数据“16”每个都需要被输出至两个输出端。因此，至输入端a9的输入数据“4”被从输出端b2和b3输出，至输入端a14的输入数据“24”被从第一选择器33 1-k-1的输出端b7和b8输出，并且至输入端a12的输入数据“16”被从第二选择器331-k-2的输出端b4和b5输出。 

在作为下个输出时序的时序2，在作为第一系统的第一选择器331-k-1，在时序1该状态已经前进两个样本(输出)，因此在具有300MHz输出信号的第五(5-2+2)样本的时序的插值是有必要的，并且在作为第二系统的第二选择器331-k-2的状态在时序1已经前进三个样本(输出)，因此在具有300MHz输出信号的第二样本的时序的插值是有必要的，并且在第七样本的时序的插值也是必要的。 

即，在输出时序2，为将300MHz转换为360MHz，输入至作为第一系统的第一选择器331-k-1的输入端a11的输入数据“44”以及输入至作为第二系统的第二选择器331-k-2的输入端a9和输入端a14的输入数据“36”和“56”需要被输出至两个输出端。因此，输入至输入端a11的输入数据“44”被从第一选择器331-k-1的输出端b4和b5输出，并且至输入端a9的输入数据“36”被从输出端b1′和b2′输出，并且至输入端a14的输入数据“56”被从第二选择器331-k-2的输出端b7′和b8′输出。 

而且，关于一次输入/输出的信号，基于从控制器311供应的控制信号控制对输出至第一选择器331-k-1和第二选择器331-k-2的两个端子的计数和位置的选择。下面将参考图41描述控制器311产生使得选择器331选择输出至两个端子的输入数据的计数和位置的控制信号的详细处理。 

至于延迟初始化，其与具有上述选择器151-k的情况相同，因此将省略其描述。 

因此，选择器331可以如上述式(13)所述执行基本上与图30中每个选择器261-1至选择器261-k相同的插值处理。 

加法处理单元144具有K个加法或者输出选择单元161，其中基于控制 器311的控制，选择器331的N位输出被叠加并输出，或者可选地，仅仅输出N位输出中的1位。即，加法处理单元144执行插值和用于抽取的加法的加法处理、或者代替加法处理执行的稀薄处理。 

这里，选择器331被描述为合成和输出由被两个选择器重复的预定信号以预定比率插值的信号，但是其中重复输入信号不同的输出信号的系统数，即选择器331所包括的选择器数可以为两个或三个，并且为采用不陡峭滤波器例如SINC滤波器等而尽可能抑制假成分并获得过滤的足够特性，不用说，其中重复输入信号不同的输出信号系统数越大则越好。这样，选择器331具有S个结构基本上与选择器151的相同的选择器，并被设置为重复由S个不同输入信号插值的输出信号的S个系统，即将S×N位输出信号合成为N位，然后输出。加法处理单元144基于控制器311的控制或者叠加并输出N位选择器331输出，或者仅仅输出N位输出中的1位。 

接下来，将参考图41的流程图描述在采用图37中的采样率转换单元301的情况下在图24的步骤S4开始的插值数据控制处理4。 

在步骤S281，控制器311的插值数据控制单元291初始化第一寄存器K，其确定在第一选择器331-k-1是向两个端子输出每个输入信号还是向一个端子输出，并初始化第二寄存器K′，其确定在第二选择器331-k-2是向两个端子输出每个输入信号还是向一个端子输出，还初始化K和K′的指数i、待输出至两个端子的输入信号的偏差值的指数i′、以及示出等于选择器输入/输出相位差的值的参数STATE 1。 

对于作为第一系统的第一选择器331-k-1，在从一个端子输出第i个输入信号的情况下，对应于第i个输入信号的寄存器K的值为0(K(i)＝0)，并且在从两个端子输出第i个输入信号即采用第i个输入信号对输出信号进行插值的情况下，对应于第i个输入信号的第一寄存器K值为1(K(i)＝1)。以相同的方式，对于作为第二系统的第二选择器331-k-2，在从一个端子输出第i个输入信号的情况下，对应于第i个输入信号的寄存器K′的值为0(K′(i)＝0)，并且在从两个端子输出第i个输入信号即采用第i个输入信号对输出信号进行插值的情况下，对应于第i个输入信号的寄存器K′值为1(K′(i)＝1)。 

在步骤S282，插值数据控制单元291确定是否检测到和采样率转换单元301的输出采样率Fout相同的频率时钟，例如40MHz时钟的前沿。在步骤 S282检测到和采样率转换单元301输出采样率Fout相同的频率时钟，例如40MHz时钟的前沿的情况下，该流程前进到后面描述的步骤S294。 

在步骤S282确定未检测到和采样率转换单元301输出采样率Fout相同的频率时钟，例如40MHz时钟的前沿的情况下，在步骤S283至步骤S293，进行基本上与图36中步骤S183至S193相同的处理。 

即，存在待命(standby)状态(采样率转换单元301的输入采样率Fin/抽取器分频比率)，即例如具有作为1.2GHz的1/4的300MHz频率的时钟的前沿，并且在确定其已被检测到的情况下，确定STATE 1＜BFin是否成立，参数STATE 1表示等于选择器输入/输出相位差的值。 

这里，Fin为输入信号频率，这里例如为1.2GHz。另外，B为预定常数，这里例如为1/(0.24×10⁹)。 

在确定STATE 1＜BFin成立的情况下，认为第i个输入信号从作为第一系统的第一选择器331-k-1的一个端子输出，设置为K(i)＝0，将指数i加1成为i＝i+1。基于用于在作为第一系统的第一选择器331-k-1插值的输入数据和用于在作为第二系统的第二选择器331-k-2插值的输入数据之间的偏差，确定是否i′＝x-1。在确定i′＝x-1成立的情况下，认为第i个输入信号从作为第二系统的第二选择器331-k-2的两个端子输出，设置K′(i)＝1，K′(i+1)＝0，以及i′＝i′+2。 

在确定i′＝x-1不成立的情况下，认为第i个输入信号从作为第二系统的第二选择器331-k-2的一个端子输出，设置K′(i)＝0，以及对指数i′加1成为i′＝i′+1。 

在确定STATE 1＜BFin不成立的情况下，认为第i个输入信号从作为第一系统的第一选择器331-k-1的二个端子输出，设置K(i)＝1，K(i+1)＝0，以及i＝i+2。然后初始化偏差值索引i′的值从而i′＝1。 

接下来，初始化参数STATE 1，即STATE 1＝STATE 1-BNMFout。N例如为连至SINC滤波器的抽取器的分频比率，并且特别是对应于加法处理单元253的加法处理的分频处理的分频比率，这里例如为9。并且，M为经过AD转换的信号的插值处理之前的抽取比率(分频比率)，并且特别是对应于缓冲器142中处理的抽取比率(分频比率)，这里例如为4。然后对参数STATE 1增加预定的值，即STATE 1＝STATE 1+B(NMFout-Fin)。 

然后确定输入信号的供应是否结束。在确定输入信号的供应未结束的情 况下，该流程返回到步骤S282，并且重复其后的处理。 

在步骤S282确定检测到频率和采样率转换单元301的输出采样率Fout相同的时钟的前沿例如40MHz时钟的前沿情况下，在步骤S294插值数据控制单元291参考寄存器K和寄存器K′，并将示出输出至两个端子的输入信号的控制信息#1 CNT和#2 CNT供应至第一选择器331-k-1、第二选择器331-k-2、以及延迟量控制单元212。 

特别是，例如，每次表示待输出至在第一选择器331-k-1的两个端子的输入信号第一寄存器K的指数i、和表示待输出至在第二选择器331-k-2的两个端子的输入信号第二寄存器K′以及偏移值指数i′加1时，关于第一选择器331-k-1和第二选择器331-k-2的输入/输出，在第一寄存器K或者第二寄存器K′分别将输入至哪个输入端的信号待从一个端子输出或者待从两个端子输出保持为值0或者1。当插值数据控制单元291检测到40MHz时钟的前沿时，即在从选择器261输出信号时序之前，参考第一寄存器K和第二寄存器K′以产生表示待从第一选择器331-k-1两个端子输出的输入信号的第一控制信息#1 CNT、以及表示待从第二选择器331-k-2两个端子输出的输入信号的第二控制信息#2 CNT，并将其供应至选择器331。 

即，对应于其中K(i)＝1或者K′(i)＝1的指数i的输入信号为待输出至二个端子的输入信号。 

在步骤S295，插值数据控制单元291初始化第一寄存器K、第一寄存器K和第二寄存器K′的指数i、以及第二寄存器K′，并且该流程继续到步骤S283。 

在步骤S293确定输入信号的供应已经结束时，该处理结束。 

通过这样的处理，控制器311的插值控制单元291产生控制信号，从而选择器331的第一选择器331-k-1和第二选择器331-k-2可适当地选择输入信号的一部分、以预定比率插值、并将其供应至选择器331。特别是，对于来自选择器331的信号的每个输出时序，控制器331的插值数据控制单元291可产生表示用于从第一选择器331-k-1和第二选择器331-k-2的每个输出的N位(这里为9位)插值处理的输入信号的控制信号，从而如参考图40所描述，选择器331可利用第一选择器331-k-1和第二选择器331-k-2之间的不同样本来插值360MHz的输出信号。 

因此，采用图37中的采样率转换单元301，可以以和图30中采样率转换单元241情况相同的方式减小假成分的绝对值，并且可以减小最小方差。 而且，假成分出现的频率可改为较高频率，从而可在下游滤波器有效去除假成分。 

接下来，将参考图41中的流程图描述在采用图37中采样率转换单元301的情况下在图24中步骤S4开始的插值数据控制处理4。 

在步骤S281，控制器311的插值数据控制单元291初始化第一寄存器K，其确定第一选择器331-k-1是向两个端子输出每个输入信号还是向一个端子输出，并初始化第二寄存器K′，其确定在第二选择器331-k-2是向两个端子输出每个输入信号还是向一个端子输出，还初始化K和K′的指数i、待输出至两个端子的输入信号的偏差值的指数i′、以及示出等于选择器输入/输出相位差的值的参数STATE 1。 

对于作为第一系统的第一选择器331-k-1，在从一个端子输出第i个输入信号的情况下，对应于第i个输入信号的寄存器K的值为0(K(i)＝0)，并且在从两个端子输出第i个输入信号即采用第i个输入信号对输出信号进行插值的情况下，对应于第i个输入信号的第一寄存器K值为1(K(i)＝1)。以相同的方式，对于作为第二系统的第二选择器331-k-2，在从一个端子输出第i个输入信号的情况下，对应于第i个输入信号的第二寄存器K′的值为0(K′(i)＝0)，并且在从两个端子输出第i个输入信号即采用第i个输入信号对输出信号进行插值的情况下，对应于第i个输入信号的寄存器K′值为1(K′(i)＝1)。 

在步骤S282，插值数据控制单元291确定是否检测到和采样率转换单元301的输出采样率Fout相同的频率时钟，例如40MHz时钟的前沿。在步骤S282检测到和采样率转换单元301输出采样率Fout相同的频率时钟，例如40MHz时钟的前沿的情况下，该流程前进到后面描述的步骤S294。 

在步骤S282确定未检测到和采样率转换单元301输出采样率Fout相同频率的时钟，例如40MHz时钟的前沿的情况下，在步骤S283至步骤S293，进行基本上与图36中步骤S183至S193相同的处理。 

即，存在待命状态(采样率转换单元301的输入采样率Fin/抽取器分频比率)，即例如具有作为1.2GHz 1/4的300MHz频率的时钟，并且在确定检测到(采样率转换单元301的输入采样率Fin/抽取器分频比率)，即例如具有作为1.2GHz的1/4的300MHz频率的时钟的前沿的情况下，确定STATE 1＜BFin是否成立，参数STATE 1表示等于选择器输入/输出相位差的值。 

这里，Fin为输入信号频率，这里例如为1.2GHz。另外，B为预定常数，这里例如为1/(0.24×10⁹)。 

在确定STATE 1＜BFin成立的情况下，认为第i个输入信号从作为第一系统的第一选择器331-k-1的一个端子输出，设置为K(i)＝0，将指数i加1成为i＝i+1。基于用于在作为第一系统的第一选择器331-k-1插值的输入数据和用于在作为第二系统的第二选择器331-k-2插值的输入数据之间的偏差值x，确定是否i′＝x-1。在确定i′＝x-1成立的情况下，认为第i个输入信号从作为第二系统的第二选择器331-k-2的两个端子输出，设置为K′(i)＝1和K′(i+1)＝0，以及i′＝i′+2。 

在确定i′＝x-1不成立的情况下，认为第i个输入信号从作为第二系统的第二选择器331-k-2的一个端子输出，设置K′(i)＝0，以及对指数i′加1成为i′＝i′+1。 

在确定STATE 1＜BFin不成立的情况下，认为第i个输入信号从作为第一系统的第一选择器331-k-1的二个端子输出，设置K(i)＝1，K(i+1)＝0，以及i＝i+2。然后初始化偏差值索引i′的值从而i′＝1。 

接下来，初始化参数STATE 1，即STATE 1＝STATE 1-BNMFout。N例如为连至SINC滤波器的抽取器的分频比率，并且特别是对应于加法处理单元253的加法处理的分频处理的分频比率，这里例如为9。并且，M为经过AD转换的信号的插值处理之前的抽取比率(分频比率)，并且特别是对应于缓冲器142中处理的抽取比率(分频比率)，这里例如为4。 

然后对参数STATE 1增加预定的值，即STATE 1＝STATE 1+B(NMFout-Fin)，然后确定输入信号的供应是否结束。在确定输入信号的供应没有结束的情况下，重复其后的处理。 

在步骤S282确定检测到频率和采样率转换单元301的输出采样率Fout相同的时钟的前沿例如40MHz时钟的前沿情况下，在步骤S294插值数据控制单元291参考寄存器K和寄存器K′，并将示出输出至两个端子的输入信号的控制信息#1 CNT和#2 CNT供应至第一选择器331-k-1、第二选择器331-k-2、以及延迟量控制单元212。 

特别是，例如，每次表示待输出至在第一选择器331-k-1的两个端子的输入信号第一寄存器K的指数i、和表示待输出至在第二选择器331-k-2的两个端子的输入信号第二寄存器K′的指数i′加1时，关于第一选择器331 -k-1和第二选择器331-k-2的输入/输出，在第一寄存器K或者第二寄存器K′分别将输入至其中一个输入端的信号待从一个端子输出或者输入至其中一个输入端的信号待从两个端子输出的事实保持为值0或者1。当插值数据控制单元291检测到40MHz时钟的前沿时，即在从选择器261输出信号时序之前，参考第一寄存器K和第二寄存器K′以产生表示待从第一选择器331-k-1两个端子输出的输入信号的第一控制信息#1 CNT、以及表示待从第二选择器331-k-2两个端子输出的输入信号的第二控制信息#2 CNT，并将其供应至选择器331。 

即，对应于其中K(i)＝1或者K′(i)＝1的指数i的输入信号为待输出至二个端子的输入信号。 

在步骤S295，插值数据控制单元291初始化第一寄存器K、K和K′的指数i、以及第二寄存器K′，并且该流程继续到步骤S283。 

在步骤S293确定输入信号的供应已经结束时，该处理结束。 

通过这样的处理，插值控制单元291产生控制信号，从而选择器331的第一选择器331-k-1和第二选择器331-k-2可合适地选择输入信号的一部分、以预定比率插值、并将其供应至选择器331。特别是，对于来自选择器331的信号的每个输出时序，插值数据控制单元291可产生表示用于从第一选择器331-k-1和第二选择器331-k-2的每个输出的N位(这里为9位)插值处理的输入信号，从而如参考图40所描述，选择器331可利用第一选择器331-k-1和第二选择器331-k-2之间的不同样本来插值360MHz的输出信号。 

因此，采用图37中的采样率转换单元301，可以以和图30中采样率转换单元241情况相同的方式减小假成分的绝对值，并且可以减小最小方差。而且，假成分出现的频率可改为较高频率，从而可在下游滤波器有效去除假成分。 

可由软件执行上述处理序列。软件安装在具有其中安装构成软件的程序的专用硬件的计算机中，或者从记录介质安装至通用计算机等等，例如通用计算机能够通过安装不同类型的程序而执行各种功能。这种情况下，图13所描述的数字块111由例如如图42所示的个人计算机401配置。 

在图42中CPU(中央处理单元)411按照存储在ROM(只读存储器)412中的程序或者从存储单元418加载至RAM(随机访问存储器)413的程 序执行各种处理。RAM 413还视适当存储CPU 411执行各种处理所需要的数据。 

经总线414相互连接CPU 411、ROM 412、和RAM 413。总线414还连至输入/输出接口415。 

连至输入/输出接口415的是包括键盘、鼠标等等的输入单元416，包括显示器、扬声器等等的输出单元417，配置有硬盘等等的存储单元418，配置有调制解调器、终端适配器等等的通信单元419，以及信号接收单元420。通信单元419经包括因特网的网络执行通信处理。 

信号接收单元420具有天线、BPF和LNA，或者被配置为能够执行相似的功能。 

∑ΔA/D调制器421视必要地过滤所供应的RF信号并执行抽取(换言之，执行和图13所描述的数字块111的SINC滤波器51以及抽取器131相同的处理)，然后转换为1位位串，并执行高阶过采样，以将所供应的模拟信号转换为数字信号。注意∑ΔA/D调制器421还具有和参考图13所描述的数字块111的LPF 54以及抽取器132相同的功能。 

CPU 411然后获得由∑ΔA/D调制器421所转换的数字信号，并执行与参考图13所描述的数字块111的至少一部分相同的处理，包括图15所描述采样率转换单元133所执行的处理。 

如果必要驱动器422还连至输入/输出接口415，其上视适当安装磁盘431、光盘432、磁-光盘433、半导体存储器434等等，并且视必要地将从其中读出的计算机程序安装在存储单元418中。 

在由软件执行该处理序列的情况下，软件安装在具有其中安装构成软件的程序的专用硬件的计算机中，或者从网络或者记录介质安装至例如通用计算机等等，通用计算机其能够通过安装不同类型的程序而执行各种功能。 

图42所示出的存储介质不仅配置有包括磁盘431(包括软盘)、光盘432(包括CD-ROM(压缩盘-只读存储器))和DVD(数字万用盘)、磁-光盘433(微型-盘(注册商标))、半导体存储器434等等的封装介质，与主要设备分隔地存储程序以分别分配给用户，而且配置有ROM 412、包括在存储单元418中的硬盘等等，其中存储程序，以按照提前嵌入设备主单元的状态供应给用户。 

在本说明书中，描述记录在记录介质中的程序的步骤当然可以按时间顺 序以所述顺序进行处理，但是不限于按照时间顺序执行，并且可以并行或者单独执行。 

本领域技术人员应当理解根据设计要求和其它因素可进行各种更改、组合、次组合和变更只要其落入附加权利要求或者其等价物的范围内。 

相关申请的交叉引用 

本发明包括和2006年12月7日向日本专利局提交的日本专利申请JP2006-330537相关的主题，其整体内容组合参考在此。 

Claims (40)

1.一种处理转换为数字信号的接收信号的信息处理设备，包括：

第一转换装置，用于对要与K阶FIR滤波器的抽头系数的每个计算的所述数字信号的每个执行采样率转换；

滤波器计算装置，用于对每个经过了由所述第一转换装置进行的采样率转换的K个数字信号执行所述K阶FIR滤波器的计算处理；以及

控制装置，用于控制所述第一转换装置进行的所述数字信号的采样率转换，以及由所述滤波器计算装置进行的所述K阶FIR滤波器的计算处理，

其中所述第一转换装置包括：

第二转换装置，用于接收所述数字信号的输入，并把已经输入的所述数字信号中的预定L个数据组转换为对应于所述K阶FIR滤波器的抽头系数的K序列输出；

K个第三转换装置，用于使从所述第二转换装置输出的所述L个数据组经受插值和采样率转换，并输出N个数据组，N为与该数据计数L不同的数据计数；以及

K个加法处理装置，用于叠加包括在从所述第三转换装置输出的所述N个数据组中的数据并输出。

2.如权利要求1所述的信息处理设备，其中所述第一转换装置通过使所述数字信号的每个经受稀薄、插值、或者过滤处理而执行采样率转换。

3.如权利要求1所述的信息处理设备，其中所述第二转换装置输出所述L个数据组作为对应于所述K阶FIR滤波器的抽头系数的K序列，每个数据被从已经输入的所述数字信号中的预定信号延迟间隔M的整数倍，其中M为1或更大的整数。

4.如权利要求1所述的信息处理设备，其中所述第二转换装置接收作为串行信号的所述数字信号的输入，

转换为L位并行信号、并输出为所述L个数据组，以及

输出具有作为串行信号的所述数字信号的采样率的1/J工作时钟的数据，其中J为1或更大的整数。

5.如权利要求1所述的信息处理设备，所述第二转换装置还包括：

多个用于保持所述数字信号的信号保持装置；

其中所述多个信号保持装置顺序保持所述数字信号，从而

接收作为串行信号的所述数字信号的输入，

转换为L位并行信号，并输出为所述L个数据组，以及

输出具有作为串行信号的所述数字信号的采样率的1/J工作时钟的数据，其中J为1或更大的整数。

6.如权利要求4所述的信息处理设备，其中，在所述K个第三转换装置中，输出对应于第i个抽头系数的数据序列的所述第三转换装置，其中0≤i≤K，

接收从当前时序延迟i、i+M、i+2M、...、i+(L-1)M个样本的所述L个数据组的输入，其中M为1或更大的整数，以及

基于所述控制装置的控制，通过关于所述L个数据组的每个输入信号进行选择输出至一个输出端、输出至两个输出端、还是不向输出端输出而执行插值处理。

7.如权利要求6所述的信息处理设备，其中所述第三转换装置

以第一速率接收所述L个数据组的输入，该第一速率为所述数字信号的采样率的1/J倍，以及

以和所述第一速率不同的第二速率输出已经被插值的所述N个数据组。

8.如权利要求6所述的信息处理设备，其中所述控制装置包括：

第一控制信号产生装置，用于产生第一控制信号，该第一控制信号用于选择在输入至所述第三转换装置的所述L个数据组中要输出至两个输出端的信号；以及

第二控制信号产生装置，用于产生第二控制信号和第三控制信号，该第二控制信号用于选择从输入至所述第三转换装置的所述L个数据组中被选择作为从所述第三转换装置输出的所述N个数据组的信号的开始点，该第三控制信号用于指导从在前输出的开始点的延迟量的初始化。

9.如权利要求8所述的信息处理设备，其中所述第二控制信号产生装置

计算在紧邻前面时序输入到所述第三转换装置的所述L个数据组中的、输出至两个输出端的信号的计数和预定阈值之差、

产生用于从在前输出的所述开始点将所述延迟量增加所计算的所述差的所述第二控制信号、以及

将所述第二控制信号供应至所述第三转换装置。

10.如权利要求9所述的信息处理设备，其中所述第二控制信号产生装置，

对作为供应至所述第三转换装置的所述数字信号的采样率的1/J倍的每个第一速率将第一计数器的计数值递增预定值，

在所述第一计数器的计数值超过预定阈值的情况下产生指导延迟量的初始化的所述第二控制信号，以及

将所述第二控制信号供应至所述第三转换装置。

11.如权利要求10所述的信息处理设备，其中所述N个数据组是N位的并行信号；

并且其中所述预定值是由所述第一速率和作为从所述第三转换装置输出的所述N位并行信号的速率的第二速率确定的值。

12.如权利要求10所述的信息处理设备，其中所述N个数据组是N位并行信号；

并且其中所述第一控制信号产生装置对于对应于通过从供应至所述第二转换装置的所述数字信号的采样率减去输入至所述第三转换装置的L个数据组的每个数据之间的延迟间隔M来获得的值的每个采样率递增第二计数器的计数值并将第三计数器的计数值递增1，

在所述第二计数器的计数值超过预定阈值的情况下，

初始化所述第二计数器的计数值，

保持所述第三计数器的计数值，以及

将所述第三计数器的计数值递增2，以及

基于所保持的所述第三计数器的计数值，对于从所述第三转换装置输出的所述N位并行信号的每个速率，产生表示哪些输入信号是要输入至两个输出端的信号的所述第一控制信号，把所述第一控制信号供应至所述第三转换装置，以及初始化所述第三计数器的计数值。

13.如权利要求12所述的信息处理设备，其中所述预定值是由供应至所述第二转换装置的所述数字信号的采样率、输入至所述第三转换装置的L个数据组的每个数据之间的延迟间隔M、位数N、以及从所述第三转换装置输出的所述N位并行信号的速率确定的值。

14.如权利要求10所述的信息处理设备，其中所述N个数据组是N位并行信号；

并且其中所述第一控制信号产生装置对对应于通过从供应至所述第二转换装置的所述数字信号的采样率减去输入至所述第三转换装置的L个数据组的每个数据之间的延迟间隔M来获得的值的每个采样率把第二计数器的计数值递增预定值，

在所述第二计数器的计数值超过预定阈值的情况下，

初始化所述第二计数器的计数值，并且

递增所述第三计数器的计数值，以及

基于所保持的所述第三计数器的计数值，对于从所述第三转换装置输出的所述N位并行信号的每个速率，产生表示要输入至两个输出端的信号的计数的所述第一控制信号，把所述第一控制信号供应至所述第三转换装置，并初始化所述第三计数器的计数值。

15.如权利要求14所述的信息处理设备，其中所述预定值是由供应至所述第二转换装置的所述数字信号的采样率、输入至所述第三转换装置的所述L个数据组的每个数据之间的延迟间隔M、位数N、以及从所述第三转换装置输出的所述N位并行信号的速率确定的值。

16.如权利要求4所述的信息处理设备，其中所述N个数据组是N位并行信号；

并且其中基于供应至所述第二转换装置所述数字信号的采样率Fin、输入至所述第三转换装置的所述L个数据组的每个数据之间的延迟间隔M、位数N、以及从所述第三转换装置输出的所述N位并行信号的速率Fout，执行插值处理的所述第三转换装置以每Fin/(MNFout-Fin)样本一个样本的比率来插值信号。

17.如权利要求4所述的信息处理设备，其中，在所述K个第三转换装置中，输出对应于第i个抽头系数的数据序列的所述第三转换装置，其中0≤i≤K，

接收从当前时序延迟i、i+M、i+2M、...、i+(L-1)M个样本的所述L个数据组的输入，其中M为1或更大的整数，以及

基于所述控制装置的控制，通过关于所述L个数据组的每个输入信号进行选择输出至一个输出端、输出至两个输出端、输出至三个输出端、还是不向输出端输出而执行插值处理。

18.如权利要求17所述的信息处理设备，所述控制装置包括：

第一控制信号产生装置，用于产生第一控制信号，该第一控制信号用于选择在输入至所述第三转换装置的所述L个数据组中要输出至三个输出端的信号；以及

第二控制信号产生装置，用于产生第二控制信号和第三控制信号，该第二控制信号用于选择从输入至所述第三转换装置的所述L个数据组中被选择作为从所述第三转换装置输出的所述N个数据组的信号的开始点，该第三控制信号用于指导从在前输出的开始点的延迟量的初始化。

19.如权利要求18所述的信息处理设备，其中所述第三转换装置执行插值处理从而所述第三转换装置的两个输出系统被平均地以相似比率插值；

并且其中所述第二控制信号产生装置

计算在紧邻前面时序输入到所述第三转换装置的所述L个数据组中的、在两个输出系统的任一个的输出时输出至两个输出端的信号的计数和预定阈值之差，

产生用于从在前输出的所述开始点将所述延迟量增加所计算的所述差的所述第二控制信号，以及

将所述第二控制信号供应至所述第三转换装置。

20.如权利要求18所述的信息处理设备，其中所述第二控制信号产生装置

对于作为供应至所述第三转换装置的所述数字信号的采样率的1/J倍的每个第一速率将第一计数器的计数值递增预定值，

在所述第一计数器的计数值超过预定阈值的情况下产生指导延迟量的初始化的所述第二控制信号，以及

将所述第二控制信号供应至所述第三转换装置。

21.如权利要求18所述的信息处理设备，其中所述N个数据组是N位并行信号；

并且其中所述第一控制信号产生装置对于对应于通过用输入至所述第三转换装置的所述L个数据组的每个数据之间的延迟间隔M除供应至所述第二转换装置的所述数字信号的采样率来获得的值的每个采样率把第二计数器的计数值递增预定值并将第三计数器和第四计数器的计数值递增1，

在所述第二计数器的计数值超过预定第一阈值的情况下，

初始化所述第二计数器的计数值，

保持所述第三计数器的计数值，

将所述第三计数器的计数值递增2，以及

初始化所述第四计数器，

在所述第四计数器的计数值等于预定第二阈值的情况下，

保持所述第三计数器的计数值，并且

将所述第四计数器的计数值递增2，以及

基于所保持的所述第三计数器的计数值，对于从所述第三转换装置输出的所述N位并行信号的每个速率，产生表示哪个输入信号是要输出至三个输出端的信号的所述第一控制信号，把所述第一控制信号供应至所述第三转换装置，以及初始化所述第三计数器的计数值。

22.如权利要求4所述的信息处理设备，其中所述N个数据组是N位并行信号；

以及其中，基于供应至所述第二转换装置的所述数字信号的采样率Fin、所述L个数据组的每个数据之间的延迟间隔M、位数N、以及从所述第三转换装置输出的所述N位并行信号的速率Fout，所述第三转换装置产生X组N/X位信号，其中以每Fin/(MNFout-Fin)样本一个样本的比率插值信号。

23.如权利要求4所述的信息处理设备，所述第三转换装置包括：

多个插值处理装置；以及

合成装置，用于合成所述多个插值处理装置的输出信号以产生所述N个数据组；

其中，在所述K个第三转换装置中，输出对应于第i个抽头系数的数据序列的所述第三转换装置的所述多个插值处理装置，其中0≤i≤K，

接收从当前时序延迟i、i+M、i+2M、...、i+(L-1)M个样本的所述L个数据组的输入，其中M为1或更大的整数，以及

基于所述控制装置的控制，通过关于所述L个数据组的每个输入信号进行选择输出至一个输出端、输出至两个输出端、或者不向输出端输出而执行插值处理，以及

输出N数据每个；以及

合成从每个所述多个插值处理装置输出的数据，以产生所述N个数据组。

24.如权利要求23所述的信息处理设备，所述控制装置包括：

第一控制信号产生装置，用于对于所述第三转换装置的所述多个插值处理装置的每个产生第一控制信号，该第一控制信号用于选择在输入至所述多个插值处理装置的所述L个数据组中要输出至两个输出端的信号；以及

第二控制信号产生装置，用于产生第二控制信号和第三控制信号，该第二控制信号用于选择从输入至所述第三转换装置的所述多个插值处理装置的所述L个数据组中被选择作为从所述插值处理装置输出的数据的信号的开始点，该第三控制信号用于指导从在前输出的开始点的延迟量的初始化。

25.如权利要求24所述的信息处理设备，所述第二控制信号产生装置

计算在紧邻前面时序输入到所述插值处理装置的所述L个数据组中的、输出至两个输出端的信号的计数和预定阈值之差，

产生用于从在前输出的所述开始点将所述延迟量增加所计算的所述差的所述第二控制信号，以及

将所述第二控制信号供应至所述插值处理装置。

26.如权利要求24所述的信息处理设备，其中所述第二控制信号产生装置

对于作为供应至所述第三转换装置的所述数字信号的采样率的1/J倍的每个第一速率将第一计数器的计数值递增预定值，

在所述第一计数器计数值超过预定阈值的情况下产生指导延迟量的初始化的所述第二控制信号，并且

将所述第二控制信号供应至所述第三转换装置。

27.如权利要求24所述的信息处理设备，其中所述N个数据组是N位并行信号；

并且其中所述第一控制信号产生装置对于对应于通过用输入至所述第三转换装置的所述L个数据组的每个数据之间的延迟间隔M除供应至所述第二转换装置的数字信号的采样率来获得的值的每个采样率把第二计数器的计数值递增预定值并将第三计数器和第四计数器的计数值递增1，

在所述第二计数器的计数值超过预定第一阈值的情况下，

初始化所述第二计数器的计数值，

保持所述第三计数器的计数值，

把所述第三计数器的计数值加2，以及

初始化所述第四计数器，

在所述第四计数器的计数值等于预定第二阈值的情况下，

保持所述第三计数器的计数值，以及

将所述第四计数器的计数值递增2，以及

基于所保持的所述第三计数器的计数值，对于从所述第三转换装置输出的所述N位并行信号的每个速率，对每个所述插值处理装置产生表示哪些输入信号是要输出至二个输出端的信号的所述第一控制信号，把所述第一控制信号供应至所述第三控制装置的所述多个插值处理装置，并初始化所述第三计数器的计数值。

28.如权利要求4所述的信息处理设备，其中所述N个数据组是N位并行信号；

以及其中，基于供应至所述第二转换装置的所述数字信号的采样率Fin、所述L个数据组的每个数据之间的延迟间隔M、位数N、以及从所述第三转换装置输出的所述N位并行信号的速率Fout，所述插值处理装置产生N位信号，其中以每Fin/(MNFout-Fin)样本一个样本的比率插值信号。

29.如权利要求2所述的信息处理设备，所述滤波器计算装置包括：

抽头系数存储装置，用于存储对应于多个无线系统的抽头系数；

其中，从由所述抽头系数存储装置所存储的对应于多个无线系统的抽头系数中选择对应于当前所使用的无线系统的抽头系数，并对经过由所述第一转换装置进行的采样率转换的K个数字信号执行所述K阶FIR滤波器计算处理。

30.一种处理转换为数字信号的接收信号的信息处理设备，包括：

第一转换装置，用于对要与K阶FIR滤波器的抽头系数的每个计算的所述数字信号的每个执行采样率转换；

滤波器计算装置，用于对每个经过了由所述第一转换装置进行的采样率转换的K个数字信号执行所述K阶FIR滤波器的计算处理；以及

控制装置，用于控制

所述第一转换装置进行的所述数字信号的采样率转换，以及

由所述滤波器计算装置进行的所述K阶FIR滤波器的计算处理，其中所述第一转换装置包括：

第二转换装置，用于接收所述数字信号输入，并把L个数据组作为对应于所述K阶FIR滤波器的抽头系数的K序列输出，每个数据被从已经输入的所述数字信号中的预定信号延迟间隔M的整数倍，其中M为1或更大的整数；

K个第三转换装置，用于使从所述第二转换装置输出的所述L个数据组经受插值处理和采样率转换，并输出N个数据组，N为与数据计数L不同的数据计数；以及

K个选择处理装置，用于从自所述第二转换装置输出的所述N个数据组中选择一个预定信号，

其中所述第二转换装置接收作为串行信号的所述数字信号的输入，转换为L位并行信号、并输出为所述L个数据组，以及输出具有作为串行信号的所述数字信号的采样率的1/J工作时钟的数据，其中J为1或更大的整数，

其中，在所述K个第三转换装置中，输出对应于第i个抽头系数的数据序列的所述第三转换装置，其中0≤i≤K，

接收从当前时序延迟i、i+M、i+2M、...、i+(L-1)M个样本的所述L个数据组的输入，其中M为1或更大的整数，以及

基于所述控制装置的控制，通过关于所述L个数据组的每个输入信号进行选择输出至一个输出端、输出至两个输出端、还是不向输出端输出而执行插值处理，

其中所述控制装置包括：

第一控制信号产生装置，用于产生第一控制信号，该第一控制信号用于选择在输入至所述第三转换装置的所述L个数据组中要输出至两个输出端的信号；以及

第二控制信号产生装置，用于产生第二控制信号和第三控制信号，该第二控制信号用于选择从输入至所述第三转换装置的所述L个数据组中被选择作为从所述第三转换装置输出的所述N个数据组的信号的开始点，该第三控制信号用于指导从在前输出的开始点的延迟量的初始化，

其中所述第二控制信号产生装置计算在紧邻前面时序输入到所述第三转换装置的所述L个数据组中的、输出至两个输出端的信号的计数和预定阈值之差、产生用于从在前输出的所述开始点将所述延迟量增加所计算的所述差的所述第二控制信号、以及将所述第二控制信号供应至所述第三转换装置，

其中所述N个数据组是N位并行信号；并且

所述第一控制信号产生装置对对应于通过从供应至所述第二转换装置的所述数字信号的采样率减去输入至所述第三转换装置的L个数据组的每个数据之间的延迟间隔M来获得的值的每个采样率把第二计数器的计数值递增预定值，在所述第二计数器的计数值超过预定阈值的情况下，初始化所述第二计数器的计数值，并且递增所述第三计数器的计数值，以及基于所保持的所述第三计数器的计数值，对于从所述第三转换装置输出的所述N位并行信号的每个速率，产生表示要输入至两个输出端的信号的计数的所述第一控制信号，把所述第一控制信号供应至所述第三转换装置，并初始化所述第三计数器的计数值。

31.一种处理转换为数字信号的接收信号的信息处理设备，包括：

第一转换装置，用于对要与K阶FIR滤波器的抽头系数的每个计算的所述数字信号的每个执行采样率转换；

滤波器计算装置，用于对每个经过了由所述第一转换装置进行的采样率转换的K个数字信号执行所述K阶FIR滤波器的计算处理；以及

控制装置，用于控制所述第一转换装置进行的所述数字信号的采样率转换，以及由所述滤波器计算装置进行的所述K阶FIR滤波器的计算处理，

其中所述第一转换装置包括：

第二转换装置，用于接收所述数字信号的输入，并把L个数据组作为对应于所述K阶FIR滤波器的抽头系数的K序列输出，每个数据被从已经输入的所述数字信号中的预定信号延迟间隔M的整数倍，其中M为1或更大的整数；

K个第三转换装置，用于使从所述第二转换装置输出的所述L个数据组经受插值处理和采样率转换，并输出N个数据组，N为与数据计数L不同的数据计数；以及

K个加法或选择处理装置，用于叠加包括在从所述第二转换装置输出的所述N个数据组中的数据、或者从所述第二转换装置输出的所述N个数据组中选择一个预定信号。

32.如权利要求31所述的信息处理设备，其中所述加法或者选择处理装置基于所述接收信号的调制模式输出从所述第二转换装置输出的所述N个数据组的信号的叠加结果、或者从自所述第二转换装置输出的所述N个数据组中选择的预定信号中的一方。

33.如权利要求32所述的信息处理设备，其中，在所述接收信号为其中应用IEEE 802.11a或者IEEE 802.11g标准的接收信号的情况下，所述加法或选择处理装置

在其调制模式为16-QAM或者64-QAM的情况下，输出从所述第二转换装置输出的所述N个数据组的叠加结果，以及

在其调制模式为BPSK或者QPSK的情况下，输出从自所述第二转换装置输出的所述N个数据组中选择的预定信号。

34.一种用于处理转换为数字信号的接收信号的信息处理设备的信息处理方法，所述方法包括如下步骤：

对要与K阶FIR滤波器的每个抽头系数计算的所述数字信号的每个执行采样率转换；以及

对每个经过了采样率转换的K个数字信号执行所述K阶FIR滤波器的计算处理，

其中所述对要与K阶FIR滤波器的每个抽头系数计算的所述数字信号的每个执行采样率转换包括如下步骤：

以预定比率M对要与所述K阶FIR滤波器的每个抽头系数计算的所述数字信号进行抽取，其中M为1或更大的整数；

使所述抽取的信号受到插值处理和采样率转换；以及

叠加所述受到插值和采样率转换的信号，并输出。

35.如权利要求34所述的方法，其中对所述数字信号的每个执行的采样率转换是包括所述数字信号的每个都经受的稀薄、插值、或者过滤处理的采样率转换。

36.如权利要求34所述的方法，其中受到插值和采样率转换的信号是N个样本的并行信号；

并且其中，在插值处理中，基于所述数字信号的采样率Fin、抽取率M、要叠加的样本的数目N、以及要叠加的所述N个并行信号样本的速率Fout，以每Fin/(MNFout-Fin)样本一个样本的比率插值信号。

37.一种用于处理转换为数字信号的接收信号的信息处理设备的信息处理方法，所述方法包括如下步骤：

对要与K阶FIR滤波器的每个抽头系数计算的所述数字信号的每个执行采样率转换；以及

对每个经过了采样率转换的K个数字信号执行所述K阶FIR滤波器的计算处理，

其中所述对要与K阶FIR滤波器的每个抽头系数计算的所述数字信号的每个执行采样率转换包括如下步骤：

以预定比率M对要与所述K阶FIR滤波器的每个抽头系数计算的所述数字信号进行抽取，其中M为1或更大的整数；

使所述抽取的信号受到插值处理和采样率转换；以及

从受到插值和采样率转换的N个预定样本信号中选择一个预定信号，并输出。

38.一种用于处理转换为数字信号的接收信号的信息处理设备的信息处理方法，所述方法包括如下步骤：

对要与K阶FIR滤波器的每个抽头系数计算的所述数字信号的每个执行采样率转换；以及

对每个经过了采样率转换的K个数字信号执行所述K阶FIR滤波器的计算处理，

其中所述对要与K阶FIR滤波器的每个抽头系数计算的所述数字信号的每个执行采样率转换包括如下步骤：

以预定比率M对要与所述K阶FIR滤波器的每个抽头系数计算的所述数字信号进行抽取，其中M为1或更大的整数；

使所述抽取的信号受到插值处理和采样率转换；以及

或者

叠加受到插值和采样率转换的所述信号，或者

从所述预定的N个样本信号中选择一个预定信号，并输出。

39.如权利要求38所述的方法，其中在叠加受到插值和采样率转换的信号或者从受到插值和采样率转换的信号中选择和输出一个预定信号时，基于所述接收信号的调制模式输出叠加结果或者所选择的预定信号。

40.如权利要求39所述的方法，其中在输出叠加结果或者选择并输出一个预定信号时，

在所述接收信号为其中应用IEEE 802.11a或者IEEE 802.11g标准的所述接收信号的情况下，在其调制模式为16-QAM或者64-QAM的情况下输出所述N个样本的叠加结果，并且

在其调制模式为BPSK或者QPSK的情况下输出从所述N个样本中选择的预定信号。

Images