CN110022148B - 一种三电平数字信号调制电路及调制方法 - Google Patents

Abstract

本发明涉及一种三电平数字信号调制电路及调制方法，包括三路调制控制信号产生电路、电平转换电路和H桥调制电路，所述三路调制控制信号产生电路的三路输入端分别与数据（D）输入信号、时钟信号（CP）、使能（EN）输入信号相连，其三个输出端与电平转换电路的输入端相连；所述电平转换电路的三路输出端与H桥调制电路的输入端相连；H桥调制电路的两路输出端分别外接A线负载和B线负载。本发明通过三路调制控制信号产生电路、电平转换电路和H桥调制电路的分级设计，把普通的串行数据信息（D）调制成三电平数字信号，有利于提高数据传输过程中的抗干扰能力，提升数据传输质量。

Description

一种三电平数字信号调制电路及调制方法

技术领域

本发明涉及数据传输领域，具体涉及一种三电平数字信号调制电路及方法。

背景技术

传统的信号调制方式有：振幅调制（Amplitude Modulation，即AM）、频率调制（Frequency Modulation，即FM）和相位调制（Phase Modulation，即PM）,这三种调制电路都有两个输入信号，一个是输入调制信号，另一个是载波信号，调制电路在调制信号和载波信号的共同作用下产生所需的调制信号，这三种调制方式是被普遍采用的基本调制方式，存在数据传输过程中抗干扰能力弱，数据传输质量差的缺陷。

发明内容

本发明的目的在于提供一种三电平数字信号调制电路，该电路有利于提高数据传输过程中的抗干扰能力，提升数据传输质量。

为实现上述目的，本发明采用了以下技术方案：

一种三电平数字信号调制电路三电平数字信号调制电路，包括三路调制控制信号产生电路、电平转换电路和H桥调制电路，所述三路调制控制信号产生电路的三路输入端分别与数据（D）输入信号、时钟信号（CP）、使能（EN）输入信号相连，其三个输出端与电平转换电路的输入端相连；所述电平转换电路的三路输出端与H桥调制电路的输入端相连；H桥调制电路的两路输出端分别外接A线负载和B线负载；

所述三路调制控制信号产生电路，用于产生三路承载着数据（D）、时钟（CP）、使能（EN）信息的时序控制信号；所述电平转换电路，用于三路时序控制信号的电平转换；所述H乔调制电路，用于实现三电平数字输出信号的产生。

作为上述技术方案的进一步改进：

所述三路调制控制信号产生电路采用时序逻辑电路实现三路时序控制信号，且三路时序控制信号高电平有效。

所述三路调制控制信号产生电路包括三输入与非门U1A、U1B、U2A、U2B，所述与非门U1A的三个输入端与串行输入数据信号（D）相连，与非门U1A的输出端与与非门U1B的一个输入端相连，所述与非门U1B的另两个输入端分别于时钟信号（CP）和使能信号（En）相连，所述与非门U1B的输出端分别与所述与非门U2A的两个输入端、电平转换电路的一端相连，所述与非门U2A的另一个输入端与所述与非门U2B的输出端相连，所述与非门U2A的输出端与电平转换电路的第二输入端相连，所述与非门U2B的三个输入端分别与数据信号（D）、时钟信号（CP）和使能信号（En）相连，所述与非门U2B的输出端与所述与非门U2A的一个输入端、电平转换电路的第三输入端相连。

所述电平转换电路采用电压比较器电路实现后级H桥所需要的控制电平电压。

所述电平转换电路包括分压电阻R1、R2，上拉电阻R5、R6、R7，输入电阻R3、R8、R4，电压比较器U3A、U3B、U3C，所述分压电阻R1的一端与正电源VDD相连，其另一端与分压电阻R2的一端相连，所述电阻R1、R2的公共端与电压比较器U3A、U3B、U3C的正向端相连，所述分压电阻R2的另一端与地（GND）相连，所述电压比较器U3A的负向端与电阻R3的另一端相连，U3A的输出端与上拉电阻R7的一端相连，并输出调制控制信号（b），所述上拉电阻R7的另一端与正电源VDD相连，所述电压比较器U3B的负向端与电阻R8的另一端相连，电压比较器U3B的输出端与上拉电阻R6的一端相连，并输出调制控制信号（c），所述上拉电阻R6的另一端与正电源VDD相连，所述电压比较器U3C的负向端与电阻R4的另一端相连，电压比较器U3C的输出端与上拉电阻R5的一端相连，并输出调制控制信号（a），所述上拉电阻R5的另一端与正电源VDD相连。

所述H桥调制电路通过三组模拟电子开关的时序导通获得两路三电平数字调制信号，通过控制各个数字调制信号控制各个开关的导通与断开。

所述H桥调制电路包括模拟电子开关K1、K2、K3、K4、K5、限流电阻R11、R12、R13、R14、R15、R16，所述模拟电子开关K1、K4的一端与正电源VDD相连，模拟电子开关K1的另一端与限流电阻R11的一端相连，所述限流电阻R11的另一端与B线输出端相连，所述模拟电子开关K2的一端与负电源VEE相连，其另一端与限流电阻R14的一端相连，所述限流电阻R14的另一端与A线输出端相连，所述模拟电子开关K4的一端与正电源VDD相连，其另一端与限流电阻R12的一端相连，所述限流电阻R12的另一端与A线输出端相连，所述模拟电子开关K3的一端与负电源VEE相连，其另一端与限流电阻R13的一端相连，所述限流电阻R13的另一端与B线输出端相连，所述模拟电子开关K5的一端与A线输出端相连，其另一端与B线输出端相连，所述A线输出端外接负载电阻R16和负载电容C2， 负载电阻R16和负载电容C2的另一端与地线（GND）相连， 所述B线输出端外接负载电阻R15和负载电容C1， 负载电阻R15和负载电容C1的另一端与地线（GND）相连。

由上述技术方案可知，本发明所述的三电平数字信号调制电路及调制方法，通过三路调制控制信号产生电路、电平转换电路和H桥调制电路的分级设计，把普通的串行数据信息（D）调制成三电平数字信号，有利于提高数据传输过程中的抗干扰能力，提升数据传输质量。

附图说明

图1是本发明的电路图；

图2是本发明的三路调制控制信号产生电路及电平转换电路的电路图；

图3是本发明H桥调制电路的电路图；

图4是本发明的逻辑真值表图；

图5是本发明逻辑波形图。

具体实施方式

下面结合附图对本发明做进一步说明：

如图1所示，本实施例的三电平数字信号调制电路，包括三路调制控制信号产生电路、电平转换电路和H桥调制电路，三路调制控制信号产生电路的三路输入端分别与数据D输入信号、时钟信号CP、使能EN输入信号相连，其三个输出端与电平转换电路的输入端相连；电平转换电路的三路输出端与H桥调制电路的输入端相连；H桥调制电路的两路输出端分别外接A线负载和B线负载；

三路调制控制信号产生电路，用于产生三路承载着数据（D）、时钟（CP）、使能（EN）信息的时序控制信号，以满足H桥调制电路对控制信号的时序要求；所述电平转换电路，用于三路时序控制信号的电平转换，以满足H桥调制电路对控制信号的高低电平要求；所述H桥调制电路，用于实现三电平数字输出信号的产生，该三电平数字输出信号承载着输入数据（D）信息，实现调制功能

如图2所示，三路调制控制信号产生电路包括三输入与非门U1A、U1B、U2A、U2B，与非门U1A的三个输入端与串行输入数据信号D相连，与非门U1A的输出端与与非门U1B的一个输入端相连，与非门U1B的另两个输入端分别于时钟信号CP和使能信号En相连，与非门U1B的输出端分别与与非门U2A的两个输入端、电平转换电路的一端相连，与非门U2A的另一个输入端与与非门U2B的输出端相连，与非门U2A的输出端与电平转换电路的第二输入端相连，与非门U2B的三个输入端分别与数据信号D、时钟信号CP和使能信号En相连，与非门U2B的输出端与与非门U2A的一个输入端、电平转换电路的第三输入端相连。

电平转换电路包括分压电阻R1、R2，上拉电阻R5、R6、R7，输入电阻R3、R8、R4，电压比较器U3A、U3B、U3C，分压电阻R1的一端与正电源VDD相连，其另一端与分压电阻R2的一端相连，电阻R1、R2的公共端与电压比较器U3A、U3B、U3C的正向端相连，分压电阻R2的另一端与地GND相连，电压比较器U3A的负向端与电阻R3的另一端相连，U3A的输出端与上拉电阻R7的一端相连，并输出调制控制信号b，上拉电阻R7的另一端与正电源VDD相连，电压比较器U3B的负向端与电阻R8的另一端相连，电压比较器U3B的输出端与上拉电阻R6的一端相连，并输出调制控制信号c，上拉电阻R6的另一端与正电源VDD相连，电压比较器U3C的负向端与电阻R4的另一端相连，电压比较器U3C的输出端与上拉电阻R5的一端相连，并输出调制控制信号a，上拉电阻R5的另一端与正电源VDD相连。

数据信号（D）经与非门U1A反相后，与时钟信号CP、使能信号En及与非门U1B实现与非功能，获得时序控制信号b’，数据信号（D）、时钟信号CP、使能信号En及与非门U2B实现与非功能，获得时序控制信号a’；时序控制信号a’、b’及与非门U2A实现与非功能，获得时序控制信号c’。三路时序控制信号与输入的数据信号（D）、时钟信号CP、使能信号En的逻辑关系为：，以满足H桥调制电路对控制信号的时序要求。

分压电阻R1、R2对VDD电源电压(VDD>VDD1)进行分压，将分压电压值作为三个电压比较器U3A、U3B、U3C的门槛电压，时序控制信号a’通过电压比较器U3C与门槛电压进行比较，当a’为低电平（0V）时，a’的电平低于门槛电压，电压比较器U3C输出高电平(VDD)，当a’为高电平(VDD1)时，a’的电平高于门槛电压，电压比较器U3C输出低电平(VEE)；

同理，时序控制信号b’通过电压比较器U3A与门槛电压进行比较，当b’为低电平（0V）时，b’低电平低于门槛电压，电压比较器U3A输出高电平（VDD），当b’为高电平（VDD1）时，b’的电平高于门槛电压，电压比较器U3A输出低电平（VEE）；

时序控制信号c’通过电压比较器U3B与门槛电压进行比较，当c’为低电平（0V）时，c’的电平低于门槛电压，电压比较器U3B输出高电平（VDD），当c’为高电平（VDD1）时，c’的电平高于门槛电压，电压比较器U3B输出低电平（VEE）。电平转换电路将时序信号a’、b’、c’转换成低电平为VEE、高电平为VDD的时序控制信号a、b、c，以满足H桥调制电路对控制信号高低电平的要求。

如图3所示，H桥调制电路包括模拟电子开关K1、K2、K3、K4、K5、限流电阻R11、R12、R13、R14、R15、R16，模拟电子开关K1、K4的一端与正电源VDD相连，模拟电子开关K1的另一端与限流电阻R11的一端相连，限流电阻R11的另一端与B线输出端相连，模拟电子开关K2的一端与负电源VEE相连，其另一端与限流电阻R14的一端相连，限流电阻R14的另一端与A线输出端相连，模拟电子开关K4的一端与正电源VDD相连，其另一端与限流电阻R12的一端相连，限流电阻R12的另一端与A线输出端相连，模拟电子开关K3的一端与负电源VEE相连，其另一端与限流电阻R13的一端相连，限流电阻R13的另一端与B线输出端相连，模拟电子开关K5的一端与A线输出端相连，其另一端与B线输出端相连，A线输出端外接负载电阻R16和负载电容C2， 负载电阻R16和负载电容C2的另一端与地线GND相连， B线输出端外接负载电阻R15和负载电容C1， 负载电阻R15和负载电容C1的另一端与地线GND相连。

时序控制信号a’、b’、c’的时序关系如图4所示，即a、b、c依次输出高电平，当a为高电平时（此时b、c为低电平），模拟电子开关K1、K2闭合，K3、K4、K5断开，则A线输出为低电平（VEE），B线输出高电平（VDD），当b为高电平时（a、c为低电平），模拟电子开关K3、K4开关闭合，K1、K2、K5断开，则A线输出为高电平（VDD），B线输出为低电平（VEE）；当C为高电平时（此时a、b为低电平），模拟电子开关K5闭合，K1、K2、K3、K4断开，则A线输出为零电平（0V），B线输出为零电平（0V）；时序控制信号a、b、c与模拟通断状态及A、B输出状态关系如图4所示。

本发明由三路调制控制信号产生电路、电平转换电路和H桥调制电路构成，三路调制控制信号产生电路采用四个与非门的电路结构，产生三路承载着数据（D）、时钟（CP）、使能（EN）信息的时序控制信号a’、b’、c’，以满足H桥调制电路对控制信号的时序要求。由三路比较器构成的电平转换电路实现时序控制信号的电平转换，获得a、b、c时序控制信号，以满足H桥调制电路对控制信号的高低电平要求。时序信号a、b、c控制H桥调制电路中三组模拟电子开关Ka、Kb、Kc的时序导通，从而获得承载着输入数据（D）信息的双路（A线输出与B线输出）反相的三电平输出信号。电路的真值表如图4，逻辑波形图如图5。

以上所述的实施例仅仅是对本发明的优选实施方式进行描述，并非对本发明的范围进行限定，在不脱离本发明设计精神的前提下，本领域普通技术人员对本发明的技术方案作出的各种变形和改进，均应落入本发明权利要求书确定的保护范围内。

Claims (8)

1.一种三电平数字信号调制电路，其特征在于：包括三路调制控制信号产生电路、电平转换电路和H桥调制电路，所述三路调制控制信号产生电路的三路输入端分别与数据（D）输入信号、时钟信号（CP）、使能（EN）输入信号相连，其三个输出端与电平转换电路的输入端相连；所述电平转换电路的三路输出端与H桥调制电路的输入端相连；H桥调制电路的两路输出端分别外接A线负载和B线负载；

所述三路调制控制信号产生电路，用于产生三路承载着数据（D）、时钟（CP）、使能（EN）信息的时序控制信号；所述电平转换电路，用于三路时序控制信号的电平转换；所述H桥调制电路，用于实现三电平数字输出信号的产生，该三电平数字输出信号承载着输入数据（D）信息，实现调制功能。

2.根据权利要求1所述的三电平数字信号调制电路，其特征在于：所述三路调制控制信号产生电路采用时序逻辑电路实现三路时序控制信号，且三路时序控制信号高电平有效。

3.根据权利要求2所述的三电平数字信号调制电路，其特征在于：所述三路调制控制信号产生电路包括三输入与非门U1A、U1B、U2A、U2B，所述与非门U1A的三个输入端与串行输入数据信号（D）相连，与非门U1A的输出端与与非门U1B的一个输入端相连，所述与非门U1B的另两个输入端分别于时钟信号（CP）和使能信号（En）相连，所述与非门U1B的输出端分别与所述与非门U2A的两个输入端、电平转换电路的一端相连，所述与非门U2A的另一个输入端与所述与非门U2B的输出端相连，所述与非门U2A的输出端与电平转换电路的第二输入端相连，所述与非门U2B的三个输入端分别与数据信号（D）、时钟信号（CP）和使能信号（En）相连，所述与非门U2B的输出端与所述与非门U2A的一个输入端、电平转换电路的第三输入端相连。

4.根据权利要求1所述的三电平数字信号调制电路，其特征在于：所述电平转换电路采用电压比较器电路实现后级H桥所需要的控制电平电压。

5.根据权利要求4所述的三电平数字信号调制电路，其特征在于：所述电平转换电路包括分压电阻R1、R2，上拉电阻R5、R6、R7，输入电阻R3、R8、R4，电压比较器U3A、U3B、U3C，所述分压电阻R1的一端与正电源VDD相连，其另一端与分压电阻R2的一端相连，所述电阻R1、R2的公共端与电压比较器U3A、U3B、U3C的正向端相连，所述分压电阻R2的另一端与地（GND）相连，所述电压比较器U3A的负向端与电阻R3的另一端相连，U3A的输出端与上拉电阻R7的一端相连，并输出调制控制信号（b），所述上拉电阻R7的另一端与正电源VDD相连，所述电压比较器U3B的负向端与电阻R8的另一端相连，电压比较器U3B的输出端与上拉电阻R6的一端相连，并输出调制控制信号（c），所述上拉电阻R6的另一端与正电源VDD相连，所述电压比较器U3C的负向端与电阻R4的另一端相连，电压比较器U3C的输出端与上拉电阻R5的一端相连，并输出调制控制信号（a），所述上拉电阻R5的另一端与正电源VDD相连。

6.根据权利要求1所述的三电平数字信号调制电路，其特征在于：所述H桥调制电路通过三组模拟电子开关的时序导通获得两路三电平数字调制信号，通过控制各个数字调制信号控制各个开关的导通与断开。

7.根据权利要求6所述的三电平数字信号调制电路，其特征在于：所述H桥调制电路包括模拟电子开关K1、K2、K3、K4、K5、限流电阻R11、R12、R13、R14、R15、R16，所述模拟电子开关K1、K4的一端与正电源VDD相连，模拟电子开关K1的另一端与限流电阻R11的一端相连，所述限流电阻R11的另一端与B线输出端相连，所述模拟电子开关K2的一端与负电源VEE相连，其另一端与限流电阻R14的一端相连，所述限流电阻R14的另一端与A线输出端相连，所述模拟电子开关K4的一端与正电源VDD相连，其另一端与限流电阻R12的一端相连，所述限流电阻R12的另一端与A线输出端相连，所述模拟电子开关K3的一端与负电源VEE相连，其另一端与限流电阻R13的一端相连，所述限流电阻R13的另一端与B线输出端相连，所述模拟电子开关K5的一端与A线输出端相连，其另一端与B线输出端相连，所述A线输出端外接负载电阻R16和负载电容C2, 负载电阻R16和负载电容C2的另一端与地线（GND）相连, 所述B线输出端外接负载电阻R15和负载电容C1, 负载电阻R15和负载电容C1的另一端与地线（GND）相连。

8.一种三电平数字信号调制方法，其特征在于：

采用四个与非门电路构成的三路调整控制信号，产生三路承载着数据（D）、时钟（CP）、使能（EN）信息的时序控制信号a’、b’、c’；

通过三路比较器构成的电平转换电路实现时序控制信号的电平转换，获得a、b、c时序控制信号，以满足H桥调制电路对控制信号的高低电平要求；

通过时序控制信号a、b、c控制H桥调制电路中三组模拟电子开关Ka、Kb、Kc的时序导通，从而获得承载着输入数据（D）信息的双路反相的三电平输出信号。