CN101194320A - 利用自旋转移的快速磁性存储器件以及其中使用的磁性元件 - Google Patents

利用自旋转移的快速磁性存储器件以及其中使用的磁性元件 Download PDF

Info

Publication number
CN101194320A
CN101194320A CNA2006800202083A CN200680020208A CN101194320A CN 101194320 A CN101194320 A CN 101194320A CN A2006800202083 A CNA2006800202083 A CN A2006800202083A CN 200680020208 A CN200680020208 A CN 200680020208A CN 101194320 A CN101194320 A CN 101194320A
Authority
CN
China
Prior art keywords
magnetic
layer
atomic percent
magnetic storage
magnetic element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800202083A
Other languages
English (en)
Inventor
刁治涛
怀一鸣
麦亨德拉·帕卡拉
钱正宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Grandis Inc
Original Assignee
Grandis Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Grandis Inc filed Critical Grandis Inc
Publication of CN101194320A publication Critical patent/CN101194320A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Abstract

揭露了一种磁性存储器的设置方法及系统。该方法及系统包括设置多个磁性存储单元、多根字线、多根位线。各所述多个磁性存储单元包括多个磁性元件及至少一个选择晶体管。各所述多个磁性元件能够通过受驱动经过所述磁性元件的写电流利用自旋转移感应翻转来进行编程。各所述多个磁性元件具有第一端及第二端。所述至少一个选择晶体管耦合至各所述多个磁性元件的所述第一端。所述多根字线与所述多个选择晶体管耦合且选择地致能所述多个选择晶体管中的一部分。

Description

利用自旋转移的快速磁性存储器件以及其中使用的磁性元件
技术领域
本发明涉及一种磁性存储系统，尤其涉及一种用于提供在其单元可使用自旋转移效应翻转的磁性存储器中所使用的存储单元及配套电路的方法及系统。
背景技术
图1示出了现有磁性随机存储器(MRAM)10的一部分。现有MRAM10包括现有磁性存储单元20、现有字线30-1至30-n、现有字选择线40及42、现有数据线50及52、现有字选择晶体管54及56、现有数据选择线60、现有数据选择晶体管62及现有读出放大器(sense amplifier)70。各现有磁性存储单元20包括单个现有选择晶体管22及单个现有磁性元件24。现有磁性元件24可为现有自旋阀或现有穿隧磁阻(TMR)结。字选择线42所携带信号为字选择线40所携带信号的反演。类似地，数据线50所携带信号为数据线52所携带信号的反演。使用该自旋转移效应来对现有MRAM10进行编程。
该自旋转移效应是由铁磁-正常金属多层的自旋相关电子传输特性形成。当自旋极化电流以CPP形式贯穿磁性多层(如现有磁性元件24)时，入射在铁磁层上之电子的自旋角动量与该铁磁层与正常金属层之间界面附近的铁磁层的磁矩相互作用。通过这一相互作用，该电子将其角动量的一部分传输至该铁磁层。结果，若该电流密度足够大(约106-108A/cm2)，则自旋极化电流可翻转该铁磁层的磁化方向。
作为使用外部翻转场来翻转磁性元件(诸如现有自旋阀或TMR结24)自由层的磁化方向的替代或者附加，可以以该CPP形式使用该自旋转移现象。
为了将现有磁性元件24编程为例如逻辑“1”的第一态，驱动电流以第一方向通过现有磁性元件24。为了将现有磁性元件24编程为例如逻辑“0”的第二态，驱动电流以相反方向通过现有磁性元件24。例如，为了对现有磁性元件24编程，通过激活现有字线30-1来激活现有选择晶体管22。此外，通过分别向字选择线40及42提供适当电压来激活字选择晶体管54及56。通过向数据选择线60提供适当电压可使现有数据选择晶体管62禁能。根据该使数据线50及52偏置的电压，电流以该第一方向或该第二方向流经现有磁性元件24。因此，分别将现有磁性元件24的状态翻转为逻辑“1”或逻辑“0”。
为了读取现有磁性元件24，使用线30-1与60分别激活现有选择晶体管22与现有数据选择晶体管62。此外，使用字选择线42来激活其中一个字选择晶体管56，而使用字选择线40来使该剩下的字选择晶体管54禁能。由此可驱动读出电流经过现有磁性元件24至读出放大器70。根据该输出电压的量值，可通过比较该读出电流与参考电流来判定现有磁性元件24中以及进而判断现有磁性存储单元20中所存储的是逻辑“0”或是逻辑“1”。
尽管大体上磁性元件可将自旋转移作为编程机制，本技术领域的技术人员可容易的认识到其存在缺陷。具体地，来自晶体管22、54、56及62、来自数据线50及52以及其余的外围电路的噪声会减少信噪比。因此，难以精确地读取现有MRAM10，特别是在器件密度较大的情况下。
因此，需要这样一种磁性存储器，其具有改良的性能并且利用局部现象(例如自旋转移)来写入，以及以增强信噪比及高速进行读取的配套电路。本发明正是为此需要而提供的。
发明内容
本发明提供了一种磁性存储器的设置方法及系统。该方法及系统包括设置多个磁性存储单元、多根字线、多根位线。各所述多个磁性存储单元包括多个磁性元件及至少一个选择晶体管。各所述多个磁性元件能够通过受驱动经过所述磁性元件的写电流利用自旋转移感应翻转来进行编程。各所述多个磁性元件具有第一端及第二端。所述至少一个选择晶体管耦合至各所述多个磁性元件的所述第一端。所述多根字线与所述多个选择晶体管耦合且选择地致能所述多个选择晶体管中的一部分。
根据本文所揭露的该方法及系统，本发明提供了一种用于对磁性存储器进行编程及读取的机制，所述磁性存储器包括能够通过受驱动经过所述磁性元件的写电流，例如利用自旋转移现象，来进行编程的磁性元件。
附图说明
图1为现有磁性随机存储器的图示；
图2为本发明的磁性存储单元实施例的一部分的图示；
图3为本发明的磁性存储器实施例的一部分的图示；
图4为本发明的另一磁性存储器实施例的一部分的图示；
图5为本发明的另一磁性存储器实施例的一部分的图示；
图6为本发明的另一磁性存储器实施例的一部分的图示；
图7为本发明的另一磁性存储器实施例的一部分的图示；
图8为本发明的另一磁性存储器实施例的一部分的图示；
图9为本发明的磁性存储单元实施例的一部分的图示；
图10为本发明的磁性存储单元实施例的一部分的剖视图；
图11为本发明的磁性存储单元实施例的一部分的剖视图；
图12为本发明的另一磁性存储单元实施例的一部分的剖视图；
图13为本发明的另一磁性存储单元实施例的一部分的剖视图；
图14为本发明的磁性存储单元实施例的一部分的详细剖视图；
图15为本发明的另一磁性存储单元实施例的一部分的剖视图；
图16为本发明的另一磁性存储单元实施例的一部分的剖视图；
图17为示出本发明的磁性存储器设置方法的实施例的流程图；
图18为示出本发明的磁性存储器使用方法实施例的流程图。
具体实施例
本发明涉及磁性存储器。以下作为专利申请及其要件而提供的描述使得本领域的技术人员能够制造及利用本发明。较佳实施例的各种修改以及本文中所描述的普遍原理及特征对于本领域的技术人员来说是清楚明了的。由此，本发明并不意欲限制为所示的实施例，而应具有与本文所描述的原理及特征相一致的最大范围。
本发明提供了一种提供磁性存储器的方法及系统。本方法及系统包括设置多个磁性存储单元、多个字线及多个位线。该多个磁性存储单元各包括多个磁性元件及至少一个选择晶体管。该多个磁性元件各能够通过受驱动经过该磁性元件的写电流利用自旋转移激发翻转来进行编程。该多个磁性元件各具有第一端及第二端。该至少一个选择晶体管耦合至各磁性元件的该第一端。该多个字线耦合至该多个选择晶体管且可选择地使该多个选择晶体管中的一部分致能。
本发明以具有某些组件的特定磁性存储器为背景来描述。本技术领域的技术人员可容易地认识到本发明与具有其他及/或附加组件的磁性存储器的使用相一致。此外，本发明以与该存储器的某些部分相对应的组件为背景描述。例如，辅助线描述为与若干数量的磁性存储单元相对应。然而，本技术领域的技术人员可容易地认识到该组件可与另一的元件数量相对应，例如，辅助线与另一数量的磁性存储单元相对应。本发明的方法及系统亦以对单个磁性存储单元进行读取或写入为背景描述。然而，本技术领域的技术人员可容易地认识到本方法及系统可扩展为对基本平行的多个磁性存储单元进行读取及/或写入。本发明以某些存储器为背景描述。然而，本技术领域的技术人员可容易地认识到本发明可与和本发明不相一致的存储器相兼容。
本发明亦以对自旋转移现象的现有理解为背景描述。因此，本技术领域的技术人员可容易地认识到本方法及系统之性态的理论解释是根据这一自旋转移的现有理解作出的。本技术领域的技术人员亦可容易地认识到本方法及系统是以与基底有某种特定关系的结构为背景描述。例如，如图所示，该结构的底部一般比该结构的顶部更靠近在下面的基底。然而，本技术领域的普通技术人员可容易地认识到本方法及系统与其他与该基底关系不同的结构相容。此外，本方法及系统以某些合成的或单一的层为背景描述。然而，本技术领域的普通技术人员可容易地认识到这些层可为另外结构。再者，本发明以具有特定层的磁性元件为背景描述。然而，本技术领域的普通技术人员可容易地认识到亦可使用具有与本发明不相一致的附加及/或不同层的磁性元件。此外，某些组件描述为铁磁性的。然而，如本文中所使用的，术语“铁磁性”可包括亚铁磁或类似结构。由此，如本文中所使用的，术语“铁磁性”包括但不限于铁磁体及亚铁磁体。
图2为本发明的磁性存储单元实施例100之一部分的图示。磁性存储单元100包括磁性元件102及104及其共用的选择晶体管106。使选择晶体管106致能以选择磁性存储单元100。通过驱动写电流经过磁性元件102及104而对磁性元件102及104编程。由此，磁性元件102及104使用自旋转移来编程。磁性元件102及104通过磁阻提供信号。较佳实施例中，磁性元件102及104磁阻的量值基本相等。此外，磁性元件102及104的数据存储层(较佳为至少一层自由层)的磁化最好为反平行对齐。一个实施例中，磁性元件102及104可为TMR结、双TMR结，或者诸如下文所述的可使用自旋转移来编程且使用磁阻来提供的读信号的其他磁性元件。选择晶体管106最好为CMOS晶体管。
如前所述，磁性元件102及104的数据存储层的磁化为反平行对齐。假设磁性元件102及104具有至少一层数据存储层(例如自由层)以及至少一层参考(例如被钉扎)层。根据该写操作，磁性元件102的记录层的磁化被指向为平行于该参考(被钉扎)层的磁化。此外，磁性元件104的数据存储层(例如自由层)的磁化以该翻转电流的方向被指向为反平行于该参考(被钉扎)层的磁化。这一磁化形式代表逻辑“1”。若以相反方向驱动该翻转电流，则磁性元件102及104的存储层的磁化颠倒。因此，TMR元件102的数据存储层的磁化被指向为反平行于该参考(被钉扎)层的磁化，而磁性元件104的记录层的磁化被指向为平行于该参考层的磁化。这一形式代表逻辑“0”。
读取过程中，各磁性元件102及104的端部之间有电位差。该输出为差分信号。流经该与磁性元件102及104端部耦合的线的电流中该差的量值可指示磁性存储单元100中存储的数据。较佳实施例中，对于上述的逻辑“1”，磁性元件102及104的电阻分别为R(I-MR/2)与R(1+MR/2)。由此，尽管该电阻改变，但该磁阻较佳地保持不变。电流I102及I104以某个偏置电压(Vbias)分别流经磁性元件102及104。由此，对于逻辑“1”，I102为Vbias/[R(1-MR/2)]而I104为Vbias/[R(1+MR/2)]。由此，对于逻辑“1”，I102大于I104。类似地，当存储逻辑“0”时，I102小于I104。较佳实施例中，当磁性元件102与104的磁阻相等，电流I102及I104的差为Vbias/R×MR。由此，该磁性存储单元可所提供的信号大于现有的磁性存储器。此外，由于磁性元件102与104共用一个选择晶体管106，可减小或消除由该晶体管106特性曲线的波动造成的噪声。因此，性能得以改进。
图3为本发明的磁性存储器实施例110的一部分的图示。磁性存储器110采用磁性存储单元100。磁性存储器110包括字线112-1至112-n、位线114、位选择线116、位选择晶体管118、数据线120、数据线122(其所携带信号为数据线120所携带信号的反演)、字选择线124、字选择晶体管126及128、数据选择线130、数据选择晶体管132及134、读出放大器136以及位线段138-1至138-n。位线段138-1至138-n将存储单元100耦合至位线114。字选择线124用于致能字选择晶体管126及128。数据选择线130用于致能数据选择晶体管132及134。各磁性元件102及104的一端连接至选择晶体管106。磁性元件102及104的另一端分别耦合至数据线120及122。偏压箝位电路(未示)与数据线120及122耦合以用于编程操作，并且耦合至位线114以用于读取操作。晶体管118、126、128、132及134为CMOS晶体管。磁性存储器110中，磁性存储单元100的工作方式与图2所示的磁性存储单元100类似。较佳实施例中，磁性元件102及104两者的电阻不同而磁阻相同。
工作中，通过驱动写电流经过磁性元件102及104以使用该自旋转移效应来翻转该数据存储层的磁化而对磁性存储器110编程。为了对诸如与字线112-1耦合的单元的一个单元编程，通过使用字线112-1激活选择晶体管106而激活该单元。此外，使用位选择线116及字选择线124分别激活位选择晶体管118与字选择晶体管126及128。亦使用数据选择线130禁能数据选择晶体管132及134。通过向数据线120与122设定高电压(例如VDD)且向位线114设定低电压(例如0)以使电流以适当方向流经磁性元件102及104而将数据编程至磁性元件102及104，反之亦然。
如前所述，磁性元件102及104的数据存储层的磁化为反平行对齐。当以该第一方向驱动该电流之时的编程操作过程中，磁性元件102及104的数据存储层的磁化最好分别与其参考层的磁化平行及反平行对齐。这一形式代表逻辑“1”。若该翻转电流颠倒且磁性元件102及104的数据存储层两者的磁化颠倒，则达成代表逻辑“0”的形式。
通过使用字线112-1激活选择晶体管106而读取磁性存储单元100。此外，使用数据选择线130与位选择线116分别激活数据选择晶体管132及134与位选择晶体管118。关断字选择晶体管126及128。此外，在数据线120及122与位线114之间施加偏置电压。如前所述，若该流经数据线120的电流大于该流经数据线122的电流，则磁性存储单元100中存储逻辑“1”。类似地，若该该流经数据线120的电流小于该流经数据线122的电流，则磁性存储单元100中存储逻辑“0”。如前所述，磁阻相同的磁性元件102与104的该电流差为Vbias/R×MR，其中Vbias为该偏置电压，磁性元件102与104的电阻为R(1-MR/2)和R(1+MR/2)，MR为磁性元件102与104的磁阻。
由此，磁性存储器110提供较大的信号，其对于读取存储器来说是有利的。由于磁性元件102与104的两者共用单个选择晶体管106，可减少或消除附加的选择晶体管(未示)特性曲线的波动而造成的噪声。再者，因数据线120或122的寄生电容造成的时间延迟最好为小于纳秒数量级。因此，磁性存储器110的速度得以改进。然而应注意，列中剩余的未被选择的单元可能成为数据线120与122间的分路。这样，电流差减小，从而该信号减小，显著地受该些数据线的线阻的影响。例如，一些实施例中，预期有几千个磁性存储单元100在一个单元块内耦合而不会不适当地影响性能。
图4为本发明的另一磁性存储器实施例140一部分的图示。磁性存储器140采用磁性存储单元100。磁性存储器140包括字线142-1至142-n、位线144、位选择线146、位选择晶体管148、数据线150、数据线152(其所携带信号为数据线150所携带信号的反演)、字选择线154、字选择晶体管156及158、数据选择线160、数据选择晶体管162及164、读出放大器166以及位线段168-1，2至168-n-1，n。位线段168-1，2至168-n-1，n将存储单元100耦合至位线144。字选择线154用于致能字选择晶体管156及158。数据选择线160用于致能数据选择晶体管162及164。各磁性元件102及104的一端连接至选择晶体管106。磁性元件102及104的另一端分别耦合至数据线150及152。偏压箝位电路(未示)与数据线150及152耦合以用于编程操作，并且耦合至位线144以用于读取操作。晶体管148、156、158、162及164可为CMOS晶体管。
磁性存储器140与图3所示的磁性存储器110类似。图4的磁性存储器140的工作方式亦与图3所示的磁性存储器110类似。磁性存储器140中，磁性存储单元100的工作方式与图2所示的磁性存储单元100类似。较佳实施例中，磁性元件102及104两者的电阻不同而磁阻相同。因此，磁性存储器140也有磁性存储器110中的许多优点。此外，磁性存储器140中，磁性存储单元100被分成对。分成这样的磁性存储单元100对，即对中的选择晶体管106共用漏极以及共用将磁性存储单元100连接至位线144的位线段168-i，j。由此，举例来说，位线段168-1，2耦合至该前两个磁性存储单元的选择晶体管106的漏极。因此，位线段168-i，j的数量为n/2。从而，将该些磁性存储单元耦合至位线144的位线段168-i，j的数量减少一半。因此，可明显增大磁性存储器140的密度。
图5为本发明的另一磁性存储器实施例170一部分的图示。磁性存储器170采用磁性存储单元100。磁性存储器170包括字线172-1至172-n、位线174、辅助位选择线176、辅助位选择晶体管178、数据线180、数据线182(其所携带信号为数据线180所携带信号的反演)、辅助数据线181、辅助数据线183(其所携带信号为辅助数据线181所携带信号的反演)、字选择线184、字选择晶体管186及188、数据选择线190、数据选择晶体管192及194、读出放大器196以及位线段198-1至198-n，。位线段198-1至198-n将存储单元100耦合至位线174。字选择线184用于致能字选择晶体管186及188。数据选择线190用于致能数据选择晶体管192及194。各磁性元件102及104的一端连接至选择晶体管106。磁性元件102及104的另一端分别耦合至数据线180及182。偏压箝位电路(未示)与数据线180及182耦合以用于编程操作，并且耦合至位线174以用于读取操作。晶体管178、186、188、192及194可为CMOS晶体管。磁性存储器170中，磁性存储单元100的工作方式与图2所示的磁性存储单元100类似。较佳实施例中，磁性元件102及104两者的电阻不同而磁阻相同。
磁性存储器170与图3所示的磁性存储器110类似。图5的磁性存储器170的工作方式亦与图3所示的磁性存储器110类似。因此，磁性存储器170也有磁性存储器110的许多优点。此外，使用了辅助位线176与辅助数据线181及183。辅助数据线181及183通过选择晶体管186及188分别连接至数据线180及182。类似地，辅助位选择线176通过选择晶体管176耦合至位线174。磁性元件102及104的端耦合至辅助数据线181及183而不是数据线。磁性元件102及104仍在另一端处连接至选择晶体管106。采用辅助数据线181及183以形成辅助阵列，所述辅助阵列具有数量较少的磁性存储单元100，从而不会极大地增加磁性存储器100所占据的总面积。通过使用该辅助阵列、辅助数据线181及183、辅助位线176以及造成的该辅助阵列中磁性存储单元100数量的减少，可避免因存储单元增加而造成的输出信号的减小。
图6为本发明的另一磁性存储器实施例200一部分的图示。磁性存储器200采用磁性存储单元100。磁性存储器200包括字线202-1至202-n、位线204-1至204-n、数据线210、数据线212(其所携带信号为数据线210所携带信号的反演)、字选择线214、字选择晶体管216及218、数据选择线220、数据选择线224(其所携带信号为数据选择线220所携带信号的反演)、数据选择晶体管222及226、读出放大器228-1至228n以及附加数据线229(其所携带信号为数据选择线220所携带信号的反演)。字选择线214用于致能字选择晶体管216或218。数据选择线220及224分别用于致能数据选择晶体管222及226。各磁性元件102及104的一端连接至选择晶体管106。磁性元件102及104的另一端分别耦合至数据线210及212。偏压箝位电路(未示)与数据线210及212耦合以用于编程操作。晶体管216、218、222及226可为CMOS晶体管。
磁性存储器200与图3所示的磁性存储器110类似。对于编程，图6的磁性存储器200的工作方式亦与图3所示的磁性存储器110类似。因此，磁性存储器200也有磁性存储器110的许多优点。此外，磁性存储器200中，数据线210接地。单个位线204-1至204-n与独立的差分感测放大器228-1至228-n一个个地耦合。对于读取，使用字线202-1致能选择晶体管106。此外，使用数据选择线220及224分别致能数据选择晶体管222及226。再者，禁能字选择晶体管216及218。通过数据线229向磁性存储单元100施加偏置电压。
磁性存储器200中，磁性存储单元200的工作方式与图2所示的磁性存储单元100类似。较佳实施例中，磁性元件102及104两者的电阻不同而磁阻相同。再参见图6，对于存储于磁性存储单元100中的逻辑“1”，磁性元件102的电阻为R(I-MR/2)而磁性元件104的电阻为R(1+MR/2)。因此，位线204-1感应的电压为Vbias/2×(1-MR/2)。该实施例中，对于逻辑“0”，位线204-1感应的电压为Vbias/2×(1+MR/2)。一个实施例中，参考电压设为VREF＝Vbias/2。该实施例中，通过比较该信号电压与该参考电压可区别该逻辑“0”及逻辑“1”。由此，除磁性存储器110所提供的优点之外，该输出信号并不取决于该流经磁性元件102及104的电流。由此，该输出信号不取决于可能因单元阵列中的单元数量而发生改变的电流。因此，可减轻取决于该偏置电压的磁阻比下降。此外，选择晶体管106的特性曲线的波动不会对磁性存储器200造成不利影响。
图7为本发明的另一磁性存储器实施例240一部分的图示。磁性存储器240采用磁性存储单元100。磁性存储器240包括字线242-1至242-n、位线244-1至244-n、电流转换电路245、位选择线246-1至246-n(简明起见，仅示出246-1及246-2)、位选择晶体管248-1至248-n(简明起见，仅示出248-1及248-2)、数据线250、数据线252(其所携带信号为数据线250所携带信号的反演)、字选择线254、字选择晶体管256及258、数据选择线260、数据选择线264(其所携带信号为数据选择线260所携带信号的反演)、数据选择晶体管262及266、附加数据线268(其所携带信号为数据选择线250所携带信号的反演)、读出放大器以及电流转换电路245。电流转换电路245包括电阻273、晶体管272及274，以及电容276。字选择线254用于致能字选择晶体管256或258。数据选择线260及264分别用于致能数据选择晶体管262及266。各磁性元件102及104的一端连接至选择晶体管106。磁性元件102及104的另一端分别耦合至数据线250与数据线252及268。偏压箝位电路(未示)与数据线250及252耦合以用于编程操作，并且耦合至数据线268以用于读取操作。晶体管248-1至248-n、256、258、262、266、272及274可为CMOS晶体管。较佳实施例中，磁性元件102及104两者的电阻不同而磁阻相同。
磁性存储器240与图3所示的磁性存储器110以及图6所示的磁性存储器200类似。对于编程，图7的磁性存储器240的工作方式亦与图3所示的磁性存储器110类似。对于读取，磁性存储器240的工作方式亦与图6所示的磁性存储器200类似。再参见图7，磁性存储器240由此也有磁性存储器110及200的许多优点。此外，位线244-1至244-n耦合至至少一个电流转换电路245。在电流转换电路245中将该读取操作中该电压的波动转换为电流差，并且通过相应磁性存储元件100的位线244-1至244-n提供至放大器270。此外，可通过缩短位线244-1至244-n来减小因位线244-1至244-n造成的延迟。从而，漂移电容及线阻得以减少。因此，磁性存储器240的速度得以增加。
图8为本发明的另一磁性存储器实施例280一部分的图示。磁性存储器280采用磁性存储单元100。磁性存储器280包括字线282-1至282-n、位线284、位选择线286、位选择晶体管288、数据线290-1至290-n、数据线292(其所携带信号为数据线290-1至290-n所携带信号的反演)、附加数据线292、数据选择线296及使用数据选择线296来致能的晶体管294、298、300及302等，。各磁性元件102及104的一端连接至选择晶体管106。磁性元件102及104的另一端分别耦合至数据线290-1至290-n与292。偏压箝位电路(未示)与数据线290-1至290-n与292耦合以用于编程操作，并且耦合至数据线284以用于读取操作。诸如晶体管288、294、298、300及302的晶体管可为CMOS晶体管。较佳实施例中，磁性元件102及104两者的电阻不同而磁阻相同。
磁性存储器280与图3所示的磁性存储器110类似。再参见图7，磁性存储器280由此也有磁性存储器110及200的许多优点。此外，磁性存储器280中，磁性元件102的一端连接至独立的数据线290-1至290-n。磁性元件104的另一端连接至共用的数据线292。所有的数据线290-1至290-n连接至相应的选择晶体管，如选择晶体管298、300及302，这些晶体管仅在相应的编程过程中被激活。类似地，共用数据线292连接至仅在信息写入操作过程中被激活的选择晶体管294。各存储单元100使用一个额外的晶体管(诸如晶体管298、300及302)而以器件密度为代价将这些存储单元各自分开。信息读取过程中，数据线290-1至290-n及292并没有被未选择的单元短路。由此，可预期具稳定性及高功耗效率的操作。
图9-16示出了可用于磁性存储器110、140、170、200、240及280中的磁性存储单元100的多种实施例。然而，可使用其他磁性存储单元，更具体地，可使用其他磁性元件。
图9-11为本发明的磁性存储单元实施例100′之一部分的图示。图9示出了磁性存储单元100′的俯视图。图10为本发明的磁性存储单元实施例100一部分的沿A-A′线的剖视图。图11为本发明的磁性存储单元实施例一部分的沿B-B′线的剖视图。示出了磁性元件102′与104′以及选择晶体管106′。具体地，示出了选择晶体管106′的源极322、漏极318及栅极320以及磁性元件102′的铁磁体层310和316与磁性元件104′的铁磁体层314及316。此外，示出了磁性元件102′与104′各自的单元板313及317。再者，从图9-11可以看出磁性元件102′与104′的存储层的磁化为反平行对齐。清楚起见，以磁性存储器110为背景描述磁性存储单元100′。从而，亦示出了数据线120′及122′。
如图9-11所示，这些磁性元件最好形成在硅基底上的半导体电路的顶层上。此外，单元板313及317分别位于各磁性元件102′与104′的底部。单元板313及317通过接触部324连接至漏区318。相邻的存储单元阵列的存储单元共用源区322，并且该源区连接至位线。由于该两个磁性元件102′与104′共用一个选择晶体管106′，因此能够通过将一个磁性元件102′/104′装在另一磁性元件104′/102′的顶部而减少磁性存储单元100′所占据的区域。与其中有两个自身带有晶体管的磁性元件的磁性存储单元(未示)相比，大致可减少为一半。
图12为本发明的另一磁性存储单元实施例100″的一部分的剖视图。磁性存储单元100″包括磁性元件102″与104″。磁性元件102″与104″示为TMR结。由此，磁性存储单元102″包括种子层350、反铁磁(AFM)层352、参考(被钉扎)层354、穿隧势垒层362、数据存储(自由)层364及覆盖层366。参考层354为包括由非磁性间隔层358隔开的铁磁层356及360的合成被钉扎层。在所示的实施例中，铁磁层356及360的磁化为反平行对齐。类似地，磁性存储单元104″包括种子层368、数据存储(自由)层370、穿隧势垒层372、参考(被钉扎)层374、AFM层382及覆盖层384。参考层374为包括由非磁性间隔层378隔开的铁磁层376及380的合成被钉扎层。在所示的实施例中，铁磁层376及380的磁化为反平行对齐。此外，尽管图12所示为并排放置，但可垂直放置磁性元件102″与104″，最好是磁性元件102″位于磁性元件104″之上。
如图12所示，磁性元件102″为底部被钉扎(参考层354在下方/更靠近该基底)而磁性元件104″为顶部被钉扎。这样，在利用自旋转移电流感应翻转进行写入操作的过程中，数据存储层364及370的磁化分别与参考层354及374的磁化平行或反平行。
图13及14为本发明的另一磁性存储单元实施例100的一部分的剖视图。由此，示出了磁性元件102″与104″以及晶体管106″与接触部436。磁性元件104″包括种子层400、AFM层402、参考(被钉扎)层404、穿隧势垒层412、数据存储(自由)层414及覆盖层416。参考层404为包括由非磁性间隔层408隔开的铁磁层406及410的合成被钉扎层。在所示的实施例中，铁磁层406及410的磁化为反平行对齐。类似地，磁性元件102包括种子层418、AFM层420、参考(被钉扎)层422、穿隧势垒层430、数据存储(自由)层432及覆盖层434。参考层422为包括由非磁性间隔层426隔开的铁磁层424及428的合成被钉扎层。在所示的实施例中，铁磁层424及428的磁化为反平行对齐。清楚起见，以磁性存储器110为背景描述磁性存储单元100，这样数据线120及122得以示出。
在所示的磁性存储单元100中，磁性元件102与104共用由层416与418形成的单独单元板。这样，可更方便地制造单元100。此外，磁性元件102′与104′的特性曲线的波动得以减小。
图15为本发明的另一磁性元件440的一部分的剖视图。磁性元件440可用作磁性元件102或磁性元件104。磁性元件440包括种子层442、AFM层444、参考层446、穿隧势垒层454、数据存储(自由)层456、为穿隧势垒层或者非磁性传导间隔层的附加间隔层458、另一参考(被钉扎)层460、AFM层462及覆盖层464。参考层446为包括由传导、非磁性间隔层450隔开的铁磁层448及453的合成层。
可较容易地制造磁性元件440。此外，磁性元件440的自旋转移感应翻转电流得以降低。这样，写入磁性元件440所需的写电流显著减小。因此，采用磁性元件440的磁性存储器的密度得以增加，其部分原因是选择晶体管106所占据的尺寸减小了。再者，采用磁性存储单元100的磁性存储器的功耗得以显著降低。
图16为本发明的另一磁性元件470的一部分的剖视图。磁性元件470可用作磁性元件102或磁性元件104。磁性元件470包括种子层472、AFM层474、参考层476、穿隧势垒层488、数据存储(自由)层490、间隔层492、附加自由层494、为穿隧势垒层或者非磁性传导间隔层的层496、另一参考(被钉扎)层498、AFM层500及覆盖层502。参考层476为包括由传导、非磁性间隔层450隔开的铁磁层478、482及486的合成层。
可较容易地制造磁性元件470。此外，磁性元件470的自旋转移感应翻转电流得以降低。这样，写入磁性元件470所需的写电流显著减小。因此，采用磁性元件470的磁性存储器的密度得以增加，其部分原因是选择晶体管106所占据的尺寸减小，并且这些磁性存储器的功耗得以显著降低。
对于磁性元件102、102′、102″、102、104、104′、104″及104，各种层可采用各种材料。该数据存储层或自由层414、432、456、490及/或494最好包括Co、Fe及Ni中至少之一。一些实施例中，自由层414、432、456、490及/或494包括至少一个浓度最好不超过30原子百分比的非晶形成组分。一个实施例中，该非晶形成组分包括硼。利用该非晶形成组分的该浓度，可将自由层414、432、456、490及/或494的饱和磁化设计为在400至1500emu/cm3。此外，自由层414、432、456、490及/或494可为例如铁磁或亚铁磁材料的单层。该铁磁材料包括下列材料中的至少一种：Co、含5～40原子百分比Fe的CoFe、含5～40原子百分比Fe及5～30原子百分比B的CoFeB、含5～40原子百分比Fe及5～30原子百分比Ta的CoFeTa、含约20原子百分比Fe的NiFe、含5～40原子百分比Pt的CoPt、含5～40原子百分比Pd的CoPd、含5～40原子百分比Pt的FePt、Co2MnAl、Co2MnSi或者Co2CrAl、Co2CrSi、Co2FeAl及Co2FeSi。。该亚铁磁材料包括含15～30原子百分比Gd的CoGd以及含10～40原子百分比Gd的FeGd中至少之一。
自由层414、432、456、490及/或494亦可为多层结构。该多层可仅由铁磁层制成，或者由铁磁层与非铁磁层的组合构成。该铁磁材料包括下列材料中的至少一种：Co、含5～40原子百分比Fe的CoFe、含5～40原子百分比Fe及5～30原子百分比B的CoFeB、含5～40原子百分比Fe及5～30原子百分比Ta的CoFeTa、含约20原子百分比Fe的NiFe、含5～40原子百分比Pt的CoPt、含5～40原子百分比Pd的CoPd、含5～40原子百分比Pt的FePt、Co2MnAl、Co2MnSi或者Co2CrAl、Co2CrSi、Co2FeAl及Co2FeSi。一个实施例中，自由层414、432、456、490及/或494为包括铁磁层以及至少一层非铁磁层的多层结构，所述非铁磁层将所述多个铁磁层的各部分隔开。该实施例中，该非铁磁层包括Ru、Rh、Re、Cr及Cu中至少之一。亦在该实施例中，交替的铁磁层的磁化为反平行对齐。然而，亦可使用另一磁化对齐。
这些参考层或被钉扎层404、422、446、476及/或498最好包括Co、Fe及Ni中至少之一。一些实施例中，被钉扎层404、422、446、476及/或498包括至少一个浓度最好不超过30原子百分比的非晶形成组分。一实施例中，该非晶形成组分包括硼。此外，被钉扎层404、422、446、476及/或498可为例如铁磁或亚铁磁材料的单层。该铁磁材料包括下列材料中的至少一种：Co、含5～40原子百分比Fe的CoFe、含5～40原子百分比Fe及5～30原子百分比B的CoFeB、含5～40原子百分比Fe及5～30原子百分比Ta的CoFeTa、含约20原子百分比Fe的NiFe、含5～40原子百分比Pt的CoPt、含5～40原子百分比Pd的CoPd、含5～40原子百分比Pt的FePt、Co2MnAl、Co2MnSi或者Co2CrAl、Co2CrSi、Co2FeAl及Co2FeSi。该亚铁磁材料包括含15～30原子百分比Gd的CoGd以及含10～40原子百分比Gd的FeGd中至少之一。
被钉扎层404、422、446、476及/或498亦可为多层结构。该多层可仅由铁磁层制成，或者由铁磁层与非铁磁层的组合构成。该铁磁材料包括下列材料中的至少一种：Co、含5～40原子百分比Fe的CoFe、含5～40原子百分比Fe及5～30原子百分比B的CoFeB、含5～40原子百分比Fe及5～30原子百分比Ta的CoFeTa、含约20原子百分比Fe的NiFe、含5～40原子百分比Pt的CoPt、含5～40原子百分比Pd的CoPd、含5～40原子百分比Pt的FePt、Co2MnAl、Co2MnSi或者Co2CrAl、Co2CrSi、Co2FeAl及Co2FeSi。一个实施例中，被钉扎层404、422、446、476及/或498为包括铁磁层以及至少一层非铁磁层的多层结构，所述非铁磁层将所述多个铁磁层的各部分隔开。该实施例中，该非铁磁层包括Ru、Rh、Re、Cr及Cu中至少之一。亦在该实施例中，交替的铁磁层的磁化为反平行对齐。然而，亦可使用另一磁化对齐。
磁性元件102、102′、102″、102、104、104′、104″及104亦可包括一或多层穿隧势垒层362、372、412、430、454、458、488及/或496。穿隧势垒层362、372、412、430、454、458、488及/或496包括含40～70原子百分比O的A1O、含30～60原子百分比O的MgO、含40～70原子百分比O及含2～30原子百分比N的AlON、含30～60原子百分比N的AlN、AlZrO、AlHfO、AlTiO及AlTaO中至少之一。一些实施例中，穿隧势垒层362、372、412、430、454、458、488及/或496可由单层或多层构成、穿隧势垒层362、372、412、430、454、458、488及/或496的厚度最好为至少5埃且不超过40埃。此外，穿隧势垒层362、372、412、430、454、458、488及/或496的电阻-面积乘积最好为低。较佳实施例中，这一电阻-面积乘积为10～100Ω-μm2。间隔层496为导电的且包括Cu、Ag、Pt、Al、Ru、Re、Rh、Ta及Ti或其合金中至少之一。间隔层496亦可包括如下所述的纳米氧化层(NOL)。
若NOL用作间隔层496，则可通过对初始金属原料进行沉积，然后使用自然氧化及/或等离子氧化对该沉积膜进行氧化而形成该NOL。另一实施例中，可使用射频溅射初始氧化原料而形成该NOL。另一实施例中，该NOL或可为磁性的，至少为部分磁性的。该初始金属原料可为被钉扎层或自由层所常用的材料，例如磁性材料CoFe、CoFeB及非磁性材料Al、Ta、Ru及Ti。例如，该结构中NOL亦可为Cu/CoFe、FeSi、Al、Ta、Ru或Ti/NOL/Cu。
一些实施例中，磁性元件102、102′、102″、102、104、104′、104″及/或104也包括至少一层间隔层492。该间隔层492最好包括Cu、Ag、Pt、Al、Ru、Re、Rh、Ta及Ti或其合金中至少之一。
磁性元件102、102′、102″、102、104、104′、104″及104亦包括AFM层352、382、402、420、444、462、474及500。较佳实施例中，AFM层352、382、402、420、444、462、474及500中至少之一包括PtMn、IrMn及类似物。
图17为示出本发明的磁性存储器设置方法的实施例550的流程图。通过步骤552，设置多个磁性存储单元100。设置磁性存储单元100包括设置多个能够通过受驱动经过该磁性元件的写电流利用自旋转移激发翻转来进行编程的磁性元件102与104。各磁性元件102与104具有第一端及第二端。亦将该至少一个选择晶体管耦合至各个磁性元件的第一端。通过步骤554，设置多根字线以使该字线与该选择晶体管耦合、并且选择地致能该多个选择晶体管中的一部分。通过步骤556，设置多根位线。然后通过步骤558，完成该器件。
利用方法550，可设置磁性存储单元100以及存储器110、140、170、200、240及280。因此，设置了一种利用局部现象(自旋转移)来翻转的磁性存储器。由于该器件密度随着半导体或CMOS技术发展的成比例缩小法则而增大，该数据存储层的磁化的电流感应翻转所需的写电流减小。结果，使用方法550形成的磁性存储器110、140、170、200、240及280功耗较低，因此晶体管106的尺寸较小。此外，磁性存储器110、140、170、200、240及280将达成更快写入及读取时间以及上述的其他优点。
图18为示出本发明的磁性存储器、诸如磁性存储器110、140、170、200、240或280的使用方法实施例560的流程图。对于编程操作，通过步骤562，驱动写电流经过该多个磁性存储单元100的一部分。各磁性存储单元包括多个磁性元件(例如磁性元件102与104)以及至少一个选择晶体管106。磁性存储单元102与104能够通过受驱动经过该磁性元件102和104的写电流利用自旋转移激发翻转来进行编程。此外，各磁性元件102与104具有第一端及第二端。选择晶体管106耦合至各磁性元件102与104的第一端。应注意，步骤562的具体细节取决于进行编程的磁性存储器110、140、170、200、240或280。例如，这些线与在步骤562中被致能或禁能以驱动该写电流通过所需磁性元件102与104的晶体管之间的组合取决于进行编程的磁性存储器110、140、170、200、240或280。
对于读取操作，在步骤564中，驱动读电流通过至少一个磁性存储单元100的磁性元件102与104，并且通过根据该读取信号判定差分信号或者通过比较该读取信号与参考信号来读取数据。较佳的，在步骤564中通过获取存储器110、140、170及280的差分信号。该差分信号代表给定单元的磁性元件102与104的电阻差。步骤564的具体细节取决于进行读取的磁性存储器110、140、170或280。例如，这些线与在步骤564中被致能或禁能以驱动该读电流通过所需磁性元件102与104且输出差分信号的晶体管之间的组合取决于进行读取的磁性存储器110、140、170或280。
对于磁性存储器220及240，在步骤564中通过比较该读取信号与参考信号来读取数据。该电压信号代表给定单元的磁性元件102与104的电阻差。步骤564的具体细节取决于进行读取的磁性存储器200及204。例如，这些线与在步骤564中被致能或禁能以建立通过所需磁性元件102与104的该读取电压且输出该电压信号的晶体管之间的组合取决于进行读取的磁性存储器200及240。
由此，可使用方法560对存储器110、140、170、200、240及280进行编程或读取。该方法使用差分法来读取一些存储器的数据，并且比较该读取信号与其他存储器的参考信号作比较。由于磁性元件102与104共用一个选择晶体管，该晶体管特性曲线的波动而造成的噪声得以减小或消除。此外，因该数据线的寄生电容造成的时间延迟为小于一纳秒，以使该存储器件具有高速读取特性的优点。
揭露了一种提供及使用磁性存储器的方法及系统。根据所示的实施例来描述本发明，并且本技术领域的技术人员可容易地认识到这些实施例可有多种变化，且这些变化俱在本发明的精神与范围之内。因此，本技术领域的技术人员可在不脱离所附权利要求书的精神及范围的情况下作出多种修改。

Claims (85)

1.一种磁性存储器，包括：
多个磁性存储单元，各所述多个磁性存储单元包括多个能够通过受驱动经过所述磁性元件的写电流利用自旋转移感应翻转来进行编程的磁性元件，各所述多个磁性元件具有第一端及第二端，并且至少一个选择晶体管耦合至各所述多个磁性元件的所述第一端；及
多根字线，其与所述多个选择晶体管耦合且用于选择地致能所述多个选择晶体管中的一部分；及
多根位线。
2.如权利要求1所述磁性存储器，其中所述多个磁性元件包括第一磁性元件及第二磁性元件，并且其中所述至少一个选择晶体管包括单选择晶体管。
3.如权利要求2所述磁性存储器，还包括：
与所述多根位线耦合的多个位线选择晶体管，其用于选择地致能所述多根位线中的一部分；及
用于各所述多个磁性存储单元的多根数据线，所述多根数据线的第一数据线与所述第一磁性元件的第二端耦合，并且所述多根数据线的第二数据线与所述第二磁性元件的第二端耦合，所述多个数据线用于提供所述多个磁性存储单元的写入过程中的写电流以及读取过程中的读出电流。
4.如权利要求3所述磁性存储器，其中所述多个磁性存储单元被分成包括第一磁性存储单元及第二磁性存储单元的对，其中所述第一磁性存储单元的选择晶体管与所述第二磁性存储单元的选择晶体管共用漏极。
5.如权利要求3所述磁性存储器，其中所述多根位线包括多根辅助位线，各所述辅助位线与所述多个磁性元件中的一部分耦合，所述多个位线选择晶体管与所述多根辅助位线相对应。
6.如权利要求5所述磁性存储器，其中所述多根数据线包括多根辅助数据线，所述多根辅助数据线包括用于所述多个磁性存储单元中一部分的所述第一数据线及所述第二数据线。
7.如权利要求3所述磁性存储器，其中第一数据线接地。
8.如权利要求7所述磁性存储器，其中所述多根位线耦合至多个差分读出放大器。
9.如权利要求7所述磁性存储器，其中各所述多根位线耦合至各多个差分读出放大器。
10.如权利要求3所述磁性存储器，其中所述多根位线与至少一个电流转换电路耦合。
11.如权利要求3所述磁性存储器，其中所述第一数据线是用于各所述多个磁性存储单元的独立数据线，并且其中所述第二数据线是用于所述多个磁性存储单元的一部分的共用数据线。
12.如权利要求2所述磁性存储器，其中所述第一磁性元件包括具有第一磁化的第一存储层，并且所述第二磁性元件包括具有第二存储层的第二存储层，所述第一磁化与所述第二磁化基本反平行对齐。
13.如权利要求2所述磁性存储器，其中所述第一磁性元件具有第一磁阻，并且所述第二磁性元件具有第二磁阻，所述第一磁阻及所述第二磁阻的量值基本相等。
14.如权利要求2所述磁性存储器，其中所述第一磁性元件具有第一电阻，并且所述第二磁性元件具有第二电阻，所述第一电阻与所述第二电阻不同。
15.如权利要求1所述磁性存储器，其中所述多个磁性元件的第一磁性元件基本上是直接放置在所述多个磁性元件的第二磁性元件的上方。
16.如权利要求15所述磁性存储器，其中各所述第一磁性元件与所述第二元件包括穿隧磁阻结。
17.如权利要求16所述磁性存储器，其中所述穿隧磁阻结包括被钉扎层、穿隧势垒层及自由层，所述穿隧势垒层位于所述被钉扎层与所述自由层之间。
18.如权利要求17所述磁性存储器，其中所述被钉扎层为合成被钉扎层，其包括第一磁性层、第二磁性层及所述第一磁性层与所述第二磁性层之间的非磁性层。
19.如权利要求17所述磁性存储器，其中所述第一磁阻存储元件的被钉扎层位于所述第一磁阻存储元件的自由层的上方，并且其中所述第二磁阻存储元件的被钉扎层位于所述第二磁阻存储元件的自由层的下方。
20.如权利要求15所述磁性存储器，其中所述第一磁阻存储元件及所述第二磁阻存储元件各自包括独立的单元板，并且由绝缘层隔开。
21.如权利要求15所述磁性存储器，其中所述第一磁阻存储元件及所述第二磁阻存储元件共用一块单元板。
22.如权利要求l所述磁性存储器，其中所述多个磁性元件包括多个双穿隧磁阻结。
23.如权利要求22所述磁性存储器，其中各所述多个双穿隧磁阻结包括合成被钉扎层，所述合成被钉扎层包括第一磁性层、第二磁性层及所述第一磁性层与所述第二磁性层之间的非磁性间隔层。
24.如权利要求1所述磁性存储器，其中各所述多个磁性元件包括第一被钉扎层、穿隧势垒层、自由层、非磁性间隔层及第二被钉扎层，所述穿隧势垒层位于所述自由层与所述第一被钉扎层之间，所述非磁性间隔层位于所述第二被钉扎层与所述自由层之间。
25.如权利要求24所述磁性存储器，其中所述第一被钉扎层为合成被钉扎层，其包括第一磁性层、第二磁性层及所述第一磁性层与所述第二磁性层之间的非磁性层。
26.如权利要求l所述磁性存储器，其中各所述多个磁性元件包括多个穿隧磁阻结，各所述多个穿隧磁阻结由非磁性层隔开。
27.如权利要求1所述磁性存储器，其中各所述多个磁性元件包括至少一个穿隧磁阻结及至少一个自旋阀，各所述至少一个穿隧磁阻结及所述至少一个自旋阀由非磁性间隔层隔开。
28.如权利要求l所述磁性存储器，其中各所述多个磁性元件包括自由层，所述自由层包括Co、Fe及Ni中的至少一种。
29.如权利要求28所述磁性存储器，其中所述自由层包括至少一非晶形成组分。
30.如权利要求29所述磁性存储器，其中所述至少一非晶形成组分的浓度不大于30原子百分比。
31.如权利要求29所述磁性存储器，其中所述非晶形成组分包括硼。
32.如权利要求29所述磁性存储器，其中所述自由层的饱和磁化为400至1500emu/cm3。
33.如权利要求28所述磁性存储器，其中所述自由层为包括铁磁材料或亚铁磁材料的单层。
34.如权利要求33所述磁性存储器，其中所述铁磁材料包括下列材料中的至少一种：Co、含5～40原子百分比Fe的CoFe、含5～40原子百分比Fe及5～30原子百分比B的CoFeB、含5～40原子百分比Fe及5～30原子百分比Ta的CoFeTa、含约20原子百分比Fe的NiFe、含5～40原子百分比Pt的CoPt、含5～40原子百分比Pd的CoPd、含5～40原子百分比Pt的FePt、Co2MnAl、Co2MnSi或者Co2CrAl、Co2CrSi、Co2FeAl及Co2FeSi中
35.如权利要求33所述磁性存储器，其中所述亚铁磁材料包括含15～30原子百分比Gd的CoGd以及含10～40原子百分比Gd的FeGd中的至少一种。
36.如权利要求28所述磁性存储器，其中所述自由层为包括多个层的多层。
37.如权利要求36所述磁性存储器，其中所述多个层包括多个铁磁层。
38.如权利要求37所述磁性存储器，其中所述多个铁磁层包括下列材料中的至少一种：Co、含5～40原子百分比Fe的CoFe、含5～40原子百分比Fe及5～30原子百分比B的CoFeB、含5～40原子百分比Fe及5～30原子百分比Ta的CoFeTa、含约20原子百分比Fe的NiFe、含5～40原子百分比Pt的CoPt、含5～40原子百分比Pd的CoPd、含5～40原子百分比Pt的FePt、Co2MnAl、Co2MnSi或者Co2CrAl、Co2CrSi、Co2FeAl及Co2FeSi中。
39.如权利要求37所述磁性存储器，其中所述多个层包括至少一非磁性层，所述非磁性层将所述多个铁磁层的一部分隔开。
40.如权利要求39所述磁性存储器，其中所述铁磁材料包括下列材料中的至少一种：Co、含5～40原子百分比Fe的CoFe、含5～40原子百分比Fe及5～30原子百分比B的CoFeB、含5～40原子百分比Fe及5～30原子百分比Ta的CoFeTa、含约20原子百分比Fe的NiFe、含5～40原子百分比Pt的CoPt、含5～40原子百分比Pd的CoPd、含5～40原子百分比Pt的FePt、Co2MnAl、Co2MnSi或者Co2CrAl、Co2CrSi、Co2FeAl及Co2FeSi。
41.如权利要求39所述磁性存储器，其中所述非磁性层包括Ru、Rh、Re、Cr及Cu中的至少一种。
42.如权利要求28所述磁性存储器，其中给所述多个磁性元件包括被钉扎层，所述被钉扎层包括Co、Fi及Ni中的至少一种。
43.如权利要求42所述磁性存储器，其中所述被钉扎层为包括铁磁材料或亚铁磁材料的单层。
44.如权利要求43所述磁性存储器，其中所述铁磁材料包括下列材料中的至少一种：Co、含5～40原子百分比Fe的CoFe、含5～40原子百分比Fe及5～30原子百分比B的CoFeB、含5～40原子百分比Fe及5～30原子百分比Ta的CoFeTa、含约20原子百分比Fe的NiFe、含5～40原子百分比Pt的CoPt、含5～40原子百分比Pd的CoPd、含5～40原子百分比Pt的FePt、Co2MnAl、Co2MnSi或者Co2CrAl、Co2CrSi、Co2FeAl及Co2FeSi。
45.如权利要求43所述磁性存储器，其中所述亚铁磁材料包括含15～30原子百分比Gd的CoGd以及含10～40原子百分比Gd的FeGd中的至少一种。
46.如权利要求42所述磁性存储器，其中所述被钉扎层为包括多个层的多层。
47.如权利要求46所述磁性存储器，其中所述多个层包括多个铁磁层。
48.如权利要求47所述磁性存储器，其中所述多个铁磁层包括下列材料中的至少一种：Co、含5～40原子百分比Fe的CoFe、含5～40原子百分比Fe及5～30原子百分比B的CoFeB、含5～40原子百分比Fe及5～30原子百分比Ta的CoFeTa、含约20原子百分比Fe的NiFe、含5～40原子百分比Pt的CoPt、含5～40原子百分比Pd的CoPd、含5～40原子百分比Pt的FePt、Co2MnAl、Co2MnSi或者Co2CrAl、Co2CrSi、Co2FeAl及Co2FeSi。
49.如权利要求47所述磁性存储器，其中所述多个层包括至少一非磁性层，所述非磁性层将所述多个铁磁层的一部分隔开。
50.如权利要求49所述磁性存储器，其中所述铁磁材料包括下列材料中的至少一种：Co、含5～40原子百分比Fe的CoFe、含5～40原子百分比Fe及5～30原子百分比B的CoFeB、含5～40原子百分比Fe及5～30原子百分比Ta的CoFeTa、含约20原子百分比Fe的NiFe、含5～40原子百分比Pt的CoPt、含5～40原子百分比Pd的CoPd、含5～40原子百分比Pt的FePt、Co2MnAl、Co2MnSi或者Co2CrAl、Co2CrSi、Co2FeAl及Co2FeSi。
51.如权利要求49所述磁性存储器，其中所述非磁性层包括Ru、Re及Cu中的至少一种。
52.如权利要求42所述磁性存储器，其中各所述多个磁性元件包括至少一穿隧势垒层。
53.如权利要求52所述磁性存储器，其中所述至少一个穿隧势垒层包括含40～70原子百分比O的Al0、含30～60原子百分比O的MgO、含40～70原子百分比O及含2～30原子百分比N的AlON、含30～60原子百分比N的AlN、AlZrO、AlHfO、AlTiO及AlTaO中的至少一种。
54.如权利要求52所述磁性存储器，其中所述至少一个穿隧势垒层包括多个层。
55.如权利要求52所述磁性存储器，其中所述至少一个穿隧势垒层的厚度为至少5埃且不超过40埃。
56.如权利要求52所述磁性存储器，其中所述至少一个穿隧势垒层的电阻-面积乘积为10～100Ω-μm2。
57.如权利要求42所述磁性存储器，其中各所述多个磁性元件包括至少一非磁性间隔层。
58.如权利要求57所述磁性存储器，其中各所述至少一非磁性间隔层包括Cu、Ag、Pt、Al、Ru、Re、Rh、Ta及Ti中的至少一种。
59.如权利要求57所述磁性存储器，其中各所述至少一非磁性间隔层包括至少一纳米氧化层。
60.一种设置磁性存储器的方法，包括：
设置多个磁性存储单元，各所述多个磁性存储单元包括多个能够通过受驱动经过所述磁性元件的写电流利用自旋转移感应翻转来进行编程的磁性元件，各所述多个磁性元件具有第一端及第二端，并且至少一个选择晶体管耦合至各所述多个磁性元件的所述第一端；及设置多根字线，所述字线与所述多个选择晶体管耦合且选择地致能所述多个选择晶体管中的一部分；
设置多根位线。
61.如权利要求60所述的方法，其中设置多个磁性元件包括：
设置第一磁性元件及第二磁性元件，并且其中所述至少一个选择晶体管包括单选择晶体管。
62.如权利要求61所述的方法，还包括：
设置与所述多根位线耦合的多个位线选择晶体管，其用于选择地致能所述多根位线中的一部分；及
设置用于各所述多个磁性存储单元的多根数据线，所述多根数据线的第一数据线与所述第一磁性元件的第二端耦合，并且所述多根数据线的第二数据线与所述第二磁性元件的第二端耦合，所述多个数据线用于提供所述多个磁性存储单元的写入过程中的写电流以及读取过程中的读出电流。
63.如权利要求62所述的方法，其中设置所述多个磁性存储单元包括：
将所述多个磁性存储单元分成包括第一磁性存储单元及第二磁性存储单元的对，其中所述第一磁性存储单元的选择晶体管与所述第二磁性存储单元的选择晶体管共用漏极。
64.如权利要求62所述的方法，其中设置所述多根位线包括：
设置多根辅助位线，各所述辅助位线与所述多个磁性元件中的一部分耦合，所述多个位线选择晶体管与所述多根辅助位线相对应。
65.如权利要求62所述的方法，其中设置所述多根数据线还包括：
设置多根辅助数据线，所述多根辅助数据线包括用于所述多个磁性存储单元中一部分的所述第一数据线及所述第二数据线
66.如权利要求2所述的方法，其中设置所述多根数据线包括：
将所述第一数据线接地。
67.如权利要求66所述的方法，其中设置所述多根位线还包括：
将所述多根位线耦合至各多个差分读出放大器。
68.如权利要求66所述的方法，其中各所述多根位线耦合至多个差分读出放大器中的每一个。
69.如权利要求62所述的方法，还包括：
将所述多根位线与至少一个电流转换电路耦合。
70.如权利要求62所述的方法，其中所述第一数据线为用于各所述多个磁性存储单元的独立数据线，并且其中所述第二数据线为用于所述多个磁性存储单元的一部分的共用数据线。
71.如权利要求61所述的方法，其中设置所述多个磁性存储单元还包括：
设置所述第一磁性元件，其包括具有第一磁化的第一存储层；及
设置所述第二磁性元件，其包括具有第二磁化的第二存储层，所述第一磁化与所述第二磁化基本反平行对齐。
72.如权利要求61所述的方法，其中所述第一磁性元件具有第一磁阻，并且所述第二磁性元件具有第二磁阻，所述第一磁阻及所述第二磁阻的量值基本相等。
73.如权利要求61所述的方法，其中所述第一磁性元件具有第一电阻，并且所述第二磁性元件具有第二电阻，所述第一电阻与所述第二电阻不同。
74.如权利要求60所述的方法，其中设置所述多个磁性存储单元包括：
将所述多个磁性元件的第一磁性元件基本上直接放置在所述多个磁性元件的第二磁性元件的上方。
75.如权利要求74所述的方法，其中各所述第一磁性元件及所述第二元件包括穿隧磁阻结。
76.如权利要求75所述的方法，其中所述穿隧磁阻结包括被钉扎层、穿隧势垒层及自由层，所述穿隧势垒层位于所述被钉扎层与所述自由层之间。
77.如权利要求76所述的方法，其中所述被钉扎层为包括合成被钉扎层，其包括第一磁性层、第二磁性层及所述第一磁性层与所述第二磁性层之间的非磁性层。
78.如权利要求77所述的方法，其中所述第一磁阻存储元件的被钉扎层位于所述第一磁阻存储元件的自由层的上方，并且其中所述第二磁阻存储元件的被钉扎层位于所述第二磁阻存储元件的自由层的下方。
79.如权利要求74所述的方法，其中所述第一磁阻存储元件及所述第二磁阻存储元件各自包括独立的单元板，并且由绝缘层隔开。
80.如权利要求74所述的方法，其中所述第一磁阻存储元件及所述第二磁阻存储元件共用一块单元板。
81.如权利要求60所述的方法，其中设置所述多个磁性元件包括：
设置多个双穿隧磁阻结。
82.如权利要求60所述的方法，其中设置所述多个磁性元件包括：
设置用于各所述多个磁性元件的第一被钉扎层、穿隧势垒层、自由层、非磁性间隔层及第二被钉扎层，所述穿隧势垒层位于所述自由层与所述第一被钉扎层之间，所述非磁性间隔层位于所述第二被钉扎层与所述自由层之间。
83.如权利要求60所述的方法，其中设置所述多个磁性元件包括：
设置用于各所述多个磁性存储单元的多个穿隧磁阻结，各所述多个穿隧磁阻结由非磁性层隔开。
84.如权利要求60所述的方法，其中各所述多个磁性元件包括至少一个穿隧磁阻结及至少一个自旋阀，各所述至少一个穿隧磁阻结及所述至少一个自旋阀由非磁性间隔层隔开。
85.一种使用磁性存储器的方法，所述磁性存储器包括多个磁性存储单元，所述方法包括：
驱动写电流经过所述多个磁性存储单元中的一部分，各所述多个磁性存储单元包括多个能够通过受驱动经过所述磁性元件的写电流利用自旋转移感应翻转来进行编程的磁性元件，各所述多个磁性元件具有第一端及第二端，并且至少一个选择晶体管耦合至各所述多个磁性元件的所述第一端；及
通过驱动读电流经过所述多个磁性元件、并根据该读取信号判定差分信号或者比较该读取信号与参考信号来读取至少一个所述磁性存储单元。
CNA2006800202083A 2005-06-08 2006-06-07 利用自旋转移的快速磁性存储器件以及其中使用的磁性元件 Pending CN101194320A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/147,944 US7289356B2 (en) 2005-06-08 2005-06-08 Fast magnetic memory devices utilizing spin transfer and magnetic elements used therein
US11/147,944 2005-06-08

Publications (1)

Publication Number Publication Date
CN101194320A true CN101194320A (zh) 2008-06-04

Family

ID=37499111

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800202083A Pending CN101194320A (zh) 2005-06-08 2006-06-07 利用自旋转移的快速磁性存储器件以及其中使用的磁性元件

Country Status (6)

Country Link
US (1) US7289356B2 (zh)
EP (1) EP1889261A4 (zh)
JP (1) JP2008546129A (zh)
KR (1) KR20080012981A (zh)
CN (1) CN101194320A (zh)
WO (1) WO2006133342A2 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102592609A (zh) * 2010-11-30 2012-07-18 希捷科技有限公司 具改进的稳定性的磁性元件
CN102956258A (zh) * 2011-08-26 2013-03-06 海力士半导体有限公司 半导体装置及其数据传输方法
CN105355780A (zh) * 2015-11-03 2016-02-24 湖北中部慧易数据科技有限公司 一种磁性元件、存储器系统及其写操作方法
US9691476B2 (en) 2013-07-26 2017-06-27 Kabushiki Kaisha Toshiba Multi-context configuration memory
WO2019019920A1 (en) * 2017-07-26 2019-01-31 The Hong Kong University Of Science And Technology FIELD EFFECT / HYBRID MEMORY TRANSISTOR MEMORY CELL AND ITS INFORMATION CODING SCHEME
CN110827879A (zh) * 2014-08-20 2020-02-21 艾沃思宾技术公司 磁阻存储器中的冗余磁性隧道结

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696548B2 (en) * 2005-08-09 2010-04-13 Magic Technologies, Inc. MRAM with super-paramagnetic sensing layer
US7272034B1 (en) * 2005-08-31 2007-09-18 Grandis, Inc. Current driven switching of magnetic storage cells utilizing spin transfer and magnetic memories using such cells
US7272035B1 (en) * 2005-08-31 2007-09-18 Grandis, Inc. Current driven switching of magnetic storage cells utilizing spin transfer and magnetic memories using such cells
US7777261B2 (en) * 2005-09-20 2010-08-17 Grandis Inc. Magnetic device having stabilized free ferromagnetic layer
US7973349B2 (en) 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
US8582252B2 (en) * 2005-11-02 2013-11-12 Seagate Technology Llc Magnetic layer with grain refining agent
US7684161B2 (en) * 2006-04-18 2010-03-23 Everspin Technologies, Inc. Methods and apparatus for a synthetic anti-ferromagnet structure with reduced temperature dependence
US7345912B2 (en) * 2006-06-01 2008-03-18 Grandis, Inc. Method and system for providing a magnetic memory structure utilizing spin transfer
US8143682B2 (en) * 2006-10-31 2012-03-27 Hewlett-Packard Development Company, L.P. Methods and systems for implementing logic gates with spintronic devices located at nanowire crossbar junctions of crossbar arrays
US7388776B1 (en) * 2006-12-22 2008-06-17 Hitachi Global Storage Technologies Netherlands, B.V. Three-dimensional magnetic memory
US7742329B2 (en) * 2007-03-06 2010-06-22 Qualcomm Incorporated Word line transistor strength control for read and write in spin transfer torque magnetoresistive random access memory
JP2008252018A (ja) 2007-03-30 2008-10-16 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
US20080272448A1 (en) * 2007-05-02 2008-11-06 Faiz Dahmani Integrated circuit having a magnetic tunnel junction device
US7957179B2 (en) 2007-06-27 2011-06-07 Grandis Inc. Magnetic shielding in magnetic multilayer structures
US7764536B2 (en) * 2007-08-07 2010-07-27 Grandis, Inc. Method and system for providing a sense amplifier and drive circuit for spin transfer torque magnetic random access memory
JP5141237B2 (ja) * 2007-12-21 2013-02-13 富士通株式会社 半導体記憶装置、その製造方法、書き込み方法及び読み出し方法
US8013406B2 (en) * 2008-01-02 2011-09-06 The Hong Kong University Of Science And Technology Method and apparatus for generating giant spin-dependent chemical potential difference in non-magnetic materials
US8659852B2 (en) 2008-04-21 2014-02-25 Seagate Technology Llc Write-once magentic junction memory array
US7760542B2 (en) 2008-04-21 2010-07-20 Seagate Technology Llc Spin-torque memory with unidirectional write scheme
US7852663B2 (en) 2008-05-23 2010-12-14 Seagate Technology Llc Nonvolatile programmable logic gates and adders
US7855911B2 (en) 2008-05-23 2010-12-21 Seagate Technology Llc Reconfigurable magnetic logic device using spin torque
US8116123B2 (en) * 2008-06-27 2012-02-14 Seagate Technology Llc Spin-transfer torque memory non-destructive self-reference read method
US8116122B2 (en) 2008-06-27 2012-02-14 Seagate Technology Llc Spin-transfer torque memory self-reference read method
US7974119B2 (en) 2008-07-10 2011-07-05 Seagate Technology Llc Transmission gate-based spin-transfer torque memory unit
US8233319B2 (en) * 2008-07-18 2012-07-31 Seagate Technology Llc Unipolar spin-transfer switching memory unit
US7804709B2 (en) * 2008-07-18 2010-09-28 Seagate Technology Llc Diode assisted switching spin-transfer torque memory unit
US8054677B2 (en) 2008-08-07 2011-11-08 Seagate Technology Llc Magnetic memory with strain-assisted exchange coupling switch
US8223532B2 (en) 2008-08-07 2012-07-17 Seagate Technology Llc Magnetic field assisted STRAM cells
US7881104B2 (en) 2008-08-08 2011-02-01 Seagate Technology Llc Magnetic memory with separate read and write paths
US7881098B2 (en) 2008-08-26 2011-02-01 Seagate Technology Llc Memory with separate read and write paths
US7894248B2 (en) 2008-09-12 2011-02-22 Grandis Inc. Programmable and redundant circuitry based on magnetic tunnel junction (MTJ)
US7826255B2 (en) * 2008-09-15 2010-11-02 Seagate Technology Llc Variable write and read methods for resistive random access memory
US7755923B2 (en) * 2008-09-18 2010-07-13 Seagate Technology Llc Memory array with read reference voltage cells
US8482966B2 (en) * 2008-09-24 2013-07-09 Qualcomm Incorporated Magnetic element utilizing protective sidewall passivation
US7985994B2 (en) 2008-09-29 2011-07-26 Seagate Technology Llc Flux-closed STRAM with electronically reflective insulative spacer
US7746687B2 (en) 2008-09-30 2010-06-29 Seagate Technology, Llc Thermally assisted multi-bit MRAM
US7830726B2 (en) * 2008-09-30 2010-11-09 Seagate Technology Llc Data storage using read-mask-write operation
US7859891B2 (en) * 2008-09-30 2010-12-28 Seagate Technology Llc Static source plane in stram
US7933146B2 (en) * 2008-10-08 2011-04-26 Seagate Technology Llc Electronic devices utilizing spin torque transfer to flip magnetic orientation
US7933137B2 (en) * 2008-10-08 2011-04-26 Seagate Teachnology Llc Magnetic random access memory (MRAM) utilizing magnetic flip-flop structures
US8487390B2 (en) 2008-10-08 2013-07-16 Seagate Technology Llc Memory cell with stress-induced anisotropy
US8169810B2 (en) 2008-10-08 2012-05-01 Seagate Technology Llc Magnetic memory with asymmetric energy barrier
US8039913B2 (en) 2008-10-09 2011-10-18 Seagate Technology Llc Magnetic stack with laminated layer
US8089132B2 (en) 2008-10-09 2012-01-03 Seagate Technology Llc Magnetic memory with phonon glass electron crystal material
US8217478B2 (en) 2008-10-10 2012-07-10 Seagate Technology Llc Magnetic stack with oxide to reduce switching current
US8650355B2 (en) * 2008-10-15 2014-02-11 Seagate Technology Llc Non-volatile resistive sense memory on-chip cache
US7936580B2 (en) 2008-10-20 2011-05-03 Seagate Technology Llc MRAM diode array and access method
US9030867B2 (en) 2008-10-20 2015-05-12 Seagate Technology Llc Bipolar CMOS select device for resistive sense memory
US7826260B2 (en) * 2008-10-27 2010-11-02 Seagate Technology Llc Spin-transfer torque memory self-reference read and write assist methods
US7813168B2 (en) * 2008-10-27 2010-10-12 Seagate Technology Llc Spin-transfer torque memory self-reference read and write assist methods
US7936583B2 (en) 2008-10-30 2011-05-03 Seagate Technology Llc Variable resistive memory punchthrough access method
US7944730B2 (en) * 2008-10-31 2011-05-17 Seagate Technology Llc Write method with voltage line tuning
US7876599B2 (en) * 2008-10-31 2011-01-25 Seagate Technology Llc Spatial correlation of reference cells in resistive memory array
US7898838B2 (en) * 2008-10-31 2011-03-01 Seagate Technology Llc Resistive sense memory calibration for self-reference read method
US7898844B2 (en) 2008-10-31 2011-03-01 Seagate Technology, Llc Magnetic tunnel junction and memristor apparatus
US7876604B2 (en) * 2008-11-05 2011-01-25 Seagate Technology Llc Stram with self-reference read scheme
US8045366B2 (en) 2008-11-05 2011-10-25 Seagate Technology Llc STRAM with composite free magnetic element
US7825478B2 (en) 2008-11-07 2010-11-02 Seagate Technology Llc Polarity dependent switch for resistive sense memory
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
US7826181B2 (en) 2008-11-12 2010-11-02 Seagate Technology Llc Magnetic memory with porous non-conductive current confinement layer
US8178864B2 (en) 2008-11-18 2012-05-15 Seagate Technology Llc Asymmetric barrier diode
US8289756B2 (en) 2008-11-25 2012-10-16 Seagate Technology Llc Non volatile memory including stabilizing structures
US8203869B2 (en) 2008-12-02 2012-06-19 Seagate Technology Llc Bit line charge accumulation sensing for resistive changing memory
US7826259B2 (en) 2009-01-29 2010-11-02 Seagate Technology Llc Staggered STRAM cell
US8519495B2 (en) * 2009-02-17 2013-08-27 Seagate Technology Llc Single line MRAM
US8053255B2 (en) 2009-03-03 2011-11-08 Seagate Technology Llc STRAM with compensation element and method of making the same
US8489801B2 (en) * 2009-03-04 2013-07-16 Henry F. Huang Non-volatile memory with hybrid index tag array
US8023299B1 (en) 2009-04-09 2011-09-20 Netlogic Microsystems, Inc. Content addressable memory device having spin torque transfer memory cells
US20100320550A1 (en) * 2009-06-23 2010-12-23 International Business Machines Corporation Spin-Torque Magnetoresistive Structures with Bilayer Free Layer
US8159856B2 (en) 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
US7999338B2 (en) 2009-07-13 2011-08-16 Seagate Technology Llc Magnetic stack having reference layers with orthogonal magnetization orientation directions
US8158964B2 (en) 2009-07-13 2012-04-17 Seagate Technology Llc Schottky diode switch and memory units containing the same
US7940548B2 (en) * 2009-07-13 2011-05-10 Seagate Technology Llc Shared bit line and source line resistive sense memory structure
JP2012059906A (ja) * 2010-09-09 2012-03-22 Sony Corp 記憶素子、メモリ装置
JP5664112B2 (ja) * 2010-10-18 2015-02-04 富士通株式会社 メモリセル、半導体メモリおよびシステム
US8648426B2 (en) 2010-12-17 2014-02-11 Seagate Technology Llc Tunneling transistors
JP5417369B2 (ja) 2011-03-25 2014-02-12 株式会社東芝 磁気素子及び不揮発性記憶装置
US8638582B1 (en) 2011-08-23 2014-01-28 Netlogic Microsystems, Inc. Content addressable memory with base-three numeral system
KR101240806B1 (ko) * 2011-12-22 2013-03-11 한양대학교 산학협력단 산화물/질화물계 강자성 다층박막, 이를 이용하는 자성소자 및 산화물/질화물계 강자성 다층박막의 제조방법
JP2014017042A (ja) * 2012-07-11 2014-01-30 Toppan Printing Co Ltd 不揮発性メモリセル、不揮発性メモリセルアレイおよび不揮発性メモリ
US8995180B2 (en) * 2012-11-29 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory (MRAM) differential bit cell and method of use
US9385305B2 (en) 2013-02-19 2016-07-05 Qualcomm Incorporated STT-MRAM design enhanced by switching current induced magnetic field
US9257970B1 (en) 2014-12-19 2016-02-09 Honeywell International Inc. Magnetic latch
US20200027491A1 (en) * 2016-12-19 2020-01-23 Agency For Science, Technology And Research Memory cell, methods of forming and operating the same
JP2018147529A (ja) * 2017-03-02 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 磁気メモリ、半導体装置、電子機器及び磁気メモリの読み出し方法
CN111293136A (zh) * 2018-12-07 2020-06-16 中国科学院上海微系统与信息技术研究所 基于二维器件的三维mram存储结构及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3913971B2 (ja) * 1999-12-16 2007-05-09 株式会社東芝 磁気メモリ装置
JP3868699B2 (ja) * 2000-03-17 2007-01-17 株式会社東芝 磁気メモリ装置
US6473336B2 (en) * 1999-12-16 2002-10-29 Kabushiki Kaisha Toshiba Magnetic memory device
JP2002230965A (ja) * 2001-01-24 2002-08-16 Internatl Business Mach Corp <Ibm> 不揮発性メモリ装置
JP2002298572A (ja) * 2001-03-28 2002-10-11 Toshiba Corp 半導体記憶装置
CN100533589C (zh) * 2002-11-26 2009-08-26 株式会社东芝 磁单元和磁存储器
US7173846B2 (en) * 2003-02-13 2007-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic RAM and array architecture using a two transistor, one MTJ cell
US6940749B2 (en) * 2003-02-24 2005-09-06 Applied Spintronics Technology, Inc. MRAM array with segmented word and bit lines
JP3824600B2 (ja) * 2003-07-30 2006-09-20 株式会社東芝 磁気抵抗効果素子および磁気メモリ

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102592609A (zh) * 2010-11-30 2012-07-18 希捷科技有限公司 具改进的稳定性的磁性元件
CN102592609B (zh) * 2010-11-30 2015-12-02 希捷科技有限公司 具有改进的稳定性的磁性元件
CN102956258A (zh) * 2011-08-26 2013-03-06 海力士半导体有限公司 半导体装置及其数据传输方法
CN102956258B (zh) * 2011-08-26 2016-12-14 海力士半导体有限公司 半导体装置及其数据传输方法
US9691476B2 (en) 2013-07-26 2017-06-27 Kabushiki Kaisha Toshiba Multi-context configuration memory
CN110827879A (zh) * 2014-08-20 2020-02-21 艾沃思宾技术公司 磁阻存储器中的冗余磁性隧道结
CN110827879B (zh) * 2014-08-20 2024-02-06 艾沃思宾技术公司 磁阻存储器中的冗余磁性隧道结
CN105355780A (zh) * 2015-11-03 2016-02-24 湖北中部慧易数据科技有限公司 一种磁性元件、存储器系统及其写操作方法
CN105355780B (zh) * 2015-11-03 2018-12-25 湖北中部慧易数据科技有限公司 一种磁性元件、存储器系统及其写操作方法
WO2019019920A1 (en) * 2017-07-26 2019-01-31 The Hong Kong University Of Science And Technology FIELD EFFECT / HYBRID MEMORY TRANSISTOR MEMORY CELL AND ITS INFORMATION CODING SCHEME
US11444124B2 (en) 2017-07-26 2022-09-13 The Hong Kong University Of Science And Technology Hybrid memristor/field-effect transistor memory cell and its information encoding scheme

Also Published As

Publication number Publication date
US20060279981A1 (en) 2006-12-14
JP2008546129A (ja) 2008-12-18
EP1889261A2 (en) 2008-02-20
US7289356B2 (en) 2007-10-30
KR20080012981A (ko) 2008-02-12
WO2006133342A2 (en) 2006-12-14
EP1889261A4 (en) 2008-12-24
WO2006133342A3 (en) 2007-04-12

Similar Documents

Publication Publication Date Title
CN101194320A (zh) 利用自旋转移的快速磁性存储器件以及其中使用的磁性元件
EP1109170B1 (en) Magnetic memory device
US6781871B2 (en) Magnetic random access memory and method of operating the same
US8331141B2 (en) Multibit cell of magnetic random access memory with perpendicular magnetization
EP2118894B1 (en) An improved high capacity low cost multi-state magnetic memory
US10242725B2 (en) Modular magnetoresistive memory
CN102467954B (zh) 切换向平面外的磁性隧道结单元的方法
US7369429B2 (en) Non-volatile memory device having toggle cell
CN103280235A (zh) 具有单独读取和写入路径的磁性隧道结装置
KR20170058831A (ko) 스핀 궤도 쓰기를 갖는 스핀 전달 토크 자기저항 랜덤 액세스 메모리를 위한 크로스 포인트 구조
US20170372761A1 (en) Systems for Source Line Sensing of Magnetoelectric Junctions
US20020145905A1 (en) Nonvolatile solid-state memory and method of driving the same
US6597618B2 (en) Magnetic tunnel junction magnetic random access memory
WO2007067832A2 (en) Mram with a write driver and method therefor
EP1612865B1 (en) Magnetoresistive element and magnetic memory device
JP2003188359A (ja) 磁気的に軟らかい合成フェリ磁性体基準層を含む磁気抵抗素子
CN100437817C (zh) 基于环状磁性多层膜的磁性随机存取存储器及其控制方法
JP4775926B2 (ja) 磁気メモリ装置の読み出し回路
US7061795B2 (en) Magnetic random access memory device
KR100436671B1 (ko) 자기 메모리 장치
CN100476995C (zh) 基于闭合状磁性多层膜的磁性随机存取存储器及控制方法
KR100418537B1 (ko) 자기 메모리 장치
US20100254174A1 (en) Resistive Sense Memory with Complementary Programmable Recording Layers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080604