CN101193254A - 帧内插装置、帧内插方法、及图像显示装置 - Google Patents
帧内插装置、帧内插方法、及图像显示装置 Download PDFInfo
- Publication number
- CN101193254A CN101193254A CNA2007101947051A CN200710194705A CN101193254A CN 101193254 A CN101193254 A CN 101193254A CN A2007101947051 A CNA2007101947051 A CN A2007101947051A CN 200710194705 A CN200710194705 A CN 200710194705A CN 101193254 A CN101193254 A CN 101193254A
- Authority
- CN
- China
- Prior art keywords
- frame
- signal
- interpolation
- frame signal
- pulldown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0112—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level one of the standards corresponding to a cinematograph film standard
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明提供了一种帧内插装置、帧内插方法、及图像显示装置。帧内插装置包括:检测部,用于接收60Hz的帧信号(F01)并且用于当确定该帧信号为下拉信号时输出下拉检测信号;生成部,用于基于60Hz的帧信号,通过利用第一内插模式来生成120Hz的第一帧信号(FN1、FN3),以及通过利用第二内插模式来生成120Hz的第二帧信号(FN2、FN4);以及选择部,用于在没有接收到下拉检测信号时输出利用第一内插模式的第一帧信号(FN1、FN3),以及在接收到下拉检测信号时输出第二内插模式的120Hz的第二帧信号(FN2、FN4)。
Description
技术领域
本发明涉及一种帧内插装置,并且更具体地,涉及处理下拉(pull-down)信号的帧内插装置、帧内插方法、及图像显示装置。
背景技术
最近,已经开发了诸如大尺寸液晶显示装置的平板显示装置,并且取代了传统的阴极射线管显示装置而被普遍应用。在这种液晶显示装置中,例如在NTSC的情况下,根据60Hz(在PAL、SECAM的情况下为50Hz)的标准来显示视频信号。另一方面,由于以每秒24帧形成电影信号(cinema signal),并且不能够按照它本来的样子显示在电视接收机上,因此有必要对电影信号进行下拉处理。
在专利文件1(第2004-159294号日本专利申请KOKAI公开出版物)中,提供了一种方法,该方法通过对24Hz的电影信号的每两个帧形成一个内插帧,来将24Hz的电影信号转换为48Hz的运动图像,对48Hz的信号的每四个帧连续显示两个原始帧,以将四个帧转换为五个帧,从而将48Hz转换为60Hz。
但是,专利文件1中公开的传统技术不能解决以下的问题。即,例如,在作为提供有60Hz的视频信号的显示装置的液晶显示装置中,存在这样的问题:在快速移动的视频图像中发生残留影象(afterimage)或变形的问题,但是上述的传统技术不能够解决这个问题。在传统的技术中,描述了用于通过内插四个帧来显示120Hz的信号的视频信号处理方法,但是由于为了基于两个原始帧来形成多个内插帧而使电路规模(circuit scale)变得特别大,并且难以实现上述操作。因此,存在这样的不能解决的问题:如何实现(例如)120Hz的视频信号以及通过在显示装置中对60Hz的视频信号进行内插处理来显示平滑的视频图像。进一步地,在上述的传统技术中,存在这样的问题:没有公开通过根据60Hz的视频信号是否为下拉信号而进行不同的处理来更平滑地显示视频信号的技术。
发明内容
本发明的一个目的是提供一种能够对60Hz的下拉信号进行内插处理以及输出120Hz的视频信号的帧内插装置、帧内插方法、及图像显示装置。
根据本发明的一个方面,提供了一种帧内插装置,该装置包括:检测部(16),用于接收50Hz或60Hz的帧信号,并检测该帧信号是否为下拉信号;第一生成部(12、13、14、15),用于基于50Hz或60 Hz的帧信号,通过利用第一内插模式(interpolation pattern)来生成100Hz或120Hz的第一帧信号(FN1、FN3);第二生成部(12、13、14、15),用于基于50Hz或60Hz的帧信号,通过利用第二内插模式来生成100Hz或120Hz的第二帧信号(FN2、FN4);以及选择部(17),用于在该帧信号不是下拉信号时,输出由第一生成部提供的第一帧信号(FN1、FN3),以及在该帧信号是下拉信号时,输出第二帧信号(FN2、FN4)。
因此,提供了一种帧内插装置,该装置在60Hz(50Hz)的帧信号是下拉信号的情况下,能够通过执行不同于非下拉信号的情况下的内插处理的内插处理来平滑地显示视频信号。
本发明的其它目的和优点将在以下的描述中给出,并且部分地将从描述变得明显,或者可以通过实施本发明来获得。通过下文中特别指出的装置及其结合可以实现并获得本发明的多个目的和优点。
附图说明
附图结合并构成说明书的一部分,示出了本发明的实施例,并与上述概括描述和以下实施例的详细描述一起用于解释本发明的原理。
图1是示出了根据本发明的一个实施例的帧内插装置的构造的一个实例的框图。
图2是示出了根据本发明的一个实施例的包括在帧内插装置中的下拉检测电路的构造的一个实例的框图。
图3是示出了将24帧的电影信号转换为120帧的视频信号的情况的示意图。
图4是示出了将24帧的电影信号转换为100帧的视频信号的情况的示意图。
图5是示出了根据本发明的一个实施例的帧内插装置中的内插处理的一个实例的流程图。
图6是示出了根据本发明的一个实施例的帧内插装置中的2-3下拉信号的内插处理的一个实例的示意图。
图7是示出了根据本发明的一个实施例的帧内插装置中的2-2下拉信号的内插处理的一个实例的示意图。
图8是示出了根据本发明的一个实施例的帧内插装置中的2-3下拉信号的内插处理的一个实例的示意图。
图9是示出了根据本发明的一个实施例的帧内插装置中的2-2下拉信号的内插处理的一个实例的示意图。
图10是示出了根据本发明的一个实施例的通过帧内插装置的内插处理达到的效果的一个实例的图表。
图11是示出了根据本发明的一个实施例的通过帧内插装置的内插处理达到的效果的另一个实例的图表。
图12是示出了根据本发明的一个实施例的利用帧内插装置的显示装置的构造的一个实例的框图。
具体实施方式
将参考附图详细描述本发明的实施例。
<根据本发明的一个实施例的帧内插装置>
下面参考图1来详细阐述根据本发明的一个实施例的帧内插装置的一个实例。图1是示出了根据本发明的一个实施例的帧内插装置的构造的一个实例的框图。图2是示出了根据本发明的一个实施例的包括在帧内插装置中的下拉检测电路的构造的一个实例的框图。
如图1所示,根据本发明的一个实施例的帧内插装置1包括:帧延迟电路11,被提供有50Hz(PAL、ECAM规格)或60Hz(NTSC规格)的当前帧信号,对当前帧信号进行延迟并生成一帧延迟信号(one-frame delay signal);帧延迟电路12,用于进一步对帧延迟电路11的输出进行延迟;以及内插帧生成电路13,用于基于当前帧信号和一帧延迟信号生成内插帧。进一步地,帧内插装置1包括:帧延迟电路14,连接至内插帧生成电路13的输出端,以执行帧延迟操作;帧延迟电路15,用于进一步对帧延迟电路14的输出信号进行延迟;以及下拉检测电路16,用于基于当前帧信号和一帧延迟信号检测下拉信号。帧内插装置1进一步包括:输出帧选择电路17,被提供有帧生成电路12、15、14的输出信号、下拉检测信号P1、以及下拉相位信号P2。从输出帧选择电路17输出100Hz(PAL、SECAM规格)或120Hz(NTSC规格)的输出帧。
在图2中示出了下拉检测电路16的详细构造,下拉检测电路包括:延迟部21,被提供有当前帧信号;水平-垂直LPF 22、23,分别被提供有当前帧信号和一帧延迟信号;帧-帧差分绝对值电路24,用于检测多个LPF的输出之间的差分;小面积积分电路(small areaintegration circuit)25,用于对绝对值进行积分处理;动态块确定电路26,用于确定动态块的存在;屏幕内(in-screen)动态块数目计数器27,用于对显示屏幕内的动态块的数目进行计数;动态帧确定电路28,用于参考确定等级来确定动态帧;以及下拉模式检测电路29,用于基于确定电路的确定结果来检测是否存在下拉模式。
在具有上述构造的帧内插装置1中,输出帧选择电路17基于下拉检测信号P1和下拉相位信号P2从以下三个信号中选择待输出帧并输出所选择的帧,这三个信号包括:两帧延迟(two-frame delay)原始信号F3、通过将当前帧内插信号F4延迟一帧所获得的一帧延迟内插信号F5、以及通过将一帧延迟内插信号F5进一步延迟一帧所获得的两帧延迟内插信号F6。
通常,交替输出两帧延迟原始信号F3和一帧延迟内插信号F5,但是当检测到下拉信号时,根据此时检测到的下拉相位,将帧输出从原始帧切换到一帧延迟内插信号F5或两帧延迟内插信号F6。
通过执行上述的处理,不需要具有比传统装置更大的结构的电路,并且即使输入进行了下拉处理的电影信号时,也能够显示运动图像。接下来,将参考附图详细描述帧内插处理。
<根据本发明的一个实施例的帧内插处理>
将参考附图详细阐述本发明的一个实施例中的帧内插处理。
以下阐述该实施例的帧内插处理的两点。
1.在基于当前帧信号和通过对当前帧信号进行一帧延迟处理所获得的一帧延迟信号来创建新帧的装置中,执行内插处理以及检测下拉信号,通常,新创建的内插帧插入在当前帧信号和一帧延迟信号之间,并交替输出原始帧和内插帧。但是,当检测出下拉信号以及在下拉序列中的指定相位的时候,改变待输出的帧的顺序,并输出内插帧而不是原始帧。
2.基于当前帧信号和一帧延迟信号检测相关性,并确定该相关性是否与下拉序列一致。当一致时,输出下拉检测信号和表示下拉序列中的相应相位的下拉相位信号。
(以120帧的倍速(double speed)同时显示电影信号的难点)
当以每秒120(100)帧的倍速显示电影信号时,可以考虑以下的方法:一种方法,通过基于每秒24帧的电影信号创建多个内插帧来每秒输出120(100)帧;或者另一种方法,对电影信号进行2-3/2-2下拉处理,将具有每秒60(50)帧的下拉信号作为原始信号进行处理,并基于下拉信号创建内插帧。图3是示出了将24帧的电影信号转换为120帧的视频信号的情况的示意图,图4是示出了将24帧的电影信号转换为100帧的视频信号的情况的示意图。
如图3所示,能够通过基于两个原始帧创建四个不同的内插帧来以每秒120帧的倍速进行显示操作。但是,由于上述操作需要超大规模电路,因此很难实现上述操作。如图4所示,能够通过基于两个原始帧创建三个不同的内插帧来以每秒100帧的倍速进行显示操作。但是,类似于图3的情况,需要超大规模电路来实现上述操作。
由于需要超大规模电路,以如图3和图4所示的基于两个原始帧来创建多个内插帧,因此实际上难以实现上述操作。因此,传统上,通常的做法是将进行了下拉处理的信号作为原始帧来进行处理并创建内插帧。
(利用流程图阐述内插处理)
图5是示出了根据本发明的一个实施例的帧内插装置的内插处理的一个实例的流程图。可以用电路模块(circuit block)来替代图5所示的流程图中的各个步骤,因此,可以将该流程图的各个步骤重新定义为块。
在图5的流程图中,当没有检测到下拉信号时(步骤S11),如图1所示的输出帧选择电路17执行步骤S13,以交替输出原始帧和相对于一帧在后原始帧的内插帧(步骤S13)。
但是,当检测到2-3下拉信号时(步骤S11),输出帧选择电路17根据下拉相位而不输出原始帧。
当下拉相位是“AA[B]BB”(步骤S15)时,输出帧选择电路17输出相对于一帧在前帧(one-frame preceding frame)的内插帧和相对于一帧在后帧(one-frame succeeding frame)的内插帧(步骤S17)。但是,在“AABB[B]”时(步骤S16),输出帧选择电路17连续输出相对于一帧在后帧的多个内插帧(步骤S14)。同样地,当检测到2-2下拉信号(步骤S11)并且下拉相位是“A[A]”时(步骤S12),输出帧选择电路17连续输出相对于一帧在后帧的多个内插帧(步骤S14)。
(60Hz帧的内插处理)
接下来,参考附图阐述具体的帧处理过程。图6是示出了根据本发明的一个实施例的帧内插装置中的2-3下拉信号的内插处理的一个实例的示意图。
如图6中的2-3下拉信号(60帧/秒)F01所示,由于电影信号通常是每秒24帧的信号,因此执行基于电影信号的一个帧连续显示三个相同帧、以及基于电影信号的下一帧连续显示两个相同帧的下拉处理,并通过重复执行上述操作,将电影信号转换为每秒60帧的2-3下拉信号并进行显示。因此,在2-3下拉情景(scene)中,在“3-2-3-2-...”的循环上显示多个相同帧。
如图6中的正常的帧内插信号FN1所示,相对于2-3下拉信号将待输出的帧的周期或循环(period or cycle)设置为“3-1-5-1-3-1-...”,不能够获得平滑的输出顺序。
因此,在图1的帧内插装置1中,当在当前帧原始信号F1和一帧延迟原始信号F2中检测到2-3下拉信号P1时,在图6的2-3下拉时间,如帧内插信号FN2所示,交替地输出原始帧和内插帧。除此之外,在下拉序列中的指定相位(切换原始电影信号的相位处)时,即,当在“3-1-5-1-3-1-...”(R1,R2)的循环上输出在这些帧输出中连续输出的五个相同帧的第一帧和最后一帧时,输出原始帧之前和之后的内插帧而不是原始帧,以输出平滑的运动图像。
(50Hz帧的内插处理)
接下来,参考图7阐述50Hz帧的内插处理。图7是示出了根据本发明的一个实施例的帧内插装置的2-2下拉信号的内插处理的一个实例的示意图。
在图7中,类似于2-3下拉信号的情况,由于电影信号具有每秒24帧,因此执行基于电影信号的一个帧连续显示两个相同帧的下拉处理,并通过重复执行上述处理,将电影信号转换为具有每秒50帧的2-2下拉信号并进行显示。因此,在图7的2-2下拉信号(50帧/秒)F02中,在2-2下拉情景中,在“2-2-2-2-...”的循环上(on)显示多个相同帧。
如图7的正常帧内插信号(100帧/秒)FN3所示,当对2-2下拉信号进行传统的帧内插处理时,将待输出的帧的循环设置为“3-1-3-1-...”,不能够获得平滑的输出顺序。
因此,当在图1的帧内插装置1所示的当前帧原始信号F1和一帧延迟原始信号F2中检测到2-2下拉信号时,在图7的2-2下拉时间,如帧内插信号(100帧/秒)FN4所示,交替地输出原始帧和内插帧。除此之外,在下拉序列中的指定相位(切换原始电影信号的相位处)时,即,当输出在“3-1-3-1-...”的循环上输出的多个帧中的连续输出的三个相同帧(R3、R4、R5)的最后一(或第一)帧时,输出原始帧之后(或之前)的内插帧而不是原始帧,以输出平滑的运动图像。
(输出帧选择电路17中的处理)
接下来,参考图8和图9的具体示意图阐述60Hz的内插处理和50Hz的内插处理。图8是示出了根据本发明的一个实施例的帧内插装置中的2-3下拉信号的内插处理的一个实例的示意图,图9是示出了根据本发明的一个实施例的帧内插装置中的2-2下拉信号的内插处理的一个实例的示意图。
在图8和图9中,图1的帧内插装置1中所示的帧信号F1~F7、下拉检测信号P1、和下拉相位信号P2对应于图8和图9所示的信号F1~F7、P1、和P2。
下拉检测电路16基于当前帧原始信号F1和一帧延迟原始信号F2生成下拉检测信号P1和下拉相位信号P2,该结果被用于选择关于当前帧信号被延迟了两帧的输出帧。通常地,输出两帧延迟原始信号F3作为原始帧,输出一帧延迟内插信号F5作为内插帧。
2-3下拉处理
即,在图8中,图1的帧内插装置1中所示的帧信号F1~F7、下拉检测信号P1、和下拉相位信号P2对应于图8和图9所示的信号F1~F7、P1、和P2。采用了将当前帧原始信号F1和一帧延迟原始信号F2分别设置为B2和B1的情况作为实例。在这种情况下,作为2-3下拉信号的当前帧原始信号的下拉相位为“AAB[B]B”。即,在下一帧中输出的两帧延迟原始信号F3的下拉相位对应于“AA[B]BB”。因此,在以倍速输出F7的下一帧输出中,输出内插帧A2B1、B1B2而不是正常的原始帧B1和内插帧B1B2。
进一步地,当将当前帧原始信号F1和一帧延迟原始信号F2分别设置为B3和C1时,作为2-3下拉信号的当前帧原始信号F1的下拉相位为“[A]ABBB”。即,在下一帧中输出的两帧延迟原始信号F3的下拉相位对应于“AABB[B]”。因此,在以倍速输出F7输出的下一帧中,连续输出多个内插帧B3C1而不是正常的原始帧B3和内插帧B3C1。
2-2下拉处理
在图9中,图1的帧内插装置1所示的帧信号F1~F7、下拉检测信号P1、及下拉相位信号P2对应于图8和图9所示的信号F1~F7、P1、及P2。
在将当前帧原始信号F1和一帧延迟原始信号F2分别设置为B1和A2的情况下,作为2-2下拉信号的当前帧原始信号F1的下拉相位为“[A]A”。即,在下一帧输出的两帧延迟原始信号F3的下拉相位对应于“A[A]”。
因此,在以倍速输出F7输出的下一帧中,连续输出多个内插帧A2B1而不是正常的原始帧A2和内插帧A2B1。
2-3下拉处理的效果
接下来,考虑2-3下拉处理的视频图像平滑效果。图10是示出了根据本发明的一个实施例的通过帧内插装置的内插处理所达到的效果的一个实例的图表。现在,考虑如图10所示的帧“A”、“B”、及“C”上的对象(未示出)在x方向上同时移动相等的距离的情况。在这种情况下,能够通过随着时间t沿着理想运动线路R安排多个帧来实现平滑的运动图像屏幕。
应该理解,在图10中,通过在点R1上将帧“B”设置为帧“AB”以及在点R2上将帧“B”设置为帧“BC”,能够在总体上实现平滑的120Hz的帧信号FN2。
2-2下拉处理的效果
接下来,考虑2-2下拉处理的视频图像平滑效果。图11是示出了根据本发明的一个实施例的通过帧内插装置的内插处理达到的效果的另一个实例的图表。现在,考虑如图11所示的帧“A”、“B”、及“C”上的对象(未示出)在x方向上同时移动相等的距离的情况。在这种情况下,能够通过随着时间t沿着理想运动线路R安排多个帧来实现平滑的运动图像屏幕。
应该理解,在图11中,通过在点R3上将帧“A”设置为帧“AB”、在点R4上将帧“B”设置为帧“BC”、以及在点R5上将帧“C”设置为帧“CD”,能够在总体上实现平滑的100Hz的帧信号FN4。
<根据本发明的一个实施例的利用帧内插装置的显示装置>
接下来,参考附图阐述根据本发明的一个实施例的利用帧内插装置的显示装置的一个实例。图12是示出了根据本发明的一个实施例的利用帧内插装置的显示装置的构造的一个实例的框图。
如图12所示,根据本发明的一个实施例的利用帧内插装置的显示装置10包括:调谐器部111,用于接收模拟地面或卫星信号、和数字地面或卫星信号,并输出音频/视频信号;MPEG解码器114,用于对音频/视频信号进行MPEG解码处理;IP转换部/缩放部(scalersection)115,用于对解码信号进行IP转换和缩放处理;图像质量校正部116,用于执行图像质量校正处理;帧内插部1,用于对提供至其的60Hz(在PAL、SECAM的情况下为50Hz)的视频信号进行帧内插处理,并输出作为倍速输出的120Hz(在PAL、SECAM的情况下为100Hz)的视频信号;以及显示器113,用于显示对应于进行了内插处理的视频信号的视频图像。
通过将上述的根据本发明的一个实施例的帧内插装置1应用于具有上述构造的显示装置10,能够不能在传统的帧内插处理中显示平滑图像的下拉情景中显示平滑的图像。
在上述的实施例中,由下拉检测电路生成下拉检测信号和下拉相位信号,并基于这些信号选择输出帧。但是,如果下拉检测电路是单独设置的,则通过利用由其产生的下拉检测信号和下拉相位信号能够实现上述操作。
在上述的实施例中,本领域技术人员能够认识本发明并较容易地想到实施例的多种改进。进一步地,没有创造能力的人员能够将本发明应用于多个实施例。因此,本发明能够应用于不局限于公开的原理和新特征的更广的范围,本发明不局限于上述实施例。
对于本领域的技术人员来说,将很容易发现其它优点和改进。因此,本发明在其更宽的方面并不局限于在此描述并示出的特定细节和各个实施例。因此,在不背离由所附权利要求及其等同物所限定的总体发明思想的精神和范围的情况下,可以进行多种改进。
Claims (9)
1.一种帧内插装置,其特征在于,包括:
检测部(16),用于接收50Hz和60Hz之一的帧信号,并检测所述帧信号是否为下拉信号;
第一生成部(12、13、14、15),用于基于50Hz和60Hz之一的所述帧信号,通过利用第一内插模式来生成100Hz和120Hz之一的第一帧信号(FN1、FN3);
第二生成部(12、13、14、15),用于基于50Hz和60Hz之一的所述帧信号,通过利用第二内插模式来生成100Hz和120Hz之一的第二帧信号(FN2、FN4);以及
选择部(17),用于在所述帧信号不是下拉信号时,输出从所述第一生成部接收的所述第一帧信号(FN1、FN3),以及在所述帧信号是下拉信号时,输出来自所述第二生成部的所述第二帧信号(FN2、FN4)。
2.根据权利要求1所述的帧内插装置,其特征在于,所述检测部接收60Hz的帧信号并检测2-3下拉信号(F01)。
3.根据权利要求1所述的帧内插装置,其特征在于,所述检测部接收50Hz的帧信号并检测2-2下拉信号(F02)。
4.根据权利要求1所述的帧内插装置,其特征在于,当将所述60Hz的2-3下拉信号(F01)的多个帧给定为“A”、“A”、“B”、“B”、“B”、“C”、“C”、...时,所述第二生成部生成120Hz的多个帧为“A”、“A”、“A”、“AB”、“AB”、“B”、“B”、“B”、“BC”、“BC”、“C”、“C”、“C”、...。
5.根据权利要求1所述的帧内插装置,其特征在于,当将所述50Hz的2-2下拉信号(F02)的多个帧给定为“A”、“A”、“B”、“B”、“C”、“C”、...时,所述第二生成部生成100Hz的多个帧为“A”、“A”、“AB”、“AB”、“B”、“B”、“BC”、“BC”、“C”、“C”、...。
6.一种图像显示装置,其特征在于,包括:
检测部(16),用于接收50Hz和60Hz之一的帧信号,并检测所述帧信号是否为下拉信号;
第一生成部(12、13、14、15),用于基于50Hz和60Hz之一的所述帧信号,通过利用第一内插模式来生成100Hz和120Hz之一的第一帧信号(FN1、FN3);
第二生成部(12、13、14、15),用于基于50Hz和60Hz之一的所述帧信号,通过利用第二内插模式来生成100Hz和120Hz之一的第二帧信号(FN2、FN4);
选择部(17),用于在所述帧信号不是下拉信号时,输出所述第一帧信号(FN1、FN3),以及在所述帧信号是下拉信号时,输出所述第二帧信号(FN2、FN4);以及
显示部(113),用于基于从所述选择部提供的100Hz和120Hz之一的所述第二帧信号(FN2、FN4),在显示屏幕上显示视频图像。
7.根据权利要求6所述的图像显示装置,其特征在于,所述检测部接收60Hz的帧信号并检测2-3下拉信号(F01)。
8.根据权利要求6所述的图像显示装置,其特征在于,所述检测部接收50Hz的帧信号并检测2-2下拉信号(F02)。
9.一种帧内插方法,其特征在于,包括:
接收50Hz和60Hz之一的帧信号,并检测所述帧信号是否为下拉信号,
基于50Hz和60Hz之一的所述帧信号,通过利用第一内插模式来生成100Hz和120Hz之一的第一帧信号(FN1、FN3),
基于50Hz和60Hz之一的所述帧信号,通过利用第二内插模式来生成100Hz和120Hz之一的第二帧信号(FN2、FN4);
在所述帧信号不是下拉信号时,输出所述第一帧信号(FN1、FN3);以及
在所述帧信号是下拉信号时,输出所述第二帧信号(FN2、FN4)。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006324623A JP5002249B2 (ja) | 2006-11-30 | 2006-11-30 | フレーム内挿装置及びフレーム内挿方法並びに画像表示装置 |
JP2006324623 | 2006-11-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101193254A true CN101193254A (zh) | 2008-06-04 |
Family
ID=39190256
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2007101947051A Pending CN101193254A (zh) | 2006-11-30 | 2007-11-29 | 帧内插装置、帧内插方法、及图像显示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8154654B2 (zh) |
EP (1) | EP1928175A2 (zh) |
JP (1) | JP5002249B2 (zh) |
CN (1) | CN101193254A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102761727A (zh) * | 2011-04-27 | 2012-10-31 | 佛山市南海平板显示技术中心 | 一种用于视频处理的memc方法 |
CN102761726A (zh) * | 2011-04-27 | 2012-10-31 | 佛山市南海平板显示技术中心 | 一种用于视频处理的memc方法 |
CN102760463A (zh) * | 2011-04-27 | 2012-10-31 | 佛山市南海平板显示技术中心 | 一种用于视频处理的memc装置 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8259226B2 (en) * | 2006-11-24 | 2012-09-04 | Sharp Kabushiki Kaisha | Image display device |
CA2757571A1 (en) * | 2009-04-13 | 2010-10-21 | Showscan Digital Llc | Method and apparatus for photographing and projecting moving images |
JP2010276987A (ja) | 2009-05-29 | 2010-12-09 | Tpo Displays Corp | 表示制御装置 |
WO2012137269A1 (ja) * | 2011-04-01 | 2012-10-11 | パナソニック株式会社 | 映像信号のフレームレート変換装置及びその方法、そのフレームレート変換を用いた映像処理装置 |
CN102761725B (zh) * | 2011-04-27 | 2016-02-17 | 佛山市南海平板显示技术中心 | 一种液晶显示器 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5291280A (en) * | 1992-05-05 | 1994-03-01 | Faroudja Y C | Motion detection between even and odd fields within 2:1 interlaced television standard |
GB2305569B (en) | 1995-09-21 | 1999-07-21 | Innovision Res Ltd | Motion compensated interpolation |
JP2906332B2 (ja) * | 1995-12-27 | 1999-06-21 | 日本テレビ放送網株式会社 | テレシネ信号変換方法、及びアップコンバータ |
US6222589B1 (en) * | 1996-08-08 | 2001-04-24 | Yves C. Faroudja | Displaying video on high-resolution computer-type monitors substantially without motion discontinuities |
JPH1188845A (ja) | 1997-09-04 | 1999-03-30 | Matsushita Electric Ind Co Ltd | 動画像走査変換装置 |
US6111610A (en) * | 1997-12-11 | 2000-08-29 | Faroudja Laboratories, Inc. | Displaying film-originated video on high frame rate monitors without motions discontinuities |
JP2000165742A (ja) | 1998-11-25 | 2000-06-16 | Victor Co Of Japan Ltd | 映像信号処理装置 |
US7106380B2 (en) * | 2001-03-12 | 2006-09-12 | Thomson Licensing | Frame rate multiplier for liquid crystal display |
JP3691419B2 (ja) * | 2001-03-28 | 2005-09-07 | 三洋電機株式会社 | テレシネ変換方法 |
US7020197B2 (en) * | 2001-08-24 | 2006-03-28 | Sanyo Electric Co., Ltd. | Telecine converting method |
JP2004015700A (ja) | 2002-06-11 | 2004-01-15 | Sony Corp | プログレッシブ変換方法、プログレッシブ変換装置、シーケンス検出方法、シーケンス検出装置および映像データ処理装置 |
US7961251B2 (en) * | 2002-06-28 | 2011-06-14 | Trident Microsystems (Far East) Ltd. | Method and apparatus for conversion of video formats to 120 Hz 4 to 1 interlaced formats |
JP4198550B2 (ja) * | 2002-09-10 | 2008-12-17 | 株式会社東芝 | フレーム補間方法およびこのフレーム補間方法を用いた装置 |
JP4220284B2 (ja) * | 2003-03-28 | 2009-02-04 | 株式会社東芝 | フレーム補間方法、装置及びこれを用いた画像表示システム |
JP2004302045A (ja) * | 2003-03-31 | 2004-10-28 | Victor Co Of Japan Ltd | 映像表示装置 |
US7158186B2 (en) * | 2003-05-27 | 2007-01-02 | Genesis Microchip Inc. | Method and system for changing the frame rate to be optimal for the material being displayed while maintaining a stable image throughout |
JP5062968B2 (ja) * | 2004-08-11 | 2012-10-31 | ソニー株式会社 | 画像処理装置および方法、記録媒体、並びにプログラム |
JP4396496B2 (ja) * | 2004-12-02 | 2010-01-13 | 株式会社日立製作所 | フレームレート変換装置、及び映像表示装置、並びにフレームレート変換方法 |
-
2006
- 2006-11-30 JP JP2006324623A patent/JP5002249B2/ja active Active
-
2007
- 2007-11-19 EP EP07022368A patent/EP1928175A2/en not_active Withdrawn
- 2007-11-29 CN CNA2007101947051A patent/CN101193254A/zh active Pending
- 2007-11-30 US US11/948,213 patent/US8154654B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102761727A (zh) * | 2011-04-27 | 2012-10-31 | 佛山市南海平板显示技术中心 | 一种用于视频处理的memc方法 |
CN102761726A (zh) * | 2011-04-27 | 2012-10-31 | 佛山市南海平板显示技术中心 | 一种用于视频处理的memc方法 |
CN102760463A (zh) * | 2011-04-27 | 2012-10-31 | 佛山市南海平板显示技术中心 | 一种用于视频处理的memc装置 |
CN102761726B (zh) * | 2011-04-27 | 2016-02-10 | 佛山市南海平板显示技术中心 | 一种用于视频处理的memc方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1928175A2 (en) | 2008-06-04 |
US20080131030A1 (en) | 2008-06-05 |
JP2008141402A (ja) | 2008-06-19 |
JP5002249B2 (ja) | 2012-08-15 |
US8154654B2 (en) | 2012-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101193254A (zh) | 帧内插装置、帧内插方法、及图像显示装置 | |
US7218354B2 (en) | Image processing device and method, video display device, and recorded information reproduction device | |
JP2006507747A (ja) | 動き系列パターン検出 | |
JP3855761B2 (ja) | 画像信号処理装置及び方法 | |
JP2008135965A (ja) | インタレース映像の生成シーケンスの検出方法およびインタレース/プログレッシブ変換方法並びに装置 | |
JP4772562B2 (ja) | プルダウン信号検出装置およびプルダウン信号検出方法並びに順次走査変換装置および順次走査変換方法 | |
JP4119360B2 (ja) | 映像フォーマットの変換装置及びその方法 | |
TWI255136B (en) | De-interlacing module and related method capable of adaptively de-interlacing a video field | |
US6037990A (en) | Video signal processor for generating a progressive scanning format signal | |
US7173669B2 (en) | Digital television system and method for supporting a film mode | |
JP4090764B2 (ja) | 映像信号処理装置 | |
JP4936857B2 (ja) | プルダウン信号検出装置、プルダウン信号検出方法及び順次走査変換装置 | |
CN101668154B (zh) | 图像显示单元 | |
JP5206313B2 (ja) | コーミングノイズ検出装置、コーミングノイズ検出方法 | |
JP4074306B2 (ja) | 2−2プルダウン信号検出装置及び2−2プルダウン信号検出方法 | |
JP2004015700A (ja) | プログレッシブ変換方法、プログレッシブ変換装置、シーケンス検出方法、シーケンス検出装置および映像データ処理装置 | |
JP2000261768A (ja) | 画像信号の動き補償走査変換回路 | |
JP2669546B2 (ja) | テレビジョン受像機 | |
US7746408B2 (en) | Method and system for improving the appearance of deinterlaced chroma formatted video | |
JP2007288483A (ja) | 画像変換装置 | |
CN100440982C (zh) | 判定视频信号的设备和方法 | |
JP2001333391A (ja) | 映像表示装置 | |
KR100359112B1 (ko) | 필드 및/또는 프레임 레이트 변환방법 및 장치 | |
JPH0440788A (ja) | テレビジョン受信機 | |
JP2000295581A (ja) | 走査変換処理回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20080604 |