CN101180799B - D/a转换器和具有它的半导体集成电路 - Google Patents

Abstract

在电流驱动型D/A转换器中，1LSB的电流源(1)、2LSB的电流源(2)是每次加权为1/2的二进制码的电流源，4LSB的电流源(3)是用温度计代码设计的同一结构的多个电流源中的一个。L＝L3、W＝W3的多个MOS晶体管以共栅-共阴方式连接，并且它们的栅极端子公用，从而构成决定各电流源1～3的恒流值的第一电路(A1)、(A2)、(A4)。对于把各电流源1～3的输出阻抗设定得很高的第二电路B1、B2、B4，其与第一电路(A1)、(A2)、(A4)级联连接，并且在其内部，L＝L4、W＝W4的多个MOS晶体管以共栅-共阴方式连接，并且它们的栅极端子公用。因此，能以更小面积构成，且能使电流源的电流特性更统一，使D/A转换特性的线性提高。

Description

D/A转换器和具有它的半导体集成电路

技术领域

本发明涉及把数字信号转换为模拟信号的D/A转换器。尤其是涉及能够使D/A转换器的电流源矩阵部的电流标准离差减小和面积缩小的技术。 

背景技术

近年来，为了有效利用CMOS比较廉价的优点，目前流行制造数字电路和模拟电路混装在1个芯片上的系统LSI。 

在这样的LSI中，在与LSI外部的接口部使用把模拟信号转换为数字信号的A/D转换器、把数字信号转换为模拟信号的D/A转换器。 

而且，在图像用途或通信用途等的LSI中，能进行高速动作的电流驱动型的D/A转换器(Current Steering D/A Converter)是必不可少的。 

图13表示以往的电流驱动型D/A转换器100的电路结构。在图13中，例示出把8位的数字信号转换为模拟信号的情形。 

对电流源IS1～IS2、IS3-1～IS3-63的第一偏压施加端子VB1、第二偏压施加端子VB2施加由偏压电路104产生的电压。从电流源IS1～IS2、IS3-1～IS3-63输出的电流通过由数字信号控制的差动开关SW1～SW2、SW3-1～SW3-63，流入模拟输出端子OUT或接地电源VSS。能从模拟输出端子OUT取得与数字输入信号对应的模拟输出电流。该模拟输出电流由输出负载电阻101转换为电压。 

电流源IS1是1LSB(Least Significant Bit)的电流源，LS2是2LSB的电流源。IS3-1～IS3-63是4 LSB的电流源，整体上存在63个电流源。通过来自这些电流源的组合，能取得2的8次方＝256等级的模拟输出。 

偏压电路104是产生从参考电压发生电路103对参考电压输入端子VREF输入的电压、与连接在参考电阻连接端子IREF上的外部电阻102对应的2个偏压VB1、VB2的电路。 

此外，译码电路105能够把对数字输入端子IN0～IN7输入的8位的数字信号译码，输出差动开关控制信号D1～D2、D3-1～D3-63。 

这样的以往的电流驱动型D/A转换器的电流源，其电路结构如下。 

图14是以往的电流源的第一电路结构例。在图14中，电流源111是如下的电路，即：L(沟道长度)＝L1、W(沟道宽度)＝W1的P沟道型晶体管Tr111的源极端子连接在电源VDD上，该P沟道型晶体管Tr111的栅极端子连接在第一偏压施加端子VB1上，该P沟道型晶体管Tr111的漏极端子连接在L＝L2、W＝W1的P沟道型晶体管Tr112的源极端子上，并且该晶体管Tr112的栅极端子连接在第二偏压施加端子VB2上，该晶体管Tr112的漏极端子连接在电流输出端子Iout111上，该电流源111能输出1LSB的电流值。 

此外，电流源112是如下的电路，即：L＝L1、W＝W1的P沟道型晶体管Tr113的源极端子连接在电源VDD上，该晶体管Tr113的栅极端子连接在第一偏压施加端子VB1上，该晶体管Tr113的漏极端子连接在L＝L2、W＝W1的P沟道型晶体管Tr114的源极端子上，并且该晶体管Tr114的栅极端子连接在第二偏压施加端子VB2上，该晶体管Tr114的漏极端子连接在电流输出端子Iout112上，并且L＝L1、W＝W1的P沟道型晶体管Tr115的源极端子连接在电源VDD上，该晶体管Tr115的栅极端子连接在第一偏压施加端子VB1上，该晶体管Tr115的漏极端子连接在L＝L2、W＝W1的P沟道型晶体管Tr116的源极端子上，并且该晶体管Tr116的栅极端子连接在第二偏压施加端子VB2上，该晶体管Tr116的漏极端子连接在电流输出端子Iout112上，该电流源112能输出2LSB的电流值。 

电流源113是如下的电路，即：L＝L1、W＝W1的P沟道型晶体管Tr117的源极端子连接在电源VDD上，该晶体管Tr117的栅极端 子连接在第一偏压施加端子VB1上，该晶体管Tr117的漏极端子连接在L＝L2、W＝W1的P沟道型晶体管Tr118的源极端子上。该晶体管Tr118的栅极端子连接在第二偏压施加端子VB2上，该晶体管Tr118的漏极端子连接在电流输出端子Iout113上，并且L＝L1、W＝W1的P沟道型晶体管Tr119的源极端子连接在电源VDD上，该晶体管Tr119的栅极端子连接在第一偏压施加端子VB1上，该晶体管Tr119的漏极端子连接在L＝L2、W＝W1的P沟道型晶体管Tr120的源极端子上。晶体管Tr120的栅极端子连接在第二偏压施加端子VB2上，该晶体管Tr120的漏极端子连接在电流输出端子Iout113上，并且L＝L1、W＝W1的P沟道型晶体管Tr121的源极端子连接在电源VDD上，该晶体管Tr121的栅极端子连接在第一偏压施加端子VB1上，该晶体管Tr121的漏极端子连接在L＝L2、W＝W1的P沟道型晶体管Tr122的源极端子上。晶体管Tr122的栅极端子连接在第二偏压施加端子VB2上，该晶体管Tr122的漏极端子连接在电流输出端子Iout113上，并且L＝L1、W＝W1的P沟道型晶体管Tr123的源极端子连接在电源VDD上，该晶体管Tr123的栅极端子连接在第一偏压施加端子VB1上，该晶体管Tr123的漏极端子连接在L＝L2、W＝W1的P沟道型晶体管Tr124的源极端子上。晶体管Tr124的栅极端子连接在第二偏压施加端子VB2上，该晶体管Tr124的漏极端子连接在电流输出端子Iout113上。该结构的电流源113能输出4LSB的电流值。 

图15是图14的电流源111～113的布局图。一般而言，L＝L1、W＝W1的晶体管的漏极端子的扩散层、L＝L2、W＝W1的晶体管的源极端子的扩散层以共享的形式实现。 

图16是表示具有图14的电流源的D/A转换器的基本电路块配置图。电路块114是由1个1LSB电流源111、1个2LSB电流源112、63个4LSB电流源113构成的晶体管矩阵部。一般而言，为了减少制造上的离差，采用不产生间隙地还包含虚拟电流源的形式整齐地配置，以使得电流源变为完整的矩阵状。 

此外，电路块115是开关块，配置有图13的开关SW1、SW2、 SW3-1～SW3-63。 

此外，电路块116是由译码器等构成的逻辑电路。 

图17表示以往的电流源的第二电路结构例。 

首先，电流源119是如下的电路，即：L＝L3、W＝W3的P沟道型晶体管Tr129的源极端子连接在电源VDD上，该晶体管Tr129的栅极端子连接在第一偏压施加端子VB1上，该晶体管Tr129的漏极端子连接在L＝L4、W＝W3的P沟道型晶体管Tr130的源极端子上，并且晶体管Tr130的栅极端子连接在第二偏压施加端子VB2上，该晶体管Tr130的漏极端子连接在电流输出端子Iout119上，该电流源119能输出4LSB的电流值。 

电流源118是如下的电路，即：L＝L3×2、W＝W3的P沟道型晶体管Tr127的源极端子连接在电源VDD上，该晶体管Tr127的栅极端子连接在第一偏压施加端子VB1上，该晶体管Tr127的漏极端子连接在L＝L4×2、W＝W3的P沟道型晶体管Tr128的源极端子上，并且晶体管Tr128的栅极端子连接在第二偏压施加端子VB2上，该晶体管Tr128的漏极端子连接在电流输出端子Iout118上，该电流源118能输出电流源119的一半的电流即2LSB的电流值。 

电流源117是如下的电路，即：L＝L3×4、W＝W3的P沟道型晶体管Tr125的源极端子连接在电源VDD上，该晶体管Tr125的栅极端子连接在第一偏压施加端子VB1上，该晶体管Tr125的漏极端子连接在L＝L4×4、W＝W3的P沟道型晶体管Tr126的源极端子上，并且晶体管Tr126的栅极端子连接在第二偏压施加端子VB2上，该晶体管Tr126的漏极端子连接在电流输出端子Iout117上，该电流源117能输出电流源119的1/4的电流即1LSB的电流值。 

图18是图17的电流源117～119的布局图。 

图19表示以往的电流源的第三电路结构例，是专利文献1中描述的技术。 

首先，电流源122是如下的电路，即：L＝L3、W＝W3、M＝1的P沟道型晶体管Tr137的源极端子连接在电源VDD上，该晶体管 Tr137的栅极端子连接在第一偏压施加端子VB1上，该晶体管Tr137的漏极端子连接在L＝L4、W＝W4、M＝1的P沟道型晶体管Tr138的源极端子上，并且晶体管Tr138的栅极端子连接在第二偏压施加端子VB2上，晶体管Tr138的漏极端子连接在电流输出端子Iout122上，该电流源122能输出4LSB的电流值。 

电流源121是如下的电路，即：L＝L3、W＝W3、M＝1的P沟道型晶体管Tr134的源极端子连接在电源VDD上，该晶体管Tr134的栅极端子连接在第一偏压施加端子VB1上，该晶体管Tr134的漏极端子连接在L＝L4×2、W＝W4、M＝1的P沟道型晶体管Tr135的源极端子、以及L＝L4×2、W＝W4、M＝1的P沟道型晶体管Tr136的源极端子上，并且晶体管Tr135、Tr136的栅极端子连接在第二偏压施加端子VB2上，晶体管Tr135的漏极端子连接在电流输出端子Iout121上，晶体管Tr136的漏极端子连接在负载的P沟道型晶体管Tr140的源极端子上，晶体管Tr140的栅极端子和漏极端子连接在接地电源VSS上。4LSB的电流流过晶体管Tr134，但是其中的2LSB的电流通过晶体管Tr136、Tr140而流入接地电源VSS，剩下的2LSB的电流从电流输出端子Iout121输出。 

电流源120是如下的电路，即：L＝L3、W＝W3、M＝1的P沟道型晶体管Tr131的源极端子连接在电源VDD上，该晶体管Tr131的栅极端子连接在第一偏压施加端子VB1上，该晶体管Tr131的漏极端子连接在L＝L4×4、W＝W4、M＝1的P沟道型晶体管Tr132的源极端子、以及L＝L4×4、W＝W4、M＝3的P沟道型晶体管Tr133的源极端子上，并且晶体管Tr132、Tr133的栅极端子连接在第二偏压施加端子VB2上，晶体管Tr132的漏极端子连接在电流输出端子Iout120上，晶体管Tr133的漏极端子连接在负载的P沟道型晶体管Tr139的源极端子上，晶体管Tr139的栅极端子和漏极端子连接在接地电源VSS上。4LSB的电流流过晶体管Tr131，但是其中的3LSB的电流通过晶体管Tr133、Tr139而流入接地电源VSS，剩下的1LSB的电流从电流输出端子Iout120输出。 

专利文献1：美国专利第6281825号说明书 

发明内容

但是，在所述第一现有技术(图14)中，个数多达63个的4LSB的电流源113每一个由8个晶体管构成，电流源矩阵部114的总晶体管数至少为[(1+2×1+4×63)×2]个＝510个，电流源的总晶体管数多，因此，具有电流源的电路面积增大且成本上升的缺点。而且，在配置这么多的晶体管的大面积的矩阵面内，构成该电流源的各晶体管的电流特性变得不统一，这些晶体管之间的电流特性的差逐渐增大的面内倾斜变强(系统误差)，因此存在各电流源相互间的统一性下降，D/A转换器的转换特性的线性恶化这样的课题。 

此外，在所述第二现有技术(图17)中，在1LSB电流源117、2LSB电流源118、以及4LSB电流源119中，如图18所示，晶体管的尺寸(长度L)在所述3种电流源相互间存在不同，所以1LSB电流源117、2LSB电流源118的晶体管矩阵必须在所述63个4LSB电流源119之外另行形成。因此，电流源的电路面积增大。而且，在4LSB电流源119与1LSB电流源117、2LSB电流源118的相互之间，由于加工精度的不同、电源布线中的电压降的不同、晶体管的电流特性的面内倾斜等，在各电流源的电流值中产生偏离期待值的离差，存在D/A转换器的转换特性的线性恶化这样的课题。 

而且，即使在所述第三现有技术(图19)中，与所述第二现有技术同样，在3种电流源120、121、122中，在这3种电流源相互之间，由于内部结构或晶体管的尺寸(长度L)不同，所以需要在所述63个4LSB电流源122之外另行形成1LSB电流源120和2LSB电流源121的晶体管矩阵，导致电流源面积增大。而且，在4LSB电流源(晶体管矩阵)122与1LSB电流源120以及2LSB电流源121的相互之间，由于加工精度的不同、电源布线中的电压降的不同、晶体管的电流特性的面内倾斜等，在各电流源的电流值中产生偏离期待值的离差，存在D/A转换器的转换特性的线性恶化这样的课题。 

本发明的目的在于，在电流驱动型D/A转换器中，既有效缩小在其内部设置的电流源整体的电路面积，又谋求晶体管矩阵面内的晶体管全体的电流特性的统一化，进一步提高D/A转换特性的线性。 

为了实现所述目的，在本发明中采用如下结构，即：在输出电流值每次加权为1/2的二进制代码电流源中，以共栅-共阴(cascode)方式串联连接构成温度计代码电流源的晶体管，使栅极端子公用，据此，能用相同结构的晶体管的组合构成全部电流源，能在晶体管矩阵中形成全部电流源的晶体管。 

具体而言，本发明的D/A转换器，把数字信号转换为模拟信号，并且具有多个电流源，其特征在于：在所述多个电流源中包含第一电路和第二电路级联连接的电流源；m个第一尺寸的场效应晶体管以共栅-共阴方式连接而构成所述第一电路，且所述m个场效应晶体管的各栅极端子共同施加有第一偏压，其中m为2以上的整数；m个第二尺寸的场效应晶体管以共栅-共阴方式连接而构成所述第二电路，且所述m个场效应晶体管的各栅极端子共同施加第二偏压。 

本发明在所述D/A转换器中，其特征在于：所述第一尺寸的场效应晶体管和所述第二尺寸的场效应晶体管由MOS晶体管构成。 

本发明在所述D/A转换器中，其特征在于：所述MOS晶体管是P沟道型MOS晶体管。 

本发明在所述D/A转换器中，其特征在于：所述MOS晶体管是N沟道型MOS晶体管。 

本发明在所述D/A转换器中，其特征在于：具有1个以上的第一电路和第二电路级联连接的电流源；所述电流源是输出电流值每次加权为1/2的二进制码电流源。 

本发明在所述D/A转换器中，其特征在于：所述第一尺寸的场效应晶体管形成在第一晶体管矩阵的内部；所述第二尺寸的场效应晶体管形成在第二晶体管矩阵的内部。 

本发明在所述D/A转换器中，其特征在于：所述第一晶体管矩阵和所述第二晶体管矩阵分别具有配置在其外周的虚设晶体管。 

本发明在所述D/A转换器中，其特征在于：形成在所述第一晶体管矩阵的内部的预定的晶体管的栅极端子和形成在所述第二晶体管矩阵的内部的预定的晶体管的漏极端子连接在一起，在该连接点生成的电压成为所述第一偏压。 

本发明在所述D/A转换器中，其特征在于：在所述第一晶体管矩阵或所述第二晶体管矩阵中，包含预定的2个P沟道型晶体管的源极端子彼此共有扩散层的图案、以及一个P沟道型晶体管的漏极端子和另一个P沟道型晶体管的源极端子共有扩散层的图案。 

本发明的D/A转换器把数字信号转换为模拟信号，并且具有多个电流源，把数字信号转换为模拟信号，并且具有多个电流源，其特征在于：在所述多个电流源中包含第一电路和第二电路级联连接的电流源；m个第一尺寸的场效应晶体管以共栅-共阴的方式连接而构成所述第一电路，且所述m个场效应晶体管的栅极端子共同施加有第一偏压，其中m为1以上的整数；n个第二尺寸的场效应晶体管以共栅-共阴的方式连接而构成所述第二电路，且所述n个场效应晶体管的各栅极端子共同施加有第二偏压，其中n≥2且n≠m。 

本发明在所述D/A转换器中，其特征在于：所述第一尺寸的场效应晶体管形成在第一晶体管矩阵的内部；所述第二尺寸的场效应晶体管形成在第二晶体管矩阵的内部。 

本发明的D/A转换器，把数字信号转换为模拟信号，并且具有多个电流源，其特征在于：在所述多个电流源中包含第一电路和第二电路级联连接的电流源；m个第一尺寸的场效应晶体管以共有漏极端子的方式并联连接而构成所述第一电路，对所述m个场效应晶体管的各栅极端子共同施加有第一偏压，其中m为2以上的整数；所述第二电路由n个第二尺寸的场效应晶体管以共栅-共阴的方式构成，对所述n个场效应晶体管的各栅极端子共同施加有第二偏压，其中n≥2。 

本发明在所述D/A转换器中，其特征在于：所述第一尺寸的场效应晶体管形成在第一晶体管矩阵的内部；所述第二尺寸的场效应晶体管形成在第二晶体管矩阵的内部。 

本发明的半导体集成电路的特征在于：具有上述D/A转换器。 

根据以上所述，在本发明中，无论低位侧的电流源或高位侧的电流源，所有的电流源都能通过组合同一尺寸的晶体管而构成，所以能在晶体管矩阵中形成全部电流源的晶体管。因此，没有如需要在晶体管矩阵的外部形成预定电流源的构成晶体管的现有技术那样，存在构成晶体管矩阵的电流源和位于该矩阵外部的电流源之间的加工精度的不同或电源布线中的电压降不同等等不同之处，所以各电流源的电流值不会从期待值偏离，D/A转换器的转换特性的线性变得良好。 

而且，在高位的电流源，例如使用1个电流值决定晶体管，在低位的电流源，以共栅-共阴方式串联连接多个同一尺寸的电流值决定晶体管，并且使栅极电压公用，从而能构成每次加权为1/2的二进制码的多个电流源。因此，能用总数少的晶体管形成用温度计代码设计的多个高位的电流源整体，其结果是，能有效缩小晶体管矩阵的面积，所以能有效抑制该晶体管矩阵面内的晶体管全体的电流特性的倾斜等制造离差，使D/A转换器的转换特性的线性进一步提高。 

如上所述，根据本发明，能得到这样一种D/A转换器和具有它的半导体集成电路，即：既能缩小在其内部具有的电流源全体的电路面积，又能使晶体管矩阵面内的晶体管全体的电流特性统一，使D/A转换特性的线性进一步提高。 

附图说明

下面简要说明附图。 

图1是表示本发明实施例1的D/A转换器中内置的电流源的电路 

图2是表示同一电流源的布局结构的图。 

图3是表示同一D/A转换器的块配置的图。 

图4是表示本发明实施例2的D/A转换器的块配置的图。 

图5是表示本发明实施例3的D/A转换器中内置的电流源的电路图。 

图6是表示本发明实施例4的D/A转换器的主要部分的电路图。 

图7是表示本发明实施例5的D/A转换器中内置的电流源的布局结构的图。 

图8是表示本发明实施例6的D/A转换器中内置的电流源的电路图。 

图9是表示同一电流源的变形例的图。 

图10是表示本发明实施例7的D/A转换器中内置的电流源的电路图。 

图11是表示同一电流源的变形例的图。 

图12是表示本发明实施例8的D/A转换器中内置的电流源的电路图。 

图13是表示以往的D/A转换器的全体结构的图。 

图14是表示在现有技术1的D/A转换器中内置的电流源的电路图。 

图15是表示同一电流源的布局结构的图。 

图16是表示同一D/A转换器的块配置的图。 

图17是表示在现有技术2的D/A转换器中内置的电流源的电路图。 

图18是表示同一电流源的布局结构的图。 

图19是表示在现有技术3的D/A转换器中内置的电流源的电路图。 

标号说明 

100-D/A转换器； 

101-输出负载电阻； 

102-外部电阻； 

103-参考电压发生电路； 

104-偏压电路； 

105-译码电路； 

VB1-第一偏压施加端子； 

VB2-第二偏压施加端子； 

IS1、IS2、IS3-1～IS3-63-电流源； 

IN0～IN7-数字输入端子； 

SW1、SW2、SW3-1～63-差动开关； 

D1、D2、D3-1～63-差动开关控制信号； 

OUT-模拟输出端子； 

VSS-接地端子； 

1、12、20、20’、23、23’、29、111、117、120-1LSB的电流源； 

2、13、21、21’、24、24’、30、112、118、121-2LSB的电流源； 

3、14、18、22、22’、25、25’、31、113、119、122-4LSB的电流源； 

A1、A2、A4、C1、C2、C4-第一电路； 

B1、B2、B4、D1、D2、D4-第二电路； 

4、16-第一MOS晶体管矩阵； 

5、17-第二MOS晶体管矩阵； 

6、115-开关电路； 

7、116-逻辑电路； 

114-晶体管矩阵； 

8、9-虚设MOS晶体管； 

15-偏压电路； 

Iout1～Iout3、Iout12～Iout14、Iout15、Iout18、Iout19、Iout20～Iout22、Iout23～Iout25、Iout29～Iout31、Iout111～Iout113、Iout117～Iout119、 Iout120～Iout122-电流输出端子。 

具体实施方式

以下，参照附图说明本发明实施例的D/A转换器。 

(实施例1) 

图1表示本发明实施例1的D/A转换器中具有的电流源的电路结构。D/A转换器全体的电路结构在图13中表示，其详细的说明已经描述，所以这里省略。 

电流源1是1LSB的电流源，电流源2是2LSB的电流源，电流源3是4LSB的电流源。所述2LSB的电流源2流出的电流值加权为所述4LSB的电流源3流出的电流的1/2，所述1LSB的电流源1流出的电流值加权为所述2LSB的电流源2流出的电流的1/2，这些电流源1和电流源2是电流值加权为1/2的二进制码电流源。 

由1个(m＝1)P沟道型MOS晶体管Tr13构成的第一电路A4、由另一个(m＝1)P沟道型MOS晶体管(场效应晶体管)Tr14构成的第二电路B4以级联方式连接，构成所述4LSB的电流源3。在该电流源3中，L＝L3、W＝W3(第一尺寸)的P沟道型MOS晶体管Tr13的源极端子连接在电源VDD上，该MOS晶体管Tr13的栅极端子连接在第一偏压施加端子VB1上，该MOS晶体管Tr13的漏极端子连接在L＝L4、W＝W4(第二尺寸)的P沟道型MOS晶体管Tr14的源极端子上。MOS晶体管Tr14的栅极端子连接在第二偏压施加端子VB2上，MOS晶体管Tr14的漏极端子连接在电流输出端子Iout3上。从电流输出端子Iout3输出4LSB的电流。 

由以共栅-共阴方式连接的2个(m＝2)P沟道型MOS晶体管Tr9、Tr10构成的第一电路A2、以共栅-共阴方式连接的其他2个(m＝2)P沟道型MOS晶体管Tr11、Tr12构成的第二电路B2级联连接，构成2LSB的电流源2。在该电流源2中，L＝L3、W＝W3的P沟道型MOS晶体管Tr9的源极端子连接在电源VDD上，MOS晶体管Tr9的栅极端子连接在第一偏压施加端子VB 1上，MOS晶体管Tr9 的漏极端子连接在L＝L3、W＝W3的P沟道型MOS晶体管Tr10的源极端子上。MOS晶体管Tr10的栅极端子连接在第一偏压施加端子VB1上，MOS晶体管Tr10的漏极端子连接在L＝L4、W＝W4的P沟道型MOS晶体管Tr11的源极端子上，并且MOS晶体管Tr11的栅极端子连接在第二偏压施加端子VB2上，MOS晶体管Tr11的漏极端子连接在L＝L4、W＝W4的P沟道型MOS晶体管Tr12的源极端子上。MOS晶体管Tr12的栅极端子连接在第二偏压施加端子VB2上，MOS晶体管Tr12的漏极端子连接在电流输出端子Iout2上。从电流输出端子Iout2输出电流源3的电流值即2LSB的电流。 

由以共栅-共阴方式连接的4个(m＝4)P沟道型MOS晶体管Tr1～Tr4构成的第一电路A1、以共栅-共阴方式连接的其他4个(m＝4)P沟道型MOS晶体管Tr5～Tr8构成的第二电路B1级联连接，构成1LSB的电流源1。在该电流源1中，L＝L3、W＝W3的P沟道型MOS晶体管Tr1的源极端子连接在电源VDD上，MOS晶体管Tr1的栅极端子连接在第一偏压施加端子VB1上，MOS晶体管Tr1的漏极端子连接在L＝L3、W＝W3的P沟道型MOS晶体管Tr2的源极端子上。MOS晶体管Tr2的栅极端子连接在第一偏压施加端子VB1上，MOS晶体管Tr2的漏极端子连接在L＝L3、W＝W3的P沟道型MOS晶体管Tr3的源极端子上，并且MOS晶体管Tr3的栅极端子连接在第一偏压施加端子VB1上，MOS晶体管Tr3的漏极端子连接在L＝L3、W＝W3的P沟道型MOS晶体管Tr4的源极端子上。MOS晶体管Tr4的栅极端子连接在第一偏压施加端子VB1上，MOS晶体管Tr4漏极端子连接在L＝L4、W＝W4的P沟道型MOS晶体管Tr5的源极端子上，并且MOS晶体管Tr5的栅极端子连接在第二偏压施加端子VB2上，MOS晶体管Tr5的漏极端子连接在L＝L4、W＝W4的P沟道型MOS晶体管Tr6的源极端子上。MOS晶体管Tr6的栅极端子连接在第二偏压施加端子VB2上，MOS晶体管Tr6的漏极端子连接在L＝L4、W＝W4的P沟道型MOS晶体管Tr7的源极端子上，MOS晶体管Tr7的栅极端子连接在第二偏压施加端子VB2上，MOS晶体管Tr7的漏 极端子连接在L＝L4、W＝W4的P沟道型MOS晶体管Tr8的源极端子上。MOS晶体管Tr8的栅极端子连接在第二偏压施加端子VB2上，MOS晶体管Tr8的漏极端子连接在电流输出端子Iout1上。从电流输出端子Iout1输出电流源3的1/4电流值即1LSB的电流。 

图2是图1的电流源的布局图。分别实现了图1所示的电流源1～3。 

图3是本实施例的D/A转换器的基本电路块的配置图。在图3中，电路块4是构成图1的第一电路A1、A2、A4的MOS晶体管即L＝L3、W＝W3尺寸的多个P沟道型MOS晶体管形成的第一MOS晶体管矩阵。由形成在该第一MOS晶体管矩阵4上的MOS晶体管构成的所述第一电路A1、A2、A4分别决定自己的电流源1、2、3流出的电流值。而电路块5是构成图1的第二电路B1、B2和B4的MOS晶体管即L＝L4、W＝W4的尺寸的多个P沟道型MOS晶体管构成的第二MOS晶体管矩阵。出于使恒流特性变得良好的目的，由形成在第二MOS晶体管矩阵5中的MOS晶体管构成的所述第二电路B1、B2、B4分别把自己的电流源1、2、3的输出阻抗设定得很高。 

在图3中，电路块6是开关块，配置有图13的开关SW1、SW2、SW3-1～SW3-63。电路块7是译码器等逻辑电路。 

在图1的电流源1～3中，L＝L3、W＝W3尺寸的P沟道型MOS晶体管配置在电路块4的部分上，L＝L4、W＝W4尺寸的P沟道型MOS晶体管配置在电路块5的部分上。 

电路块4、5分别以不产生间隙地包含虚设MOS晶体管的形式整齐地配置为完全的矩阵状。因此，具有如下优点：能减少制造上的加工精度引起的尺寸偏离，能形成统一特性的MOS晶体管。 

此外，在本实施例中，作为电流源，并不需要L＝L3、W＝W3的尺寸的P沟道型MOS晶体管、L＝L4、W＝W4的尺寸的P沟道型MOS晶体管以外的MOS晶体管。而且，具有63个的4LSB的电流源3只由2个MOS晶体管Tr13、Tr14构成，所以构成在D/A转换器内设置的65个电流源的晶体管的总数为[(4×1+2×1+1×63)×2]个＝138 个，与图1 4所示的现有技术1中的电流源的总晶体管数(＝510)相比，能减少到1/3以下。因此，能有效缩小电流源全体的电路面积，并能降低成本。 

而且，晶体管矩阵4、5是如上所述的小面积，所以能减小该矩阵内的MOS晶体管全体的电流特性的面内倾斜。因此，各电流源相互之间的统一性提高，能取得D/A转换器的转换特性的良好的线性。 

来自电流源的输出电流值主要由L＝L3、W＝W3的尺寸的P沟道型MOS晶体管决定，但是在本块配置中，在更小的面积中配置L＝L3、W＝W3的尺寸的MOS晶体管，所以还具有如下优点，即：能降低MOS晶体管的电流特性的面内分布引起的电流源的不统一性，能实现D/A转换器的线性特性的提高。 

如上所述，在本实施例中，能实现具有制造离差小、更统一、面积小的晶体管矩阵的电流驱动型D/A转换器。 

(实施例2) 

图4是本发明实施例2的D/A转换器的块配置图。 

在图4中，谋求实施例1的D/A转换器标准离差的进一步降低，在图3的电路块4的外周配置多个L＝L3、W＝W3的尺寸的虚设MOS晶体管8，同样，在图3的电路块5的外周配置L＝L4、W＝W4的尺寸的虚设MOS晶体管9。 

在制造电路块(电流源矩阵)4、5时，在其外周部分制造离差增大，但是如图4那样，通过在外周配置虚设MOS晶体管，能降低电流源矩阵4、5的外周部分的通常MOS晶体管的制造离差，能谋求电流源的统一性的进一步提高。 

如上所述，在本实施例中，能实现具有更统一的晶体管矩阵的电流驱动型D/A转换器。 

(实施例3) 

图5示出本发明的实施例3中内置于D/A转换器中的电流源的电路结构。在本实施例中，用N沟道型MOS晶体管构成所述实施例1所示的图1的电流源。 

在图5中，电流源12是1LSB的电流源，电流源13是2LSB的电流源，电流源14是4LSB的电流源。 

由1个(m＝1)N沟道型MOS晶体管Tr28构成的第一电路A4、由另一个(m＝1)N沟道型MOS晶体管Tr27构成的第二电路B4级联连接，构成4LSB的电流源14。在该电流源14中，L＝L3、W＝W3的N沟道型MOS晶体管Tr28的源极端子连接在接地电源VSS上，MOS晶体管Tr28的栅极端子连接在第一偏压施加端子VB1上，MOS晶体管Tr28的漏极端子连接在L＝L4、W＝W4的N沟道型MOS晶体管Tr27的源极端子上。MOS晶体管Tr27的栅极端子连接在第二偏压施加端子VB2上，MOS晶体管Tr27的漏极端子连接在电流输出端子Iout14上。从电流输出端子Iout14引入4LSB的电流。 

由以共栅-共阴方式连接的2个(m＝2)N沟道型MOS晶体管Tr26、Tr25构成的第一电路A2、由以共栅-共阴方式连接的其他2个(m＝2)N沟道型MOS晶体管Tr24、Tr23构成的第二电路B2级联连接，构成2LSB的电流源13。在该电流源13中，L＝L3、W＝W3的N沟道型MOS晶体管Tr26的源极端子连接在接地电源VSS上，MOS晶体管Tr26的栅极端子连接在第一偏压施加端子VB1上，MOS晶体管Tr26的漏极端子连接在L＝L3、W＝W3的N沟道型MOS晶体管Tr25的源极端子上。MOS晶体管Tr25的栅极端子连接在第一偏压施加端子VB1上，MOS晶体管Tr25的漏极端子连接在L＝L4、W＝W4的N沟道型MOS晶体管Tr24的源极端子上，并且MOS晶体管Tr24的栅极端子连接在第二偏压施加端子VB2上，MOS晶体管Tr24的漏极端子连接在L＝L4、W＝W4的N沟道型MOS晶体管Tr23的源极端子上。MOS晶体管Tr23的栅极端子连接在第二偏压施加端子VB2上，MOS晶体管Tr23的漏极端子连接在电流输出端子Iout13上。从电流输出端子Iout13引入电流源14的一半的电流值即2LSB的电流。 

由以共栅-共阴方式连接的4个(m＝4)N沟道型MOS晶体管Tr22～Tr19构成的第一电路A1、由以共栅-共阴方式连接的其他4个(m＝4)N沟道型MOS晶体管Tr18～Tr15构成的第二电路B1级联连 接，构成1LSB的电流源12。在该电流源12中，L＝L3、W＝W3的N沟道型MOS晶体管Tr22的源极端子连接在接地电源VSS上，MOS晶体管Tr22的栅极端子连接在第一偏压施加端子VB1上，MOS晶体管Tr22的漏极端子连接在L＝L3、W＝W3的N沟道型MOS晶体管Tr21的源极端子上。MOS晶体管Tr21的栅极端子连接在第一偏压施加端子VB1上，MOS晶体管Tr21的漏极端子连接在L＝L3、W＝W3的N沟道型MOS晶体管Tr20的源极端子上，并且MOS晶体管Tr20的栅极端子连接在第一偏压施加端子VB1上，MOS晶体管Tr20的漏极端子连接在L＝L3、W＝W3的N沟道型MOS晶体管Tr19的源极端子上。MOS晶体管Tr19的栅极端子连接在第一偏压施加端子VB1上，MOS晶体管Tr19的漏极端子连接在L＝L4、W＝W4的N沟道型MOS晶体管Tr18的源极端子上，并且MOS晶体管Tr18的栅极端子连接在第二偏压施加端子VB2上，MOS晶体管Tr18漏极端子连接在L＝L4、W＝W4的N沟道型MOS晶体管Tr17的源极端子上。MOS晶体管Tr17的栅极端子连接在第二偏压施加端子VB2上，MOS晶体管Tr17的漏极端子连接在L＝L4、W＝W4的N沟道型MOS晶体管Tr16的源极端子上，MOS晶体管Tr16的栅极端子连接在第二偏压施加端子VB2上，MOS晶体管Tr16的漏极端子连接在L＝L4、W＝W4的N沟道型MOS晶体管Tr15的源极端子上。该MOS晶体管Tr15的栅极端子连接在第二偏压施加端子VB2上，该MOS晶体管Tr15的漏极端子连接在电流输出端子Iout12上。从电流输出端子Iout12引入电流源14的1/4的电流值即1LSB的电流。 

在本实施例中，电流源整齐地配置为完全的矩阵状，所以能降低制造上的加工精度引起的尺寸离差，具有能形成统一的特性的MOS晶体管的优点。 

此外，作为电流源，并不需要L＝L3、W＝W3、L＝L4、W＝W4的尺寸的N沟道型MOS晶体管以外的MOS晶体管，所以还具有能抑制晶体管矩阵的尺寸的优点。 

电流源电流取决于L＝L3、W＝W3的尺寸的N沟道型MOS晶体 管，但是在本框图配置中，在更小的面积中配置L＝L3、W＝W3的尺寸的MOS晶体管，所以能降低MOS晶体管的电流特性的面内分布引起的电流源的不统一性，具有能实现D/A转换器的线性特性的提高的优点。 

如上所述，在本实施例中，能实现具有制造离差小、更统一、面积小的晶体管矩阵的电流驱动型D/A转换器。 

(实施例4) 

图6表示本发明实施例4的D/A转换器的主要部分的电路结构。本实施例中，除了示出所述实施例1的图1所示的3种电流源1～3之外，还示出图13所示的偏压电路104的内部结构。 

在图6中，15表示所述图13所示的偏压电路104的一部分。该偏压电路15是产生第一偏压的电路，在第一晶体管矩阵16内形成的L＝L3、W＝W3的P沟道型MOS晶体管(预定的晶体管)Tr29的源极端子连接在电源VDD上，MOS晶体管Tr29的漏极端子连接在形成于第二晶体管矩阵17内的L＝L4、W＝W4的P沟道型MOS晶体管Tr30的源极端子上。该P沟道型MOS晶体管Tr30的栅极端子连接在第二偏压施加端子VB2上，该MOS晶体管Tr30的漏极端子连接在所述第一晶体管矩阵16内形成的P沟道型MOS晶体管Tr29的栅极端子上，并且与电流输出端子Iout15连接。而且，通过把电流输出端子Iout15连接在电流源上，产生偏压VB1。偏压电路15中产生的偏压VB1提供给晶体管矩阵内的各电流源，各电流源的电流值设定为预定的值。 

在本实施例中，偏压电路配置在晶体管矩阵内，所以具有能抑制D/A转换器输出电流的标准离差，能以高精度实现的优点。 

如上所述，在本实施例中，能实现输出电流精度高，制造离差和面积小的电流驱动型D/A转换器。 

(实施例5) 

图7是表示本发明实施例5的D/A转换器中内置的电流源的布局结构的图。在本实施例中，扩散层由2个MOS晶体管共享，谋求电 流源矩阵的小面积化。 

在图7中，在1LSB的电流源1中，MOS晶体管Tr2的漏极端子和MOS晶体管Tr3的源极端子共享扩散层。此外，MOS晶体管Tr1的源极端子以及MOS晶体管Tr4的漏极端子分别与虚设的P沟道型MOS晶体管Tr96、Tr97共享扩散层。 

此外，在2LSB的电流源2中，MOS晶体管Tr9的源极端子以及MOS晶体管Tr10的漏极端子分别与虚设的P沟道型MOS晶体管Tr98、Tr99共享扩散层。 

18是4LSB的电流源，具有组合2个4LSB的电流源的布局结构。L＝L3、W＝W3的P沟道型MOS晶体管Tr45的源极端子连接在电源VDD上，MOS晶体管Tr45的栅极端子连接在第一偏压施加端子VB1上，MOS晶体管Tr45的漏极端子与L＝L4、W＝W4的P沟道型MOS晶体管Tr47的源极端子连接。该MOS晶体管Tr47的栅极端子连接在第二偏压施加端子VB2上，该MOS晶体管Tr47的漏极端子连接在电流输出端子Iout18上。从电流输出端子Iout18输出4LSB的电流。并且，L＝L3、W＝W3的P沟道型MOS晶体管Tr46的源极端子连接在电源VDD上，MOS晶体管Tr46的栅极端子连接在第一偏压施加端子VB1上，MOS晶体管Tr46的漏极端子与L＝L4、W＝W4的P沟道型MOS晶体管Tr48的源极端子连接。该MOS晶体管Tr48的栅极端子连接在第二偏压施加端子VB2上，该MOS晶体管Tr48的漏极端子连接在电流输出端子Iout19上，从电流输出端子Iout19输出4LSB的电流。 

在电流源18中，MOS晶体管Tr45的源极端子和MOS晶体管Tr46的源极端子共享扩散层。 

在本实施例中，构成电流源矩阵的MOS晶体管共享作为源极端子和漏极端子的扩散层，具有能实现更小的电流源矩阵的优点。在本实施例中，说明构成第一MOS晶体管矩阵的MOS晶体管的源极和漏极端子的扩散层的共享化，但是并不局限于第一MOS晶体管矩阵。 

在本实施例中，能实现具有面积更小的电流源矩阵的电流驱动型 D/A转换器。 

(实施例6) 

图8表示本发明实施例6的D/A转换器中内置的电流源的电路结构图。在表示所述实施例1的图1中，关于3个电流源1～3，在第一电路A1、A2、A4、与它对应的第二电路B1、B2、B4中，构成的晶体管的个数为同一个数，但是在本实施例中，为不同的个数。 

在图8中，电流源20是1LSB的电流源，电流源21是2LSB的电流源，电流源22是4LSB的电流源。 

以共有漏极端子的方式并联连接的2个(m＝2)P沟道型MOS晶体管Tr58、Tr60构成的第一电路C4、1个(n≠m)P沟道型MOS晶体管Tr59构成的第二电路D4级联连接，从而构成4LSB的电流源22。在电流源22中，源极端子均连接在电源VDD上，栅极端子均连接在第一偏压施加端子VB1上的L＝L3、W＝W3的P沟道型MOS晶体管Tr58、Tr60的漏极端子连接在一起，并且连接在L＝L4、W＝W4的P沟道型MOS晶体管Tr59的源极端子上。此外，MOS晶体管Tr59的栅极端子连接在第二偏压施加端子VB2上，MOS晶体管Tr59的漏极端子连接在电流输出端子Iout22上。从电流输出端子Iout22输出4LSB的电流。 

由1个P沟道型MOS晶体管Tr55构成的第一电路C2、由以共栅-共阴方式连接的2个(n＝2)P沟道型MOS晶体管Tr56、Tr57构成的第二电路D2级联，构成2LSB的电流源21。该电流源21，L＝L3、W＝W3的P沟道型MOS晶体管Tr55的源极端子连接在电源VDD上，MOS晶体管Tr55的栅极端子连接在第一偏压施加端子VB1上，MOS晶体管Tr55的漏极端子连接在L＝L4、W＝W4的P沟道型MOS晶体管Tr56的源极端子上。MOS晶体管Tr56的栅极端子连接在第二偏压施加端子VB2上，MOS晶体管Tr56的漏极端子连接在L＝L4、W＝W4的P沟道型MOS晶体管Tr57的源极端子上，并且MOS晶体管Tr57的栅极端子连接在第二偏压施加端子VB2上，MOS晶体管Tr57的漏极端子连接在电流输出端子Iout21上。从电流输出端子Iout21输出电 流值22的一半的电流值，即2LSB的电流。 

由以共栅-共阴方式连接的2个P沟道型MOS晶体管Tr49、Tr50构成的第一电路C1、4个(n≠m＝2)P沟道型MOS晶体管Tr51～Tr54构成的第二电路D1级联，构成1LSB的电流源20。在该电流源20中，L＝L3、W＝W3的P沟道型MOS晶体管Tr49的源极端子连接在电源VDD上，MOS晶体管Tr49的栅极端子连接在第一偏压施加端子VB 1上，MOS晶体管Tr49的漏极端子连接在L＝L3、W＝W3的P沟道型MOS晶体管Tr50的源极端子上。MOS晶体管Tr50的栅极端子连接在第一偏压施加端子VB1上，MOS晶体管Tr50的漏极端子连接在L＝L4、W＝W4的P沟道型MOS晶体管Tr51的源极端子上，并且MOS晶体管Tr51的栅极端子连接在第二偏压施加端子VB2上，MOS晶体管Tr51的漏极端子连接在L＝L4、W＝W4的P沟道型MOS晶体管Tr52的源极端子上。该MOS晶体管Tr52的栅极端子连接在第二偏压施加端子VB2上，该MOS晶体管Tr52的漏极端子连接在L＝L4、W＝W4的P沟道型MOS晶体管Tr53的源极端子上，并且MOS晶体管Tr53的栅极端子连接在第二偏压施加端子VB2上，MOS晶体管Tr53的漏极端子连接在L＝L4、W＝W4的P沟道型MOS晶体管Tr54的源极端子上。MOS晶体管Tr54的栅极端子连接在第二偏压施加端子VB2上，MOS晶体管Tr54的漏极端子连接在电流输出端子Iout20上。从电流输出端子Iout20输出电流值22的1/4的电流值即1LSB的电流。 

另外，L＝L3、W＝W3尺寸的MOS晶体管形成第一MOS晶体管矩阵，L＝L4、W＝W4尺寸的MOS晶体管形成第二MOS晶体管矩阵。 

在本实施例中，电流源整齐地配置为完全的矩阵状，所以具有如下的优点：能减少制造上的加工精度引起的尺寸标准离差，能形成统一的特性的MOS晶体管。 

电流源电流主要由L＝L3、W＝W3尺寸的P沟道型MOS晶体管决定，但是在本电路块配置中，在更小的面积中配置L＝L3、W＝W3尺寸的MOS晶体管，所以具有如下的优点，即：能降低MOS晶体管 的电流特性的面内分布引起的电流源的不统一性，能实现D/A转换器的线性特性的提高。 

如上所述，在本实施例中，能实现具有制造离差小、更统一，面积小的晶体管矩阵的电流驱动型D/A转换器。 

(实施例6的变形例) 

图9表示本发明的实施例6的变形例。 

在所述的实施例6中，如图8所示，用1个MOS晶体管Tr55构成2LSB的电流源21的第一电路C2，但是用一个MOS晶体管构成将电流值的输出阻抗设定得很高的第二电路。 

即，在图9中，4LSB的电流源22’由L＝L3、W＝W3尺寸的一个P沟道型MOS晶体管Tr58构成第一电路C4，并且L＝L4、W＝W4尺寸的2个P沟道型MOS晶体管Tr59、Tr60以共有源极端子和漏极端子的方式并联，构成第二电路D4。此外，L＝L3、W＝W3尺寸的2个P沟道型MOS晶体管Tr55、Tr56以共栅-共阴的方式连接，构成第一电路C2，并且由L＝L4、W＝W4尺寸的一个P沟道型MOS晶体管Tr57构成第二电路D2。1LSB的电流源20’中，L＝L3、W＝W3的尺寸的4个P沟道型MOS晶体管Tr49～Tr52以共栅-共阴的方式连接，构成第一电路C1，并且L＝L4、W＝W4尺寸的2个P沟道型MOS晶体管Tr53、Tr54以共栅-共阴的方式连接，构成第二电路D1。 

因此，在本变形例中，取得与实施例6同样的作用效果。 

(实施例7) 

图10表示本发明实施例7的D/A转换器中内置的电流源的电路结构。在所述的实施例6中，如图8所示，用一个MOS晶体管Tr55构成2LSB的电流源21的第一电路C2，但是在本实施例中，用一个MOS晶体管Tr61构成1LSB的电流源23的第一电路C1。 

即在图10中，电流源23是1LSB的电流源，电流源24是2LSB的电流源，电流源25是4LSB的电流源。 

由4个(m＝4)P沟道型MOS晶体管Tr70、Tr72～Tr74构成的第一电路C4、由1个(n＝1)P沟道型MOS晶体管Tr71构成的第二电 路D4级联连接，构成所述4LSB的电流源25。在该电流源25中，源极端子均连接在电源VDD上，栅极端子均连接在第一偏压施加端子VB1上的L＝L3、W＝W3的4个P沟道型MOS晶体管Tr70、Tr72、Tr73、Tr74的漏极端子连接在一起，并且连接在L＝L4、W＝W4的P沟道型MOS晶体管Tr71的源极端子上。该MOS晶体管Tr71的栅极端子连接在第二偏压施加端子VB2上，该MOS晶体管Tr71的漏极端子连接在电流输出端子Iout25上。从电流输出端子Iout25输出4LSB的电流。 

以漏极端子公用的方式并联连接的2个(m＝2)P沟道型MOS晶体管Tr66、Tr69构成的第一电路C2、以共栅-共阴方式连接的2个(n＝2)P沟道型MOS晶体管Tr67、Tr68构成的第二电路D2级联连接，构成2LSB的电流源24。在该电流源24中，源极端子均连接在电源VDD上，栅极端子均连接在第一偏压施加端子VB1上的L＝L3、W＝W3的2个P沟道型MOS晶体管Tr66、Tr69的漏极端子连接在一起，并且连接在L＝L4、W＝W4的P沟道型MOS晶体管Tr67的源极端子上。该MOS晶体管Tr67的栅极端子连接在第二偏压施加端子VB2上，该MOS晶体管Tr67的漏极端子连接在L＝L4、W＝W4的P沟道型MOS晶体管Tr68的源极端子上，该MOS晶体管Tr68的栅极端子连接在第二偏压施加端子VB2上，该MOS晶体管Tr68的漏极端子连接在电流输出端子Iout24上。从电流输出端子Iout24输出电流源25的一半的电流值即2LSB的电流。 

由1个P沟道型MOS晶体管Tr61构成的第一电路C1、以共栅-共阴方式连接的4个(n＝4)P沟道型MOS晶体管Tr62～Tr65构成的第二电路D 1级联连接，构成1LSB的电流源23。在该电流源23中，L＝L3、W＝W3的P沟道型MOS晶体管Tr61的源极端子连接在电源VDD上，MOS晶体管Tr61的栅极端子连接在第一偏压施加端子VB 1上，MOS晶体管Tr61的漏极端子连接在L＝L4、W＝W4的P沟道型MOS晶体管Tr62的源极端子上。该MOS晶体管Tr62的栅极端子连接在第二偏压施加端子VB2上，该MOS晶体管Tr62的漏极 端子连接在L＝L4、W＝W4的P沟道型MOS晶体管Tr63的源极端子上，并且该MOS晶体管Tr63的栅极端子连接在第二偏压施加端子VB2上，该MOS晶体管Tr63的漏极端子连接在L＝L4、W＝W4的P沟道型MOS晶体管Tr64的源极端子上。该MOS晶体管Tr64的栅极端子连接在第二偏压施加端子VB2上，该MOS晶体管Tr64的漏极端子连接在L＝L4、W＝W4的P沟道型MOS晶体管Tr65的源极端子上，MOS晶体管Tr65的栅极端子连接在第二偏压施加端子VB2上，MOS晶体管Tr65的漏极端子连接在电流输出端子Iout23上。从电流输出端子Iout23输出电流源25的1/4的电流值即1LSB的电流。 

L＝L3、W＝W3尺寸的MOS晶体管形成第一MOS晶体管矩阵，L＝L4、W＝W4的MOS晶体管形成第二MOS晶体管矩阵。 

在本实施例中，电流源整齐地配置为完全的矩阵状，所以具有如下的优点，即：能减少制造上的加工精度引起的尺寸离差，能形成统一的特性的MOS晶体管。 

电流源电流取决于L＝L3、W＝W3尺寸的MOS晶体管，但是在本电路块配置中，在更小的面积中配置L＝L3、W＝W3尺寸的MOS晶体管，所以能降低MOS晶体管的电流特性的面内分布引起的电流源的不统一性，具有能实现D/A转换器的线性特性的提高的优点。 

如上所述，在本实施例中，能实现具有制造离差小、更统一、面积小的晶体管矩阵的电流驱动型D/A转换器。 

(实施例7的变形例) 

图11表示本发明的实施例7的变形例。 

在所述的实施例7中，如图10所示，用1个MOS晶体管Tr61构成1LSB的电流源23的第一电路C1，但是在本实施例中，用一个MOS晶体管构成第二电路D1。 

即在图11中，4LSB的电流源25’中，由L＝L3、W＝W3尺寸的一个P沟道型MOS晶体管Tr70、第一偏压施加端子VB1构成第一电路C4，并且L＝L4、W＝W4尺寸的4个P沟道型MOS晶体管Tr71～Tr74以公用源极端子和漏极端子的方式并联连接，它们的栅极端子都连接 在第二偏压施加端子VB2上，构成第二电路D4。此外，2LSB的电流源24’中，L＝L3、W＝W3尺寸的2个P沟道型MOS晶体管Tr66、Tr67以共栅-共阴的方式连接，栅极端子都连接在第一偏压施加端子VB1上，构成第一电路C2，并且L＝L4、W＝W4尺寸的2个P沟道型MOS晶体管Tr68、Tr69以公用源极端子和漏极端子的方式并联连接，它们的栅极端子都连接在第二偏压施加端子VB2上，构成第二电路D2。1LSB的电流源23’中，L＝L3、W＝W3尺寸的4个P沟道型MOS晶体管Tr6 1～Tr64以共栅-共阴的方式连接，它们的栅极端子都连接在第一偏压施加端子VB1上，构成第一电路C1，并且由L＝L4、W＝W4尺寸的1个P沟道型MOS晶体管Tr65、第二偏压施加端子VB2构成第二电路D1。 

因此，在本变形例中，也取得与实施例6同样的作用效果。 

(实施例8) 

图12是表示本发明实施例8的D/A转换器的电流源的电路结构图。若概述本实施例，则采用不配置各电流源具有的第二电路结构，该第二电路是指用于把恒流源的输出阻抗设定为很高的电路。 

即在图12中，电流源29是1LSB的电流源，电流源30是2LSB的电流源，电流源31是4LSB的电流源。 

在电流源31中，L＝L3、W＝W3的P沟道型MOS晶体管Tr95的源极端子连接在电源VDD上，MOS晶体管Tr95的栅极端子连接在第一偏压施加端子VB 1上，MOS晶体管Tr95的漏极端子连接在电流输出端子Iout31上。从电流输出端子Iout31输出4LSB的电流。 

在电流源30中，L＝L3、W＝W3的P沟道型MOS晶体管Tr93的源极端子连接在电源VDD上，MOS晶体管Tr93的栅极端子连接在第一偏压施加端子VB 1上，MOS晶体管Tr93的漏极端子连接在L＝L3、W＝W3的P沟道型MOS晶体管Tr94的源极端子上，该MOS晶体管Tr94的栅极端子连接在第一偏压施加端子VB1上，该MOS晶体管Tr94的漏极端子连接在电流输出端子Iout30上。从电流输出端子Iout30输出电流源31的一半的电流值即2LSB的电流。 

在电流源29中，L＝L3、W＝W3的P沟道型MOS晶体管Tr89的源极端子连接在电源VDD上，MOS晶体管Tr89的栅极端子连接在第一偏压施加端子VB1上，MOS晶体管Tr89的漏极端子连接在L＝L3、W＝W3的P沟道型MOS晶体管Tr90的源极端子上。该MOS晶体管Tr90的栅极端子连接在第一偏压施加端子VB1上，该MOS晶体管Tr90的漏极端子连接在L＝L3、W＝W3的P沟道型MOS晶体管Tr91的源极端子上，该MOS晶体管Tr91的栅极端子连接在第一偏压施加端子VB1上，该MOS晶体管Tr91的漏极端子连接在L＝L3、W＝W3的P沟道型MOS晶体管Tr92的源极端子上。该MOS晶体管Tr92的栅极端子连接在第一偏压施加端子VB1上，该MOS晶体管Tr92的漏极端子连接在电流输出端子Iout29上。从电流输出端子Iout29输出电流源31的1/4的电流值即1LSB的电流。 

在本实施例中，作为电流源，并不需要L＝L3、W＝W3尺寸的P沟道型MOS晶体管以外的MOS晶体管，所以具有能把电流源矩阵抑制在很小尺寸的优点。 

此外，电流源整齐地配置为完全的矩阵状，所以具有如下优点，即：能减少制造上的加工精度引起的尺寸离差，能形成统一的特性的MOS晶体管。 

如上所述，在本实施例中，能实现具有制造离差小、更统一、面积小的电流源矩阵的电流驱动型D/A转换器。 

而且，在本实施例中，虽然使用了8位(bit)的D/A转换器进行说明，但本发明对于位数并没有特别的限制。 

此外，在本实施例中，使用高位以温度计代码设计、低位用二进制码设计的电流源进行了说明，但是本发明也可以应用于高位以温度计代码设计、中位也以温度计代码设计、低位以二进制码设计的情况，对于电流源结构并未特别限定。 

此外，在以上的说明中，只对D/A转换器进行了说明，但是本发明并不局限于该D/A转换器，当然也同样能应用于包含该D/A转换器的半导体集成电路。 

工业上的可利用性 

综上所述，本发明既能有效地缩小在内部设置的电流源整体的电路面积，又能谋求电流源矩阵面内的MOS晶体管全体的电流特性的统一化，能使D/A转换特性的线性进一步提高，所以作为D/A转换器和具有D/A转换器的半导体集成电路是有用的。 

Claims (13)

1.一种D/A转换器，把数字信号转换为模拟信号，并且具有多个电流源，其特征在于：

在所述多个电流源中包含第一电路和第二电路级联连接的电流源；

所述第一电路由m个第一尺寸的场效应晶体管以共栅-共阴方式连接而构成，且所述m个场效应晶体管的各栅极端子上共同施加有有第一偏压，其中m为2以上的整数；

所述第二电路由m个第二尺寸的场效应晶体管以共栅-共阴方式连接而构成，且所述m个场效应晶体管的各栅极端子上共同施加有有第二偏压。

2.根据权利要求1所述的D/A转换器，其特征在于：

所述第一尺寸的场效应晶体管和所述第二尺寸的场效应晶体管由MOS晶体管构成。

3.根据权利要求2所述的D/A转换器，其特征在于：

所述MOS晶体管是P沟道型MOS晶体管。

4.根据权利要求2所述的D/A转换器，其特征在于：

所述MOS晶体管是N沟道型MOS晶体管。

5.根据权利要求1所述的D/A转换器，其特征在于：

具有1个以上的第一电路和第二电路级联连接的电流源；

所述电流源是输出电流值每次加权为1/2的二进制码电流源。

6.根据权利要求1所述的D/A转换器，其特征在于：

所述第一尺寸的场效应晶体管形成在第一晶体管矩阵的内部；

所述第二尺寸的场效应晶体管形成在第二晶体管矩阵的内部。

7.根据权利要求6所述的D/A转换器，其特征在于：

所述第一晶体管矩阵和所述第二晶体管矩阵分别具有配置在其外周的虚设晶体管。

8.根据权利要求6所述的D/A转换器，其特征在于：

形成在所述第一晶体管矩阵的内部的预定的晶体管的栅极端子和形成在所述第二晶体管矩阵的内部的预定的晶体管的漏极端子连接在一起，在该连接点生成的电压成为所述第一偏压。

9.根据权利要求6所述的D/A转换器，其特征在于：

在所述第一晶体管矩阵或所述第二晶体管矩阵中，包含预定的2个P沟道型晶体管的源极端子彼此共有扩散层的图案、以及一个P沟道型晶体管的漏极端子和另一个P沟道型晶体管的源极端子共有扩散层的图案。

10.一种D/A转换器，把数字信号转换为模拟信号，并且具有多个电流源，其特征在于：

在所述多个电流源中包含第一电路和第二电路级联连接的电流源；

所述第一电路由m个第一尺寸的场效应晶体管以共栅-共阴的方式连接而构成，且所述m个场效应晶体管的栅极端子上共同施加有第一偏压，其中m为1以上的整数；

所述第二电路由n个第二尺寸的场效应晶体管以共栅-共阴的方式连接而构成，且所述n个场效应晶体管的各栅极端子上共同施加有第二偏压，其中n≥2且n≠m。

11.根据权利要求10所述的D/A转换器，其特征在于：

所述第一尺寸的场效应晶体管形成在第一晶体管矩阵的内部；

所述第二尺寸的场效应晶体管形成在第二晶体管矩阵的内部。

12.一种D/A转换器，把数字信号转换为模拟信号，并且具有多个电流源，其特征在于：

在所述多个电流源中包含第一电路和第二电路级联连接的电流源；

所述第一电路由m个第一尺寸的场效应晶体管以共有漏极端子的方式并联连接而构成，且所述m个场效应晶体管的各栅极端子上共同施加有第一偏压，其中m为2以上的整数；

所述第二电路由n个第二尺寸的场效应晶体管以共栅-共阴的方式构成，且所述n个场效应晶体管的各栅极端子上共同施加有第二偏压，其中n≥2。

13.根据权利要求12所述的D/A转换器，其特征在于：

所述第一尺寸的场效应晶体管形成在第一晶体管矩阵的内部；

所述第二尺寸的场效应晶体管形成在第二晶体管矩阵的内部。

Images