CN101178978A - 多层电容器 - Google Patents
多层电容器 Download PDFInfo
- Publication number
- CN101178978A CN101178978A CNA200710165728XA CN200710165728A CN101178978A CN 101178978 A CN101178978 A CN 101178978A CN A200710165728X A CNA200710165728X A CN A200710165728XA CN 200710165728 A CN200710165728 A CN 200710165728A CN 101178978 A CN101178978 A CN 101178978A
- Authority
- CN
- China
- Prior art keywords
- internal electrode
- capacitor
- lead portion
- sides
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 220
- 238000003475 lamination Methods 0.000 claims description 37
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 239000007772 electrode material Substances 0.000 abstract description 5
- 238000010030 laminating Methods 0.000 abstract 1
- 230000007847 structural defect Effects 0.000 abstract 1
- 239000000919 ceramic Substances 0.000 description 9
- 150000001875 compounds Chemical class 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000001354 calcination Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910001252 Pd alloy Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 102000000584 Calmodulin Human genes 0.000 description 1
- 108010041952 Calmodulin Proteins 0.000 description 1
- 229910018100 Ni-Sn Inorganic materials 0.000 description 1
- 229910018532 Ni—Sn Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007634 remodeling Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
Abstract
一种减小等效串联电感(ESL)的多层电容器，它的设计自由度高，其中的电极材料费用低，并且难以发生结构缺陷。第一和第二内部电极的引线部分以及第三和第四内部电极的引线部分被设置成沿着两个侧面中每一个的长度方向交替地露出。最好将第一和第三内部电极以及第二和第四内部电极设置成使得沿着每个侧面的长度方向以共面方式布置；两个内部电极之间有预定的间隔。沿介电层叠置的方向观看时，第一内部电极的电容器形成部分不与第四内部电极的电容器形成部分交迭，第二内部电极的电容器形成部分不与第三内部电极的电容器形成部分交迭。
Description
技术领域
本发明涉及多层电容器，具体地说，涉及一种要形成为多接线端型多层电容器，用以减少等效串联电感(ESL)。
背景技术
在电源电路中的电源线和接地线的阻抗在电源线内引起大的起伏变动时，驱动电路的工作会变得不稳定，经电源电路引起各电路之间的干扰，以及会发生振荡。因此，通常会在电源线和接地线之间连接有去耦电容器。所述去耦电容器通过降低电源线和接地线之间的阻抗，而具有抑制电源电压起伏变动以及电路之间干扰的作用。
近些年来，比如蜂房电话类的通信设备，以及比如个人计算机类的信息处理装置，为处理大量的信息都提高了信号的速度，并且所用的各种IC(集成电路)的时钟频率也已加大。相应地，就容易产生包含多种谐振成分的噪声，而且，在IC电压电路中，也需要实行较强的去耦。
为了增强去耦的效果，使用具有良好阻抗频率特性的电容器是有效的。适用于这种目的的电容器包括多层电容器。与电解电容器相比，由于多层电容器的ESL小，所以，多层电容器在宽频带范围内都具有良好的吸收效应。
一般地说，把用作IC之去耦电容器的多层电容器安置在IC附近。这是因为在电压线中发生电压起伏变动时，通过快速地将电荷从电容器提供给IC，可以防止IC起动的延迟。
然而，在电容器充电或者放电的情况下，电容器中要产生反电动势，由dV＝L·di/dt表示。在反电动势dV较大时，延迟对于IC加给电荷。在IC的时钟频率变至高频率的情况下，以di/dt表示的单位电流变化量趋于增大。换句话说，为了减小反电动势dV，需要减小以L表示的电感。电感L包括从IC的电源引线到电容器的布图电感、从电容器到地的布图电感，以及电容器中的ESL。在电路设计中，减小各布图电感是有限制的。因此，就要求更多地减小电容器中的ESL。
因此，作为其中ESL更多地减小的多层电容器，日本未审专利公开No.2002-151349(特别参见图3、6和8)、No.2004-103883(特别参见图1)和No.2006-32904(特别参见图4、7和13)中描述的那些都有所推荐。
图13A-16B的平面视图中，利用包含各电极的截面来表示多层电容器内部结构。图13A和13B表示比如日本未审专利公开No.2002-151349中所公开的结构。图14A和14B表示比如日本未审专利公开No.2004-103883中所公开的结构。图15A和15B表示比如日本未审专利公开No.2006-32904中所公开的结构。
图13A-16B共同表示实际为长方体状的叠层6，它是由多个叠置的介电层1形成的，并且包括彼此面对的第一和第二侧面2和3，以及彼此面对的第三和第四侧面4和5。在图13A-16B中，由虚线箭号表示各电流的示例。
首先，参照图13A和13B，日本未审专利公开No.2002-151349公开了一种多接线端的多层电容器8，其中，在叠层6的彼此面对的第一和第二侧面2和3上，形成总共8个外部接线端电极7。在这种多层电容器8中，以共面的方式把引至第一侧面2的内部电极9安装成面对引至与第一侧面2面对之第二侧面3的内部电极10。类似地，把内部电极11以共面的方式安装成面对内部电极12。按照这种结构，在内部电极9-12中流动的电流，在各面对的部分中都是反向的，因而在这样的电流周围所产生的磁场彼此抵销，从而使多层电容器8的ESL减小。
接下去参照图14A-14D，日本未审专利公开No.2004-103883公开了一种多接线端的多层电容器14，其中，在第一至第四侧面2-5上，形成总共8个外部接线端电极13。在这种多层电容器14中，以共面的方式彼此面对的内部电极15、16和17，以及以共面的方式彼此面对的内部电极18、19和20交替地引至叠层6的彼此面对的第一和第二侧面2和3。另外，内部电极15-17和18-20沿叠层方向面对公用内部电极21和22，形成多个电容器。公用内部电极21和22分别引至叠层6的彼此面对的第三和第四侧面4和5。按照这种结构，在内部电极15-20中流动的电流，在各面对的部分内都是反向的，因而在这样的电流周围所产生的磁场彼此抵销，从而使多层电容器14的ESL减小。
继而，日本未审专利公开No.2006-32904公开了多种多接线端的多层电容器。比如图15A和15B所示的那样，多接线端的多层电容器24中，在叠层6的彼此面对的第一和第二侧面上，形成总共8个外部接线端电极23。在多层电容器24中，在以共面的方式彼此面对的呈U字形的内部电极25和26，以及以共面的方式彼此面对的呈U字形的内部电极27和28中，各面对的部分内的电流都是反向的，因而在这样的电流周围所产生的磁场彼此抵销，从而使多层电容器24的ESL减小。
日本未审专利公开No.2006-32994还公开了有如图16A和16B所示的多接线端的多层电容器24a。在多层电容器24a中，内部电极25a和26a沿叠层方向面对内部电极27a和28a，而且各面对的部分内的电流是正交的，因而，使这样的电流周围所产生的磁场削弱，从而使多层电容器24a的ESL减小。
日本未审专利公开No.2002-151349、No.2004-103883和No.2006-32994中所描述的这些结构有如下有待解决的问题。
日本未审专利公开No.2002-151349中描述的结构，其中，内部电极9和10的面对的边缘长度，或者内部电极11和12的面对的边缘长度都受制于内部电极9和10的引线部分之间的距离，也就是外部接线端电极7之间的间隔。把所述外部接线端电极7之间的间隔设定成为预定的距离，或者考虑到短路问题设定得更大些，而所述外部接线端电极7之间的间隔需要短到预定的距离，或者鉴于要小型化则会更小些。于是，在实际设计时，所述外部接线端电极7之间的间隔是有限制的。结果，就使内部电极9和10的面对的边缘长度，或者内部电极11和12的面对的边缘长度受到限制。因此，不能简单地采用通过调整所述各面对的边缘长度而调整电流路径长度的方法，并且，要调整多层电容器8的等效串联电阻(ESR)也并非总是那么容易的。
ESR影响电源电路的稳定性。换句话说，在具有减小了的ESL的多层电容器中，随着接线端数量的增多，会使内部电极的引线部分的数目增多。结果，ESR趋于降低。当ESR过低时，就会有如下问题，即周围电路的自感应会引发共振现象，致使电源电压大大地跌落，或者容易发生比如阻尼振荡之类的衰减振荡。因此，必须将ESR增大到某种程度。但正如上面所说的那样，在日本未审专利公开No.2002-151349中，ESR的调整并非总是很容易的。
另外，在日本未审专利公开No.2002-151349描述的结构中，形成两个独立的电容器部分。当所述电容器部分增多时，沿叠层6的宽度方向，也即第三和第四侧面4和5延伸的方向，不能增加新的电容器部分。因此，沿叠层6的纵长方向，也即第一和第二侧面2和3延伸的方向，增加新的电容器部分。在这种情况下，类似于所示的内部电极9-12，形成一对或多对内部电极部分，使所述电容器部分的数目增加2倍，同时，外部接线端电极7的数目沿长度方向增加4倍。相应地，就会使设计的自由度降低，另外，所存在的问题就是，当增多电容器部分时，叠层6就会过于细长，造成叠层6的抗折强度减低。
接下去，在在日本未审专利公开No.2004-103883中，共同与内部电极15-17或18-20面对的内部电极21和22包含一个与电容形成无关的部分。从电容形成观点看，可以说是电极材料未能得到有效的利用。另外，由于使共用内部电极21和22分别定位在界面处，使得相邻介电层1的结合面积变小，所以，还有一个问题就是，在叠层6中容易发生结构的缺陷，比如分层。再有，共用的内部电极21和22引向第三和第四侧面4和5，这与从第一和第二侧面引出内部电极15-20是不同的。于是，在所述四个侧面2-5当中的每一个上面，就必须形成必要的外部接线端电极13，从而就存在有设计自由度降低的问题。
继而，有如图15A和15B所示的具有日本未审专利公开No.2006-32904所述结构的多层电容器24，它具有与日本未审专利公开No.2002-151349中所述结构同样的问题。除此之外，与日本未审专利公开No.2004-103883的情况相同，在图16A和16B中所示的多层电容器24a中，内部电极25a-28a包含与电容形成无关的部分。因此，从电容形成观点看，可以说这是电极材料未得到有效利用的问题。另外，与日本未审专利公开No.2004-103883的情况相同，在日本未审专利公开No.2006-32904所示的结构中，用来使每个共用内部电极25-28或25a-28a定位在界面处，使相邻介电层1的结合面积变小，所以，还有一个问题就是，在叠层6中容易发生结构的缺陷，比如分层。
发明内容
于是，本发明的目的在于提供一种多层电容器，它的设计自由度高，而且其中的电极材料费用低，并且很难发生结构的缺陷。
按照本发明的各种优选实施例，提供一种多层电容器，它包括实际为长方体状的叠层，由多个叠置的介电层形成，并具有彼此面对之第一和第二侧面；以及多个形成于所述第一和第二侧面上的外部接线端电极。在所述叠层中，形成第一和第二内部电极，用以形成第一电容器部分，并且还形成第三和第四内部电极，用以形成第二电容器部分。
所述第一和第二内部电极包括互相面对的电容器形成部分，所述电容器形成部分之间设置特定的介电层，并有至少两个引线部分，它们从所述电容器形成部分引出，使得从所述第一和第二侧面露出，并与多个外部接线端电极中间特定的外部接线端电极电连接；将所述第一内部电极的引线部分和所述第二内部电极的引线部分布置成沿着所述第一和第二侧面中每一个的长度方向交替地露出。
所述第三和第四内部电极包括互相面对的电容器形成部分，所述电容器形成部分之间设置特定的介电层，并有至少两个引线部分，它们从所述电容器形成部分引出，使得从所述第一和第二侧面露出，并与多个外部接线端电极中间特定的外部接线端电极电连接；将所述第三内部电极的引线部分和所述第四内部电极的引线部分布置成沿着所述第一和第二侧面中每一个的长度方向交替地露出。
所述第一和第三内部电极被设置成使其沿着所述第一和第二侧面当中每一个的长度方向布置，所述第一和第三内部电极之间有预定的间隔。所述第二和第四内部电极被设置成使其沿着所述第一和第二侧面当中每一个的长度方向布置，所述第二和第四内部电极之间有预定的间隔。
沿着各介电层的叠置方向观看时，第一内部电极的电容器形成部分不与第四内部电极的电容器形成部分交迭，以及，第二内部电极的电容器形成部分不与第三内部电极的电容器形成部分交迭。
在所述多层电容器中，沿着第一和第二侧面当中每一个的长度方向，最好使第一内部电极的引线部分与第三内部电极的引线部分相邻，并且，第二内部电极的引线部分最好与第四内部电极的引线部分相邻。
在所述多层电容器中，最好以共面方式定位所述第一和第三内部电极，以及以共面方式定位所述第二和第四内部电极。
在上述情况下，沿叠置方向，可以设置多组第一和第二内部电极，而且，关于至少一个第一内部电极，可以不以共面方式定位第三内部电极，以及关于至少一个第二内部电极，不以共面方式定位第四内部电极。
在所述多层电容器中，可将所述第一和第三内部电极定位成使得沿叠层方向间隔开，并可将所述第二和第四内部电极定位成使得沿叠层方向间隔开。
另外，所述第一和第二内部电极的电容器形成部分面积可以不同于第三和第四内部电极的电容器形成部分面积。在这种情况下，包含具有较大面积之电容器形成部分的内部电极的引线部分的数目可以多于包含具有较小面积之电容器形成部分的内部电极的引线部分的数目。
在所述多层电容器中，可在叠层中形成第五和第六内部电极，以形成第三电容器部分。在这种情况下，所述第五和第六内部电极可以包含互相面对的电容器形成部分，这些电容器形成部分之间设置有特定的介电层，并包含至少两个从所述电容器形成部分引出的引线部分，使之从第一和第二侧面露出，并与多个外部接线端电极中间的特定外部接线端电极电连接。可将所述第五内部电极的引线部分和第六内部电极的引线部分设置成使得沿着第一和第二侧面当中每一个的长度方向交替地露出。可将第一、第三和第五内部电极设置成使得沿着第一和第二侧面当中每一个的长度方向按预定间隔布置。可将第二、第四和第六内部电极设置成使得沿着第一和第二侧面当中每一个的长度方向按预定间隔布置。当沿各介电层叠置的方向观看时，第五内部电极的电容器形成部分可以不与第二内部电极的电容器形成部分或第四内部电极的电容器形成部分交迭，以及第六内部电极的电容器形成部分可以不与第一内部电极的电容器形成部分或第三内部电极的电容器形成部分交迭。
按照本发明的优选实施例，第一至第四内部电极中的每一个包含至少两个从电容器形成部分引出的引线部分，以便从第一和第二侧面露出，并与特定的外部接线端电极电连接。除此之外，按预定间隔设置所述第一和第三内部电极，使得沿着第一和第二侧面当中每一个的长度方向布置，以及按预定间隔设置所述第二和第四内部电极，使得沿着第一和第二侧面当中每一个的长度方向布置。
因此，可以自由地调节第一和第三内部电极的相对边缘的长度，以及第二和第四内部电极的相对边缘的长度，而与各外部接线端电极之间的间距无关。相应地，可以相对自由地实现加长或缩短电流的路径。比如，可以任意调节多层电容器的ESR。
当除了第一和第二电容器部分外增加电容器部分，比如第三电容器部分时，可以沿着第一和第二侧面中每一个的长度方向单个地增加一个电容器部分。这样，可以提高多层电容器设计的自由度。
另外，按照本发明的优选实施例，第一和第四内部电极的电容器形成部分并不互相交迭，第二和第三内部电极的电容器形成部分也不互相交迭。因此，每个内部电极中，可以避免存在从电容形成的观点来看为不必要的部分。因而，可以避免不能有效地利用电极材料，另外，确保相邻介电层的结合区域，使每个内部电极定位于各层之间界面处，以便在叠层中难于发生比如分层之类的结构缺陷。
按照本发明的优选实施例，每个内部电极至少包含两个引线部分。关于这些引线部分的位置，将第一内部电极的引线部分和第二内部电极的引线部分设置成使得要沿着第一和第二侧面当中每一个的长度方向交替地露出，以及将第三内部电极的引线部分和第四内部电极的引线部分设置成使得要沿着第一和第二侧面当中每一个的长度方向交替地露出。于是，每个内部电极中的电流可以指向各个方向，并可使相邻引线部分中的电流相反，从而使磁场能够互相抵销。结果，就可使ESL减小。
在本发明优选实施例的多层电容器中，将第一内部电极的引线部分和第三内部电极的引线部分设置成相邻，并将第二内部电极的引线部分和第四内部电极的引线部分设置成相邻，从而可以提高磁场相消的效果。
在本发明优选实施例的多层电容器中，以共面的方式定位第一和第三内部电极，并且也以共面的方式定位第二和第四内部电极，从而比起内部电极形成一组而被定位成使得沿叠层方向间隔开的情况来，能够增大磁场相消的效果。
在上述情况下，当沿着叠层方向设置多组第一和第二内部电极，并且关于至少一个第一内部电极不按共面方式定位第三内部电极，以及关于至少一个第二内部电极不按共面方式定位第四内部电极时，可使第二电容器部分的电容量比第一电容器部分的电容量减小。在这种方式下，通过将第一和第二电容器部分设定成具有不同的电容量，所述各电容器部分的谐振频率不同。于是，可以在较宽的频率范围内实现去耦电容器的功能。
在本发明的各实施例中，第一和第二内部电极的电容器形成部分的面积与第三和第四内部电极的电容器形成部分的面积不同，从而，所述第一和第二电容器部分的电容量可以不同。因此，与上述情况类似地，每个电容器部分的谐振频率是不同的。于是，可以在较宽的范围内实现去耦合功能。
在上述各实施例中，各包含具有较大面积的电容器形成部分的内部电极的引线部分的数目，要大于包含具有较小面积的内部电极的引线部分的数目，从而，可以使包含具有较大面积之电容器形成部分的内部电极所形成的电容器部分的ESL得以被减小。
按照本发明的优选实施例，当增加第五和第六内部电极以形成第三电容器部分时，比如通过将第一至第三电容器部分设定成为具有不同电容量，则可在较宽的频率范围内实现去耦电容器功能。
从以下参照附图详细描述本发明的优选实施例，将使本发明的其它的特点、要素、特征和优点变得愈为清晰。
附图说明
图1是表示本发明第一优选实施例多层电容器的透视图；
图2是表示图1所示多层电容器外观的平面图；
图3A和3B是利用包含内部电极的截面表示图1所示多层电容器内部结构的平面图；
图4A和4B是利用虚线箭号表示电流示例的说明性示意图；
图5是表示把图1所示多层电容器做成去耦合电路情况的电路图；
图6A-6D与图3A和3B相对应地用以说明本发明第二实施例的多层电容器；
图7A和7B与图4A和4B相对应地用以说明本发明第三实施例的多层电容器；
图8A至8D与图3A和3B相对应地用以说明本发明第四实施例的多层电容器；
图9与图2相对应地用以说明本发明第五实施例的多层电容器；
图10A和10B与图3A和3B相对应地用以说明图9所示的多层电容器；
图11与图2相对应地用以说明本发明第六实施例的多层电容器；
图12A和12B与图3A和3B相对应地用以说明图11所示的多层电容器；
图13A和13B是利用包含内部电极的截面，表示日本未审专利申请公开No.2002-151349中公开的多层电容器内部结构的平面图；
图14A-14D是利用包含内部电极的截面，表示日本未审专利申请公开No.2004-103883中所示多层电容器内部结构的平面图；
图15A和15B是利用包含内部电极的截面，表示日本未审专利申请公开No.2006-32904中公开的多层电容器内部结构的平面图；
图16A和16B是利用包含内部电极的截面，表示日本未审专利申请公开No.2006-32904中公开的另一个多层电容器内部结构的平面图。
具体实施方式
图1-4说明本发明第一实施例多层电容器31。图1是表示多层电容器31外观的透视图。图2是表示多层电容器31外观的平面图。图3A和3B是利用包含内部电极的截面表示多层电容器31的内部结构的平面图。图4A和4B是与图3A和3B同样的平面图，包含表示电流流动的虚线箭号。
多层电容器31包括通过叠置多个介电层32形成的实质为长方体状的叠层33。每个介电层32是以主要由比如BaTiO3、CaTiO3、SrTiO3、CaZrO3等构成的介电陶瓷形成的。可将比如Mn的化合物、Fe的化合物、Cr的化合物、Co的化合物，或者Ni的化合物之类的附加成分加入到上述主要成分中。所述介电层32的厚度比如是大约1至10μm。
叠层33具有互相面对的第一和第二主面34和35，互相面对的第一和第二侧面36和37，以及互相面对的第三和第四侧面38和39；它们连接第一和第二主面34和35。介电层32沿着主面34和35的方向延伸，侧面36至39沿各介电层32的叠置方向延伸。沿着介电层32的纵向侧定位所述第一和第二侧面36和37。
在所述叠层33的第一和第二侧面36和37上形成两组外部接线端电极40和41。在第一实施例中，在第一侧面36上形成四个外部接线端电极40和41，在第二侧面37上也形成四个外部接线端电极40和41。在所述外部接线端电极40和41中间，给各第一外部接线端电极40分派第一极性，而给各第二外部接线端电极41分派第二极性。将所述第一和第二外部接线端电极40和41定位成交替地布置。
当没有必要在四个第一外部接线端电极40中间加以区分时，对它们使用参考标号“40-1”、“40-2”、“40-3”和“40-4”。当没有必要在四个第二外部接线端电极41中间加以区分时，对它们使用参考标号“41-1”、“41-2”、“41-3”和“41-4”。
作为各外部接线端电极40和41的导电组分，可以使用Cu、Ni、Ag、Pd、Ag-Pd合金、Au等。一般地说，通过涂敷导电糊并焙烧所述导电糊而形成外部接线端电极40和41。在这种情况下，可以通过在叠层33处于未烧结状态情况下涂敷导电糊，同时与内部电极一起实行焙烧所述导电糊，而形成所述外部接线端电极40和41(后面有述)。作为可供选择的方式，可以通过在叠层33受到焙烧之后，再经烧制，而形成所述外部接线端电极40和41。最好使外部接线端电极40和41的厚度的最大值约为20至100μm。
如果需要，可在外部接线端电极40和41上形成镀膜。作为形成所述镀膜的金属，比如可以采用Cu、Ni、Sn、Au等，也可以将镀膜形成为由比如Ni-Sn、Ni-Au或Cu-Ni-Au等多层组成的镀膜。最好使一层镀膜的厚度约为1至10μm。另外，可在外部接线端电极40与镀膜之间形成缓和应力用的树脂层。通过直接镀敷叠层33的表面形成所述外部接线端电极40和41。
如图3所示，在叠层33中形成第一至第四内部电极42-45。作为每个内部电极42-45中所包含的导电成分，比如可以采用Ni、Cu、Ag、Pd、Ag-Pd合金或Au。最好使每个内部电极42-45的厚度约为0.5至2.0μm。
第一和第二内部电极42和43用于形成第一电容器部分46，第三和第四内部电极44和45用于形成第二电容器部分47。在叠层33沿叠层方向的两端处，叠置预定数目的介电层32，这些介电层上不形成任何电极。另外，使图3A所示的内部电极42和44的图样、图3B所示的内部电极43和45的图样沿着叠层的方向反复多次。
第一和第二内部电极42和43包括彼此面对的电容器形成部分48和49，它们之间设置特定的介电层32。第一内部电极42具有两个引线部分52。引线部分52自电容器形成部分48引出，使其从第一和第二侧面36和37露出，并与外部接线端电极40-1和40-2电连接。第二内部电极43具有两个引线部分53。引线部分53自电容器形成部分49引出，使其从第一和第二侧面36和37露出，并与外部接线端电极41-1和41-2电连接。将第一内部电极42的引线部分52和第二内部电极43的引线部分53设置成使得沿着第一和第二侧面36和37当中每一个的长度方向交替地露出。
类似地，第三和第四内部电极44和45包括彼此面对的电容器形成部分50和51，它们之间设置特定的介电层32。第三内部电极44具有两个引线部分54。引线部分54自电容器形成部分50引出，使其从第一和第二侧面36和37露出，并与外部接线端电极40-3和40-4电连接。第四内部电极45具有两个引线部分55。引线部分55自电容器形成部分51引出，使其从第一和第二侧面36和37露出，并与外部接线端电极41-3和41-4电连接。将第三内部电极44的引线部分54和第四内部电极45的引线部分55设置成使得沿着第一和第二侧面36和37当中每一个的长度方向交替地露出。
如图3A所示，共面设置第一和第三内部电极42和44，使得沿着第一和第二侧面36和37当中每一个的长度方向布置，其间提供有预定的间隔。类似地，如图3B所示，共面设置第二和第四内部电极43和45，使得沿着第一和第二侧面36和37当中每一个的长度方向布置，其间提供有预定的间隔
正如从图3A和3B所能看到的，在沿着所述介电层32的叠置方向观看时，第一内部电极42的电容器形成部分48并不与第四内部电极45的电容器形成部分51交迭，以及第二内部电极43的电容器形成部分49也不与第三内部电极44的电容器形成部分50交迭。
在图4A和4B中，以虚线箭号指示电流流动的示例。参照第一和第二内部电极42和43的引线部分52和53，它们之间设置有特定的介电层32，并且在引线部分52和53中流动的电流方向相反。因此，引线部分52和53中流动的电流周围所产生的磁场彼此相抵，致使ESL减小。这也可以应用于第三和第四内部电极44和45的引线部分54和55。
另外来看第二和第三内部电极43和44的引线部分53和54，所述引线部分53和54交替地露出，其间设置有特定的介电层32，而且在引线部分53和54中流动的电流方向相反。因此，引线部分53和54中流动的电流周围所产生的磁场彼此相抵，致使ESL减小。这也可以应用于第一和第四内部电极42和45的引线部分52和55。
另外再来看电容器形成部分48-51，将第一内部电极42和第三内部电极44布置成为是共面排布的，它们之间有预定的间隔。因此，在第一内部电极42的电容器形成部分48的边缘处流动的电流与在第三内部电极44的电容器形成部分50的边缘处流动的电流相反。因此，两个边缘处的电流周围所产生的磁场彼此相抵，致使ESL减小。这也可以应用于第二和第四内部电极42和45。
如图3B所示，可以自由调节第二和第四内部电极43和45的电容器形成部分49和51的相对边缘的长度E，以及第一和第三内部电极42和44的相对边缘的长度，而无需考虑外部接线端电极40和41之间的间隔。相应地，可以容易地调节多层电容器31的ESR。
图5是表示把多层电容器31做成去耦合电路情况的电路图。图5中的C1对应于第一电容器部分46，C2对应于第二电容器部分47。如上所述，第一和第二电容器部分C1和C2的ESL都是低的。因此，可以快速地将电荷提供给IC(集成电路)。
接下去描述制作多层电容器31方法的示例。准备拟用作每个介电层12的陶瓷坯片、用于内部电极42-45的导电糊，以及用于外部接线端电极40和41的导电糊。所述陶瓷坯片和导电糊包括粘合剂和溶剂。作为粘合剂和溶剂，公知的有机粘合剂和有机溶剂都可以使用。在很多情况下，用作外部接线端电极40和41的导电糊包含玻璃成分。
接着，通过采用比如丝网印刷，在陶瓷坯片上按预定的图样印制导电糊。这样所得到的陶瓷坯片上形成拟用作内部电极42-45的导电糊薄膜。
继而，通过按预定的次序叠层这种上面已形成有导电糊的陶瓷坯片，可以得到原始母体叠层，并在其上没有导电糊薄膜的各陶瓷坯片的上面和下面形成预定数目的外层陶瓷坯片。借助比如均衡加压等方式，沿叠置方向给原始母体叠层加压。
接着，把原始母体叠层切割成预定的大小。相应地，切割出原始状态的叠层33。
继而，使这种原始状态的叠层33受到煅烧。煅烧的温度比如可以是900-1300℃，这可以根据陶瓷坯片中所包含的陶瓷材料和导电糊薄膜中所包含的金属材料而改变。
接下去，把导电糊加到经煅烧的叠层33的第一和第二侧面36和37当中的每一个上，从而形成用于外部接线端电极40和41的导电糊薄膜。最好使各导电糊薄膜从第一和第二侧面36和37延伸到主面34和35的各自的一部分。
接下去，使导电糊薄膜受到煅烧，从而形成外部接线端电极40和41。煅烧温度比如在700℃至900℃。另外，作为煅烧的氛围，根据导电糊中所含金属的种类，选择使用比如大气、N2，以及水蒸气+N2之类的氛围。
如上所述，得到多层电容器31。可以对外部接线端电极40和41的表面实行镀膜。
图6A-6D与图3A和3B相对应，说明本发明第二实施例的多层电容器31a。图6A-6D还示出叠层的顺序。在图6A-6D中，以同样的参考标号表示与图3A和3B所示元件相对应的元件，并省略那些重复的描述。
在第二实施例的多层电容器31a中，以预定的间隔沿第一和第二侧面36和37当中每一个的长度方向排布第一和第三内部电极42和44，并且所述第一和第三内部电极42和44的位置不共面。类似地，沿第一和第二侧面36和37当中每一个的长度方向排布第二和第四内部电极43和45，给它们之间提供预定的间隔，并且所述第二和第四内把电极43和45的位置不共面。因此，在第二实施例中，简单地说，磁场以三维方式互相相抵。
在图6所示的结构中，第一和第三内部电极42和44沿叠置方向只隔一个介电层32。同样地，第二和第四内部电极43和45沿叠置方向只隔一个介电层32。第一和第三内部电极42和44可以沿叠置方向隔两个或多个介电层32。同样，第二和第四内部电极43和45可以沿叠置方向隔两个或多个介电层32。
图7A和7B与图4A和4B对应，说明本发明第三实施例的多层电容器31b。在图7A和7B中，以同样的参考标号表示与图4A和4B所示元件相对应的元件，并省略那些重复的描述。
在第三实施例的多层电容器31b中，第一内部电极42的引线部分52和内部电极44的引线部分54共面，并沿着第一和第二侧面36和37当中每一个的长度方向彼此相邻，并且，第二内部电极43的引线部分53和第四内部电极45的引线部分55共面，并彼此相邻。按照第三实施例，与上述第一实施例相比，在同一平面内的磁场相抵得到加强。
图8A至8D与图3A和3B对应，说明本发明第四实施例的多层电容器31c。图8A至8D还示出叠层的顺序。在图8A-8D中，以同样的参考标号表示与图3A和3B所示元件相对应的元件，并省略那些重复的描述。
在第四实施例的多层电容器31c中，沿着叠置方向设置至少多组第一和第二内部电极42和43。如图8A所示，关于一个以上第一内部电极42，第三内部电极44并不与之共面地定位，以及如图8B所示，关于一个以上第二内部电极43，第四内部电极45并不与之共面地定位。
第四实施例关于叠层33最好采用如下的叠置顺序，从顶部起，预定数目的外层介电层、重复图8A和8B中所示的图样预定的次数、重复图8C和8D中所示的图样预定的次数、重复图8A和8B中所示的图样预定的次数，以及预定数目的外层介电层。
按照第四实施例，通过减少叠置第三和第四内部电极44和45的数目，比起第一电容器部分46的电容量来，可使第二电容器部分47的电容量减低。按照这种方式，通过将第一和第二电容器部分46和47设定成具有不同的电容量，可以使所述电容器部分46和47的谐振频率不同。相应地，就可以在较宽的频率范围内实现去耦电容器的功能。
图9和图10A、10B分别与图2以及图3A、3B对应，说明本发明第五实施例的多层电容器31d。在图9以及图10A、10B中，以同样的参考标号表示那些与图2和图3A、3B对应的元件，并省略那些重复的叙述。
在第五实施例的多层电容器31d中，第一和第二内部电极42和43的电容器形成部分48和49的面积不同于第三和第四内部电极44和45的电容器形成部分50和52的面积。具体地说，与第一和第二内部电极42和43的电容器形成部分48和49的面积相比，使第三和第四内部电极44和45的电容器形成部分50和52的面积加大。结果，第二电容器部分47的电容量要大于第一电容器部分46的电容量。另外，与第一和第二内部电极42和43的引线部分数目相比，第三和第四内部电极44和45的引线部分54和55数目增多。在多层电容器31d中，形成总数为10个外部接线端电极40和41。
按照第五实施例，与第四实施例的情况类似，通过将第一和第二电容器部分46和47设定成具有不同的电容量，可以使第一和第二电容器部分46和47的谐振频率不同。从而，可以在较宽的频率范围内实现去耦电容器的功能。另外，第二电容器部分47中可以实现更为减小的ESL。
图11和图12A、12B分别与图2以及图3A、3B对应，说明本发明第六实施例的多层电容器31e。在图11以及图12A、12B中，以同样的参考标号表示那些与图2和图3A、3B对应的元件，并省略那些重复的叙述。
在第六实施例的多层电容器31e中，增加第五和第六内部电极56和57，从而进一步形成第三电容器部分58。
第五和第六内部电极56和57包括彼此面对的电容器形成部分59和60，其间设置特定的介电层32。第五内部电极56有两个引线部分61从电容器形成部分59引出，使其从第一和第二侧面36和37露出，并与外部接线端电极40-5和40-6电连接。另外，第六内部电极57有两个引线部分62从电容器形成部分60引出，使其从第一和第二侧面36和37露出，并与外部接线端电极41-5和41-6电连接。
将第五内部电极56的引线部分61和第六内部电极57的引线部分62设置成，使得沿第一和第二侧面36和37当中每一个的长度方向交替地露出。
如图12A所示，将第一、第三和第五内部电极42、44和56设置成是沿第一和第二侧面36和37当中每一个的长度方向以预定的间隔按共面方式布置。类似地，如图12B所示，将第二、第四和第六内部电极43、45和57设置成是沿第一和第二侧面36和37当中每一个的长度方向以预定的间隔按共面方式布置。
正如同时参照图12A和12B所能够理解的那样，当沿着各介电层32的叠置方向观看时，第五内部电极56的电容器形成部分59并不与第二内部电极43的电容器形成部分49或第四内部电极45的电容器形成部分51交迭，并且，第六内部电极57的电容器形成部分60也不与第一内部电极42的电容器形成部分48或第三内部电极44的电容器形成部分50交迭。
按照这种方式，比如通过增多电容器部分的数目，同时把第一至第三电容器部分46、47和58设置成具有不同的电容量，可以在较宽的频率范围内实现去耦电容器的功能。另外，由于电容器部分46、47和58被分离，所有电容器部分的数目不限于3，而可以任意增多，从而可有很高的设计自由度。
虽然上面已经描述了本发明的一些优选实施例，但应能理解，对于那些熟悉本领域的人而言，可以实现各种变化和改型，而不致超出本发明的精髓和范围。因此，本发明的范围将由下述各权利要求单独确定。
Claims (8)
1.一种多层电容器，它包括：
实际为长方体状的叠层，它由多个叠置的介电层形成，并具有彼此面对之第一和第二侧面；以及
多个形成于所述第一和第二侧面上的外部接线端电极；其中，
在所述叠层中，形成有第一和第二内部电极，用以形成第一电容器部分，还形成有第三和第四内部电极，用以形成第二电容器部分；
所述第一和第二内部电极包括互相面对的电容器形成部分，在所述电容器形成部分之间设置特定的介电层，并有至少两个引线部分，它们从所述电容器形成部分引出，使得从所述第一和第二侧面露出，并与多个外部接线端电极中间特定的外部接线端电极电连接，将所述第一内部电极的引线部分和所述第二内部电极的引线部分布置成沿着所述第一和第二侧面中每一个的长度方向交替地露出；
所述第三和第四内部电极包括互相面对的电容器形成部分，所述电容器形成部分之间设置特定的介电层，并有至少两个引线部分，它们从所述电容器形成部分引出，使得从所述第一和第二侧面露出，并与多个外部接线端电极中间特定的外部接线端电极电连接，以及将所述第三内部电极的引线部分和所述第四内部电极的引线部分布置成沿着所述第一和第二侧面中每一个的长度方向交替地露出；
所述第一和第三内部电极被设置成使其沿着所述第一和第二侧面当中每一个的长度方向布置，所述第一和第三内部电极之间有预定的间隔；
所述第二和第四内部电极被设置成使其沿着所述第一和第二侧面当中每一个的长度方向布置，所述第二和第四内部电极之间有预定的间隔；
沿着各介电层的叠置方向看时，第一内部电极的电容器形成部分不与第四内部电极的电容器形成部分交迭，并且，第二内部电极的电容器形成部分不与第三内部电极的电容器形成部分交迭。
2.如权利要求1所述的多层电容器，其中，沿着第一和第二侧面当中每一个的长度方向，第一内部电极的引线部分与第三内部电极的引线部分相邻，并且，第二内部电极的引线部分与第四内部电极的引线部分相邻。
3.如权利要求1或2所述的多层电容器，其中，以共面方式定位所述第一和第三内部电极，以及以共面方式定位所述第二和第四内部电极。
4.如权利要求3所述的多层电容器，其中，沿叠置方向设置多组第一和第二内部电极，而且，关于至少一个第一内部电极，不以共面方式定位第三内部电极，以及关于至少一个第二内部电极，不以共面方式定位第四内部电极。
5.如权利要求1或2所述的多层电容器，其中，将所述第一和第三内部电极定位成使得沿叠层方向间隔开，以及将所述第二和第四内部电极定位成使得沿叠层方向间隔开。
6.如权利要求1至5任一项所述的多层电容器，其中，所述第一和第二内部电极的电容器形成部分面积不同于第三和第四内部电极的电容器形成部分面积。
7.如权利要求6所述的多层电容器，其中，包含具有较大面积之电容器形成部分的内部电极引线部分的数目大于包含具有较小面积之电容器形成部分内部电极的引线部分的数目。
8.如权利要求1至7任一项所述的多层电容器，其中，在叠层中形成第五和第六内部电极，以形成第三电容器部分；
所述第五和第六内部电极包含互相面对的电容器形成部分，这些电容器形成部分之间设置特定的介电层，并包含至少两个从所述电容器形成部分引出的引线部分，使之从第一和第二侧面露出，并与多个外部接线端电极中间的特定外部接线端电极电连接；以及将所述第五内部电极的引线部分和第六内部电极的引线部分设置成使得沿着第一和第二侧面当中每一个的长度方向交替地露出；
将第一、第三和第五内部电极设置成使得沿着第一和第二侧面当中每一个的长度方向按预定间隔布置；
将第二、第四和第六内部电极设置成使得沿着第一和第二侧面当中每一个的长度方向按预定间隔布置；
沿各介电层叠置的方向观看时，第五内部电极的电容器形成部分不与第二内部电极的电容器形成部分或第四内部电极的电容器形成部分交迭，以及第六内部电极的电容器形成部分不与第一内部电极的电容器形成部分或第三内部电极的电容器形成部分交迭。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006301137A JP4626605B2 (ja) | 2006-11-07 | 2006-11-07 | 積層コンデンサ |
| JP2006-301137 | 2006-11-07 | ||
| JP2006301137 | 2006-11-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101178978A true CN101178978A (zh) | 2008-05-14 |
| CN101178978B CN101178978B (zh) | 2010-09-22 |
Family
ID=39359522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200710165728XA Expired - Fee Related CN101178978B (zh) | 2006-11-07 | 2007-11-06 | 多层电容器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7420796B2 (zh) |
| JP (1) | JP4626605B2 (zh) |
| CN (1) | CN101178978B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8098477B2 (en) | 2007-07-09 | 2012-01-17 | Tdk Corporation | Feedthrough multilayer capacitor with capacitance components connected in parallel |
| CN101345132B (zh) * | 2007-07-09 | 2012-08-08 | Tdk株式会社 | 贯通型层叠电容器 |
| CN105190807A (zh) * | 2013-02-28 | 2015-12-23 | 迪睿合电子材料有限公司 | 静电电容器件、谐振电路及电子设备 |
| US9978522B2 (en) | 2013-01-02 | 2018-05-22 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and mounting board therefor |
| CN108695061A (zh) * | 2017-04-04 | 2018-10-23 | 三星电机株式会社 | 多层电子组件 |
| CN110622267A (zh) * | 2017-05-15 | 2019-12-27 | 阿维科斯公司 | 多层电容器和包括其的电路板 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4577325B2 (ja) * | 2007-03-29 | 2010-11-10 | Ｔｄｋ株式会社 | 貫通型積層コンデンサ |
| KR100910527B1 (ko) * | 2007-09-28 | 2009-07-31 | 삼성전기주식회사 | 적층형 칩 커패시터 및 적층형 칩 커패시터의 용량조절방법 |
| JP4539713B2 (ja) * | 2007-12-11 | 2010-09-08 | Ｔｄｋ株式会社 | 積層コンデンサアレイ |
| JP5347350B2 (ja) * | 2008-07-02 | 2013-11-20 | 株式会社村田製作所 | 積層型電子部品の製造方法 |
| DE102009049077A1 (de) * | 2009-10-12 | 2011-04-14 | Epcos Ag | Elektrisches Vielschichtbauelement und Schaltungsanordnung |
| CN104126234A (zh) * | 2012-02-24 | 2014-10-29 | 埃普科斯股份有限公司 | 制造多层器件的电接触的方法和具有电接触的多层器件 |
| KR101504017B1 (ko) | 2013-07-11 | 2015-03-18 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
| JP2016149479A (ja) * | 2015-02-13 | 2016-08-18 | 株式会社村田製作所 | 積層コンデンサ |
| KR101813365B1 (ko) * | 2016-03-22 | 2017-12-28 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0343712Y2 (zh) * | 1985-07-12 | 1991-09-12 | ||
| US6542352B1 (en) * | 1997-12-09 | 2003-04-01 | Daniel Devoe | Ceramic chip capacitor of conventional volume and external form having increased capacitance from use of closely spaced interior conductive planes reliably connecting to positionally tolerant exterior pads through multiple redundant vias |
| US6441459B1 (en) * | 2000-01-28 | 2002-08-27 | Tdk Corporation | Multilayer electronic device and method for producing same |
| US6934145B2 (en) * | 2000-07-06 | 2005-08-23 | Phycomp Holding B.V. | Ceramic multilayer capacitor array |
| JP3930245B2 (ja) | 2000-11-14 | 2007-06-13 | Ｔｄｋ株式会社 | 積層型電子部品 |
| JP3923723B2 (ja) | 2000-11-22 | 2007-06-06 | Ｔｄｋ株式会社 | 積層型電子部品 |
| JP3853152B2 (ja) * | 2000-11-24 | 2006-12-06 | Ｔｄｋ株式会社 | 電子部品の実装構造 |
| JP4769404B2 (ja) * | 2002-03-05 | 2011-09-07 | 株式会社村田製作所 | コンデンサアレイ |
| KR100544908B1 (ko) * | 2002-04-01 | 2006-01-24 | 가부시키가이샤 무라타 세이사쿠쇼 | 세라믹 전자부품 및 그 제조방법 |
| WO2004025673A1 (ja) * | 2002-09-10 | 2004-03-25 | Tdk Corporation | 積層コンデンサ |
| US6819543B2 (en) * | 2002-12-31 | 2004-11-16 | Intel Corporation | Multilayer capacitor with multiple plates per layer |
| TWI229878B (en) * | 2003-03-12 | 2005-03-21 | Tdk Corp | Multilayer capacitor |
| US7046500B2 (en) * | 2004-07-20 | 2006-05-16 | Samsung Electro-Mechanics Co., Ltd. | Laminated ceramic capacitor |
| JP4091054B2 (ja) * | 2004-07-20 | 2008-05-28 | 三星電機株式会社 | 積層型セラミックキャパシタ |
| KR100568310B1 (ko) * | 2004-09-08 | 2006-04-05 | 삼성전기주식회사 | 적층형 칩 캐패시터 |
| KR100714608B1 (ko) * | 2004-12-03 | 2007-05-07 | 삼성전기주식회사 | 적층형 칩 커패시터 |
| KR100649579B1 (ko) * | 2004-12-07 | 2006-11-28 | 삼성전기주식회사 | 적층형 캐패시터 및 적층형 캐패시터 어레이 |
| KR100616687B1 (ko) * | 2005-06-17 | 2006-08-28 | 삼성전기주식회사 | 적층형 칩 커패시터 |
| JP4773252B2 (ja) * | 2006-04-11 | 2011-09-14 | 太陽誘電株式会社 | 積層コンデンサ |
-
2006
- 2006-11-07 JP JP2006301137A patent/JP4626605B2/ja not_active Expired - Fee Related
-
2007
- 2007-10-29 US US11/926,677 patent/US7420796B2/en active Active
- 2007-11-06 CN CN200710165728XA patent/CN101178978B/zh not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8098477B2 (en) | 2007-07-09 | 2012-01-17 | Tdk Corporation | Feedthrough multilayer capacitor with capacitance components connected in parallel |
| CN101345132B (zh) * | 2007-07-09 | 2012-08-08 | Tdk株式会社 | 贯通型层叠电容器 |
| US9978522B2 (en) | 2013-01-02 | 2018-05-22 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and mounting board therefor |
| US10242804B2 (en) | 2013-01-02 | 2019-03-26 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and mounting board therefor |
| CN105190807A (zh) * | 2013-02-28 | 2015-12-23 | 迪睿合电子材料有限公司 | 静电电容器件、谐振电路及电子设备 |
| CN108695061A (zh) * | 2017-04-04 | 2018-10-23 | 三星电机株式会社 | 多层电子组件 |
| CN108695061B (zh) * | 2017-04-04 | 2020-09-01 | 三星电机株式会社 | 多层电子组件 |
| CN110622267A (zh) * | 2017-05-15 | 2019-12-27 | 阿维科斯公司 | 多层电容器和包括其的电路板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008117990A (ja) | 2008-05-22 |
| JP4626605B2 (ja) | 2011-02-09 |
| US20080106847A1 (en) | 2008-05-08 |
| CN101178978B (zh) | 2010-09-22 |
| US7420796B2 (en) | 2008-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101178978B (zh) | 多层电容器 | |
| JP4957709B2 (ja) | 積層コンデンサ | |
| JP5029564B2 (ja) | 積層コンデンサ | |
| JP5315796B2 (ja) | 積層セラミックコンデンサ | |
| US9648748B2 (en) | Multilayer ceramic capacitor and board for mounting of the same | |
| JP4525773B2 (ja) | 積層セラミックコンデンサ | |
| JP2020057754A (ja) | 積層セラミック電子部品 | |
| JP5268276B2 (ja) | 積層セラミックコンデンサおよびその実装構造 | |
| KR100970838B1 (ko) | 적층 세라믹 커패시터 | |
| JP4760789B2 (ja) | 積層コンデンサ、回路基板及び回路モジュール | |
| US8659872B2 (en) | Multilayer capacitor that includes a capacitor element body and at least four terminal units | |
| KR101422934B1 (ko) | 적층 세라믹 전자부품 | |
| JP6891388B2 (ja) | 積層型キャパシタ及びその実装基板 | |
| KR20170110467A (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR20140143340A (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| US10297386B2 (en) | Multilayer ceramic capacitor and board having the same | |
| JP2005260137A (ja) | 静電気対策部品 | |
| KR101412842B1 (ko) | 적층 세라믹 전자부품 | |
| KR20160035493A (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| CN112530699A (zh) | 多层电容器 | |
| KR102037268B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| US11222748B2 (en) | Multi-layered ceramic electronic component | |
| JP2021019189A (ja) | 積層型キャパシタ及びその実装基板 | |
| KR20180112647A (ko) | 적층형 전자 부품 | |
| KR20170136159A (ko) | 적층형 커패시터 및 그 실장 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100922 |