CN101174607B - 集成电路装置以及熔丝结构 - Google Patents
集成电路装置以及熔丝结构 Download PDFInfo
- Publication number
- CN101174607B CN101174607B CN2007100878266A CN200710087826A CN101174607B CN 101174607 B CN101174607 B CN 101174607B CN 2007100878266 A CN2007100878266 A CN 2007100878266A CN 200710087826 A CN200710087826 A CN 200710087826A CN 101174607 B CN101174607 B CN 101174607B
- Authority
- CN
- China
- Prior art keywords
- fuse
- lead
- dielectric layer
- integrated circuit
- metal gasket
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 77
- 239000002184 metal Substances 0.000 claims abstract description 77
- 238000005516 engineering process Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 18
- 239000004065 semiconductor Substances 0.000 description 15
- 239000004020 conductor Substances 0.000 description 8
- 238000003466 welding Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 230000009467 reduction Effects 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910001080 W alloy Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000012797 qualification Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000008034 disappearance Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
为解决现有技术的熔丝结构的体积较大或熔丝截断失败率较高等问题，本发明提供了一种熔丝结构，包括：第一金属垫与第二金属垫，设置于第一介电层的不同部上，该第一金属垫与该第二金属垫于该第一介电层内定义出位于其间的内部区；以及导线，设置位于该第一介电层下方的第二介电层内，以电连接该第一金属垫与该第二金属垫，其中该导线来回延伸于位于该内部区下方的第二介电层内并至少回转两次。本发明还提供了一种包括上述熔丝结构的集成电路装置。本发明的熔丝结构易于实施，无须额外的其他工艺，并且可随着集成电路装置中所形成元件尺寸缩减趋势而进一步缩减。
Description
技术领域
本发明涉及半导体装置，且特别涉及一种熔丝结构(fuse structure)以及一种包含熔丝结构的集成电路装置(integrated circuit device)。
背景技术
目前熔丝(fuse)已广泛地应用，以重新装配存储线路与逻辑线路。举例来说，在动态存储器与静态存储器中，有缺陷的存储器单元或电路可通过截断(blow up)此缺陷线路的相关熔丝来激活替代电路并形成新的存储器线路。采用可截断的熔丝连接物(fuse link)的线路绕线，将有助于合格率的改善，从而可减少具有工艺缺陷的晶圆的报废情形。
一般而言，由如金属之类导电材料所制成的熔丝连接物可通过传递过量电流通过该电路来熔断，进而将之去除，或可通过将熔丝连接物暴露于强大的激光照射下以切除包括形成于熔丝连接物上的窗口内的薄透明氧化物绝缘材料层以及其下的熔丝连接物部分来截断。
金属熔丝连接物所遭遇的问题之一为其所需体积相对地大，因而不利于降低其尺寸。且金属熔丝连接物通常需通过如激光之类外部能量源来截断，因而限制其形成位置，即其需要形成于接近集成电路芯片的上部的位置。
因此，近年来便逐渐研发出另一形式的熔丝连接物，即多晶熔丝(或称多晶硅熔丝或多晶电阻熔丝)。相较于金属熔丝连接物，多晶熔丝连接物优点之一在于其可在较低的电流下截断其内的熔丝元件，因而允许设置于集成电路芯片的内部位置处。一般而言，位于熔丝阵列内的多晶熔丝在被截断前具有30～100欧姆的电阻值，且其可采用如镍化硅之类金属硅化物材料。为了有效地截断多晶熔丝，需要相对高的熔丝编程电压(fuse programming voltage)。近年来，然而，施加于多晶熔丝的最高熔丝编程电压通常受限于共同芯片的核心预烧电压(core burn-in voltage，Vcc)以避免影响芯片的可靠度。不幸地，此共同芯片的核心预烧电压有时并不足以有效截断熔丝结构内的熔丝。此外，多晶熔丝中所应用的金属硅化物在截断后可能形成漏电流。因此，在采用多晶熔丝的熔丝结构内的熔丝截断的失败率较高，且其可能在邻近多晶熔丝断线处产生漏电流。
发明内容
有鉴于此，便需要一种新颖的熔丝结构以解决上述缺失。本发明提供了一种熔丝结构以及一种集成电路装置。
依据一实施例，本发明提供了一种集成电路装置，包括：
第一金属垫与第二金属垫，设置于第一介电层的不同部分上；以及导线，设置位于该第一介电层下方的第二介电层内，电连接该第一金属垫与该第二金属垫，其中该导线具有至少位于其末端的第一部以及与该第一部连接的第二部，而该第一部的宽度大于该第二部的宽度，该第一金属垫的一部分覆盖该导线的第一部，该第二金属垫一部分覆盖该导线的第二部。
上述集成电路装置中，该第一部的宽度可大于该第二部的宽度10～1000％。
上述集成电路装置还可包括：另一第一部，位于该导线的另一末端并连接该第二部。
上述集成电路装置中，该第一金属垫与该第二金属垫的一部分可覆盖该导线的第一部，以形成其间的电性接触。
上述集成电路装置中，该第一金属垫与该第二金属垫可分别部分覆盖该导线的第一部，以形成其间的电性接触。
上述集成电路装置中，该导线可具有T形或倒T形的俯视形状。
上述集成电路装置中，该导线可具有大体I形的俯视形状。
上述集成电路装置中，连接该导线的第一部的该第一金属垫或该第二金属垫可在连接线路截断工艺中接收连接电流。
依据另一实施例，本发明提供了一种熔丝结构，包括：
第一金属垫与第二金属垫，设置于第一介电层的不同部分上，该第一金属垫与该第二金属垫在该第一介电层内定义出位于其间的内部区；以及导线，设置位于该第一介电层下方的第二介电层内，以电连接该第一金属垫与该第二金属垫，其中该导线来回延伸于位于该内部区下方的第二介电层内并至少回转两次。
上述熔丝结构中，该导线可具有一致的线宽，且在该内部区下方的该第二介电层内具有介于25～60％的连接金属密度。
上述熔丝结构，其中该第一金属垫与第二金属垫可分别覆盖该导线的一部分，以形成其间的电性接触。
上述熔丝结构中，该导线可具有碟状的剖面形状。
依据又一实施例，本发明提供了一种集成电路装置，包括：
半导体衬底；导线，形成于位于该半导体衬底上的第一介电层内；以及第一金属垫与第二金属垫，形成于位于该第一介电层上的第二介电层内的不同部中，定义出位于其间的内部区，其中该导线电连接该第一与第二金属垫，而该导线在该内部区下方的该第一介电层内来回延伸并至少回转两次。
上述集成电路装置中，该导线可具有一致的线宽，且在该内部区下方的该第一介电层内具有介于25～60％的金属密度。
本发明的熔丝结构易于实施，无须额外的其他工艺，并且可随着集成电路装置中所形成元件尺寸缩减趋势而进一步缩减。
为了让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附图示，作详细说明如下：
附图说明
图1为示意图，显示了依据本发明实施例的集成电路装置的俯视情形；
图2为示意图，显示了图1中所示的集成电路装置中的立体情形；
图3为示意图，显示了沿图1中线段3-3的剖面情形，显示了依据本发明的一实施例的熔丝结构；
图4为示意图，显示了本发明另一实施例的熔丝结构的剖面情形；
图5为示意图，显示了包含图4所示的熔丝结构的集成电路装置的俯视情形；
图6为示意图，显示了依据本发明又一实施例的集成电路装置的俯视情形；
图7为示意图，显示了依据本发明又一实施例的集成电路装置的俯视情形；
图8为示意图，显示了沿图7中线段8-8的剖面情形，以及显示了依据本发明又一实施例的熔丝结构；
图9为示意图，显示了依据本发明另一实施例的熔丝结构；
图10为示意图，显示了包含如图9所示的熔丝结构的集成电路装置的俯视情形；以及
图11为示意图，显示了依据本发明又一实施例的集成电路装置。
其中，附图标记说明如下：
100、100’、300、300’～集成电路装置；
102～熔丝结构；
104～金属垫；
106、106’、306、306’～导线；
108～半导体结构；
110～导线的第一部；
112～导线的第二部；
130～介电层；
140～介电层；
150～内连结构；
200～内连结构或焊垫结构；
210～介电层；
220～导电接触物；
230～介电层；
240～导电焊垫；
302～熔丝结构；
304～金属垫；
306～导线；
308～半导体结构
310～金属垫间的区域；
314～介电层；
350～内连结构；
400～内连结构或焊垫结构；
402～介电层；
404～导电接触物；
406～介电层；
408～导电接垫；
A～导线第一部的线宽；
B～导线第二部的线宽。
具体实施方式
本发明的实施例将通过以下的图1-11做详细说明。
首先，请参照图1的示意图，显示了依据本发明实施例的集成电路装置100，其上形成有多个熔丝结构102。上述熔丝结构102分别包括一对金属垫104以及形成于金属垫104间的导线106，其中金属垫104与导线106均形成于半导体结构108上。在此，导线106则包括一对第一部110以及位于这些第一部110间的第二部112。导线106的第一部110与第二部112具有不同的线宽，其中导线106的第一部110的线宽A较导线106的第二部112的线宽B多出10～1000％，较佳地多出20～400％。此外，上述金属垫104分别部分地覆盖并实体地接触导线106的第一部110。金属垫104与导线106可包括相同或相异的金属，例如铝、铜、钨或上述材料的合金。如图1所示，此时导线106具有大体I形的俯视形状。
图2为立体示意图，示出了如图1所示的具有熔丝结构102的集成电路装置100。金属垫104形成于半导体结构108的对应侧上，而导线106则形成于半导体结构108上并位于一对金属垫104之间。导线106也可位于一对金属垫104的一部分之下。此时导线106的第一部110现在为金属垫104之一所部分覆盖，以分别形成其间的电性接触。
下述为导电构件的电阻R(公式1)与焦耳热(公式2)在公式上的定义：
R＝ρL/A (1)；
其中R表示导电构件的电阻(欧姆)，ρ表示导电构件的材料的电阻率，L表示导电构件的长度而A表示导电构件的截面面积。
Pjoule＝I2R (2)；
其中Pjoule表示导电构件的功率，I表示通过导电构件的电流，而R表示导电构件的材料的电阻，其可由公式1得到。
以图1-2所示的导线106作为导电构件的示例，且依据前述的电阻R(请参照公式1)以及焦耳热Pjoule(请参照公式2)的定义，可发现一旦降低导电构件106的截面积，其电阻与焦尔热将增加。如此，如图1与图2所示，由于导线106在其第一部110与第二部112的接面处的截面面积减低，其接面处的电阻将显著地增加并形成电流聚集现象。因此，当大电流施加于金属垫104处并流过导线106时，位于导线106的第一部110与第二部112间的接面处的焦尔热将显著地增加并可能因此而截断导线106。
图3为示意图，显示了沿图1中线段3-3的剖面情形。在此，包括第一部110与第二部112的导线106埋设于形成半导体结构108上的介电层130中。半导体结构108在此仅示出为平坦基板，但其可能包括半导体基板以及其他形成于其上或其内的有源或无源装置等。然而上述装置并未示出于图3中，借以简化附图。金属垫104埋设于位于介电层130以及导线106上的介电层140内，以组成集成电路装置100的内连结构150的一部分。在内连结构150上可依序制作并形成如另外内连结构或焊垫结构的其他结构，例如图4中所示的结构200。如图4所示，结构200包括内部形成有导电接触物220的介电层210。结构200覆盖于内连结构150上并包括覆盖于介电层210与导电接触物220上的另一介电层230，其内设置有导电焊垫240。导电焊垫240可作为最上方焊垫，在熔丝截断工艺时应用，其可通过导电接触物220电连接于熔丝结构。图5为示意图，示出了如图4所示的修正实施例的俯视情形，其中图4中的剖面图显示了沿图5中线段4-4的剖面情形。
另外，图6为示意图，其示出了类似于图1所示的另一集成电路结构100′。如图6所示，此时两金属垫104通过导线106′来连接。导线106′仅包括部分为金属垫104之一所覆盖的第一部110以及为另一金属垫104所覆盖的第二部112。部分覆盖导线106′的第一部110的金属垫104在熔丝截断工艺时将可接收电流。如图6所示，此时导线106′具有大体T形或倒T形的俯视形状。
图7为示意图，显示了依据本发明另一实施例的集成电路装置300的俯视情形，在此集成电路装置300包括熔丝结构302。如图7所示，熔丝结构302包括一对金属垫304以及形成于这些金属垫304间的导线306，上述元件均位于半导体结构308之上(见于图8)。此时导线306具有固定线宽并在由金属垫304间所定义出的区域310(由虚线所定义出的区域)来回地延伸。导线306可占据区域310内的约10-90％(体积比)的比例，而金属垫304则分别部分覆盖导线306的一部分并实体地接触导线306。金属垫304与导线306可包括相同或相异的材料，例如铝、铜、钨或上述材料的合金。
图8则显示了沿图7中线段8-8的熔丝结构302的剖面情形。此时，延伸设置于区域310内的导线306埋设于形成于半导体结构308上的介电层312内。金属垫304则形成覆盖于介电层312与导线306上的介电层314内。在此半导体结构308仅示出为平坦基板，但其可能包括半导体基板以及其他形成于其上或其内的有源或无源装置等。然而上述装置并未示于图8中，借以简化附图。通过在覆盖介电层312与导线306上的介电层314埋设金属垫304，进而组成集成电路装置300的内连结构350的一部分。在内连结构350上可进一步形成如内连结构或焊垫结构的其他结构，例如图9所示的结构400。如图9所示，结构400包括覆盖于内连结构350上的介电层402，其内形成有导电接触物404。结构400还包括覆盖于介电层402与导电接触物404上的另一介电层406，其内设置有导电接垫408。在此导电接垫408可位于最上方的焊垫以用于熔丝截断工艺，其通过导电接触物404而电连接于下方的熔丝结构。图10则显示了图9的实施例的俯视示意图，其中图9显示沿图10中线段9-9的剖面情形。
依据前述电阻与焦尔热等公式定义，一旦导线长度增加，导线的电阻与焦尔热即因而增加。因此，如图7、8所示，由于导线306在介于金属垫304间的区域310来回地延伸，导线306的长度显著地增加且其阻值也显著地增加。此外，由于导线306此时占据了金属垫304间所定义出的区域310约25～60％比例(体积比)，在此区域内的金属密度将显著地增加，因而增加此区域内的能源消耗。因此，一旦在金属垫304之一中施加大电流并使之通过导线306，在导线306的转弯处的焦尔热将显著地增加因而可轻易地截断熔丝结构310内的导线306。此外，由于导线306占据了介于金属垫304之间介电层的相对大的体积比，故在其形成过程中将无可避免地造成碟化效应并具有碟状的剖面，如图8、9所示。
图11为示意图，示出了类似于图7所示的集成电路结构的另一集成电路装置300′。如图11所示，此时两金属垫304为导线306′所连接。如图11所示，导线306′此时具有大于如图7与图10中所示的导线306的宽度，但是其仍占据了区域310内的介电层的25～60％比例。如图11所示，此时导线306′具有较少的回转次数但至少回转两次，以电连接对应设置的金属垫304。
通过前述实施例的解释和说明，本发明所提供的熔丝结构还可设置于集成电路装置内的内部区域或上部区域中，并可轻易地整合于内连结构制造工艺中或后段绕线工艺(BEOL)中。本发明的熔丝结构可通过传统导线工艺或镶嵌工艺来完成，而无须额外施行其他工艺。此外，本发明的熔丝结构也可随着集成电路装置中所形成元件尺寸缩减趋势而进一步缩减。
虽然本发明已以较佳实施例揭示如上，然而其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，应可作各种更动与修改，因此本发明的保护范围当视所附权利要求为准。
Claims (1)
1.一种集成电路装置，包括：
第一金属垫与第二金属垫，设置于第一介电层的不同部分上；以及
导线，具有T形或倒T形的俯视形状，设置位于该第一介电层下方的第二介电层内，电连接该第一金属垫与该第二金属垫，其中该导线具有至少位于其末端的第一部以及与该第一部连接的第二部，而该第一部的宽度大于该第二部的宽度20～400％，该第一金属垫的一部分覆盖该导线的第一部，该第二金属垫的一部分覆盖该导线的第二部，其中连接该导线的第一部的该第一金属垫在一线路截断工艺中接收了电流。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/592,216 | 2006-11-03 | ||
| US11/592,216 US7732892B2 (en) | 2006-11-03 | 2006-11-03 | Fuse structures and integrated circuit devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101174607A CN101174607A (zh) | 2008-05-07 |
| CN101174607B true CN101174607B (zh) | 2010-10-06 |
Family
ID=39359018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007100878266A Expired - Fee Related CN101174607B (zh) | 2006-11-03 | 2007-03-19 | 集成电路装置以及熔丝结构 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7732892B2 (zh) |
| CN (1) | CN101174607B (zh) |
| TW (2) | TWI339877B (zh) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8519507B2 (en) * | 2009-06-29 | 2013-08-27 | International Business Machines Corporation | Electrically programmable fuse using anisometric contacts and fabrication method |
| CN102157491B (zh) * | 2011-03-10 | 2016-11-02 | 上海华虹宏力半导体制造有限公司 | 半导体结构及其制备方法 |
| CN102244067A (zh) * | 2011-07-28 | 2011-11-16 | 上海丽恒光微电子科技有限公司 | 熔丝结构 |
| US10134631B2 (en) * | 2011-08-17 | 2018-11-20 | International Business Machines Corporation | Size-filtered multimetal structures |
| US20130043556A1 (en) | 2011-08-17 | 2013-02-21 | International Business Machines Corporation | Size-filtered multimetal structures |
| US8648592B2 (en) * | 2011-09-13 | 2014-02-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device components and methods |
| CN104103623B (zh) * | 2013-04-02 | 2016-12-28 | 中芯国际集成电路制造(上海)有限公司 | 电熔丝结构及其形成方法 |
| CN104112730A (zh) * | 2013-06-09 | 2014-10-22 | 广东美的制冷设备有限公司 | 智能功率模块及其制造方法 |
| US9214245B2 (en) | 2014-01-23 | 2015-12-15 | Samsung Electronics Co., Ltd. | E-fuse structure of semiconductor device |
| US9768276B2 (en) * | 2015-04-23 | 2017-09-19 | International Business Machines Corporation | Method and structure of forming FinFET electrical fuse structure |
| US11211305B2 (en) | 2016-04-01 | 2021-12-28 | Texas Instruments Incorporated | Apparatus and method to support thermal management of semiconductor-based components |
| US10861796B2 (en) | 2016-05-10 | 2020-12-08 | Texas Instruments Incorporated | Floating die package |
| US10179730B2 (en) | 2016-12-08 | 2019-01-15 | Texas Instruments Incorporated | Electronic sensors with sensor die in package structure cavity |
| US9761543B1 (en) | 2016-12-20 | 2017-09-12 | Texas Instruments Incorporated | Integrated circuits with thermal isolation and temperature regulation |
| US10411150B2 (en) | 2016-12-30 | 2019-09-10 | Texas Instruments Incorporated | Optical isolation systems and circuits and photon detectors with extended lateral P-N junctions |
| US10074639B2 (en) | 2016-12-30 | 2018-09-11 | Texas Instruments Incorporated | Isolator integrated circuits with package structure cavity and fabrication methods |
| US9929110B1 (en) | 2016-12-30 | 2018-03-27 | Texas Instruments Incorporated | Integrated circuit wave device and method |
| US9865537B1 (en) | 2016-12-30 | 2018-01-09 | Texas Instruments Incorporated | Methods and apparatus for integrated circuit failsafe fuse package with arc arrest |
| US10121847B2 (en) | 2017-03-17 | 2018-11-06 | Texas Instruments Incorporated | Galvanic isolation device |
| US10727161B2 (en) | 2018-08-06 | 2020-07-28 | Texas Instruments Incorporated | Thermal and stress isolation for precision circuit |
| US11729906B2 (en) * | 2018-12-12 | 2023-08-15 | Eaton Intelligent Power Limited | Printed circuit board with integrated fusing and arc suppression |
| CN113451263A (zh) * | 2020-03-24 | 2021-09-28 | 中芯国际集成电路制造(深圳)有限公司 | 电熔丝结构及其形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1430273A (zh) * | 2001-12-10 | 2003-07-16 | 联信科技股份有限公司 | 半导体元件的熔丝结构 |
| CN1581479A (zh) * | 2003-08-07 | 2005-02-16 | 恩益禧电子股份有限公司 | 半导体器件 |
| CN1716591A (zh) * | 2004-06-29 | 2006-01-04 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
| CN1719605A (zh) * | 2004-07-06 | 2006-01-11 | 联华电子股份有限公司 | 半导体元件的熔丝结构 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11195711A (ja) * | 1997-10-27 | 1999-07-21 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| US20020005563A1 (en) * | 2000-07-12 | 2002-01-17 | Tzi-Hsiung Shu | Fuse structure and application thereof for a CMOS sensor |
| JP2003249553A (ja) * | 2002-02-26 | 2003-09-05 | Fujitsu Ltd | アンチヒューズ及びその書き込み方法 |
| US6693481B1 (en) * | 2002-08-20 | 2004-02-17 | Intel Corporation | Fuse circuit utilizing high voltage transistors |
| US7009222B2 (en) * | 2004-04-22 | 2006-03-07 | Taiwan Semiconductor Manufacturing Co., Ltd | Protective metal structure and method to protect low-K dielectric layer during fuse blow process |
| JP4699102B2 (ja) * | 2005-06-22 | 2011-06-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP4880950B2 (ja) * | 2005-09-05 | 2012-02-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7651893B2 (en) * | 2005-12-27 | 2010-01-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal electrical fuse structure |
-
2006
- 2006-11-03 US US11/592,216 patent/US7732892B2/en not_active Expired - Fee Related
-
2007
- 2007-02-16 TW TW096106120A patent/TWI339877B/zh not_active IP Right Cessation
- 2007-02-16 TW TW099122807A patent/TW201101430A/zh unknown
- 2007-03-19 CN CN2007100878266A patent/CN101174607B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1430273A (zh) * | 2001-12-10 | 2003-07-16 | 联信科技股份有限公司 | 半导体元件的熔丝结构 |
| CN1581479A (zh) * | 2003-08-07 | 2005-02-16 | 恩益禧电子股份有限公司 | 半导体器件 |
| CN1716591A (zh) * | 2004-06-29 | 2006-01-04 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
| CN1719605A (zh) * | 2004-07-06 | 2006-01-11 | 联华电子股份有限公司 | 半导体元件的熔丝结构 |
Non-Patent Citations (1)
| Title |
|---|
| CN 1716591 A,说明书第11页第23行至28行、附图1. |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080105948A1 (en) | 2008-05-08 |
| TWI339877B (en) | 2011-04-01 |
| CN101174607A (zh) | 2008-05-07 |
| US7732892B2 (en) | 2010-06-08 |
| TW200822288A (en) | 2008-05-16 |
| TW201101430A (en) | 2011-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101174607B (zh) | 集成电路装置以及熔丝结构 | |
| JP4446891B2 (ja) | 垂直積層ポア相変化メモリ | |
| US5485031A (en) | Antifuse structure suitable for VLSI application | |
| JP4480649B2 (ja) | ヒューズ素子及びその切断方法 | |
| CN103258606B (zh) | 阵列式片状电阻器 | |
| CN105514112A (zh) | 一次可编程非挥发性存储器 | |
| JPH07335761A (ja) | 電気的にプログラミング可能な自己冷却ヒューズ | |
| CN101226935A (zh) | 半导体集成电路器件 | |
| TW201019456A (en) | Fuse structure and method for fabricating the same | |
| CN103545290B (zh) | 半导体器件的反熔丝、其制造方法以及半导体组件和系统 | |
| US10056315B2 (en) | Semiconductor device | |
| CN106373960A (zh) | 半导体器件及其制造方法 | |
| JP2003163269A (ja) | 低電圧ヒューズ素子として使用される矩形コンタクト | |
| CN1547773A (zh) | 光及电可编程硅化多晶硅熔丝器件 | |
| US5592026A (en) | Integrated structure pad assembly for lead bonding | |
| CN102130092A (zh) | 熔丝器件及制备方法 | |
| CN103400820B (zh) | 半导体装置 | |
| US6285068B1 (en) | Antifuses and method of fabricating the same | |
| US8044518B2 (en) | Junction member comprising junction pads arranged in matrix and multichip package using same | |
| CN104103623B (zh) | 电熔丝结构及其形成方法 | |
| JPH10242284A (ja) | 半導体集積回路装置 | |
| US11271099B2 (en) | Vertical bipolar transistor device | |
| US8234595B2 (en) | Method of designing a mask layout | |
| CN101192604B (zh) | 集成电路元件、芯片及其制造方法 | |
| KR100954417B1 (ko) | 반도체 소자의 퓨즈 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101006 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |