CN101162611B - 电压生成电路、闪存器件、以及对闪存器件编程的方法 - Google Patents
电压生成电路、闪存器件、以及对闪存器件编程的方法 Download PDFInfo
- Publication number
- CN101162611B CN101162611B CN2006100643463A CN200610064346A CN101162611B CN 101162611 B CN101162611 B CN 101162611B CN 2006100643463 A CN2006100643463 A CN 2006100643463A CN 200610064346 A CN200610064346 A CN 200610064346A CN 101162611 B CN101162611 B CN 101162611B
- Authority
- CN
- China
- Prior art keywords
- voltage
- word line
- internal power
- power source
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 16
- 230000004044 response Effects 0.000 claims description 25
- 238000010586 diagram Methods 0.000 description 26
- 230000008901 benefit Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Abstract
一种闪存器件的电压生成电路,包括高电压生成器、字线电压生成器和列选择电压切换器。高电压生成器被配置成:将内部电源电压从第一电压增加到高于第一电压的第二电压。字线电压调整器被配置成:基于内部电源电压而生成递增阶跃脉冲,其中,在内部电源电压到达第二电压之前,输出递增阶跃脉冲作为字线编程电压。列选择电压切换器被配置成:基于内部电源电压而输出用于选择位线的列选择电压。
Description
技术领域
本发明通常涉及存储器件,并且,更具体地,本发明涉及闪存器件的电压生成电路、包括电压生成电路的闪存器件、以及对闪存器件编程的方法。
基于35USC§119,要求于2006年10月12日向韩国知识产权局提出的韩国专利申请第10-2006-0099156号的优先权,在此通过引用而合并其全部公开内容。
背景技术
EEPROM(电可擦写可编程ROM)是一种非易失性的存储器件,其在无供电时其保持所存储的数据。通常,EEPROM以三种模式中的一种操作,即,将数据写入存储单元的编程模式、读取所存储的数据的读取模式、以及擦除所存储的数据的擦除模式。
闪存器件是这样的EEPROM,其特征在于,以存储块或存储扇区为单位同时执行擦除操作。取决于其存储单元阵列结构,闪存器件可为“与非(NAND)”型闪存器件、或者“或非(NOR)”型闪存器件。在与非型闪存器件中,单元晶体管在位线和地电极之间彼此串联连接。在或非型闪存器件中,单元晶体管在位线和地电极之间并联连接。或非型闪存器件具有通过执行按字节的读取操作和编程操作来进行随机数据访问的优点,但和与非型闪存器件相比,具有编程和擦除速度慢的缺点。
图1是说明传统的闪存器件的简化框图。
参照图1,闪存器件包括存储单元阵列10、行选择电路20、列选择电路30和写驱动器40。
存储单元阵列10包括如单元晶体管之类的存储单元,其分别耦接到多条字线中的一条和多条位线中的一条。在属于或非型存储阵列10的多个单元晶体管之中,图1图解了仅选取单个单元晶体管11来编程。
行选择电路20解码行地址信号ADDX,并选择耦接到要编程的单元晶体管11的字线12。通过所选择的字线12,将字线编程电压VPW施加到单元晶体管的控制栅。由于施加到控制栅的高电压,电子被注入浮动栅,使得所选单元被编程。
在或非型闪存的编程模式下,例如,通过将不小于约4V的高电压施加到位线、并将约10V的高电压施加到字线,而执行编程操作。例如,所述两个高电压均可由电荷泵生成。在典型的或非型闪存器件中,当由电荷泵生成的两个高电压到达目标最大值时,执行编程操作。
如图1所示,列选择电路30可包括局部列解码器31、全局列解码器32、电平移位器33和34、以及选择晶体管35和36。列选择电路30解码列地址ADDY,并选择包含要编程的单元晶体管11的位线13。
典型地,存储器件的位线具有分层结构,包括耦接到预定数目的存储单元的局部位线、以及共同耦接到多条局部位线的全局位线。图1中示出了所选取的仅单条局部位线13和单条全局位线14。可通过局部位线选择晶体管35和全局位线选择晶体管36的切换操作来选择位线。列解码器31和32解码列地址信号ADDY,并输出用于选择位线的选择信号。电平移位器33和34将选择信号的电压电平增大到:作为位线选择晶体管35和36的栅电压而提供的列选择电压VPPY。
写驱动器40接收编程数据DQ,并通过位线编程电压VPB增大编程数据DQ的电压电平,然后将电压增大的编程数据DQ输出到列选择电路30。在闪存器件中,在编程操作中施加高电压到位线。特别地,在或非型闪存器件中,当字线编程电压约为10V时,需要不小于约4V的位线编程电压,以便通过沟道热电子(CHE)注入而执行编程操作。为了无损地将此高电压从写驱动器40传递到所选的局部位线,应将高电压施加到路径上的选择晶体管35和36的栅极。因而,列选择电压VPPY应大于特定电压电平,以便电平移位器33和34可输出足够高的栅极电压。
图2是图解闪存器件的常规电压生成电路的框图。
参照图2,闪存器件的电压生成电路100包括高电压生成器110、字线电压调整器120和列选择电压切换器130。
高电压生成器110基于电源电压生成并输出高电压VPI,并生成代表高电压VPI被设置为最大值的高电压设置信号SUVPI。电荷泵可被包含在高电压生成器110中,作为增大电压的装置。
字线电压调整器120从高电压生成器110接收高电压VPI,并生成递增阶跃脉冲。字线电压调整器120响应于编程设置信号SUPGM,开始将递增阶跃脉冲输出到行选择电路20。例如,闪存器件的控制器可响应于编程设置信号SUPGM而生成控制信号CTLREG,且字线电压调整器120响应于控制信号CTLREG而逐渐增大递增阶跃脉冲的电压电平。图1中的行选择电路20将所接收的递增阶跃脉冲输出到选择的字线,作为字线编程电压VPW。
如上所述,通过使用递增阶跃脉冲编程(ISPP)方案,字线电压调整器120执行编程操作,在该方案中,渐增的电压被用作字线编程电压。
列选择电压切换器130从高电压生成器110接收高电压VPI,并输出用于选择位线的列选择电压。由于编程模式要求高值的列选择电压,所以,列选择电压切换器130在编程模式中输出高电压VPI,并在读取模式中输出低于高电压VPI的读取列选择电压VPRDY。
图3是描述图2中的电压生成电路的操作的时序图。
响应于在时刻t0激活的编程使能信号,高电压生成器110开始电源电压VDD的升压,并输出高电压VPI。高电压生成器110输出当高电压VPI在时刻t2被设置为最大值V2时被激活的高电压设置信号SUVPI。字线电压调整器120从高电压生成器110接收高电压VPI,并生成递增阶跃脉冲。字线电压调整器120生成当在时刻t1设置递增阶跃脉冲的第一电压电平时被激活的字线电压设置信号SUVPW。
由于编程模式需要高值的列选择电压VPPY,所以,当用作列选择电压VPPY的高电压VPI被设置为最大值时,字线电压调整器120以递增阶跃脉冲的形式输出字线编程电压VPW。电压生成电路100可包括用于触发递增阶跃脉冲的输出的定时控制电路140。定时控制电路140生成当高电压设置信号SUVPI和字线电压设置信号SUVPW都激活时被激活的编程设置信号SUPGM。闪存器件的控制器可响应于编程设置信号SUPGM而生成控制信号CTLREG,并且,响应于控制信号CTLREG,字线电压调整器120可开始逐渐增加递增阶跃脉冲的电压电平。
如图3所示,通常的电压生成电路100在延迟时间TD1后输出递增阶跃脉冲。需要延迟时间TD1,以便在编程模式中将用作列选择电压VPPY的高电压VPI设置为最大值。这种情况下,如图3所示,编程时间等于延迟时间TD1和阶跃脉冲输出时间TSP的和。因而,作为需要列选择电压VPPY应大于特定电压电平的结果,编程时间增加,由此降低了闪存器件的性能。
发明内容
根据本发明的一个方面,提供了一种闪存器件的电压生成电路。该电压生成电路包括高电压生成器、字线电压生成器和列选择电压切换器。高电压生成器被配置成:将内部电源电压从第一电压增加到高于第一电压的第二电压。字线电压调整器被配置成:基于内部电源电压而生成递增阶跃脉冲,其中,在内部电源电压到达第二电压之前,输出递增阶跃脉冲作为字线编程电压。列选择电压切换器被配置成:基于内部电源电压而输出用于选择位线的列选择电压。
根据本发明的另一个方面,提供了一种闪存器件,其包括:控制器,其被配置成控制编程操作;存储单元阵列,其包括多个分别耦接到多条字线中的一条和多条位线中的一条的单元晶体管;行选择电路,其被配置成在编程模式中,基于行地址信号而选择字线中的一条,并将字线编程电压施加到所选字线;列选择电路,其被配置成在编程模式中,基于列地址信号而选择位线中的一条,并将编程数据施加到所选位线;写驱动器,其被配置成基于位线编程电压而输出编程数据;以及电压生成电路。电压生成电路被配置成:在内部电源电压从初始电压增加到最大电压之前,将递增阶跃脉冲作为字线编程电压输出到行选择电路,并基于内部电源电压而将用于选择位线的列选择电压输出到列选择电路。
根据本发明的另一个方面,提供了一种对闪存器件编程的方法。该方法包括:将内部电源电压从第一电压增加到高于第一电压的第二电压;基于内部电源电压而输出用于选择位线的列选择电压;基于内部电源电压而生成递增阶跃脉冲;以及在内部电源电压从第一电压电平到达第二电压之前,输出递增阶跃脉冲作为字线编程电压。
附图说明
通过参照附图,从以下详细描述将容易理解本发明的特征和以上其它方面,附图中:
图1是图解传统的闪存器件的框图;
图2是图解传统的闪存器件的电压生成电路的框图;
图3是描绘图2中的电压生成电路的操作的时序图;
图4是图解根据本发明的实施例的闪存器件的电压生成电路的框图;
图5是描绘图4所示的电压生成电路的操作的时序图;
图6是图解根据本发明的实施例的闪存器件的电压生成电路的框图;
图7是图解图6所示的列选择电压切换器的实施例的电路图;
图8是描绘图6中的电压生成电路的操作的时序图;
图9是图解根据本发明的实施例的闪存器件的框图;以及
图10是图解根据本发明的实施例的对闪存器件编程的方法的流程图。
具体实施方式
现在,将参考附图更充分地描述本发明的实施例,附图中示出了发明的实施例。然而,本发明可被实现为多种不同的形式、且不应解释为限于这里陈述的实施例。当然,提供这些实施例以使公开彻底和完整,并将完全传达本发明的范围给本领域的技术人员。整个申请中,相同附图标记表示相同的元件。
将理解,尽管此处可用名词“第一”、“第二”等等来描述不同元件,但这些元件不应受限于这些名词。这些词用来区别一个元件和另一个元件。例如,第一元件能被称为第二元件,且同样地,第二元件能被称为第一元件,而不会脱离本发明的范围。这里用的名词“和/或”包括一个或多个相关列出的名词的任意和所有组合。
将理解,当提到一个元件被“连接”或“耦接”到另一元件,它可被直接连接或耦接到其它元件、或可存在中间元件。相反,当提到一个元件被“直接连接”或“直接耦接”到另一元件时,不存在中间元件。用于描述元件之间连接关系的其它词应按相同方式解释(例如,“在......之间”对“直接在......之间”,“邻近”对“直接邻近”,等等)。
这里用的术语是为了描述特别实施例的目的,而不是限制本发明。如这里用的单数形式“一”、“一个”和“该”也包括复数形式,除非上下文清楚的指明了其它含义。进一步可以理解名词“包含”和/或“包括”,当在这里使用时,特指一定特征、整数、步骤、操作、元件和/或组件的出现,但不排除其中一个或多个其它特征、整数、步骤、操作、元件、组件和/或其组合的出现或增加。
除非被另外定义,这里用的所有名词(包括技术和科学名词)具有如本发明所述领域普通技术人员通常理解的相同意义。进一步可以理解如在常用字典中定义的那些名词,应解释为具有与它们在相关背景技术上下文中一致的意义,除非这里特别定义,否则不按理想化或太正式的含义解释。
图4是图解根据本发明的实施例的闪存器件的电压生成电路的框图。
参照图4,闪存器件的电压生成电路200包括高电压生成器210、字线电压调整器220和列选择电压切换器230。如下面在这里所解释的,电压生成电路200还可包括高电压检测器250和定时控制电路240。
高电压生成器210基于电源电压(未示出)生成作为内部电源电压的高电压VPI。电源电压可以是由闪存器件产生的多个供电电压中的任一个。例如,高电压生成器210可包括增加电源电压VDD以便生成高电压VPI的电荷泵。而且,例如,高电压生成器210可响应于指示编程操作开始的编程使能信号PGMEN而被激活。
另外参见附图5(其在下面将被更详细地描述),字线电压调整器220基于高电压VPI生成递增阶跃脉冲,并在高电压VPI从电源电压VDD到达它的最大值V2之前,输出递增阶跃脉冲,作为字线编程电压VPW。例如,字线电压调整器220响应于编程设置信号SUPGM,而将递增阶跃脉冲输出到闪存器件的行选择电路。例如,闪存器件的控制器可响应于编程设置信号SUPGM而生成控制信号CTLREG,并且,字线电压调整器220可响应于控制信号CTLREG而逐渐增加递增阶跃脉冲的电压电平。
列选择电压VPPY切换器230输出列选择电压VPPY,用于基于高电压VPI而选择位线。在编程模式中,列选择电压切换器230输出高电压VPI作为列选择电压VPPY,而在读取模式中,输出读取列选择电压VPRDY作为列选择电压VPPY。读取列选择电压VPRDY低于高电压VPI。列选择电压切换器230可由如图7所示的模式切换器单元实现,以便根据操作模式可选择性地输出电压VPI或VPRDY。模式切换器单元可响应于编程使能信号PGMEN,选择与编程模式和读取模式中的一个相对应的电压,并输出所选择的电压作为列选择电压。
电压生成电路还可包括高电压检测器250和定时控制电路240,以便减少闪存器件的编程时间。
参照图5,高电压检测器250可生成参考电压设置信号SUVRF,通过比较高电压VPI和参考电压V3,当高电压VPI高于参考电压V3时,参考电压设置信号SUVRF被激活。可根据给定的存储器件实施方式而确定参考电压。例如,可作为模式电阻器组(mode resistor set,MRS)信号而提供参考电压,或可在高电压检测器250中被存储为固定值。参考电压可被设置为列选择电压的最小值,以便在编程模式中操作位线选择晶体管。因此,当用于选择位线的列选择晶体管的栅极电压变为足够的电压电平时,参考电压设置信号SUVRF被激活。
定时控制电路240通过对字线电压设置信号SUVPW和参考电压设置信号SUVRF执行逻辑操作,而生成编程设置信号SUPGM。例如,可由如图4中所示的与非操作器和反相器等逻辑元件来实现定时控制电路240,在这种情况下,字线电压设置信号SUVPW和参考电压设置信号SUVRF被激活到逻辑高电平。
图5是描述图4中的电压生成电路的操作的时序图。
高电压生成器210在时刻t0开始电源电压VDD的升压,并输出高电压VPI作为内部电源电压。字线电压调整器120生成字线电压设置信号SUVPW,其在时刻t1、设置递增阶跃脉冲V1的第一电平时被激活。
高电压检测器250生成参考电压设置信号SUVRF,其在时刻t3、高电压VPI高于参考电压V3时被激活。定时控制电路240生成编程设置信号SUPGM,其在字线电压设置信号SUVPW和参考电压设置信号SUVRF两者都被激活时被激活。也就是说,时刻t3是编程设置信号SUPGM被激活的时刻,且代表列选择切换器230可输出足够的列选择电压VPPY的电平的时间点,并且,同时,字线电压调整器220可输出递增阶跃脉冲。
在时刻t3响应于编程设置信号SUPGM,字线电压调整器220输出递增阶跃脉冲作为字线编程电压VPW。闪存器件的编程时间为延迟时间TD2和阶跃脉冲输出时间TSP之和。能够看出,图5的延迟时间TD2小于先前描述的图3的延迟时间TD1。同样,当与先前描述的图2的电压生成电路100相比较时,图4中的电压生成电路200能够减少编程时间(减小TD1-TD2)。这是因为,在高电压VPI被设置为最大值V2之前,图4中的电压生成电路200输出递增阶跃脉冲,作为字线编程电压VPW。
图6是根据本发明的另一实施例的闪存器件的电压生成电路的框图。为了避免冗余,以下的描述强调与先前的图4的实施例之间的区别,并省略了关于与图4的实施例相同或类似的方面的讨论。
参照图6,该示例的闪存器件的电压生成电路300包括高电压生成器310、字线电压调整器320、列选择电压切换器330、定时控制电路340和读取电压生成器350。
读取电压生成器350响应于例如闪存器件的通电复位信号(或芯片使能信号)而生成字线读取电压VPRDX。也就是说,在编程操作开始之前,读取电压生成器350被设置为目标电压值。或非型闪存器件包括用于生成不小于约4V的待机高电压的待机泵(standby pump),以便在读取模式中执行迅速的读取操作。电压生成电路300可使用待机泵作为读取电压生成器350,并且,在图6中图解了使用待机泵作为读取电压生成器350的例子。
在编程操作的初始阶段,列选择电压切换器330输出字线读取电压VPRDX作为列选择电压VPPY。列选择电压切换器330比较高电压VPI和字线读取电压VPRDX,并且,当高电压VPI高于字线读取电压VPRDX时,输出高电压VPI作为列选择电压VPPY。
图解了在编程操作的初始阶段、使用字线读取电压VPRDX作为列选择电压VPPY的例子。然而,该实施例不限于这个方面。例如,在编程操作的初始阶段,在编程操作前设置的待机高电压可用作列选择电压VPPY。
图7是图解图6所示的列选择电压切换器330的例子的电路图。
参照图7,列选择电压切换器330可包括比较器331、电压切换单元332和模式切换单元333。
通过比较高电压VPI和字线读取电压VPRDX,比较器331输出比较信号CMP。当高电压VPI高于字线读取电压VPRDX时,比较信号CMP被激活。基于比较信号CMP,电压切换单元332选择并输出高电压VPI和字线读取电压VPRDX中的一个。
在编程操作的初始阶段,渐增的高电压VPI低于字线读取电压VPRDX。例如,当高电压VPI低于字线读取电压VPRDX时,比较信号CMP按逻辑低电平的方式输出。响应于比较信号CMP的逻辑低电平,电压切换单元332输出字线读取电压VPRDX作为列选择电压VPPY。
在高电压VPI增加到变为高于字线读取电压VPRDX的时间点,出现到比较信号CMP的逻辑高电平的转变。响应于比较信号CMP的逻辑高电平,电压切换单元332输出被充分地升高为列选择电压VPPY的高电压VPI。
在读取模式中,列选择电压切换器330输出低于高电压VPI和字线读取电压VPRDX的读取列选择电压VPRDY。模式切换单元333选择与编程模式和读取模式中的一个相对应的电压,并按照操作模式而输出所选择的电压作为列选择电压。例如,包括在列选择电压切换器330中的模式切换单元333响应于代表编程操作开始的编程使能信号PGMEN,而选择电压切换单元332的输出作为列选择电压VPPY。
回来参照图6,当设置了递增阶跃脉冲的第一电压电平时,字线电压调整器320输出递增阶跃脉冲作为字线编程电压VPW。当设置了递增阶跃脉冲的第一电压电平时,字线电压调整器320成生字线电压设置信号SUVPW,并且,定时控制电路340通过延迟字线电压设置信号而生成编程设置信号SUPGM。响应于编程设置信号SUPGM,字线电压调整器320输出递增阶跃脉冲到闪存器件的行选择电路。例如,闪存器件的控制器响应于编程设置信号SUPGM而生成控制信号CTLREG,并且,字线电压调整器320可响应于控制信号CTLREG而开始增加递增阶跃脉冲的电压电平。
在该实施例的修改中,图6所示的定时控制电路340可被省略,并且,字线电压设置信号SUVPW可被用作编程设置信号。
图8是描绘图6中的电压生成电路的操作的时序图。
高电压生成器310在时刻t0开始电源电压VDD的升压,并输出高电压VPI作为内部电源电压。字线电压调整器320生成字线电压设置信号SUVPW,其在时刻t1、设置了递增阶跃脉冲V1的第一电压电平时被激活。字线电压设置信号SUVPW可被用作编程设置信号SUPGM,以便确定输出递增阶跃脉冲的时间点(例如,图8中的时刻t1)。
在编程操作的初始阶段,输出字线读取电压VPRDX作为列选择电压VPPY,以使当设置了递增阶跃脉冲V1的第一电压电平时(在时刻t1),递增阶跃脉冲被提供作为字线编程电压VPW。在时刻t4,当高电压VPI被足够升压成高于字线读取电压VPRDX时,电压切换器单元332输出高电压VPI作为列选择电压VPPY。
与当高电压VPI被设置为最大值v3时在时刻t2输出递增阶跃脉冲的图2中的电压生成电路100相比,图6中的电压生成电路300在时刻t1,当设置了递增阶跃脉冲V1的第一电压电平时,输出递增阶跃脉冲。
如图8所示,闪存器件的编程时间是延迟时间TD3和阶跃脉冲输出时间TSP的和。可以看到,图8的延迟时间TD3小于先前描述的图3的延迟时间TD1。同样,当与先前描述的图2的电压生成电路100相比较时,图6中的电压生成电路300能够减小编程时间(减小TD1-TD3)。
图9是图解根据本发明的另一实施例的闪存器件的框图。
参照图9,该示例的闪存器件500包括存储单元阵列510、行选择电路520、列选择电路530、写驱动器540、控制器550和电压生成电路400。
控制器550控制闪存器件的编程操作。存储单元阵列510包括多个单元晶体管,其分别耦接到多条字线中的一条和多条位线中的一条。在编程模式中,响应于行地址信号,行选择电路520选择字线中的一条,并将字线编程电压施加到所选择的字线,并且,在编程模式中,响应于列地址信号,列选择电路530选择位线中的一条,并将编程数据施加到所选择的位线上。写驱动器540基于位线编程电压VPB而输出编程数据DQ。
图4中的电压生成电路200或图6中的电压生成电路300可用作图9的电压生成电路400,以减少闪存器件的编程时间。在高电压VPI被设置为最大值之前,电压生成电路400将递增阶跃脉冲作为字线编程电压VPW输出到行选择电路520。另外,电压生成电路400将列选择电压VPPY到输出列选择电路530,以便基于高电压VPI而选择位线。
如上所述,在图4的电压生成电路200用作图9的电压生成电路400的情况下,在高电压VPI被设置为最大值之前,当高电压VPI升压至足够用作列选择电压VPPY的电压电平时,可将递增阶跃脉冲作为字线编程电压VPW而输出到行选择电路520。在图6的电压生成电路300用作图9的电压生成电路400的情况下,与高电压VPI的设置时间无关地,当设置了递增阶跃脉冲的第一电压电平时,可将递增阶跃脉冲作为字线编程电压VPW输出到行选择电路520。因而,闪存器件500能减少不必要的延迟时间,由此,减少编程时间。控制器550对应于减少的编程时间而控制编程操作。
图10是图解根据本发明的实施例的对闪存器件编程的方法的流程图。
参照图10,基于用于闪存器件的编程操作的电源电压而生成高电压(步骤S10)。基于该高电压而输出用于选择位线的列选择电压(步骤S20),并且,基于该高电压而生成递增阶跃脉冲(步骤S30)。为了减少编程时间,在高电压被设置为最大值之前,输出递增阶跃脉冲作为字线编程电压(步骤S40)。
当高电压高于参考电压、且设置了递增阶跃脉冲的第一电压电平时,可输出递增阶跃脉冲作为字线编程电压。在这种情况下,可通过比较高电压和参考电压、并检测是否设置了递增阶跃脉冲的第一电压电平,而执行输出递增阶跃脉冲作为字线编程电压(步骤S30)。也就是说,当高电压高于参考电压、且设置了递增阶跃脉冲的第一电压电平时,输出递增阶跃脉冲作为字线编程电压。
如上所述,在编程模式中,参考电压可被设置为用于操作位线选择晶体管的列选择电压的最小值。
同时,为了输出列选择电压(步骤S20),可以使用响应于闪存器件的通电复位信号而生成的待机高电压。在编程操作的初始阶段,可输出待机高电压作为列选择电压。将高电压与待机高电压比较,并且,当高电压高于待机高电压时,输出高电压作为列选择电压。因而,当递增阶跃脉冲的电压电平增大到最大值时,由于高电压被足够地升压,所以,高电压能被转换成列选择电压。
在使用编程操作启动前加电的待机高电压(例如,字线读取电压)的情况下,当设置了递增阶跃脉冲的第一电压电平时,输出递增阶跃脉冲作为字线编程电压。因而,可减少闪存器件的编程时间。
本发明可被应用于在编程模式中需要高位线电压和由此的高列选择电压的情况。本发明不限于或非型闪存器件,并且,本领域技术人员将容易理解,例如,本发明可被应用于使用ISSP方案、并需要高列选择电压的闪存器件。
虽然本发明的典型实施例和它们的优点已被详细描述,但应当理解,可在不脱离本发明范围的情况下在这里作出各种变化、替代和修改。
Claims (27)
1.一种闪存器件的电压生成电路,包括:
高电压生成器,其被配置成将内部电源电压从第一电压增加到高于第一电压的第二电压;
字线电压调整器,其被配置成基于内部电源电压而生成递增阶跃脉冲,其中,在内部电源电压到达第二电压之前,输出递增阶跃脉冲作为字线编程电压;
列选择电压切换器,其被配置成基于内部电源电压而输出用于选择位线的列选择电压。
2.根据权利要求1的电压生成电路,其中,第一电压是供电电压。
3.根据权利要求1的电压生成电路,还包括高电压检测器,其被配置成:比较内部电源电压和参考电压,并且,生成当内部电源电压高于参考电压时被激活的参考电压设置信号。
4.根据权利要求3的电压生成电路,其中,参考电压对应于在编程模式中用于操作位线选择晶体管的列选择电压的最小值。
5.根据权利要求3的电压生成电路,其中,高电压检测器包括比较器,其被配置成:比较内部电源电压和参考电压,并生成参考电压设置信号。
6.根据权利要求3的电压生成电路,其中,字线电压调整器被配置成响应于编程设置信号而生成字线电压设置信号,并输出递增阶跃脉冲作为字线编程电压,当设置了递增阶跃脉冲的第一电压电平时,字线电压设置信号被激活,当字线电压设置信号和参考电压设置信号两者都被激活时,编程设置信号被激活。
7.根据权利要求6的电压生成电路,还包括:
定时控制电路,其被配置成:通过对字线电压设置信号和参考电压设置信号执行逻辑操作,而生成编程设置信号。
8.根据权利要求1的电压生成电路,还包括:
待机泵,其被配置成:响应于闪存器件的通电复位信号,而生成高于第一电压且低于第二电压的待机电压。
9.根据权利要求8的电压生成电路,其中,字线电压调整器被配置成:当设置了递增阶跃脉冲的第一电压电平时,输出递增阶跃脉冲作为字线编程电压。
10.根据权利要求8的电压生成电路,其中,列选择电压切换器被配置成:在编程操作的初始阶段,输出待机电压作为列选择电压,并且,当内部电源电压高于待机电压时,输出内部电源电压作为列选择电压。
11.根据权利要求10的电压生成电路,其中,列选择电压切换器包括:
比较器,其被配置成通过比较内部电源电压和待机电压而生成比较信号;和
电压切换器单元,其被配置成基于比较信号而选择并输出内部电源电压和待机电压之一。
12.根据权利要求1的电压生成电路,其中列选择电压切换器包含模式切换器单元,其被配置成选择对应于编程模式和读取模式之一的电压,并输出所选择的电压作为列选择电压。
13.根据权利要求1的电压生成电路,其中,闪存器件是或非型闪存器件。
14.一种闪存器件,包括:
控制器,其被配置成控制编程操作;
存储单元阵列,其包括多个分别耦接到多条字线中的一条和多条位线中的一条的单元晶体管;
行选择电路,其被配置成在编程模式中,基于行地址信号而选择字线中的一条,并将字线编程电压施加到所选字线;
列选择电路,其被配置成在编程模式中,基于列地址信号而选择位线中的一条,并将编程数据施加到所选位线;
写驱动器,其被配置成基于位线编程电压而输出编程数据;以及
电压生成电路,其被配置成在内部电源电压从初始电压增加到最大电压之前,将递增阶跃脉冲作为字线编程电压输出到行选择电路,并基于内部电源电压而将用于选择位线的列选择电压输出到列选择电路。
15.根据权利要求14的闪存器件,其中,初始电压是供电电压。
16.根据权利要求14的闪存器件,其中,电压生成电路包括:
高电压生成器,其被配置成将内部电源电压从初始电压增加到最大电压;
字线电压调整器,其被配置成基于内部电源电压而生成递增阶跃脉冲,其中,在内部电源电压到达最大电压之前,输出递增阶跃脉冲作为字线编程电压;
列选择电压切换器,其被配置成基于内部电源电压而输出用于选择位线的列选择电压。
17.根据权利要求16的闪存器件,其中,电压生成电路包括高电压检测器,其被配置成比较内部电源电压和参考电压,并生成当内部电源电压高于参考电压时被激活的参考电压设置信号,并且,
其中,字线电压调整器被配置成:当字线电压设置信号和参考电压设置信号两者都被激活时,生成字线电压设置信号,并输出递增阶跃脉冲作为字线编程电压,当设置了递增阶跃脉冲的第一电压电平时,字线电压设置信号被激活。
18.根据权利要求16的闪存器件,其中,电压生成电路还包括待机泵,其被配置成响应于闪存器件的通电复位信号而生成大于初始电压且小于最大电压的待机电压,并且,
其中,字线电压调整器被配置成:当设置了递增阶跃脉冲的第一电压电平时,输出递增阶跃脉冲作为字线编程电压。
19.根据权利要求18的闪存器件,其中,列选择电压切换器被配置成:比较内部电源电压和待机电压,在编程操作的初始阶段输出待机电压作为列选择电压,并且,当内部电源电压高于待机电压时,输出内部电源电压作为列选择电压。
20.根据权利要求14的闪存器件,其中,闪存器件是或非型闪存器件。
21.一种对闪存器件编程的方法,包括:
将内部电源电压从第一电压增加到高于第一电压的第二电压;
基于内部电源电压而输出用于选择位线的列选择电压;
基于内部电源电压而生成递增阶跃脉冲;以及
在内部电源电压从第一电压电平到达第二电压之前,输出递增阶跃脉冲作为字线编程电压。
22.根据权利要求21的方法,其中,输出递增阶跃脉冲作为字线编程电压包括:当内部电源电压高于参考电压、且设置了递增阶跃脉冲的第一电压电平时,输出递增阶跃脉冲作为字线编程电压。
23.根据权利要求21的方法,其中,输出递增阶跃脉冲作为字线编程电压包括:
比较内部电源电压和参考电压;
检测是否设置了递增阶跃脉冲的第一电压电平;以及
当内部电源电压高于参考电压、且设置了递增阶跃脉冲的第一电压电平时,输出递增阶跃脉冲作为字线编程电压。
24.根据权利要求22的方法,其中,参考电压是用于在编程模式中操作位线选择晶体管的列选择电压的最小值。
25.根据权利要求21的方法,其中,输出列选择电压包括:
基于闪存器件的通电复位信号而生成高于第一电压且低于第二电压的待机电压;
在编程操作的初始阶段输出待机电压作为列选择电压;
比较内部电源电压和待机电压;以及
当内部电源电压高于待机电压时,输出内部电源电压作为列选择电压。
26.根据权利要求25的方法,其中,输出递增阶跃脉冲作为字线编程电压包括:
检测是否设置了递增阶跃脉冲的第一电压电平;以及
当设置了递增阶跃脉冲的第一电压电平时,输出递增阶跃脉冲作为字线编程电压。
27.根据权利要求21的方法,其中,闪存器件是或非型闪存器件。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR99156/06 | 2006-10-12 | ||
KR1020060099156A KR100829791B1 (ko) | 2006-10-12 | 2006-10-12 | 플래시 메모리 장치의 전압 공급 회로, 이를 포함하는 플래시 메모리 장치 및 플래시 메모리 장치의 프로그램 전압 공급 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101162611A CN101162611A (zh) | 2008-04-16 |
CN101162611B true CN101162611B (zh) | 2011-10-12 |
Family
ID=39297512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006100643463A Active CN101162611B (zh) | 2006-10-12 | 2006-11-30 | 电压生成电路、闪存器件、以及对闪存器件编程的方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7428170B2 (zh) |
KR (1) | KR100829791B1 (zh) |
CN (1) | CN101162611B (zh) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4005895B2 (ja) * | 2002-09-30 | 2007-11-14 | 株式会社東芝 | 不揮発性半導体メモリ装置 |
KR20100101798A (ko) * | 2009-03-10 | 2010-09-20 | 삼성전자주식회사 | 메모리 장치의 프로그램 방법 및 이를 위한 메모리 장치 |
JP5661099B2 (ja) * | 2010-03-10 | 2015-01-28 | パナソニック株式会社 | メモリセルのドレイン電圧用及びゲート電圧用のレギュレータを共有したフラッシュメモリ |
US9007822B2 (en) * | 2012-09-14 | 2015-04-14 | Micron Technology, Inc. | Complementary decoding for non-volatile memory |
KR102154851B1 (ko) * | 2013-08-26 | 2020-09-10 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그것의 워드라인 전압 인가 방법 |
US9142266B2 (en) * | 2013-11-19 | 2015-09-22 | Arm Limited | Memory circuitry using write assist voltage boost |
CN105097035A (zh) * | 2014-04-25 | 2015-11-25 | 北京兆易创新科技股份有限公司 | 一种电压切换方法和装置 |
US9704581B2 (en) * | 2014-12-27 | 2017-07-11 | Intel Corporation | Voltage ramping detection |
CN106935262A (zh) * | 2015-12-29 | 2017-07-07 | 北京兆易创新科技股份有限公司 | 一种存储单元的编程方法 |
TWI611409B (zh) * | 2016-12-08 | 2018-01-11 | 旺宏電子股份有限公司 | 記憶體裝置與其相關的控制方法 |
CN106527562B (zh) * | 2016-12-14 | 2018-04-03 | 无锡中微亿芯有限公司 | 一种基于fpga的低功耗sram字线电压实现电路及方法 |
US10360948B2 (en) * | 2017-06-26 | 2019-07-23 | Samsung Electronics Co., Ltd. | Memory device and operating method of memory device |
CN109785890B (zh) * | 2017-11-10 | 2020-12-25 | 无锡华润矽科微电子有限公司 | Otp rom电路中的电源开关电路 |
CN110718253A (zh) * | 2018-07-13 | 2020-01-21 | 合肥格易集成电路有限公司 | 一种非易失存储器处理方法及装置 |
CN111312318B (zh) * | 2018-12-12 | 2022-03-01 | 北京兆易创新科技股份有限公司 | 一种非易失存储器控制方法以及装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1139276A (zh) * | 1994-09-09 | 1997-01-01 | 三星电子株式会社 | 非易失性半导体存储器件中的自动编程电路 |
US6469933B2 (en) * | 2000-11-22 | 2002-10-22 | Samsung Electronics Co., Ltd. | Flash memory device capable of preventing program disturb and method for programming the same |
US20060044884A1 (en) * | 2004-09-02 | 2006-03-02 | Dong-Hyuk Chae | Semiconductor device capable of generating ripple-free voltage internally |
US20060092703A1 (en) * | 2004-10-28 | 2006-05-04 | Dong-Hyuk Chae | Flash memory device and method of programming the same |
CN1783343A (zh) * | 2004-10-26 | 2006-06-07 | 三星电子株式会社 | 非易失性存储器件及其编程方法 |
CN1832034A (zh) * | 2004-12-20 | 2006-09-13 | 三星电子株式会社 | 用于产生高电压的方法和电路以及相关的半导体存储器件 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100290282B1 (ko) | 1998-11-23 | 2001-05-15 | 윤종용 | 프로그램 시간을 단축할 수 있는 불 휘발성반도체메모리 장치 |
KR100418719B1 (ko) | 2001-06-29 | 2004-02-19 | 주식회사 하이닉스반도체 | 플래쉬 메모리 장치의 펌핑 회로 |
KR100645049B1 (ko) * | 2004-10-21 | 2006-11-10 | 삼성전자주식회사 | 프로그램 특성을 향상시킬 수 있는 불 휘발성 메모리 장치및 그것의 프로그램 방법 |
KR100572331B1 (ko) * | 2004-10-25 | 2006-04-18 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것을 위한 프로그램 방법 |
KR100645051B1 (ko) * | 2004-10-26 | 2006-11-10 | 삼성전자주식회사 | 비트 라인 전압에 따른 프로그램 실행 구간의서스펜드/리쥼 기능을 갖는 불 휘발성 메모리 장치 및그것의 프로그램 방법 |
KR100684873B1 (ko) * | 2004-11-22 | 2007-02-20 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 워드라인 전압 제어 방법 |
KR100672984B1 (ko) | 2004-12-14 | 2007-01-24 | 삼성전자주식회사 | 프로그램 시간을 줄일 수 있는 플래시 메모리 장치 |
KR100712596B1 (ko) * | 2005-07-25 | 2007-04-30 | 삼성전자주식회사 | 플래시 메모리 장치의 리페어 및 트리밍 방법 및 장치 |
KR100733953B1 (ko) * | 2006-06-15 | 2007-06-29 | 삼성전자주식회사 | 플래시 메모리 장치의 전압 레귤레이터 |
-
2006
- 2006-10-12 KR KR1020060099156A patent/KR100829791B1/ko active IP Right Grant
- 2006-11-27 US US11/604,227 patent/US7428170B2/en active Active
- 2006-11-30 CN CN2006100643463A patent/CN101162611B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1139276A (zh) * | 1994-09-09 | 1997-01-01 | 三星电子株式会社 | 非易失性半导体存储器件中的自动编程电路 |
US6469933B2 (en) * | 2000-11-22 | 2002-10-22 | Samsung Electronics Co., Ltd. | Flash memory device capable of preventing program disturb and method for programming the same |
US20060044884A1 (en) * | 2004-09-02 | 2006-03-02 | Dong-Hyuk Chae | Semiconductor device capable of generating ripple-free voltage internally |
CN1783343A (zh) * | 2004-10-26 | 2006-06-07 | 三星电子株式会社 | 非易失性存储器件及其编程方法 |
US20060092703A1 (en) * | 2004-10-28 | 2006-05-04 | Dong-Hyuk Chae | Flash memory device and method of programming the same |
CN1832034A (zh) * | 2004-12-20 | 2006-09-13 | 三星电子株式会社 | 用于产生高电压的方法和电路以及相关的半导体存储器件 |
Also Published As
Publication number | Publication date |
---|---|
KR100829791B1 (ko) | 2008-05-19 |
US7428170B2 (en) | 2008-09-23 |
CN101162611A (zh) | 2008-04-16 |
US20080089142A1 (en) | 2008-04-17 |
KR20080032943A (ko) | 2008-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101162611B (zh) | 电压生成电路、闪存器件、以及对闪存器件编程的方法 | |
KR100454116B1 (ko) | 비휘발성 메모리를 프로그래밍하기 위한 비트라인 셋업 및디스차지 회로 | |
US6977846B2 (en) | Non-volatile semiconductor memory device in which one page is set for a plurality of memory cell arrays | |
KR100471167B1 (ko) | 프로그램된 메모리 셀들을 검증하기 위한 페이지 버퍼를구비한 반도체 메모리 장치 | |
US6088281A (en) | Semiconductor memory device | |
US7362616B2 (en) | NAND flash memory with erase verify based on shorter evaluation time | |
US7193894B2 (en) | Clock synchronized nonvolatile memory device | |
KR100453854B1 (ko) | 향상된 프로그램 방지 특성을 갖는 불휘발성 반도체메모리 장치 및 그것의 프로그램 방법 | |
US5777923A (en) | Flash memory read/write controller | |
US7800955B2 (en) | Programming method of a non-volatile memory device | |
US6282121B1 (en) | Flash memory device with program status detection circuitry and the method thereof | |
US8238158B2 (en) | Programming of memory cells in a nonvolatile memory using an active transition control | |
JPH07249294A (ja) | 半導体集積回路装置 | |
US7113442B2 (en) | Non-volatile semiconductor memory, semiconductor device and charge pump circuit | |
US20110267894A1 (en) | Semiconductor memory apparatus | |
US20080037326A1 (en) | Xip flash memory device and program method | |
KR100589469B1 (ko) | 단시간에 소거 동작을 행하는 비휘발성 메모리 | |
KR100626379B1 (ko) | 비트 스캐닝 프로그램을 수행하는 불휘발성 메모리 장치 | |
US6229735B1 (en) | Burst read mode word line boosting | |
EP1752989B1 (en) | NAND flash memory with erase verify based on shorter delay before sensing | |
JP2004247042A (ja) | 半導体集積回路装置 | |
JPH11149791A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |