CN101160891A - 从频率调制信号恢复二进制无直流码的方法和装置 - Google Patents

从频率调制信号恢复二进制无直流码的方法和装置 Download PDF

Info

Publication number
CN101160891A
CN101160891A CNA2006800125782A CN200680012578A CN101160891A CN 101160891 A CN101160891 A CN 101160891A CN A2006800125782 A CNA2006800125782 A CN A2006800125782A CN 200680012578 A CN200680012578 A CN 200680012578A CN 101160891 A CN101160891 A CN 101160891A
Authority
CN
China
Prior art keywords
phase
signal
detector
channel bit
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800125782A
Other languages
English (en)
Inventor
德克·施米特
阿尔基斯·伊考诺姆
马滕·卡布茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
Original Assignee
Thomson Licensing SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing SAS filed Critical Thomson Licensing SAS
Publication of CN101160891A publication Critical patent/CN101160891A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14—Demodulator circuits; Receiver circuits
    • H04L27/156—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14—Demodulator circuits; Receiver circuits
    • H04L27/144—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements
    • H04L27/152—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using controlled oscillators, e.g. PLL arrangements
    • H04L27/1525—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using controlled oscillators, e.g. PLL arrangements using quadrature demodulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14—Demodulator circuits; Receiver circuits
    • H04L27/156—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width
    • H04L27/1566—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width using synchronous sampling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Optical Recording Or Reproduction (AREA)

Abstract

本发明涉及一种用于从频率调制信号中恢复二进制无直流码的方法和装置，而不需要频率调制信号的任何模拟信号解调。本发明更具体地涉及按照例如光存储介质上的高速记录的需要进行的恶化的摇摆信道中的ATIP双相信道比特和定时恢复。该装置包括数字锁相环(DPLL)，相位检测器(12)使用相位栅格，并且，对相位栅格应用最大似然检测以提供双相信道比特信号(16)和双相时钟信号(15)，所述双相时钟信号(15)与双相信道比特信号(16)的采样点同步以恢复所述二进制码。本发明还可应用于基于频率调制的其它数据传输系统，例如调制解调器或无线数据通信系统。

Description

从频率调制信号恢复二进制无直流码的方法和装置
技术领域
本发明涉及一种从频率调制信号恢复二进制无直流码(DC-free code)、而不需要频率调制信号的任何模拟信号解调并且低成本的方法和装置。频率调制信号中包含的二进制无直流码例如是所谓的ATIP摇摆(wobble)信号，其在可记录光存储介质(如CD-R和CD-RW)中被压制(emboss)为沟槽。因此，本发明更具体地涉及按照例如光存储介质上的高速记录的需要进行的恶化的摇摆信道中的ATIP双相信道比特(channel bit)和定时恢复。
背景技术
在数字通信和磁或光记录系统中广泛采用无直流编码。无直流是指编码序列没有直流频谱分量。信号的直流分量是在一定时间间隔上的平均电压或积分。频谱在零频率上为零或者也称为匹配频谱零码的二进制序列已经在通信和记录系统上得到广泛应用，并且众所周知的是，通过采样和锁存频率调制信号、并且数字地比较预定计数值与从高频时钟和频率调制信号得出的计数值，来解调包含二进制码的频率调制信号，这通常需要频率调制模拟信号的中心频率的模拟信号解调。例如在US5506824中披露了这样的方法。所述方法的缺点是：除了数字锁相环外，还通过双相转换器和锁相环来进行必需的模拟信号解调，以及对于高速应用，必须增大频率时钟以提供高速计数器所需的分辨率。这意味着：不利的是，必须将模拟和数字部件用于在集成电路中的实现，并且所披露的方法要求非常高的采样频率来提供所述分辨率，这对于校正高频的摇摆频率信号中的时钟周期变化是必要的。此外，所述方法对噪声和频率调制信号的抖动的抵抗力也不强。
发明内容
本发明的一个方面是提供一种专门(exclusively)用数字部件从频率调制模拟信号中数字恢复二进制无直流码、并且用于高速应用并具有低成本的方法和装置。
这是通过在内部具有二进制无直流码的所述频率调制模拟信号的模数转换、并且使用锁相环和相位栅格(trellis)进行比特和定时恢复来实现的。由使用所述数字锁相环引起的误差信号可通过将相位栅格用于解调来去除。使用相移来生成所述相位栅格，并且使用来自所述数字锁相环的摇摆相位计数器的选通信号与相位栅格信号的组合来进行在频率调制模拟信号中包含的所述二进制无直流码的比特和定时恢复。分别对于时钟和定时恢复使用两次数字锁相环，并且对于双相信号和时钟检测结合相位栅格而使用两次数字锁相环，这导致低成本。来自所述数字锁相环的摇摆相位计数器的选通信号与相位栅格信号的组合包括用于恢复比特长度的双相信道比特检测器，并且包括分别用于定时和双相时钟恢复的双相时钟生成器。因此，对相位栅格应用最大似然检测。
不需要用于增大双相时钟频率的分频器以及用于解调频率调制模拟信号的中心频率的模拟锁相环，这使得本方法和相应装置可有利地应用到高速应用，例如，高速记录光盘介质(如CD-R和CD-RW)。专门地使用数字部件，这使得在集成电路的数字环境中实施该装置更容易。
为了更好地理解本发明，在下面的描述中详细说明了示例性实施例。应当理解，在本发明的使用方面，本发明不限于该示例性实施例，并且也可以方便地组合或修改所详细说明的特征而不背离本发明的范围。
在本发明的特定优选实施例中，本发明的要点例如用于按照记录光盘介质(如CD-R和CD-RW)的需要而从光盘的所压制的摇摆沟槽检测所谓的ATIP信息。缩写ATIP意思是预制沟槽(pre-groove)中的绝对时间，其包含用于确定盘上的当前位置的时间码信息。ATIP时间-码(time-code)信号的数字调制是通过由在内部具有二进制无直流码的频率调制模拟信号表示的载波频率的双相-传号(bi-phase-mark)调制来实现的。根据本发明，通过使用具有正交相位检测器的数字锁相环来提取摇摆频率调制信号，以便再现ATIP双相传号信道比特和双相时钟信号。使用正交相位检测器信号来形成相位栅格图。使用相位栅格进行解调，从而由所述解调引起的误差信号被滤掉，这避免了第二锁相环以及使用增大的时钟信号的必要性，而在传统上对于恢复具有超过一个摇摆信号周期的相位偏差范围的二进制无直流码需要第二锁相环以及使用增大的时钟信号。通过使用匹配滤波器来对相位栅格应用最大似然检测，以提供双相信道比特信号和时钟相位误差信号，所述时钟相位误差信号移动脉冲生成器的相位以便提供双相时钟信号，所述双相时钟信号与双相信道比特信号的采样点同步(in time)以恢复所述二进制码。
此外，本解决方案可有利地应用于高速记录光介质，因为不需要根据现有解决方案的用于数据和载波频率比较的所述增大的时钟信号，这也提高了噪声抑制能力。本发明归于总体可应用于从传输的频率调制模拟信号恢复二进制无直流码的所述特征，这使其也可应用于基于频率调制的其它数据传输系统，例如调制解调器或无线数据通信系统。
通过结合附图进行的对优选实施例的以下描述，本发明的特性以及本发明的其他目的、优点、特征和用途将变得明显。
附图说明
在附图中：
图1示出ATIP摇摆信号的扩展频谱图，
图2是示出双相-传号(bi-phase-mark)调制规则的表，
图3是用于从频率调制信号中数字恢复二进制无直流码的装置的框图，
图4示出图3中的相位检测器的相位图，
图5是相位栅格(trellis)信号图，
图6示出ATIP信号检测器的细节，
图7示出用于双相信道比特恢复的相位栅格和匹配滤波器输出信号，
图8示出对于同相双相时钟的相位栅格和相位误差信号，
图9示出对于拖尾(trailing)双相时钟的相位栅格和相位误差信号，
图10示出对于前导(leading)双相时钟的相位栅格和相位误差信号，
图11是+/-2π相位检测器的状态转移的状态表，
图12是用于从频率调制信号中数字恢复二进制无直流码的装置的框图。
具体实施方式
在不同附图中使用相同的附图标记指代相似或所有项目。
图1示出在16倍记录速度上的ATIP摇摆信号的扩展频谱图，其在从0.2到0.50MHz的频率范围内具有小于-40分贝dB的总谐波畸变。将使用这种在内部具有二进制无直流码的频率调制模拟信号来详细说明本发明。
ATIP摇摆信号被压制为可记录CD-R和CD-RW介质中的沟槽。ATIP摇摆信号是频率调制信号，其中调制时间-码在整个盘介质中单调增加。ATIP摇摆信号的中心频率或者所谓的载波频率是22.05kHz，并且关于信道比特1的偏差是+1kHz+/-10％，而关于信道比特0的偏差是-1kHz+/-10％。因此ATIP摇摆信道的扩展频谱看起来像图1这样。ATIP时间-码信号的数字调制是通过双相-传号调制实现的。图2中示出双相-传号的状态图。图2中的表图示了双相-传号调制规则，其是指：如果出现信道比特cb 11或00并且先前的信道比特是x0或x1，则将数据比特db 0编码，如果出现信道比特cb 10或01并且先前的信道比特是x0或x1，则将数据比特db 1编码，其中x意思是它与出现0还是1没有关系。ATIP帧的同步码是利用双相-传号调制的违反(violation)实现的。如果前一信道比特是0，则八个同步信道比特是11101000，并且如果前一信道比特是1，则八个同步信道比特是00010111。一个ATIP帧的时间与记录信道中一个子码帧的时间相同。因此，ATIP帧的内容与记录信道中的数据内容直接相关。从具有用于以单速记录的44.1kHz的时钟的相同频率源得到摇摆频率和ATIP双相时钟。信道比特周期是摇摆周期的3.5，这意味着6300比特/秒。ATIP信号的最高频率偏差是由ATIP帧中的同步型式(pattern)产生的，所述同步型式包括三个双相信道比特。因此，这三个双相信道比特上的最大频率偏差是11.55kHz，这与22.05kHz摇摆的一半周期相关。
为了在光介质上记录，必须从所述频率调制模拟信号中提取摇摆频率、双相时钟和双相-传号信道比特信号。恢复摇摆频率是光记录的特殊要求，然而，恢复双相信道比特信号16和双相时钟信号15(其与双相信道比特信号16的采样点同步)对于从频率调制信号恢复所述二进制码来说足够了。
根据本发明，这是通过包括模数转换器ADC、数字锁相环DPLL、状态机STM和ATIP检测器14的装置执行的，ATIP检测器14包括双相信道比特检测器BCD和双相时钟生成器BCG，如图12所示。模拟摇摆信号aWS被施加到模数转换器ADC，所述模数转换器ADC提供数字摇摆信号1，数字摇摆信号1是一种连续相位频移键控信号。数字摇摆信号1被施加到数字锁相环DPLL，所述数字锁相环DPLL提供用于+/-2π范围(这意味着4π的总范围)内的相位检测的状态机STM。状态机STM输出相位栅格信号13，该相位栅格信号13用于所述双相时钟生成器BCG和双相信道比特检测器BCD中的双相检测。双相时钟生成器BCG和双相信道比特检测器BCD形成所谓的ATIP检测器14，用于恢复模拟摇摆信号aWS内的二进制码的双相时钟15和双相信道比特16二者。图3中示出数字锁相环DPLL的更多细节，所述数字锁相环DPLL在有利的方式下与相位栅格相结合地用于时钟检测和双相信号检测二者。输入的数字摇摆信号1被施加到多相滤波器2，然后是限幅器(slicer)3，所述限幅器3供应第一和第二相位检测器。多相滤波器2是五抽头多相滤波器2，它将数字摇摆信号1内插到右信道比特时钟采样，并且所述限幅器3是带宽在250Hz到2kHz之间的可变自动限幅器3，它截止(cut off)多相滤波器2的输出的直流偏移。
第一相位检测器包括第一乘法器4和第一积分转储(integrate-and-dump)电路6。所述积分转储电路6被施加到所述第一乘法器4并形成相关器，其将输入的数字摇摆信号1与本地生成的正弦摇摆频率相关。因此，数字摇摆信号1在所述第一乘法器4中与正弦波信号相乘，并且被施加到所述积分转储电路6，所述积分转储电路6还接收来自数字时间振荡器9和摇摆相位计数器10的输出信号。摇摆相位计数器10生成数字斜坡(ramp)，其对应于本地再生的摇摆频率的相位并且用作积分转储电路6的余弦LUT的输入。余弦LUT是指余弦查找表。第一相位检测器形成连接到数字锁相环DPLL的滤波器8的正交相位检测器。所述滤波器8的输出被施加到所述数字时间振荡器9，所述数字时间振荡器9用其两个输出控制所述多相滤波器2。在第一相位检测器中使用相关器具有高噪声抑制的优点。数字锁相环DPLL的数字时间振荡器9是模计数器，它锁定到输入的摇摆信号1的信道比特时钟。摇摆相位计数器10在数字斜坡的开始和一半处还生成选通信号11，使得选通信号11指示44.1kHz信号(这意味着在摇摆频率的两倍上)的正过零点。在数字锁相环DPLL中生成的本地摇摆具有π/2度相移，其也被称为正交，这意味着具有90度相位差的两个信号。数字时间振荡器9的增量由作为第一相位检测器的正交相位检测器的滤波器8来修改(adapt)。
由第二乘法器5和第二积分转储电路7形成的第二相位检测器生成同相本地摇摆信号，该信号也是本地再生的正弦波与输入的摇摆信号1的乘积，但是与第一乘法器4相比具有90度相位差的相移。第二相位检测器是同相检测器，它也在一个ATIP摇摆周期上积分(integrate)和转储(dump)乘法结果。
同相和正交相位检测器仅检测+/-π/2度(其意味着180度的范围)的相移，然而，相位在同步位置上被移动+/-π，并且这样需要+/-2π的相位检测器。被提供了第一和第二相位检测器的所述同相和正交相位信号的状态机STM解决该问题。所述状态机STM用作第三相位检测器12。使用同相和正交相位检测器信号来形成图5所示的相位栅格图，并且使用利用最大似然检测器的相位栅格方法。所述三个相位检测器的输出信号如图4所示。图4示出了与相位轴P有关的所述三个相位检测器之间的相位关系。在图4的上图中示出了作为图3中包括第一积分转储电路6的第一相位检测器的输出信号的正交相位信号6a的幅度A。在图4的中图中示出了作为图3中包括第二积分转储电路7的第二相位检测器的输出信号的同相信号7a的幅度A。图4中下面的图示出了与相位轴P有关的、在状态机STM的输出上的扩展幅度eA，相位轴P被统一地用于全部三个图。使用-4到+4范围内的扩展幅度eA，这是因为在四个π/2间隔中移动第三相位检测器12的相位。根据在到具有0度相位偏差的正交相位信号6a的过零点的距离上的同相信号7a或正交相位信号6a的过零点，将相位轴P划分成五个状态st1到st5。双相传号调制的相位栅格信号13的算术平均值对于每清晰度(definition)为0，使得数字锁相环DPLL被锁定到ATIP摇摆信号的中心频率。图11所示的状态表图示了+/-2π相位检测器的状态转移。该+/-2π相位检测器是利用状态机STM构建的，所述状态机STM在图4所示的同相信号7a或正交相位信号6a的过零点处改变状态。图11中的状态表示出了在与状态改变或者在所述时刻t(n)之前的时刻t(n-1)的相同状态st相对应的时刻t(n)的正交相位信号6a和同相信号7a的极性pol。状态机STM以这样的方式生成在图4下面的图中作为扩展幅度eA示出的相位栅格信号13，它是从在图4的上图中示出的同相信号7a和正交相位信号6a得到的。在图5中示出了具有+/-1kHz的频率偏差、6.3kHz的码元频率和22.05kHz的载波频率的双相传号码的相位栅格。图5图示了与双相传号码元周期BPMSD有关的相位栅格信号幅度PTSA，其中1T对应于一个摇摆周期。表示单个摇摆周期期间的相移的相位栅格信号幅度PTSA值7/22π是由以下事实得到的：对于双相传号码元中的1，摇摆频率被改变为23.05kHz，而对于双相传号码元中的0，摇摆频率被改变为21.05kHz。双相传号码元具有1/(6300Hz)的持续时间，这意味着双相传号码元由3.5个摇摆周期表示。因此，调制信号与双相传号码元间隔的恒定中心频率22.05kHz之间的相移是(1kHz/22.05kHz)*3.5*2*π＝大约7/22π(对于1)以及(-1kHz/22.05kHz)*3.5*2*π＝大约-7/22π(对于0)。由于在双相传号数据流的同步间隔中仅出现1T、2T和3T周期，因此产生+-21/22π的最大相位栅格信号幅度PTSA值，如图5所示。
ATIP检测器14的细节如图6所示。ATIP检测器14包括双相信道比特检测器BCD和双相时钟恢复电路BCG。双相信道比特检测器BCD使用相位栅格方法来检测ATIP摇摆信号的双相信道比特16。由+/-2π相位检测器12提供的输入的相位栅格信号13首先被内插器19内插。由摇摆相位计数器10生成的44.1kHz选通信号11被用于所述内插，并且内插的相位栅格信号19a被施加到具有传递函数H(z)＝1-z-7的匹配滤波器。该匹配滤波器由延迟线20和加法器21组成。该滤波器被匹配到一个双相信道比特的44.1kHz周期的七倍，并且施加到所述匹配滤波器的比较器22通过比较匹配滤波器的输出与所述极性来检查相位栅格的斜率。如果在所述内插阶段中当前值与先前值之间的差变得小于0，则使用所述传递函数H(z)＝1-z-7来输出0。图7在一个图中示出叠加的、由所述比较器22提供的所检测的双相信道比特信号16、标准化的滤波后的匹配滤波器输出信号21a以及标准化的内插相位栅格信号19a。示出了由标准化的幅度轴P/Po表示的标准化信号，并且在很多由两部分组成(two fold)的摇摆周期WP上图示了这些信号。
双相时钟生成器BCG生成双相时钟15，以获得双相信道比特16的最佳采样时间。图6所示的双相时钟生成器BCG包括具有传递函数H(z)＝z-6-z-8的匹配滤波器23、具有滤波器输出增益级的相位误差检测器24、相位误差累加器25、阈值检测器26和脉冲生成器27，它们是串联连接的。由摇摆相位计数器10生成的44.1kHz选通信号11和延迟的内插相位栅格信号20a被施加到所述双相时钟生成器BCG。因此，对于双相信道比特检测器BCD和双相时钟恢复电路BCG使用两次延迟线20。
在该电路中，通过将每个双相时钟周期的匹配滤波器输出累加来最小化双相时钟相位误差。如果在相位栅格的拐点上生成双相时钟选通，则出现最小相位误差，并且如果脉冲误差累加器信号高于调整的最大值或者低于最小阈值，则阈值检测器26生成脉冲(impulse)，其将脉冲生成器27的相位移动+1或-1。如果在相位栅格的拐点中生成双相时钟选通，则达到双相信道比特信号16的最优采样点。
图8到图10在标准化的幅度P/Po图中示出在几个摇摆周期WP上的1T序列的双相时钟15的锁定(lock-in)行为。使用延迟的内插相位栅格信号20a来得到控制所述脉冲生成器27的相位误差信号25a。如果如图8所示双相时钟15是同相的，则相位误差信号25a为0。图9图示了拖尾双相时钟15和相应的相位误差信号25a，并且图10图示了前导双相时钟15和相应的相位误差信号25a。
如示例性实施例所示，提供了用于专门用数字部件从频率调制模拟信号aWS数字恢复二进制无直流码、并且用于高速应用并具有低成本的方法和装置。该装置提取调制信号aWS的中心频率，并且生成所述二进制码的双相时钟15以及双相信道比特16。使用具有同相和正交相位检测器的数字锁相环DPLL来形成相位栅格，所述相位栅格与所述数字锁相环DPLL生成的选通信号11相结合地用于双相信道比特16恢复，并且还结合最大似然检测而用于双相时钟15恢复。最大似然检测的相位误差信号最终提供双相时钟信号15，它分别与双相信道比特16和二进制码信号的最佳采样点完全同步。所述最大似然检测还包括彼此挨着的每个相位栅格值之间的内插，用于提供内插相位栅格值19a，以确保如果前一相位栅格值小于后一栅格值则提供双相信道比特信号16值1，而如果前一相位栅格值是更大的相位栅格值则提供双相信道比特信号16值0。其进一步确保了如果双相时钟信号15与双相信道比特信号16同步，则时钟相位误差信号25a为0。
考虑到数字锁相环DPLL的闭环传递函数，应当将数字锁相环DPLL的增益选择得尽可能小，以将数字锁相环DPLL保持在中心频率上。数字锁相环DPLL低通滤波器也应当分别不超过摇摆中心频率和载波频率的两倍。
应当理解，本发明不限于该示例性实施例，并且也可以方便地组合或修改所详细说明的特征而不背离本发明的范围。
根据本发明的方法和装置尤其有利的是，它可以被容易地用于各种从频率调制信号中恢复二进制无直流码。这对于在专门使用数字部件的集成电路中实施是特别有用的。

Claims (10)

1.一种用于从频率调制信号(1)中恢复频率调制二进制无直流码的装置，包括：
模数转换器(ADC)，
数字锁相环(DPLL)，具有提供同相检测器信号(7a)的第一相位检测器和提供经模数转换的频率调制信号(1)的正交相位检测器信号(6a)的第二相位检测器，
第三相位检测器(12)，用于检测所述同相检测器信号(7a)与所述正交相位检测器信号(6a)之间的相移，和
双相信道比特检测器(BCD)以及双相时钟生成器(BCG)，它们都连接到所述第三相位检测器(12)和数字锁相环(DPLL)的选通信号(11)输出，用于提供双相信道比特信号(16)和双相时钟信号(15)，所述双相时钟信号(15)与双相信道比特信号(16)的采样点同步以恢复所述二进制码。
2.如权利要求1所述的装置，其中，第三相位检测器(12)是状态机(STM)，用于从所述同相检测器信号(7a)与所述正交相位检测器信号(6a)生成相位栅格信号(13)。
3.如权利要求1所述的装置，其中，数字锁相环(DPLL)的所述选通信号(11)输出是所述数字锁相环(DPLL)的摇摆相位计数器(10)的输出。
4.如权利要求1所述的装置，其中，双相信道比特检测器(BCD)包括连接到比较器(22)的匹配滤波器(20，21)，所述比较器(22)比较匹配滤波器(20，21)的输出与所述第三相位检测器(12)提供的相位栅格的极性，以恢复双相信道比特信号(16)的比特长度。
5.如权利要求1所述的装置，其中，双相时钟生成器(BCG)包括串联连接的匹配滤波器(23)、相位误差检测器(24)、相位误差累加器(25)、阈值检测器(26)和由所述阈值检测器(26)控制以生成脉冲的脉冲生成器(27)，所述脉冲移动脉冲生成器(27)的相位以提供双相时钟信号(15)，所述双相时钟信号(15)与双相信道比特信号(16)的采样点同步以恢复所述二进制码。
6.如权利要求1所述的装置，其中，模数转换器(ADC)提供从模拟摇摆信号(aWS)转换的频率调制信号(1)。
7.一种用于从频率调制信号(1)中恢复频率调制二进制无直流码的方法，包括步骤：
对频率调制信号(1)进行模数转换，
通过使用数字锁相环(DPLL)，生成经模数转换的频率调制信号(1)的同相检测器信号(7a)和正交相位检测器信号(6a)，
从所述同相检测器信号(7a)与所述正交相位检测器信号(6a)形成相位栅格，
通过使用匹配滤波器(21，22，23)来对相位栅格应用最大似然检测，以提供双相信道比特信号(16)和时钟相位误差信号(25a)，所述时钟相位误差信号(25a)移动脉冲生成器(27)的相位以提供双相时钟信号(15)，所述双相时钟信号(15)与双相信道比特信号(16)的采样点同步以恢复所述二进制码。
8.如权利要求7所述的方法，其中，所述通过使用匹配滤波器(21，22，23)来对相位栅格应用最大似然检测还包括：在彼此挨着的每个相位栅格值之间内插以提供内插相位栅格值(19a)，以便确保如果前一相位栅格值小于后一相位栅格值则提供双相信道比特信号(16)值1，而如果前一相位栅格值是更大的相位栅格值则提供双相信道比特信号(16)值0，以及确保如果双相时钟信号(15)与双相信道比特信号(16)同步，则时钟相位误差信号(25a)为0。
9.如权利要求7所述的方法，其中，将+/-2π相位检测器(12)用于所述相位栅格生成。
10.如权利要求7所述的方法，其中，所述二进制无直流码包括频率调制信号(1)中的ATIP信息，并且频率调制信号(1)是从自光记录介质读取的模拟摇摆信号(aWS)转换的。
CNA2006800125782A 2005-04-14 2006-04-04 从频率调制信号恢复二进制无直流码的方法和装置 Pending CN101160891A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP05008160A EP1713222A1 (en) 2005-04-14 2005-04-14 Method and arrangement for recovering a binary DC-free code from a frequency modulated signal
EP05008160.3 2005-04-14

Publications (1)

Publication Number Publication Date
CN101160891A true CN101160891A (zh) 2008-04-09

Family

ID=35645576

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800125782A Pending CN101160891A (zh) 2005-04-14 2006-04-04 从频率调制信号恢复二进制无直流码的方法和装置

Country Status (7)

Country Link
US (1) US20090052592A1 (zh)
EP (2) EP1713222A1 (zh)
JP (1) JP2008541320A (zh)
KR (1) KR20070122477A (zh)
CN (1) CN101160891A (zh)
DE (1) DE602006008913D1 (zh)
WO (1) WO2006108777A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101873133A (zh) * 2010-06-21 2010-10-27 苏州橙芯微电子科技有限公司 应用于通信时钟恢复的频率锁定方法及其电学器件结构
CN111049501A (zh) * 2020-01-14 2020-04-21 西安清泰科新能源技术有限责任公司 一种电压信号采样滤波电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2172158B (en) * 1985-03-07 1988-12-29 Stc Plc Zero-if radio receiver
US5506824A (en) * 1994-12-20 1996-04-09 Eastman Kodak Company Frequency modulation to biphase data conversion for writable CD ATIP data
US6011816A (en) * 1996-09-18 2000-01-04 Wireless Access Direct demodulation method and apparatus
US6693860B1 (en) * 2000-10-20 2004-02-17 Hewlett-Packard Development Company, L.P. Timing signal recovery by superheterodyne phase locked loop
US6931082B2 (en) * 2001-04-10 2005-08-16 Netmor Ltd. Digital phase locked loop
US7469023B2 (en) * 2003-06-04 2008-12-23 Susan Vasana Manchester code delta detector

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101873133A (zh) * 2010-06-21 2010-10-27 苏州橙芯微电子科技有限公司 应用于通信时钟恢复的频率锁定方法及其电学器件结构
CN111049501A (zh) * 2020-01-14 2020-04-21 西安清泰科新能源技术有限责任公司 一种电压信号采样滤波电路
CN111049501B (zh) * 2020-01-14 2023-04-25 西安清泰科新能源技术有限责任公司 一种电压信号采样滤波电路

Also Published As

Publication number Publication date
EP1869856A1 (en) 2007-12-26
JP2008541320A (ja) 2008-11-20
EP1869856B1 (en) 2009-09-02
DE602006008913D1 (de) 2009-10-15
WO2006108777A1 (en) 2006-10-19
EP1713222A1 (en) 2006-10-18
KR20070122477A (ko) 2007-12-31
US20090052592A1 (en) 2009-02-26

Similar Documents

Publication Publication Date Title
US7433277B2 (en) Wobble demodulator and wobble demodulation method
JPS5911226B2 (ja) 一定振幅の角度変調搬送波を用いるデ−タ通信方式
CA1203582A (en) Adaptive differential psk demodulator
US7352674B2 (en) Apparatus and method for encoding wobble signal to be recorded on optical disc, and apparatus and method for decoding wobble signal read from optical disc
KR100639525B1 (ko) 디스크용 서보 포맷
CN101160891A (zh) 从频率调制信号恢复二进制无直流码的方法和装置
US5777511A (en) Data demodulation apparatus
JP2008541320A5 (zh)
JP4292355B2 (ja) Ｇｍｓｋ変調回路
JPH08154053A (ja) クロック信号再生回路およびデータ再生回路
JP3383717B2 (ja) 位相変調波の復調装置
US7586994B2 (en) Interface apparatus and method for data recovery and synchronization
JP2013126224A (ja) クロックリカバリ回路、これを含むデジタル復調回路、クロックリカバリ方法及びこれを含むデジタル復調方法
JP3377858B2 (ja) クロック再生回路及びこれを用いた復調器
JP2004253056A (ja) デコード装置
JP2795761B2 (ja) Ｍｓｋ信号復調回路
JP2008283634A (ja) 復調回路及びｒｆｉｄシステム
Park et al. A new address decoder using digital MSK demodulation technique for the HD-DVD system
KR100513327B1 (ko) 광디스크 워블신호의 변조장치/방법 및 복조장치/방법
JPH0637742A (ja) クロック再生回路
Nagaraju et al. Maximum Likelihood Implementation of a Constant Envelope, Quaternary Continuous Phase Modem
JP2689922B2 (ja) 復調装置
JPH04313863A (ja) クロック信号再生装置
KR20030069637A (ko) 광디스크 워블신호의 복조장치 및 방법
Farag et al. Digital Modulation Schemes

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080409