CN101136636B - 数模转换器及图像显示设备 - Google Patents

数模转换器及图像显示设备 Download PDF

Info

Publication number
CN101136636B
CN101136636B CN200710182173XA CN200710182173A CN101136636B CN 101136636 B CN101136636 B CN 101136636B CN 200710182173X A CN200710182173X A CN 200710182173XA CN 200710182173 A CN200710182173 A CN 200710182173A CN 101136636 B CN101136636 B CN 101136636B
Authority
CN
China
Prior art keywords
low
voltage
selector
operational amplifier
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200710182173XA
Other languages
English (en)
Other versions
CN101136636A (zh
Inventor
吉冈雅树
大贺玄一郎
北村健
杉山高明
矢野元康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101136636A publication Critical patent/CN101136636A/zh
Application granted granted Critical
Publication of CN101136636B publication Critical patent/CN101136636B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/682—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Analogue/Digital Conversion (AREA)
  • Liquid Crystal (AREA)

Abstract

在此公开了一种数模转换器。该数模转换器包括：高电阻串；低电阻串；运算放大器；高选择器；低选择器；第一开关；高电容器；第二开关；第三开关；以及控制电路。

Description

数模转换器及图像显示设备 
技术领域
本发明涉及数模转换器及图像显示设备，其在每个用于驱动像素部分的各自的信号线的驱动单元中包括数模转换器功能。这里，数模转换器包括用于输入数字(视频)信号的高阶位和低阶位的电阻串，并且采样并保持高电阻串中产生的高电压值，并将低电阻串中产生的低电压值加到高电压值。 
背景技术
以显示面板(例如，液晶显示设备)中的驱动IC的形式，提供了用于分别驱动对应于各像素列的各自的信号线的水平驱动器。 
尽管数字视频信号被输入到水平驱动器，然而有必要将数字视频信号转换为模拟像素驱动信号。为了这个原因，在水平驱动器中的每条信号线上建立了数字-模拟转换器(在下文中称为“DAC”“D/A转换器”)，其具有对应于视频信号的位数(例如，八位或更多)的性能。 
尽管已经为DAC提议了各种系统，特别是在图像显示设备等的应用中，然而需要提供DAC以便与几百到几千的视频信号线相对应。因此，从减少安排空间的请求，必须成功地平衡高性能(高精确的转换)和小的空间。 
为了实现高精确的转换，电路需要尽可能简单地构造。电阻串型DAC(D/A转换器)已知为使用满足这种请求的系统的D/A转换器。例如，在日本专利公开No.2002-175021中描述了这种电阻串型D/A转换器。 
图1示出了电阻串型D/A转换器的基本电路结构。 
包括由2N个电阻元件RE0、RE1、...、RE(2N-2)以及RE(2N-1)组成的串联连接体的电阻串RS，连接在输入端子Tb和输入端子Tt之间。这里，要输出的模拟电压的最小电压(模拟下限)Vb被输入到输入端子Tb。同样，模拟电压的最大值(模拟上限)Vt被输入到输入端子Tt。 
开关(在下文中称为“选择开关”)分别连接到串联连接体中的各相邻电阻元件之间的各节点、以及末端电阻元件和输入端子Tb或输入端子Tt之间的连接节点(在本示例中在输入端子Tb侧的连接节点)。在图1中所示的示 例中，高选择开关S0连接到电阻元件RE0和RE1之间的连接节点。同样地，选择开关S1连接到电阻元件RE1和RE2之间的连接节点。因此，即使对其他选择开关S3到S(2N-1)也重复这种连接关系，同时一个接一个移动电阻元件。 
2N个选择开关S0至S(2N-1)的电阻元件相对的一侧，是短路的并且连接到输出端To。 
当根据在D/A转换器中向其输入的具有N位的数字信号、选择一个选择开关时，将通过以2N平均划分(Vt-Vb)获得的期望的模拟直流电压，以输出电压Vo的形式输出到输出端To。 
发明内容
当位数为N时，在使用这种电阻串系统的D/A转换器中必需的模拟开关(选择开关)的数量变为2N。因此，在多位的转换的情况下，使用这种系统的D/A转换器是不利的，选择开关的数量变得庞大。 
特别地，当使用这种系统的D/A转换器用在图像显示设备信号线的驱动中时，由于大量的选择开关难以放置这些选择开关。同样，导致了驱动IC成本的增加。 
根据上述情形，因此期望提供一种数模转换器、以及一种在信号线驱动中使用该数模转换器的图像显示设备，该数模转换器通过使用简单的结构能够减少选择开关的数量，同时维持高转换精度。 
根据本发明的实施例，提供了一种数模转换器，其包括：高电阻串；低电阻串；运算放大器；高选择器；低选择器；第一开关；高电容器；第二开关；第三开关；以及控制电路。高电阻串被配置来分别产生对应于输入数字信号的高阶位的多个高电压值。低电阻串被配置来分别产生对应于输入数字信号的低阶位的多个低电压值。高选择器被配置来从高电阻串中产生的多个高电压值之中选择对应于高阶位的一个高电压值，并且将这样选择的一个高电压值输出到运算放大器的反相输入。低选择器被配置来从低电阻串中产生的多个低电压值之中选择对应于低阶位的一个低电压值，并且将这样选择的一个低电压值输出到运算放大器的非反相输入。第一开关连接到高选择器的输出。高电容器连接在第一开关和运算放大器的反向输入之间。第二开关连接在高电容器的一个电极和运算放大器的输出之间。第三开关连接在高电容 器的另一个电极和运算放大器的输出之间。控制电路被配置来控制第一、第二和第三开关。 
优选地，低电容器连接在低选择器和运算放大器的非反向输入之间；并且当在运算放大器的非反向输入中设置初始直流电压时打开的第四开关，连接到低电容器和运算放大器之间的连接节点。 
优选地，设置高电容器和低电容器的电容值，使得从相应的电容器和运算放大器之间的连接节点考虑时，各电容值变得彼此相等。 
根据本发明另一实施例，提供了一种图像显示设备，其包括：像素部分；多条信号线；多个驱动单元；高电阻串；低电阻串；以及控制电路。像素部分具有大量按照矩阵排列的电压驱动的像素。提供了多条信号线以便与像素部分中的各像素列的各列相对应。提供了多个驱动单元以便分别与多条信号线相对应。在多个驱动单元的每个中提供的高电阻串，被配置来分别产生对应于输入数字视频信号的高阶位的多个高电压值。在多个驱动单元的每个中提供的低电阻串，被配置来分别产生对应于输入数字视频信号的低阶位的多个低电压值。控制电路被配置来控制第一、第二和第三开关。多个驱动单元的每个包括：运算放大器、高选择器、低选择器、第一开关、高电容器、第二开关、以及第三开关。高选择器被配置来从高电阻串中产生的多个高电压值之中选择对应于高阶位的一个高电压值，并且将这样选择的一个高电压值输出到运算放大器的反相输入。低选择器被配置来从低电阻串中产生的多个低电压值之中选择对应于低阶位的一个低电压值，并且将这样选择的一个低电压值输出到运算放大器的非反相输入。第一开关连接到高选择器的输出。高电容器连接在第一开关和运算放大器的反向输入之间。第二开关连接在高电容器的一个电极和运算放大器的输出之间。第三开关连接在高电容器的另一个电极和运算放大器输出之间。 
优选地，在多个驱动单元的每个中，低电容器连接在低选择器和运算放大器的非反向输入之间；并且当在运算放大器的非反向输入中设置初始直流电压时打开的第四开关，连接到低电容器和运算放大器之间的连接节点。 
优选地，设置高电容器和低电容器的电容值，使得从相应电容器和运算放大器之间的连接节点考虑时，各电容值变得彼此相等。 
根据本发明的实施例，输入数字信号的高阶位(位数任意设置，只要其小于输入数字信号的位数)输入到高选择器。另一方面，剩余的低阶位输入 到低选择器。 
高选择器选择在电阻串中相邻各电阻元件之间的各连接节点处产生的多个高电压值中的任何一个，并且将这样选择的高电压值输出到运算放大器的反相输入。这里，在电阻串的末端，连接节点是将用于电阻元件的最大电压或最小电压施加到其的节点。第一开关和高电容器从高选择器的输出侧起、以这种顺序串联连接在高选择器和运算放大器的一个输入之间。另外，高电容器的一个电极(例如，在运算放大器侧的电极)、和运算放大器的输出能够通过第二开关短路。此外，高电容器的另一个电极(例如，在高选择器侧的电极)、和运算放大器的输出能够通过第三开关短路。 
连接低选择器的输出以便可输入到运算放大器的非反相输入。 
控制电路分别控制打开第一到第三开关的时序。结果，通过将分别对应于低阶位的低电压值精确地添加到分别对应于高阶位的高电压值获得的输出，从运算放大器获得。 
根据本发明的实施例，提供了这样的效果，使得能够使用简单的电路结构减少选择开关的数量，同时维持了高转换精度。 
附图说明
图1是相关技术的电阻串型D/A转换器的基本电路结构的电路图； 
图2是根据本发明第一实施例的、图像显示设备的液晶显示面板的电路框图； 
图3是根据本发明第一实施例的、图像显示设备的液晶显示面板的水平驱动器的框图； 
图4是详细地示出根据本发明第一实施例的、图像显示设备的液晶显示面板的水平驱动器的驱动单元的部分的电路图； 
图5A到5G是解释图4中示出的驱动单元的操作的时序图； 
图6是详细地示出根据本发明第二实施例的、图像显示设备的液晶显示面板的水平驱动器的驱动单元的部分的电路图； 
图7A到7H是解释图6中示出的驱动单元的操作的时序图；以及 
图8是示出根据本发明第三实施例的、图像显示设备的电阻串型D/A转换器的电阻串的电路图。 
具体实施方式
在下文中，将参照附图，通过给出其中每个信号线驱动单元并入数模转换器的图像显示设备作为示例，详细描述本发明的优选实施例。 
[第一实施例] 
图2是示出根据本发明第一实施例的、图像显示设备的液晶显示面板的电路结构的电路图。同样，图2为了简单起见示出4(行)×4(列)的像素排列作为示例。 
图2中所示的液晶显示面板1中，每个按照矩阵排列的4(行)×4(列)的像素11，包括薄膜晶体管TFT、液晶单元LC、和保持电容器Cs。这里，液晶单元LC的像素电极连接到薄膜晶体管TFT的源极和漏极之一。同样，保持电容器Cs的一个电极连接到薄膜晶体管TFT的源极和漏极之一。信号线(数据线)12-1到12-4沿着像素排列的列方向布线，以便分别与像素11的列相对应。同样，栅极线13-1到13-4沿着像素排列的行方向布线，以便分别与像素11的行相对应。 
在像素11中，各薄膜晶体管TFT的源极(或者漏极)分别连接到数据线12-1到12-4。各薄膜晶体管TFT的栅极分别连接到栅极线13-1到13-4。同样，在全部的像素11中，各液晶单元LC的相对电极和各保持电容器Cs的另一个电极，共同连接到Cs线14。将预定的直流电压作为公共电压Vcom提供至Cs线14。 
像素11以这样的方式按照矩阵排列。同样，像素部分2以上面已经描述的方式构造。也就是说，布线数据线12-1到12-4以便分别与像素11的各列相对应。同样，布线栅极线13-1到13-4以便分别与像素11的各行相对应。在像素部分2中，栅极线13-1到13-4的一端分别连接到垂直驱动器(V·DRV)3的各行的输出端。 
垂直驱动器3在一幅画面的每个显示时间段内、按照垂直方向(在列方向)扫描栅极线13-1到13-4，从而按照行连续地选择分别连接到栅极线13-1到13-4的像素。也就是说，当垂直驱动器3给栅极线13-1提供垂直扫描脉冲时，属于第一行的各列的像素被全部选择。当垂直驱动器3给栅极线13-2提供垂直扫描脉冲时，属于第二行的各列的像素被全部选择。与上面相似，按顺序将垂直扫描脉冲提供给栅极线13-3和13-4。 
水平驱动器(H·DRV)4按照列方向放置在像素部分2的一侧。另外， 提供了定时发生器(TG)5，其用于给垂直驱动器3和水平驱动器4提供各种时钟信号和控制信号。 
水平驱动器4是半导体多通道显示驱动器，并且具有提供其以便分别与数据线12-1到12-4相对应的驱动单元。 
图3示出图2中所示的像素部分2的水平驱动器4的框图。 
水平驱动器4具有驱动单元4A(等于图3中所示的五个驱动单元)，提供其以便分别与各数据线相对应。数据输入端子41是以数字(视频)信号形式将数字数据输入到其的输入端子。通常将数据输入端子41提供给全部的驱动单元4A。提供数据输出端子49以便分别与驱动单元4A相对应。 
每个驱动单元4A包括移位寄存器42、锁存器43、高选择器44、低选择器47、以及作为采样及保持加法器的采样及保持放大器48，这些从数据输出侧顺序地提供。 
其中，采样及保持放大器48接收作为其输入的控制信号CS1、CS2、CS3和CS4，其通过CS输入端从图2中所示的定时发生器5提供。另外，虽然在图中并未特别地图示，但是时钟信号从定时发生器5输入到移位寄存器42和锁存器43的每个。控制信号CS1、CS2、CS3和CS4的每个与时钟信号同步。由于这个原因，全部的驱动单元4A彼此同步地操作。 
具有(N+M)位的数字数据通过数据输入端子41输入到水平驱动器4。数字数据由高阶N位和低阶M位构成。数字数据首先输入到位于一端的驱动单元4A的移位寄存器42中，然后按照驱动单元4A(通道)的放置方向相继地传输到移位寄存器42。 
在采用点顺序的驱动系统的情况下，传输的数据连续地(按照指定的时间间隔相继地)输出到各自通道内的锁存器43，以暂时保持在其中，并且顺序地发送到下一级和下一级之后的级。另一方面，在采用线顺序的驱动系统的情况下，在完成了保持全部移位寄存器42中的数据时的时间点，一条显示线的数据被并发输出到全部锁存器43，然后数据并发发送到下一级和下一级之后的级。 
锁存器43的输出被分为两个系统。也就是说，保持在锁存器43中的高阶N位输出到高选择器44，而保持在锁存器43中的低阶M位输出到低选择器47。 
高选择器44具有与图1中所示的选择开关S0到S(2N-1)的情况相似的 2N个选择开关。然而，选择开关的数量更加少，因为在本实施例中对应于高选择器44的位的数量N是高阶位的数量，从而小于图1中所示的相关技术中的位的总数N。选择并打开2N个选择开关的任何一个，使得高选择器44工作。 
同样地，低选择器47具有2M个选择开关。选择并打开2M个选择开关的任何一个，使得低选择器47工作。 
注意到，为了简化，图3中省略了用于从高选择器44的2N个选择开关中选择选择开关的电路结构的图示、以及用于从低选择器47的2M个选择开关中选择选择开关的电路结构的图示。以用于重复解码N位和M位的输入数字数据的解码器的形式，构造这些电路结构的每个。 
图3中所示的水平驱动器4包括一个高电阻串45和一个低电阻串46。这里，一个高电阻串45是全部高选择器44共有的。一个低电阻串46是全部低选择器47共有的。 
高电阻串45是2N个高电阻元件(对应于图1中所示的电阻元件RE0到RE(2N-1))的串联连接体，类似于图1中所示的相关技术的电阻串RS。这里，2N是对应于高阶位数N的数量。另外，低电阻串46是2M个低电阻元件的串联连接体。这里，2M是对应于低阶位数M的数量。 
模拟上限电压Vt通过Vt输入端子施加到高电阻串45的一端。模拟下限电压Vb通过Vb输入端子施加到高电阻串45的另一端。在模拟上限电压Vt和模拟下限电压Vb的施加阶段中，当各电阻元件的每个电阻值等于“R”时，在高电阻串45中的相邻各电阻元件之间的每个连接节点处产生高电压值。这里，通过以电阻元件的数量平均划分(Vt-Vb)获得了高电压值。将跨接每个电阻元件产生的高电压值提供到全部高选择器44的每个。另外，在获得与图1中所示的相关技术相同的连接关系的情况中，将模拟上限Vt也提供到高选择器44的每个。 
注意到，与图1中所示的相关技术不同，也可采用电路结构使得模拟下限Vb提供到全部高选择器44的每个。另外，也可以采用电路结构，使得电阻元件的数量减少一个，并且模拟上限Vt和模拟下限Vb都提供到全部高选择器44的每个。 
与图1所示的相关技术中的电压相同的、施加到高选择器44的每个电阻元件的电压，以(Vt-Vb)/2N或(Vt-Vb)/(2N+1)的形式表示。在下文中，该电压 被称为“段电压”。 
段最高电压VLt通过VLt输入端子施加到低电阻串46的一端。段最低电压VLb通过VLb输入端子施加到低电阻串46的另一端。将段最高电压VLt和段最低电压VLb之间的差，设为等于上面定义的“段电压”的电压。这样的原因是因为输出电压的改变步幅(step)在低阶位中被细微地划分为2M部分，该输出电压在高阶位中用“段电压”作为单元粗略地改变。 
高选择器44和低选择器47的两个输出输入到采样及保持放大器48。这样输入的两个选择器输出在采样及保持放大器48中彼此相加，并且将结果输出作为具有(N+M)位的D/A转换器的输出，输出到输出端子49，从而驱动液晶显示面板1的相应的一条信号线。 
这时，根据通过CS输入端输入到采样及保持放大器48的控制信号，控制采样及保持放大器48的采样及保持操作和加法输出操作。 
图4详细地示出图3中所示的包括高选择器44、低选择器47、和采样及保持放大器48的驱动单元4A的部分。 
采样及保持放大器48包括运算放大器OA、高电容器C、第一开关SW1、第二开关SW2、和第三开关SW3。 
第一开关SW1和高电容器C以从高选择器44的输出侧这样的顺序，串联连接在高选择器44的输出和运算放大器OA的反相输入端“-”之间。另外，第二开关SW2连接在高电容器C的一个电极和运算放大器OA的输出之间。这里，在本实施例中，高电容器C的一个电极是在运算放大器OA的反相输入“-”侧的电极。此外，第三开关SW3连接在高电容器C的另一个电极(本实施例中在高选择器44侧的电极)、和运算放大器OA的输出之间。这里，根据图3中所示的通过CS输入端子输入的控制信号，以适当的时序分别控制打开具有第一开关SW1到第三开关SW3的三个开关的操作。 
高选择器44具有2N个高选择开关S0到S(2N-1)。2N个高选择开关S0到S(2N-1)的输出节点彼此共同连接，并且也连接到第一开关SW1的输入节点。 
图3中所示的高电阻串45中产生的高电压值VR0到VR(2N-1)，能够分别提供给2N个高选择开关S0到S(2N-1)的各输入节点。在高电压值VR0到VR(2N-1)中各相邻高电压值之间的电压差，是上述的给定的选择电压。高电压值VR0到VR(2N-1)是在高选择器44中各相邻高电阻元件之间的连 接节点、或者在施加节点处分别产生的电压。这里，模拟上限Vt或者模拟下限Vb被施加到施加节点。 
控制2N个高选择开关S0到S(2N-1)(例如，通过解码器(未示出))，使得根据输入到有关的D/A转换器的数字信号的高阶位，仅打开这些开关中的一个。 
低选择器47具有2M个低选择开关SL0到SL(2M-1)。2M个低选择开关SL0到SL(2M-1)的输出节点彼此共同连接，并且也连接到运算放大器OA的非反相输入“+”。 
图3中所示的低电阻串46中产生的低电压值VRL0到VRL(2M-1)，能够分别提供给2M个低选择开关SL0到SL(2M-1)的输入节点。每个低电压值VRL0到VRL(2M-1)，是通过用2M或(2M+1)将等同于上述给定的选择电压的电压平均划分获得的电压。低电压值VRL0到VRL(2M-1)是分别在低选择器47中相邻各低电阻元件之间的连接节点、或者段最高电压VLt或段最低电压VLb处产生的电压。 
控制2M个低选择开关SL0到SL(2M-1)(例如，通过解码器(未示出))，使得根据输入到有关的D/A转换器的数字信号的低M位，仅打开这些开关中的一个。 
接下来，将参照图5A到5G的时序图，详细描述图4中所示的驱动单元4A的操作。 
这里，第一开关SW1、第二开关SW2和第三开关SW3的每个，根据在“H”电平的数字控制信号打开，并且根据在“L”电平的数字控制信号关闭。 
如图5A到5C中所示，在初始状态中，第一开关SW1和第二开关SW2的每个保持在开(on)状态，而第三开关SW3保持在关(off)状态。另外，如图5D中所示，高选择开关S0到S(2N-1)中对应于输入数字信号的高阶位的一个高选择开关Sx，被保持在开状态。此外，在初始状态中，如图5E中所示，2M个选择开关SL0到SL(2M-1)中，仅有具有最接近段最低电压VLb的VRL0的低电压值的低选择开关SL0，保持在开状态。 
在这种初始状态中，现在参照图4，由于第一开关SW1保持在开状态，所以通过保持在开状态的高选择开关Sx，将高电压值VRx输入到高电容器C的高选择器侧电极。另外，由于第二开关SW2保持在开状态，所以运算放大器的反相输入“-”和输出相互连接。另外，低电压值VRL0从低选择器47 输入到运算放大器OA的非反相输入“+”。因此，运算放大器OA的输出电压Vo变成等于最低低电压值VRL0的电压。 
接下来，如图5A中所示，第二开关SW2在时间t1处关闭。结果，运算放大器OA的输出从高选择器44断开。然而，在该时间，用最低低电压值VRL0作为参照，将高电压值VRx施加到高电容器C的两个电极。 
接下来，如图5B中所示，第一开关SW1在时间t2处关闭，从而从高选择器44断开高电容器C。结果，用最低低电压值VRL0作为参照，高电压值VRx保持在高电容器C中。 
接下来，如图5C中所示，第三开关SW3在时间点t3处打开。结果，运算放大器OA的输出电压，通过第三开关SW3和高电容器C反馈给运算放大器OA。如图5G中所示，这导致运算放大器OA的输出电压Vo变成与高电压值VRx相等的电压。直到此刻，由高选择器44选择的高电压值VRx才通过该操作从运算放大器OA输出。 
如图5E中所示，低选择器47的低选择开关SL0在时间t4处关闭。随后，如图5F中所示，2M个低选择开关SL0到SL(2M-1)中、对应于输入到有关的D/A转换器的数字信号的低阶M位的低选择开关SLx，在时间t5处打开。结果，在运算放大器OA的非反相输入“+”处的电压，从通过初始化获得的最低低电压值VRL0改变到对应于低选择开关SLx的低电压值VRLx。 
当在运算放大器OA的输出电压以这种方式反馈到运算放大器OA的状态中、运算放大器OA的非反相输入“+”处的电压改变时，输出电压Vo也改变与运算放大器OA的非反相输入“+”处的电压改变相同的电压。因此，当运算放大器OA的非反相输入“+”处的电压，从最低低电压值VRL0改变到低电压值VRLx时，如图5G中所示，运算放大器OA的输出电压Vo从高电压值VRx改变到高于高电压值VRx的电压(VRx+VRLx-VRL0)。增加到高电压值VRx的电压(VRLx-VRL0)，是最低低电压值VRL0和低电压值VRLx之间的电压差。这里，根据输入数字信号的低阶M位，通过低选择器47选择低电压值VRLx。因此，当输入数字信号的高阶位数为N、并且其中的低阶位数为M时，在时间t5处以及之后从运算放大器OA输出的电压(VRx+VRLx-VRL0)变成模拟信号，其通过将具有(N+M)位的输入数字信号经历(subject to)D/A转换得到。 
根据来自D/A转换器的该输出信号，驱动液晶显示面板1中相应的一条 信号线。更具体地，从图2中所示的水平驱动器4输出对应于输入数字信号的位值的模拟电压。同样，通过薄膜晶体管TFT跨接液晶单元LC的各像素电极施加模拟电压，该薄膜晶体管TFT基于由垂直驱动器3进行的扫描保持在开状态。根据在相应的一条信号线上提供的模拟电压值，确定了在该时间液晶单元LC中产生的电场。因此，像素的亮度随着对应于输入数字信号的等级改变。 
[第二实施例] 
在本发明的第二实施例中，为了实现高精度D/A转换的目的，改进了采样及保持放大器48的非反相输入“+”侧的结构。 
在具有图4中所示的电路结构的第一实施例中，低选择器47的输出直接输入到运算放大器OA的非反相输入“+”。在这种情况中，在下列各方面中存在改进空间。 
高电容器C连接到图4中所示的运算放大器的反相输入“-”。然而，寄生电容或多或少存在于高电容器C和运算放大器OA的反相输入“-”之间的连接节点。这种寄生电容包括半导体设备中的传导层和另一个传导层之间的耦合电容、薄膜晶体管TFT的半导体杂质区域的结电容等。 
当与高电容器C的电容值相比较、难以忽视该寄生电容时，将导致下列缺点。也就是说，根据两个电容之间的电荷分布，上述电压差衰减了对应于寄生电容与高电容器C的电容的比率的量。结果，输出电压(VRx+VRLx-VRL0)变得稍微大于其设计值。 
本发明的第二实施例具有用于通过改进在第一实施例中发现的这个方面、实现更高精度的数模(D/A)转换的电路结构。 
图6是根据本发明的第二实施例、详细示出并入图像显示设备中的数模转换器中的水平驱动器的驱动单元的部分的电路图。 
在第二实施例中，连接到运算放大器的非反相输入“+”的部分从图4中所示的第一实施例改变而来。也就是说，低电容器CL插入到运算放大器OA的非反相输入“+”与低选择器47之间。另外，增加了第四开关SW4，通过第四开关SW4运算放大器OA和直流电压Vop相互连接。第四开关SW4连接在运算放大器OA的非反相输入“+”和低电容器CL之间的连接节点、与用于直流电压Vop的反馈端子之间。同样，与第一、第二和第三开关SW1、SW2和SW3相似，根据图3所示的CS输入端输入的控制信号控制第四开关 SW4。 
这里，期望当从具有连接到其的第四开关SW4的上述连接节点考虑时的电容值，与当从在运算放大器OA的反相输入“-”侧的、具有连接到其的第二开关SW2的连接节点考虑时的电容值是一致的。也就是说，期望使两个电容值彼此相等或者彼此均衡到不影响转换精度的程度。对于实现这个的最简单的方法，推荐低电容器CL和高电容器C的电容值彼此近似地相等。此外，第四开关SW4和第二开关SW2在大小上彼此近似相等。 
注意到，直流电压Vop能够在运算放大器OA的操作范围内任意设置。 
接下来，现在将参照图7A到7H中所示的时序图，详细描述并入图像显示设备中的D/A转换器的驱动单元的操作。 
这里，第一开关SW1、第二开关SW2、第三开关SW3和第四开关SW4的每个，根据在“H”电平的数字控制信号打开，并且根据在“L”电平的数字控制信号关闭。 
在下文中，将主要描述第一实施例和第二实施例之间的差异，并且将简化与第一实施例的驱动单元的操作共同的第二实施例的驱动单元的操作。 
如图7A到7D中所示，在初始状态中，第一开关SW1和第二开关SW2的每个保持在开状态，并且第三开关SW3保持在关状态。同样，在这个实施例中新提供的第四开关SW4保持在开状态。 
在初始状态中，与第一实施例相似，对应于高阶位的一个高选择开关Sx保持在开状态(参照图7E)。同样，具有最接近于段最低电压VLb的低电压值VRL0低选择开关SL0，保持在开状态(参照图7F)。 
在该状态中，与第一实施例相似，高电压值VRx输入到高电容器C的高选择器侧的电极，因此运算放大器OA的反相输入“-”和输出相互连接。另一方面，输出电压Vo变成等于直流电压Vop的电压，因为直流电压Vop连接到运算放大器的非反相输入“+”。 
接下来，第二开关SW2在时间t1处关闭(参照图7A)。在该时间，用直流电压Vop作为参照，高电压值VRx跨接高电容器C的两个电极施加。 
随后，第四开关SW4在时间t12处关闭(参照图7D)。这里，在运算放大器OA的非反相输入“+”处的电势保持在直流电压Vop并且因此不改变，因为由高电容器CL保持直流电压Vop。因此，在运算放大器OA的输出电压Vo中没有改变(参照图7H)。
接下来，第一开关SW1在时间t2处关闭(参照图7B)，从而将高电容器C从高选择器44断开。结果，用直流电压Vop作为参照，由高电容器C保持高电压值VRx。 
接下来，第三开关SW3在时间t3处打开(参照图7C)，以将运算放大器OA的输出电压反馈到运算放大器OA，从而使得运算放大器OA的输出电压Vo等于高电压值VRx(参照图7H)。 
在这之后，低选择器47的低选择开关SL0在时间t4处关闭(参照图7F)。同样，对应于低阶M位的低选择器47的低选择开关SLx打开(参照图7G)。结果，从运算放大器OA得到与图5G中所示的输出电压相同的输出电压(VRx+VRLx-VRL0)，因为电压改变(VRLx-VRL0)通过低电容器CL，施加到运算放大器OA的非反相输入“+”。 
[第三实施例] 
本发明的第三实施例涉及电阻串，因此能够重复地应用到上述本发明的第一和第二实施例的每个。 
图8示出根据本发明第三实施例的、并入图像显示设备中的数模转换器的电阻串。 
在图3中所示的水平驱动器4的框图中，提供了相互分开地高电阻串45和低电阻串46。然而，在图8中所示的电阻串50中，将高电阻串45和低电阻串46相互结合，使得形成串联连接体。这里，将图8的电阻串50与图1的相关技术中的电阻串45相比较，高电压值VR0到VR(2N-1)的输出节点向模拟下限Vb侧移动了一个电阻元件。这种改变在本发明的第一实施例中也是可以的。 
图8中所示的电阻串50是通常用于高阶N位和低阶M位的电阻串。模拟上限Vt施加到电阻串50的一端，并且模拟下限Vb施加到电阻串50的另一端。 
电阻串50包括具有相同电阻值R的2N个电阻元件RE0到RE(2N-1)。然而，在该实施例中，2N个电阻元件RE0到RE(2N-1)之一，例如在该情况中的电阻元件RE3，包括具有2M个电阻元件re0到re(2M-1)的串联连接体，该2M个电阻元件re0到re(2M-1)的每个具有小于电阻值R的电阻值。提供了2M个电阻元件re0到re(2M-1)用于表示低阶M位，并且其中的每个具有电阻值R/2M。
在图8中所示的示例的情况中，2M个电阻元件re0到re(2M-1)的全部具有与一个电阻元件RE3的功能相同的功能。因此，插入每个具有相同小的电阻值R/2M的2M个电阻元件re0到re(2M-1)，在对应于高阶N位的高电压值VRx的设置上没有影响。 
另一方面，高电压值VR3和最小低电压值VRL0之间的电势差是恒定的。因此，使用图4或图6中所示的驱动单元4A的电路结构，仅有电压差(VRLx-VRL0)增加到运算放大器OA的输出。因此，只要高电压值VR3和最小低电压值VRL0之间的电势差是恒定的，该电势差对电路的操作没有影响。这意味着具有电阻值R的电阻元件可以是2N个电阻元件RE0到RE(2N-1)中的任何一个，该电阻元件能够用2M个电阻元件re0到re(2M-1)替换。 
然而，当串联电阻体的电阻值R有轻微偏差时，在串联电阻体中的位置越接近于2N个电阻元件RE0到RE(2N-1)的中心，该影响变得越大。因此，能够由2M个电阻元件re0到re(2M-1)替换的、具有电阻值R的电阻元件，越接近于模拟上限Vt侧或者模拟下限Vb侧越好。 
[第四实施例] 
在本发明的第四实施例中，例如，图4或图6中所示的低选择器开关SL0到SL(2M-1)，分别用低耐压开关替代。 
通常，大约大于10伏(V)的电压对于用于驱动图2中所示的液晶显示面板1的水平驱动器4是必需的。该电压高于一般的逻辑IC必需的电压。因此，高耐压晶体管(高耐压TFT)应当与用于逻辑的晶体管分开，并且高耐压TFT应当用在D/A转换器中。 
然而，当无区别地(impartially)使用高耐压FET作为D/A转换器中提供的晶体管时，面积损失(penalty)变大，并且因此变得难以执行在水平驱动器4内排列高耐压TFT的设计。 
由低选择器47处理的模拟电压范围等于“段电压”。换句话说，由低选择器47处理的电压范围具有小的值，其是由高选择器44处理的电压范围(Vt-Vb)的1/2N。在该实施例中，注意力集中到这个方面。也就是说，与高选择器44的每个选择器开关的耐压相比较，低选择器47的每个选择器开关的耐压减少了，而没有操作方面的障碍。结果，减少了各个开关大小。每个通道(每个驱动单元4A)存在2M个低选择器开关。因此，即使当一个开关 的大小减少的影响小，然而作为整体能够获得低选择开关的大面积减少、和排列的自由度的增加。 
迄今为止已经描述的本发明的第一到第四实施例具有多种优点，下面将描述这些优点。 
在本发明的第一到第四实施例中，选择开关组被分为用于高阶位的部分和用于低阶位的部分。因此，大大地减少电阻串型D/A转换器的选择开关的数量变得可能。 
也就是说，N位电阻串型D/A转换器需要2N个开关。然而，根据本发明的第一到第四实施例，仅需要提供2J+2K个开关(其中J+K＝N)。例如，当N＝8、并且J＝K＝4时，必须提供32个开关，尽管在过去需要提供256个开关。 
因为以上述形式能够减少开关数量，所以即使在多位型D/A转换器中抑制面积的增加变为可能。 
另外，抑制面积增加导致可以抑制寄生在每个布线节点上的寄生电容的增加。结果，抑制转换速度的劣化、或增加电阻串中的电阻值变得可能。从而，可以经一步减少功率损耗。 
此外，即使当具有相对简单的电路结构时，采样及保持放大器48能够执行精确的电压增加。 
根据本发明的第二实施例，当改变在运算放大器OA的非反相输入“+”处的电压以改变运算放大器OA的输出电压时，可以通过具有与运算放大器的反相输入“-”相关联的寄生电容与高电容器C的电容比率，抑制输出电压中出现的误差。结果，可以实现具有其中低误差发生的高精度D/A转换器。 
另外，使用图4中所示的驱动电路4A的电路结构，由于在第二开关SW2关闭时导致的开关噪声，所以出现了误差。然而，使用图6中所示的驱动电路4A的电路结构，由于在第二开关SW2关闭时导致的开关噪声而出现的误差，能够用在第四开关SW4关闭时出现的误差分量消除。结果，可以实现具有其中低误差发生的高精度D/A转换器。 
此外，运算放大器OA的非反相输入“+”电容性耦合到低选择器47。因此，用直流电压Vop作为参照，能够相互独立地设置低电压值VRL0到VRL(2M-1)。结果，直流电压Vop的最优化导致变得可以执行控制，根据该控制获得更高精度的输出。 
根据本发明的第三实施例，提供段最高电压VLt和段最低电压VLb的每 个变得不需要。结果，可以移除图3中示出的水平驱动器4的VLt端子和VLb端子。 
另外，能够抑制面积的增加，因为不需要专门提供低电阻串46。 
抑制面积的增加导致可以抑制寄生在每个布线节点上的寄生电容的增加。结果，抑制转换速度的劣化、或者增加电阻串的电阻值变得可能。因此，可以进一步减少功率消耗。另外，抑制了引起流过每个电阻元件的电流，并且更加进一步减小了消耗电流，因为不需要专门提供低电阻串46。 
根据本发明的第四实施例，因为各低选择开关分别用每个具有小的面积的低耐压晶体管替换，所以能够减小由D/A转换器占用的面积而在性能上不造成任何影响。 
另外，因为低耐压晶体管具有寄生于其上的小的寄生电容、并且具有薄的栅极氧化膜，所以开关的导通电阻小。因此，获得了具有寄生于其上小的寄生电容并且具有低电阻的开关。结果，提供了转换速度不降低甚至提高的优点。 
本领域的技术人员应当理解，取决于设计需要和其他因素，可以出现各种修改、组合、子组合和替换，只要它们在权利要求或其等效的范围内。 
相关技术的交叉引用 
本发明包括涉及2006年7月26日向日本专利局申请的日本专利申请JP2006-203553的主题，在此通过引用并入其全部内容。

Claims (11)

1.一种数模转换器，包括：
高电阻串，其被配置来分别产生对应于输入数字信号的高阶位的多个高电压值；
低电阻串，其被配置来分别产生对应于输入数字信号的低阶位的多个低电压值；
运算放大器；
高选择器，其被配置来从所述高电阻串中产生的所述多个高电压值之中，选择对应于高阶位的一个高电压值，并且将这样选择的一个高电压值输出到所述运算放大器的反相输入；
低选择器，其被配置来从所述低电阻串中产生的所述多个低电压值之中，选择对应于低阶位的一个低电压值，并且将这样选择的一个低电压值输出到所述运算放大器的非反相输入；
第一开关，连接到所述高选择器的输出；
高电容器，连接在所述第一开关和所述运算放大器的反向输入之间；
第二开关，连接在所述高电容器的一个电极和所述运算放大器的输出之间；
第三开关，连接在所述高电容器的另一个电极和所述运算放大器的输出之间；以及
控制电路，其被配置来控制所述第一、第二和第三开关。
2.根据权利要求1所述的数模转换器，其中
低电容器连接在所述低选择器和所述运算放大器的非反向输入之间；以及
当在所述运算放大器的非反向输入中设置初始直流电压时打开的第四开关，连接到所述低电容器和所述运算放大器之间的连接节点。
3.根据权利要求2所述的数模转换器，其中设置所述高电容器和所述低电容器的电容值，使得从相应的电容器和所述运算放大器之间的连接节点考虑时，各电容值变得彼此相等。
4.根据权利要求1所述的数模转换器，其中
所述高电阻串包括多个高电阻元件的串联连接体，其具有最大电压和最小电压分别施加到其的两端；
所述低电阻串包括多个低电阻元件的串联连接体，其具有两端，跨接该两端施加了等于段电压的电压，该段电压跨接每个所述高电阻元件的两端产生；
所述高选择器具有多个高选择开关，该多个高选择开关的输入节点分别连接到所述高选择器中的各相邻高电阻元件之间的全部连接节点、以及具有提供最大电压或最小电压的节点，该多个高选择开关的输出节点彼此共同连接，并且也连接到所述第一开关的输入节点；
所述低选择器具有多个低选择开关，该多个低选择开关的输入节点分别连接到所述低选择器中的各相邻低电阻元件之间的全部连接节点、以及具有提供的等于段电压的电压的节点，该多个低选择开关的输出节点彼此共同连接，并且也连接到所述运算放大器的非反相输入节点；
所述多个高选择开关的每个具有适于处理最大电压的耐压；以及
所述多个低选择开关的每个具有耐压，在适于处理段电压值的最大电势的范围之内，该耐压低于所述多个高选择开关的每个的耐压。
5.根据权利要求1所述的数模转换器，其中
所述高电阻串包括多个高电阻元件的串联连接体，其具有最大电压和最小电压分别施加到其的两端；
所述低电阻串包括多个低电阻元件的串联连接体，其具有两端，跨接该两端施加了等于段电压的电压，该段电压跨接每个所述高电阻元件的两端产生；以及
所述低电阻串被插入到所述多个高电阻元件的任意两个高电阻元件之间，并且所述高电阻串和所述低电阻串形成一个串联连接体。
6.根据权利要求5所述的数模转换器，其中所述低电阻串的插入位置位于所述高电阻串的两端之一处的高电阻元件、与紧接该高电阻元件的高电阻元件之间。
7.根据权利要求5所述的数模转换器，其中
所述高选择器具有多个高选择开关，该多个高选择开关的输入节点分别连接到所述高选择器中的各相邻高电阻元件之间的全部连接节点、以及具有提供的最大电压或最小电压的节点，该多个高选择开关的输出节点彼此共同连接，并且也连接到所述第一开关的输入节点；
所述低选择器具有多个低选择开关，该多个低选择开关的输入节点分别连接到所述低选择器中的各相邻低电阻元件之间的全部连接节点、以及具有提供的等于段电压的电压的节点，该多个低选择开关的输出节点彼此共同连接，并且也连接到所述运算放大器的非反相输入节点；
所述多个高选择开关的每个具有适于处理最大电压的耐压；以及
所述多个低选择开关的每一个具有耐压，在适于处理所述低电阻串到所述高电阻串的插入位置中的段电压值的最大电势的范围之内，该耐压低于所述多个高选择开关的每个的耐压。
8.根据权利要求1所述的数模转换器，其中
采样及保持加法器包括所述运算放大器、和所述第一、第二和第三开关，在具有预定位的数字信号按顺序输入到其的多个单元的每个中，提供了所述高选择器和所述低选择器；以及
在所述多个单元的每个中，共同提供了所述高电阻串和所述低电阻串。
9.一种图像显示设备，包括：
像素部分，具有按照矩阵排列的大量电压驱动像素；
多条信号线，提供其以便与所述像素部分中的像素的各列相对应；
多个驱动单元，提供其以便分别与所述多条信号线相对应；
在所述多个驱动单元的每个中提供的高电阻串，其被配置来产生分别对应于输入数字视频信号的高阶位的多个高电压值；
在所述多个驱动单元的每个中提供的低电阻串，其被配置来产生分别对应于输入数字视频信号的低阶位的多个低电压值；
所述多个驱动单元的每个，包括
运算放大器，
高选择器，其被配置来从所述高电阻串中产生的所述多个高电压值之中，选择对应于高阶位的一个高电压值，并且将这样选择的一个高电压值输出到所述运算放大器的反相输入，
低选择器，被配置来从所述低电阻串中产生的所述多个低电压值之中，选择对应于低阶位的一个低电压值，并且将这样选择的一个低电压值输出到所述运算放大器的非反相输入，
第一开关，其连接到所述高选择器的输出，
高电容器，其连接在所述第一开关和所述运算放大器的反向输入之间，
第二开关，其连接在所述高电容器的一个电极和所述运算放大器的输出之间，
第三开关，其连接在所述高电容器的另一个电极和所述运算放大器的输出之间，以及
所述图像显示设备还包括
控制电路，其被配置来控制所述第一、第二和第三开关。
10.根据权利要求9所述的图像显示设备，其中低电容器连接在所述多个驱动单元的每个中的所述低选择器、和所述运算放大器的非反向输入之间；以及
当在所述运算放大器的所述非反向输入中设置初始DC电压时打开的第四开关，根据所述控制电路进行的控制，连接到所述多个驱动单元的每个中所述低电容器和所述运算放大器之间的连接节点。
11.根据权利要求10所述的图像显示设备，其中设置所述高电容器和所述低电容器的电容值，使得从相应的电容器和所述运算放大器之间的连接节点考虑时，各电容值变得彼此相等。
CN200710182173XA 2006-07-26 2007-07-26 数模转换器及图像显示设备 Expired - Fee Related CN101136636B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP203553/06 2006-07-26
JP2006203553A JP4779853B2 (ja) 2006-07-26 2006-07-26 ディジタル−アナログ変換器および映像表示装置

Publications (2)

Publication Number Publication Date
CN101136636A CN101136636A (zh) 2008-03-05
CN101136636B true CN101136636B (zh) 2011-01-26

Family

ID=38985700

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710182173XA Expired - Fee Related CN101136636B (zh) 2006-07-26 2007-07-26 数模转换器及图像显示设备

Country Status (5)

Country Link
US (1) US7855720B2 (zh)
JP (1) JP4779853B2 (zh)
KR (1) KR101332291B1 (zh)
CN (1) CN101136636B (zh)
TW (1) TW200814542A (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI332325B (en) * 2005-11-05 2010-10-21 Samsung Electronics Co Ltd Digital/analog converting driver and method
JP4779853B2 (ja) * 2006-07-26 2011-09-28 ソニー株式会社 ディジタル−アナログ変換器および映像表示装置
KR100822801B1 (ko) * 2006-08-02 2008-04-18 삼성전자주식회사 디지털-아날로그 변환기 및 그것을 포함하는 소스 드라이버
JP4779875B2 (ja) * 2006-08-24 2011-09-28 ソニー株式会社 ディジタル−アナログ変換器および映像表示装置
US8558852B2 (en) * 2006-11-30 2013-10-15 Seiko Epson Corporation Source driver, electro-optical device, and electronic instrument
KR100814255B1 (ko) * 2006-12-22 2008-03-17 매그나칩 반도체 유한회사 디지털-아날로그 변환기
KR100800494B1 (ko) * 2007-02-09 2008-02-04 삼성전자주식회사 적은 칩 사이즈를 요구하는 디지털 아날로그 컨버터,디지털 아날로그 컨버팅 방법 및 상기 디지털 아날로그컨버터를 구비하는 디스플레이 패널 드라이버
KR100912090B1 (ko) * 2007-02-14 2009-08-13 삼성전자주식회사 디지털-아날로그 변환기 및 디지털-아날로그 변환방법
JP5376723B2 (ja) * 2008-06-09 2013-12-25 株式会社半導体エネルギー研究所 液晶表示装置
JP2010171627A (ja) * 2009-01-21 2010-08-05 Sony Corp 半導体集積回路、液晶駆動回路及び液晶表示装置
KR101534150B1 (ko) 2009-02-13 2015-07-07 삼성전자주식회사 하이브리드 디지털/아날로그 컨버터, 소스 드라이버 및 액정 표시 장치
TWI410053B (zh) * 2009-10-15 2013-09-21 Chunghwa Picture Tubes Ltd 多段式轉換之數位-類比轉換器
US8648779B2 (en) 2009-10-20 2014-02-11 Taiwan Semiconductor Manufacturing Co., Ltd. LCD driver
DE102009056319B4 (de) * 2009-12-01 2019-11-21 Universität Stuttgart Regelschaltung
CN102654987B (zh) * 2012-02-03 2014-10-15 京东方科技集团股份有限公司 Tft-lcd基板像素点充电方法、装置及源驱动器
US10438535B2 (en) * 2016-09-21 2019-10-08 Apple Inc. Time-interleaved source driver for display devices
US10128865B1 (en) * 2017-07-25 2018-11-13 Macronix International Co., Ltd. Two stage digital-to-analog converter
US10855299B2 (en) * 2018-09-07 2020-12-01 Mediatek Singapore Pte. Ltd. Resistive DAC with summing junction switches, current output reference, and output routing methods
CN109523964B (zh) * 2018-12-17 2021-04-20 合肥奕斯伟集成电路有限公司 一种选择电路、数位类比转换器以及显示设备
KR102112328B1 (ko) * 2019-05-21 2020-05-19 주식회사 에이코닉 디스플레이 장치의 출력 드라이버
CN113543470B (zh) * 2021-09-09 2021-12-10 深圳英集芯科技股份有限公司 基于电阻串数模转换器的版图结构和芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1402908A (zh) * 1999-11-30 2003-03-12 雅马哈株式会社 数模转换器
CN1624737A (zh) * 2003-12-04 2005-06-08 恩益禧电子股份有限公司 显示装置、其驱动电路及其驱动方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120832A (ja) * 1992-10-06 1994-04-28 Nec Corp ディジタル−アナログ変換器
JP2000151407A (ja) 1998-11-16 2000-05-30 Nec Corp Ｄａ変換回路
US6191720B1 (en) * 1998-12-30 2001-02-20 International Business Machines Corporation Efficient two-stage digital-to-analog converter using sample-and-hold circuits
JP4288849B2 (ja) 2000-12-06 2009-07-01 ソニー株式会社 アクティブマトリクス型表示装置およびこれを用いた携帯端末
JP4779853B2 (ja) * 2006-07-26 2011-09-28 ソニー株式会社 ディジタル−アナログ変換器および映像表示装置
KR100822801B1 (ko) * 2006-08-02 2008-04-18 삼성전자주식회사 디지털-아날로그 변환기 및 그것을 포함하는 소스 드라이버
KR100845746B1 (ko) * 2006-08-02 2008-07-11 삼성전자주식회사 면적을 최소화하는 디지털-아날로그 변환기 및 그것을포함하는 소스 드라이버
TWI352326B (en) * 2006-10-05 2011-11-11 Raydium Semiconductor Corp Apparatus and method for generating chopper-stabil
KR100814255B1 (ko) * 2006-12-22 2008-03-17 매그나칩 반도체 유한회사 디지털-아날로그 변환기
KR100800494B1 (ko) * 2007-02-09 2008-02-04 삼성전자주식회사 적은 칩 사이즈를 요구하는 디지털 아날로그 컨버터,디지털 아날로그 컨버팅 방법 및 상기 디지털 아날로그컨버터를 구비하는 디스플레이 패널 드라이버

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1402908A (zh) * 1999-11-30 2003-03-12 雅马哈株式会社 数模转换器
CN1624737A (zh) * 2003-12-04 2005-06-08 恩益禧电子股份有限公司 显示装置、其驱动电路及其驱动方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US 2004/0001039 A1,全文.

Also Published As

Publication number Publication date
TWI332768B (zh) 2010-11-01
KR101332291B1 (ko) 2013-11-25
KR20080010298A (ko) 2008-01-30
US20080024478A1 (en) 2008-01-31
US7855720B2 (en) 2010-12-21
JP4779853B2 (ja) 2011-09-28
CN101136636A (zh) 2008-03-05
TW200814542A (en) 2008-03-16
JP2008034955A (ja) 2008-02-14

Similar Documents

Publication Publication Date Title
CN101136636B (zh) 数模转换器及图像显示设备
US7995022B2 (en) Digital-to-analog converter and image display device
CN100505104C (zh) 移位寄存器电路
US6876349B2 (en) Matrix display devices
EP0821490B1 (en) Potential generating device
CN100433100C (zh) 显示装置定时信号产生电路和包括该定时信号产生电路的显示装置
US8031146B2 (en) Data driver device and display device for reducing power consumption in a charge-share operation
CN101419769B (zh) 数字模拟变换电路、数据驱动器及显示装置
CN101226721B (zh) 输出电路、使用该电路的数据驱动器、及显示装置
CN101145784B (zh) 用于显示设备的译码器电路、驱动电路以及显示设备
CN101055687B (zh) 包含放大器电路的驱动电路
CN100377192C (zh) 电流采样和保持电路及方法以及解多路复用器及显示设备
US7652607B2 (en) Digital to analogue converters
JP4822131B2 (ja) デジタル・アナログ変換器及び表示装置の駆動方法
CN110491328B (zh) 一种显示面板、显示装置和驱动方法
CN102436796A (zh) 一种显示装置及其数据驱动电路
CN101110200B (zh) 驱动电路
CN105679272B (zh) 显示装置及其驱动电路
KR100611508B1 (ko) 채널을 분리하여 출력하는 디스플레이 구동 회로,디스플레이 구동 방법 및 전류 샘플/홀드 회로
CN1728223A (zh) 显示设备驱动电路
CN106847147A (zh) 显示驱动电路
CN111710280B (zh) 一种显示面板及其驱动方法和电子设备
US11222600B2 (en) Source driver and display driving circuit including the same
US10515596B2 (en) Display apparatus
KR100911652B1 (ko) 집적 회로, 상기 집적 회로를 포함하는 소스 드라이버, 및 상기 소스 드라이버를 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110126

Termination date: 20170726