CN101136614B

CN101136614B - 恒流电路

Info

Publication number: CN101136614B
Application number: CN2007101481583A
Authority: CN
Inventors: 渡边泰弘
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2006-08-28
Filing date: 2007-08-28
Publication date: 2012-08-15
Anticipated expiration: 2027-08-28
Also published as: CN101136614A; DE602007000677D1; EP1898293A1; KR20080019540A; JP2008052639A; TW200817871A; EP1898293B1; JP4878243B2; US20080048771A1; US7609106B2

Abstract

一种恒流电路，包括由第一电流路径上形成的第一晶体管和第二电流路径上形成的第二晶体管构成的第一电流镜；由第一电流路径上形成的第三晶体管和第二电流路径上形成的第四晶体管构成的第二电流镜，第一电流路径上形成的第一二极管，第二电流路径上形成的第二二极管，第二电流路径上形成的电阻器，与第一电流路径和第二电流路径连接的可变电阻元件，以及反馈单元，基于流过第二电流路径的电流控制可变电阻元件的阻抗值。

Description

恒流电路

技术领域

本发明涉及一种提供稳定输出电流的恒流电路。

背景技术

带隙基准电路被认为是广泛地用于半导体集成电路的恒流电路。带隙基准电路与电源电压波动或MOS晶体管的工艺波动无关。

在日本未审查专利申请公开号8-63245(Koyabe)中，公开了与带隙基准电路相关的技术。图6示出了Koyabe中公开的技术。由Koyabe教导的技术包括P沟道MOS晶体管(PMOS)P51至P53、N沟道MOS晶体管(NMOS)N51和N52、电阻器R51以及二极管D51和D52。PMOS P51、NMOS N51以及二极管D51被串联连接在电源和地线之间。PMOS P52、NMOS N52、电阻器R51以及二极管D52也被串联连接在电源和地线之间。PMOS P51和PMOS P52形成第一电流镜(current mirror)。NMOSN51和NMOS N52形成第二电流镜。第一电流镜和第二电流镜形成回路。二极管D51和二极管D52的面积比是1∶N。NMOS N51、NMOS N52、PMOS P51以及PMOS P52具有相同的晶体管尺寸，且它们在饱和区中工作。端子“a”是供电端、“b”是输出端以及“c”是接地端。

因为NMOS N51和NMOS N52形成电流镜，N51和N52的栅-源电压Vgs是相等的，以便点A处的电压VA和点B处的电压VB是相等的。因此，电阻器R51的电压降由二极管D51和D52之间的差值决定。因此，电流I52由点A处的电压VA和点C处的电压VC之间的差值决定，该差值是VA-VC。电流I52与MOS晶体管和电源电压的特性无关，因为I52＝I51＝(kT/q)log(N)/R51，其中k是玻耳兹曼常数，q是基本电荷，以及T是温度。

但是，电流I52随电阻器R51的电阻的工艺波动而变化。随着电流I52改变，通过电阻器R51的电阻的工艺波动，形成具有电流I52的电流镜的输出电流I53也改变。在日本未审查专利申请公开号4-170609(Kameyama)中，公开了克服该缺点的技术。图7示出了Kameyama中公开的技术。由Kameyama教导的技术使用NMOS N53代替Koyabe中使用的二极管D51和D52以及还包括具有PMOS P53、NMOS N54和NMOSN55的反馈单元60。端子“a”是供电端、“b”是输出端以及“c”是接地端。

与在Koyabe中一样，电流I52由施加到电阻器R51的电压决定。如果电流I52增加，那么电流I53由此增加。NMOS N54处的电压低于点A的电压，以及点A和NMOS N54之间的电压差被反馈到NMOS N53。结果，点A处的电压减小。因为电流镜，点A和点B的电压相等，因此点B的电压随点A的电压减小而减小。由此，电流I52被抑制，且由此输出电流I54也被抑制。以此方式，Kameyama使用反馈单元60控制由于每个MOS晶体管的栅长度Lg、栅宽度Wg和阈值Vt以及电阻变化而发生的电流波动。

但是，尽管在Kameyama中公开的技术可以提供用于电源电压波动和每个MOS晶体管的工艺波动的稳定输出电流，但是它不能提供用于温度波动的稳定电流，因为它不使用温度补偿电路等，如Koyabe中使用二极管和电阻器。

发明内容

在一个实施例中，一种恒流电路，包括第一电流镜和第二电流镜，第一电流镜包括在第一电流路径上形成的第一晶体管和在第二电流路径上形成的第二晶体管，第二电流镜包括在第一电流路径上形成的第三晶体管和在第二电流路径上形成的第四晶体管，在第一电流路径上形成的第一二极管，在第二电流路径上形成的第二二极管，在第二电流路径上形成的电阻器，与第一电流路径和第二电流路径连接的可变电阻元件，以及反馈单元，基于流过第二电流路径的电流控制该可变电阻元件的阻抗值。

根据该实施例，该恒流电路包括与第一电流路径和第二电流路径连接的可变电阻元件。它根据从反馈单元反馈的电压，控制可变电阻元件的阻抗值，由此控制流过第二电流路径的电流。

本发明的恒流电路允许用偏置电路提供稳定输出电流，该偏置电路对于电源电压波动、温度波动、MOS晶体管的工艺波动和电阻器具有小的依赖性。

附图说明

结合附图，从某些优选实施例的以下描述，将更明白本发明的上述及其他目的、优点和特点，其中：

图1示出根据本发明实施例的使用反相电路的恒流电路的电路图；

图2示出了根据本发明实施例的恒流电路和根据相关技术的恒流电路中的输出电流的变化曲线；

图3示出了在反相电路中用于负载的替换性电路的示意性视图；

图4示出根据本发明实施例的使用微分电路的恒流电路的电路图；

图5A示出了在微分电路中用于负载的替换性电路的示意性视图；

图5B示出了在微分电路中用于负载的替换性电路的示意性视图；

图6示出了根据相关技术的恒流电路的电路图；以及

图7示出了根据另一相关技术的恒流电路的电路图。

具体实施方式

现在将参考说明性实施例描述本发明。所属领域的技术人员将认识到，使用本发明的教导可以完成许多替换性实施例，以及本发明不局限于用于说明性目的而说明的实施例。

第一实施例

下面参考图1详细描述本发明的第一实施例。图1示出了根据该实施例的恒流电路30的电路图。如图1所示，恒流电路30包括带隙基准电路1、电流输出单元2、反相电路3以及第一电平移位器(level shifter)4。带隙基准电路1产生恒定输出电流，而与电源电压变化的发生、工艺波动、温度改变等无关。电流输出单元2输出在该实施例的恒流电路中产生的电流。反相电路3产生并输出将被反馈的电压，以便允许带隙基准电路1的输出电流保持恒定。第一电平移位器4改变带隙基准电路1的规定节点处的电压并输出电平移位的电压。

带隙基准电路1包括PMOS晶体管(PMOS)P1和P2、NMOS晶体管(NMOS)N1至N3、电阻器R1和二极管D1和D2。PMOS P1、NMOSN1和二极管D1被串联连接在电源和地线之间，形成第一电流路径。PMOS P2、NMOS N2、电阻器R1以及二极管D2也被串联连接在电源和地线之间，形成第二电流路径。PMOS P1和P2的栅极与PMOS P2的漏极共同连接，以便它们形成第一电流镜。NMOS N1和N2的栅极与NMOSN1的漏极共同连接，以便它们形成第二电流镜。电阻器R1被设置在NMOS N2和二极管D2阳极之间，以及在二极管D1的阳极和二极管D2的阳极之间连接NMOS N3。NMOS N3的栅极接收反相电路3的输出电压，之后将详细描述该反相电路3。

第一电平移位器4包括PMOS P3和PMOS P4。PMOS P3和P4被串联连接在电源和地线之间。PMOS P3与PMOS P2连接，以形成电流镜。PMOS P4的栅极接收二极管D2的阳极处的电压。PMOS P3和PMOS P4之间的电压被输入到反相电路3。

反相电路3包括PMOS P5、PMOS P6和NMOS N4。PMOS P5的源极与电源端连接，以及PMOS P5的漏极与PMOS P6的源极连接。PMOSP5的栅极与PMOS P2的漏极连接，以形成第一电流镜。PMOS P6和NMOS N4被串联连接在PMOS P5的漏极和地电压之间。PMOS P6的栅极与PMOS P3和P4之间的节点连接。

电流输出单元2包括被连接在电源端子和输出端之间的PMOS P7。PMOS P7的栅极与PMOS P2的漏极连接，以形成第一电流镜。

在图1，端子“k”是电源端，“l”是输出端，以及“m”是接地端。本实施例中的PMOS P1至P7和NMOS N1至N4具有相同的晶体管尺寸，以及它们在饱和区中工作。形成图1中的电流镜的晶体管可以通过共发共基放大器(cascode)连接形成电流镜。根据晶体管的阈值设置，可以除去第一电平移位器4。二极管D1和二极管D2的面积比是不同的。

下面详细描述根据本实施例的恒流电路30的工作。在以下描述中，通过例图描述由于工艺波动，电阻器R1的阻抗值降到设定值之下的情况。

随着电阻器R1的阻抗值减小，基准电流I2增加。如果流过PMOSP1、P2、P5和P7的电流分别是I1、I2、I3和I4，那么I1、I2、I3和I4相等。因此，基准电流12的增加导致流过PMOS P5的电流I3增加。

电流I3的增加导致流过PMOS P6和NMOS N4的电流增加。因为PMOS P6通过第一电平移位器4接收在接收点M的电压，所以PMOS P6的栅压增加。

随着流过NMOS N4的电流增加，通过NMOS N4的电压降变得更大，以及反相电路3中的点N的电压VN增加。反相电路3输出点N的电压VN到NMOS N3的栅极。因此，随着点N的电压VN增加，NMOS N3的导通电阻减小，由此减小点K的电压VK和点M的电压VM之间的差值。因为PMOS P1和PMOS P2的电流镜以及NMOS N1和NMOS N2的电流镜形成回路，点L的电压VL随点K的电压VK减小而减小。随着点L的电压VL减小，点L和点M之间的电压差由此减小。因此，减小将被施加到电阻器R1的电压(VL-VM)。因此，基准电流I2的增加被抑制，该基准电流I2是I2＝(VL-VM)/R1。具体地，如果工艺波动使得基准电流I2增加，那么来自反相电路3中的点N的反馈电压增加，以便执行用于减小基准电流I2的操作。结果，输出电流I4被抑制并输出到输出端1。如果电阻器R1的阻抗值增加，那么点N的电压VN减小，以增加NMOS N3的导通电阻，以便增加将被施加到电阻器R1的电压(VL-VM)。由此基准电压I2和输出电流I4基本上保持恒定。

图2示出了输出电流相对于阻抗值变化而变化的视图。在图2的曲线中，水平轴表示温度，因此还示出输出电流相对于温度的变化。在图2中，曲线的上半部中的实线和虚线分别表示当本实施例的恒流电路中和相关技术的恒流电路中的阻抗值以相同速率降到设定值之下时的输出电流。曲线的下半部中的实线和虚线分别表示本实施例的恒流电路中和相关技术的恒流电路中的阻抗值以相同速率超出设定值时的输出电流。本实施例根据输出电流的变化，改变将被施加到NMOS N3的栅极的电压，由此改变将被施加到电阻器R1的电压。因此可以减小如图2所示的阻抗值波动时的输出电流变化。

本实施例的恒流电路30的带隙基准电路1包括NMOS N3，该NMOSN3是可变电阻元件，其与由PMOS P1、NMOS N1和二极管D1构成的第一电流路径连接，以及还与由PMOS P2、NMOS N2、电阻器R1和二极管D2构成的第二电流路径连接。此外，恒流电路30包括反相电路3，该反相电路3包括与第二电流路径中的PMOS P2一起形成电流镜并将反相电路3的输出电压反馈到NMOS N3的PMOS P5。在这种结构中，如果工艺波动使得流过第二电流路径的电流I2增加，那么反相电路3的输出电压根据电流I2而增加。然后输入到NMOS N3的栅极的电压增加，由此减小点K的电压。点K的电压减小，导致点M的电压减小，以便电流I2的增加被抑制，由此阻止从恒流电路30输出的电流I4增加。这允许从恒流电路30输出的电流基本上保持恒定，因此减小电阻器R1的电阻对工艺波动的依赖性。由此可以提供稳定的电路电流，允许改进CMOS电路特性、提高成品率等。

尽管上述实施例描述了在NMOS N4中产生将被反馈到NMOS N3的电压的情况，但是本发明不限于此，只要通过负载的电压降随电流增加而变大。例如，与以上实施例相同的操作可以使用如图3所示的电阻负载。

图4示出了恒流电路31，该恒流电路是用于恒流电路30的替换性例子。在图4中，用微分电路6替换图1中的恒流电路30的反相电路3。在图4所示的恒流电路31中，与恒流电路30相同的元件由相同的参考符号表示，以及在此不再提供它们的详细描述。

为替换性例子的恒流电路31，包括带隙基准电路1、电流输出单元2、第一电平移位器4、微分电路6以及第二电平移位器5。NMOS N3的栅极接收微分电路6的输出电压，之后将详细描述微分电路6。

PMOS P4的栅极接收二极管D1的阳极处的电压。PMOS P4和PMOS P3之间的电压是到微分电路6的一个输入。PMOS P12的栅极接收二极管D2的阳极处的电压。PMOS P12和PMOS P11之间的电压是输入到微分电路6的另一电压。

微分电路6包括PMOS P8至P10以及NMOS N5和N6。PMOS P10的栅极与PMOS P2的漏极连接，以形成第一电流镜。PMOS P10的源极与电源端连接，以及PMOS P10的漏极与PMOS P8和P9的源极连接。PMOSP8和NMOS N6被串联连接在PMOS P10的漏极和地电压之间。PMOS P8的栅极与PMOS P3和P4之间的节点连接。同样，PMOS P9和NMOS N5被串联连接在PMOS P10的漏极和地电压之间。PMOS P9的栅极与PMOS P11和P12之间的节点连接。

在该替换性例子中，PMOS P1至P4、PMOS P7至P12、NMOS N1至N3、N5和N6具有相同的晶体管尺寸，且它们在饱和区中工作。形成图4中的电流镜的晶体管可以通过共发共基放大器连接而形成电流镜。第一电平移位器4和第二电平移位器5可以根据晶体管的阈值设置被除去。

恒流电路31包括微分电路6，其对应于恒流电路30中的反相电路3，作为产生将被反馈到NMOS N3栅极的电压的电路。具体地，恒流电路31基于点K的电压VK和点M的电压VM之间的差值，使用微分电路6产生点N的电压VN。恒流电路31基于点K和点M之间的电压差，借助于微分电路6工作。尽管该替换性例子描述了在NMOS N5中产生将被反馈到NMOS N3的电压的情况，但是本发明不限于此，只要通过负载的电压降随电流增加而变大。例如，可以代替地使用如图5A所示的电流镜负载或如图5B所示的电阻负载。

根据本实施例，包括反相电路3的恒流电路30基于点M的电压，使用反相电路3产生电压并反馈该产生的电压到NMOS N3。另一方面，包括微分电路6的恒流电路31基于点M和点K之间的电压差，使用微分电路6产生电压，并反馈该产生的电压到NMOS N3。因此，如果恒流电路30或31中的电阻器R1的电阻有工艺波动，那么在反相电路3或微分电路6中产生对应于该工艺波动的电压，以及该产生的电压被反馈到NMOSN3。对于NMOS N3的对应于电阻器R1的电阻工艺波动的电压的反馈允许流过电阻器R1的电流I2变化减小。这允许从恒流电路30输出的电流I4基本上保持恒定。由此可以提供具有偏置电路的稳定电路电流，该偏置电路对于电阻的工艺波动具有小的依赖性。这允许提高CMOS电路特性、成品率等。

很显然，本发明不局限于上述实施例，而是在不脱离本发明的范围和精神的条件下，可以进行修改和改变。

Claims

1.一种恒流电路，包括：

第一电流镜，包括在第一电流路径上形成的第一晶体管和在第二电流路径上形成的第二晶体管；

第二电流镜，包括在第一电流路径上形成的第三晶体管和在第二电流路径上形成的第四晶体管；

在第一电流路径上形成的第一二极管；

在第二电流路径上形成的第二二极管；

在第二电流路径上形成的电阻器；

连接在第一二极管的阳极和第二二极管的阳极之间的可变电阻元件；以及

反馈单元，基于流过第二电流路径的电流控制该可变电阻元件的阻抗值。

2.根据权利要求1的恒流电路，其中

所述可变电阻元件由晶体管构成。

3.根据权利要求1或2的恒流电路，其中

所述反馈单元包括：

与第二晶体管连接以形成电流镜的第五晶体管；以及

第一负载，并且

所述反馈单元基于第一负载中的电压降，产生将被反馈到可变电阻元件的电压。

4.根据权利要求2的恒流电路，其中，构成所述可变电阻元件的所述晶体管包括与所述第三晶体管连接的第一节点，与所述电阻器连接的第二节点和与所述反馈单元连接的第三节点。

5.根据权利要求1或2的恒流电路，还包括：

第一电平移位器，改变第二电流路径上的规定节点处的电压电平，并输出该电平-改变的电压到反馈单元。

6.根据权利要求1或2的恒流电路，其中

所述反馈单元包括：

第六晶体管，与第二晶体管连接以形成电流镜；

第七晶体管，基于第一电流路径上的规定节点处的电压而接收信号；

第八晶体管，基于第二电流路径上的规定节点处的电压而接收信号；以及

第二负载，与第八晶体管连接，并且

所述反馈单元基于第二负载中的电压降，产生将被反馈到可变电阻元件的电压。

7.根据权利要求6的恒流电路，还包括：

第二电平移位器，改变第一电流路径上的规定节点处的电压电平，并输出由所述第二电平移位器改变的电平-改变的电压到反馈单元；以及

第三电平移位器，改变第二电流路径上的规定节点处的电压电平，并输出由所述第三电平移位器改变的电平-改变的电压到反馈单元。

8.根据权利要求1或2的恒流电路，其中，所述可变电阻元件连接在第一电流路径中的第三晶体管和第一二极管之间的节点和第二电流路径中的电阻器和第二二极管之间的节点之间。

9.根据权利要求1或2的恒流电路，其中，所述反馈单元控制可变电阻元件的电阻值，从而稳定流经所述第二电流路径的电流。

10.根据权利要求6的恒流电路，其中，所述反馈单元控制可变电阻元件的电阻值，从而稳定流经所述第二电流路径的电流。