KR101627606B1 - 공통 게이트 스위치를 이용한 클래스 ab 증폭장치 및 방법 - Google Patents

공통 게이트 스위치를 이용한 클래스 ab 증폭장치 및 방법 Download PDF

Info

Publication number
KR101627606B1
KR101627606B1 KR1020130144191A KR20130144191A KR101627606B1 KR 101627606 B1 KR101627606 B1 KR 101627606B1 KR 1020130144191 A KR1020130144191 A KR 1020130144191A KR 20130144191 A KR20130144191 A KR 20130144191A KR 101627606 B1 KR101627606 B1 KR 101627606B1
Authority
KR
South Korea
Prior art keywords
terminal
signal
transistor
input
voltage
Prior art date
Application number
KR1020130144191A
Other languages
English (en)
Other versions
KR20150060127A (ko
Inventor
심재윤
서윤재
최승남
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020130144191A priority Critical patent/KR101627606B1/ko
Publication of KR20150060127A publication Critical patent/KR20150060127A/ko
Application granted granted Critical
Publication of KR101627606B1 publication Critical patent/KR101627606B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 클래스 AB 증폭기에 관한 것으로, 공통 게이트 스위치를 이용하여 입력에 변화가 있을 때에만 출력에 충분한 양의 전류를 빠르게 흘려주고, 변화가 없을 때에는 전류의 흐름을 막는 동작을 할 수 있다. 또한 외부에서 증폭회로의 DC 전류의 양을 조절하여 용도에 맞게 전압이득 및 속도에 변화를 줄 수도 있으며, 동작점을 안정되게 잡기 위한 입력 드라이버의 공통모드피드백(Common mode feedback)과 바이어스 회로의 공통모드피드포워드(Common mode feedforward)도 포함하는 클래스 AB 증폭기에 관한 것이다.

Description

공통 게이트 스위치를 이용한 클래스 AB 증폭장치 및 방법{Class AB Amplifier apparatus and method using Common-gate Switch}
본 발명은 클래스 AB 증폭기에 관한 것으로, 필요에 따라 전류를 많이 흘려 빠르게 증폭된 출력을 만들거나 전류의 흐름을 막아 낮은 전력으로 동작할 수 있는 공통 게이트 스위치를 이용한 클래스 AB 증폭장치 및 방법에 관한 것이다.
전자회로에는 신호가 잡음보다 훨씬 크게 되도록 증폭하는 증폭기가 반드시 포함된다. 따라서 증폭기는 회로를 구성하는 가장 중요한 구성 요소이며, 증폭기의 성능이 전체 회로 성능을 좌우하기도 한다. 최근 개발되는 모든 전자회로는 사용자의 요구에 맞게 빠른 동작과 낮은 전력소모를 추구하기 때문에, 낮은 전력소모의 증폭기가 필요하다.
본 발명이 이루고자 하는 기술적 과제는 저전력을 추구하는 전자회로 설계 추세에 있어서, 입력에 변화가 있을 때에만 출력에 충분한 양의 전류를 빠르게 흘려주고, 변화가 없을 때에는 전류의 흐름을 막으며, 외부에서 증폭회로의 DC 전류의 양을 조절하여 용도에 맞게 전압이득 및 속도에 변화를 줄 수도 있고, 입력 드라이버의 공통모드피드백(Common mode feedback)과 바이어스 회로의 공통모드피드포워드(Common mode feedforward)를 이용하여 입력 드라이버의 동작점을 안정되게 잡아주는 공통 게이트 스위치를 이용한 클래스 AB 증폭장치 및 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 공통 게이트 스위치를 이용한 클래스 AB 증폭장치의 실시예는 제1 입력 전압 및 제2 입력 전압의 입력을 받아 제1 바이어스 신호 및 제2 바이어스 신호를 생성하는 바이어스 회로,
제1 입력 전압 및 제2 입력 전압을 받아 전류차이를 생성하여 제1 내부신호 및 제2 내부신호를 생성하는 입력 드라이버 및 제1 내부신호 및 제2 내부신호를 증폭하여 제1 출력 신호 및 제2 출력 신호를 생성하는 출력 드라이버,를 포함하고 제1 바이어스 신호 및 제2 바이어스 신호에 의해 입력 드라이버의 동작점이 결정되는 것을 특징으로 한다.
또한, 본 발명에 따른 공통 게이트 스위치를 이용한 클래스 AB 증폭방법은 제1 입력 신호 및 제2 입력 신호를 입력하는 입력 신호 입력 단계, 제1 입력 신호 및 제2 입력 신호를 입력을 받아 제1 바이어스 신호 및 제2 바이어스 신호를 생성하는 바이어스 신호 생성 단계, 제1 입력 신호 및 제2 입력 신호를 받아 전류차이를 생성하여 제1 내부신호 및 제2 내부신호를 생성하는 내부신호 생성 단계 및 제1 내부신호 및 제2 내부신호를 증폭하여 생성하는 출력 신호 생성 단계를 포함하고, 내부신호 생성 단계에서 제1 바이어스 신호 및 제2 바이어스 신호에 의해 입력 드라이버의 동작점이 결정되는 것을 특징으로 한다.
본 발명에 따른 공통 게이트 스위치를 이용한 클래스 AB 증폭장치 및 방법은 입력에 변화가 있을 때에만 출력에 충분한 양의 전류를 빠르게 흘려주고, 변화가 없을 때에는 전류의 흐름을 막아 저전력을 추구하는 전자회로 설계를 할 수 있는 공통 게이트 스위치를 이용한 클래스 AB 증폭장치 및 방법을 공급할 수 있는 장점이 있다.
도 1은 본 발명에 따른 공통 게이트 스위치를 이용한 클래스 AB 증폭장치를 나타내는 블럭도이다.
도 2은 본 발명에 따른 공통 게이트 스위치를 이용한 클래스 AB 증폭장치를 상세히 나타낸 일실시 예이다.
도 3는 본 발명에 따른 공통 게이트 스위치를 이용한 클래스 AB 증폭장치에서 사용된 바이어스의 일실시 예이다.
도 4은 본 발명에 따른 공통 게이트 스위치를 이용한 클래스 AB 증폭장치의 입력 드라이버의 일실시 예이다.
도 5는 본 발명에 따른 공통 게이트 스위치를 이용한 클래스 AB 증폭장치의 출력 드라이버의 일실시 예이다.
도 6은 본 발명에 따른 공통 게이트 스위치를 이용한 클래스 AB 증폭장치의 동작 시, 제1 입력전압(VIN +) > 제2 입력전압(VIN -)인 경우 주요 노드(node)의 파형을 나타낸 그래프이다.
도 7은 본 발명에 따른 공통 게이트 스위치를 이용한 클래스 AB 증폭장치의 다른 실시예를 나타내는 블록도이다.
도 8은 본 발명에 따른 공통 게이트 스위치를 이용한 클래스 AB 증폭방법을 나타내는 순서도이다.
이하에서는 본 발명의 구체적인 실시 예를 도면을 참조하여 상세히 설명하도록 한다.
도 1은 본 발명에 따른 공통 게이트 스위치를 이용한 클래스 AB 증폭장치를 나타내는 블록도이다.
본 발명에 따른 클래스 AB 증폭기는 바이어스 회로(100), 입력 드라이버(200), 출력 드라이버(300)로 구성된다.
바이어스 회로(100)는 제1 입력 전압 및 제2 입력 전압의 입력을 받아 입력 드라이버의 안정된 동작점을 만들어주는 제1 바이어스 신호 및 제2 바이어스 신호를 생성한다.
입력 드라이버(200)는 제1 입력 전압 및 제2 입력 전압을 받아 전류차이를 생성하여 제1 내부신호 및 제2 내부신호를 생성한다.
입력 드라이버(200) 내부의 모든 DC 전류 및 전압은 제1 바이어스 신호 및 제2 바이어스 신호에 의해 제어된다.
입력 드라이버(200)는 제1 내부신호 및 제2 내부신호를 피드백하여 제1 내부신호와 제2 내부신호의 공통모드 전압을 일정하게 유지하는 특징을 가지고 있다.
본 발명에 따른 클래스 AB 증폭기는 제1 전류원(210), 제2 전류원(220)을 더 포함한다.
제1 전류원(210)은 제 1단자는 전원전압에 연결되고, 제2 단자는 입력 드라이버에 연결되고, 제 3단자는 제1 바이어스 신호가 입력된다.
제2 전류원(220)의 제1 단자는 입력 드라이버에 연결되고, 제2 단자는 그라운드에 접지되며, 제3 단자는 제2 바이어스 신호가 입력된다.
출력 드라이버는 제1 내부신호 및 제2 내부신호의 입력 이전에는 내부의 모든 전류가 차단된다.
도 2은 본 발명에 따른 공통 게이트 스위치를 이용한 클래스 AB 증폭장치를 상세히 나타낸 일실시 예이다.
입력 신호를 받아 전류차이를 만들어 주는 입력 드라이버(200)와 제3 트랜지스터(M5n), 제9 트랜지스터(M6n), 제4 트랜지스터(M5p) 및 제10 트랜지스터(M6p)를 이용하여 정상상태(Steady state)에서는 전류의 흐름을 막고, 과도상태(Transient state)에서는 입력 드라이버(200)에서 전달된 전류를 증폭하여 부하에 전달해주는 출력 드라이버(300)를 나타내었다.
정상상태(Steady state)는 제1 내부신호 및 제2 내부신호의 변화가 없는 상태이고, 과도상태(Transient state)는 제1 내부신호 및 제2 내부신호에 변화가 있는 상태이다.
제3 트랜지스터(M5n), 제9 트랜지스터(M6n), 제4 트랜지스터(M5p) 및 제10 트랜지스터(M6p)는 스위치의 역할을 한다. 제3 트랜지스터(M5n), 제9 트랜지스터(M6n)은 N모스 트랜지스터며 제4 트랜지스터(M5p), 제10 트랜지스터(M6p)는 P모스 트랜지스터이다. N모스 트랜지스터 및 P모스 트랜지스터는 게이트-소스 전압 (Vgs)에 의해 전류를 조절하게 된다.
N모스 트랜지스터 및 P모스 트랜지스터의 게이트-소스 전압이 특정 문턱전압 (Treshold voltage) 보다 작은 경우에는 전류를 흘리지 않고, 큰 경우 전류를 흘려준다.
출력 드라이버(300)의 제1 직류전압기(1VDC) 내지 제4 직류전압기(4VDC)의 전압값은 제3 트랜지스터(M5n), 제4 트랜지스터(M5p), 제9 트랜지스터(M6n) 및 제10 트랜지스터(M6p)의 문턱전압(Threshold Voltage) 의 80% 내지 99%의 범위를 갖는 다.
정상상태(Steady state)에서는 입력 드라이버(200)의 출력(제1 내부신호(Vout1+), 제2 내부신호(Vout1-)가 동일하게 전원전압의 반값(VDD/2) 값을 유지하고 있으므로, 제3 트랜지스터(M5n), 제9 트랜지스터(M6n), 제4 트랜지스터(M5p) 및 제10 트랜지스터(M6p)의 게이트 소스 전압이 제1 직류전압기 내지 제4 직류전압기의 전압값과 같아지고 이 값은 문턱전압보다 조금 작은 값이므로 모든 N모스 트랜지스터 및 P모스 트랜지스터가 턴오프(turn off)되어 출력 드라이버(300)의 전류가 거의 0이 된다.
정상상태(Steady state)는 입력 드라이버(200)의 입력(제1 입력전압, 제2 입력전압)이 움직이지 않고 같을 때, 입력 드라이버(200)의 출력(제1 내부신호, 제2 내부신호)이 움직이지 않고 전원전압의 반값(VDD/2)의 값을 유지하고 있다. 따라서 증폭기 최종 출력인 제2 출력 신호(Vout-), 제2 출력 신호(Vout-)도 전원전압의 반값(VDD/2)의 값을 유지하고 있는 상태를 뜻한다.
본 발명에 따른 증폭기는 입력의 변화가 없을 때에는 출력 드라이버(300)에 전류가 흐르는 것을 막아주어 전력소모를 줄일 수 있다. 그러므로 저전력이 가능하게 한다.
과도상태(Transient state)는 입력 드라이버(200)의 입력(제1 입력전압, 제2 입력전압)에 변화가 있고, 입력 드라이버(200)의 출력(제1 내부신호, 제2 내부신호)도 변화가 있는 상태이다.
입력 드라이버(200)의 입력조건이 제1 입력전압 > 제2 입력전압인 과도상태(Transient state)에서는 입력 드라이버(200)의 출력이 제1 내부신호 < 제2 내부신호 의 상태가 된다. 제1 내부신호 < 제2 내부신호의 상태란 전원전압의 반값(VDD/2)을 중심으로 하여 제2 내부신호가 제1 내부신호 보다 큰 상태이다.
입력 드라이버(200)의 입력(제1 입력전압, 제2 입력전압)과 입력 드라이버(200)의 출력(제1 내부신호, 제2 내부신호)은 차동 쌍(differential pair) 이므로 변화가 있을 때는 공통모드 전압을 중심으로, 반대 방향으로 같은 양만큼 움직인다.
제1 직류전압기 내지 제4 직류전압기의 전압값은 제3 트랜지스터(M5n), 제4 트랜지스터(M5p), 제9 트랜지스터(M6n) 및 제10 트랜지스터(M6p)의 문턱전압보다 작고, 입력 드라이버(200)의 출력이 전원전압의 반값(VDD/2)을 중심으로 제1 내부신호 < 제2 내부신호인 경우를 살펴보면, 제3 트랜지스터(M5n) 및 제10 트랜지스터(M6p)의 게이트 소스 전압(VGS)은 문턱전압 보다 커서 턴온(turn on)되고, 제4 트랜지스터(M5p) 및 제9 트랜지스터(M6n)의 게이트 소스 전압 (VGS)은 문턱전압 보다 작아져서 완전히 턴오프(turn off) 된다.
제3 트랜지스터(M5n), 제4 트랜지스터(M5p), 제10 트랜지스터(M6p) 및 제9 트랜지스터(M6n)의 게이트 소스 전압 (Vgs)은 각각 다음과 같다.
제3 트랜지스터(M5n)의 게이트 소스 전압 (VGS) = 제3 트랜지스터(M5n)의 게이트 전압(Vg) - 제3 트랜지스터(M5n)의 소스 전압(Vs) = (제2 내부신호 + 제1 직류전압기(1VDC)의 전압) - (제1 내부신호) > |문턱전압|
제9 트랜지스터(M6n)의 게이트 소스 전압 (VGS) = 제9 트랜지스터(M6n)의 게이트 전압(Vg) - 제3 트랜지스터(M5n)의 소스 전압(Vs) = (제1 내부신호 + 제3 직류전압기(2VDC)의 전압) - (제2 내부신호) < |문턱전압|
제4 트랜지스터(M5p)의 소스 게이트 전압 (VSG) = 제4 트랜지스터(M5p)의 소스 전압(Vs) - 제3 트랜지스터(M5n)의 게이트 전압(Vg) = (제1 내부신호) - (제2 내부신호 - 제2 직류전압기(3VDC)의 전압) < |문턱전압|
제10 트랜지스터(M6p)의 소스 게이트 전압 (VSG) = 제10 트랜지스터(M6p)의 소스 전압(Vs) - 제3 트랜지스터(M5n)의 게이트 전압(Vg) = (제2 내부신호) - (제1 내부신호 - 제4 직류전압기(4VDC)의 전압) > |문턱전압|
제3 트랜지스터(M5n) 및 제10 트랜지스터(M6p)는 항상 같이 턴온(turn on)되거나 같이 턴오프(turn off) 되고 제9 트랜지스터(M6n) 및 제4 트랜지스터(M5p)는 항상 같이 턴온(turn on)되거나 같이 턴오프(turn off) 된다.
제3 트랜지스터(M5n)와 제10 트랜지스터(M6p)에 흐르는 전류는 전류 거울(Current Mirror)의 형태로 복사, 증폭되어 부하에 큰 전류를 흘려 출력 신호(Vout = 제1 출력 신호 - 제2 출력 신호)가 빠르게 원하는 값에 이르게 한다.
제2 트랜지스터(M9p), 제8 트랜지스터(M10p), 제1 트랜지스터(M13p) 및 제7트랜지스터(M14p)의 사이즈 비율을 제2 트랜지스터(M9p):제1 트랜지스터(M13p)=제8 트랜지스터(M10p):제7트랜지스터(M14p)=1:X 로 하면 제2 트랜지스터(M9p)와 제8 트랜지스터(M10p)에 흐르는 전류가 X배 되어 마지막 단에 흐르게 된다.
또한, 제6 트랜지스터(M9n), 제12 트랜지스터(M10n), 제5 트랜지스터(M13n) 및 제11 트랜지스터(M14n)의 사이즈 비율을 제6 트랜지스터(M9n):제5 트랜지스터(M13n)=제12 트랜지스터(M10n):제11 트랜지스터(M14n)=1:X 로 하면 제6 트랜지스터(M9n)와 제12 트랜지스터(M10n)에 흐르는 전류가 X배 되어 마지막 단에 흐르게 된다.
과도상태(Transient State)에서는 출력 드라이버(300)에 큰 전류가 흘려, 빠르게 출력 신호를 만들어 낸다. 제1 입력전압 < 제2 입력전압인 경우에는 반대의 경향을 보인다.
본 발명에 따른 클래스 AB 증폭장치는 입력의 차이를 증폭하여 출력에 원하는 값을 만들어내야 할 때에는, 많은 전류를 흘려 빠르게 원하는 값에 도달하게 하고, 이미 도달한 이후에는 전류의 흐름을 막는 동작을 가능하게 한다.
입력 드라이버(200)는 차동(Differential pair) 구조로 입력 신호(제1 입력전압, 제2 입력전압)를 받아들인다. 제1 입력전압 > 제2 입력전압인 경우 입력 드라이버(200)의 출력(제1 내부신호, 제2 내부신호) 값은 제1 내부신호 < 제2 내부신호가 된다. 반대로 제1 입력전압 < 제2 입력전압인 경우에는, 입력 드라이버(200)의 출력(제1 내부신호, 제2 내부신호) 값은 제1 내부신호 < 제2 내부신호이 된다.
입력 신호의 공통모드 전압((제1 입력전압 + 제2 입력전압)/2)이 전원전압의 반값(VDD/2)보다 커지게 되면, 입력 드라이버(200) 출력의 공통모드 전압((제1 내부신호 + 제2 내부신호)/2)은 전원전압의 반값(VDD/2)보다 작아지게 된다.
입력 신호의 공통모드 전압((제1 입력전압 + 제2 입력전압)/2)이 전원전압의 반값(VDD/2)보다 작아지게 되면, 입력 드라이버(200) 출력의 공통모드 전압((제1 내부신호 + 제2 내부신호)/2)은 전원전압의 반값(VDD/2)보다 커지게 된다.
이렇게 입력 드라이버(200) 출력의 공통모드 전압이 전원전압의 반값(VDD/2)에서 크게 벗어나게 되면, 기존의 동작점이 바뀌게 되므로 동작을 하지 못한다. 따라서 입력 신호의 공통모드 전압이 어느 정도 바뀌더라도, 입력 드라이버(200) 출력의 공통모드 전압을 전원전압의 반값(VDD/2)로 유지하도록 하는 것이 중요하다.
도 3은 본 발명에 따른 공통 게이트 스위치를 이용한 클래스 AB 증폭장치에서 사용된 바이어스의 일실시 예이다.
전체적인 구조는 입력 드라이버(200)의 레플리카(Replica) 구조이며, 일반적인 바이어스 회로(100)와는 다르게 증폭기 입력 신호(제1 입력전압, 제2 입력전압)를 받아 피드포워드(Feedforward) 형태로 입력 드라이버(200)의 제1 내부신호와 제2 내부신호의 공통모드 전압을 전원전압의 반값(VDD/2)로 고정시켜, 동작점을 안정되게 유지해준다.
레플리카(Replica) 구조는 입력 드라이버(200)와 비슷하게 만든 구조이다.
피드포워드(Feedforward)는 입력 신호(제1 입력전압, 제2 입력전압)를 가지고 입력 드라이버(200) 출력(제1 내부신호, 제2 내부신호)의 공통모드 전압을 조절하는 것을 뜻한다.
입력 신호의 공통모드 전압((제1 입력전압 + 제2 입력전압)/2)이 전원전압의 반값(VDD/2)보다 커지게 되면 두 바이어스 신호(제1 바이어스 신호, 제2 바이어스 신호)는 낮아져서 입력 드라이버(200)의 풀업 패스(Pull up path)가 강해지게 되고, 입력 드라이버(200) 출력(제1 내부신호, 제2 내부신호)의 공통모드 전압이 올라가게 된다.
바이어스 회로(100)는 입력 드라이버(200)의 DC 전류값을 결정하고, 제1 입력전압 및 제2 입력전압을 입력받아 입력 드라이버의 안정된 동작점을 만들어 주는 제1 바이어스 신호 및 제2 바이어스 신호를 생성한다.
바이어스 회로(100)는 제1 입력전압 및 제2 입력전압이 입력되는 경우에 제1 바이어스 신호 및 제2 바이어스 신호를 출력한다.
전원전압의 반값(VDD/2) 보다 큰 공통모드 전압을 갖는 증폭기 입력이 들어오면, 입력 드라이버(200) 출력의 공통모드 전압이 전원전압의 반값(VDD/2) 보다 작아지게 된다. 반면, 바이어스 회로(100)의 두 바이어스 신호(제1 바이어스 신호, 제2 바이어스 신호)는 작아진다. 따라서 입력 드라이버(200)의 풀업 패스(Pull up path)가 강해지게 되고, 입력 드라이버(200)출력의 공통모드 전압을 올려준다.
결과적으로, 입력 드라이버 출력의 공통모드 전압은 전원전압의 반값(VDD/2)을 유지하게 된다.
전원전압의 반값(VDD/2) 보다 작은 공통모드 전압을 갖는 증폭기 입력이 들어오면, 입력 드라이버(200) 출력의 공통모드 전압이 전원전압의 반값(VDD/2) 보다 커지게 된다. 반면, 바이어스 회로(100)의 제1 바이어스 신호 및 제2 바이어스 신호는 커진다. 따라서 풀다운 패스(Pull down path)가 강해지게 되고, 입력 드라이버(200) 출력의 공통모드 전압을 내려준다. 결과적으로, 입력 드라이버 출력의 공통모드 전압은 전원전압의 반값(VDD/2)을 유지하게 된다.
즉, 바이어스 회로(100)의 공통모드 피드포워드에 의해 입력의 공통모드 전압((제1 입력전압 + 제2 입력전압)/2)이 전원전압의 반값(VDD/2)에서 벗어나도, 입력 드라이버(200) 출력의 공통모드 전압((제1 내부신호 + 제2 내부신호)/2)은 전원전압의 반값(VDD/2) 에 머무르게 되어 증폭기가 안정된 동작을 하게 된다.
도 4은 본 발명에 따른 공통 게이트 스위치를 이용한 클래스 AB 증폭장치의 입력 드라이버(200)의 일실시 예이다.
제1 바이어스 신호 및 제2 바이어스 신호를 이용하여 제1 전류원(MBp[1:4]) 및 제2 전류원(MBn[1:4])를 턴온(turn on) 하거나 턴오프(turn off) 하여서, 입력 드라이버(200)와 전원전압 및 그라운드의 연결을 제어 할 수 있다.
입력 드라이버(200)는 차동(Differential pair) 구조로 제19 트랜지스터(M1p), 제21 트랜지스터(M1n), 제20 트랜지스터(M2p) 및 제22 트랜지스터(M2n)이 입력 신호(제1 입력전압, 제2 입력전압)를 받아들인다. 제1 입력전압 > 제2 입력전압인 경우 입력 드라이버(200)의 출력(제1 내부신호, 제2 내부신호) 값은 제1 내부신호 < 제2 내부신호이 되고, 제19 트랜지스터(M1p)의 전류(IINP+) < 제21 트랜지스터(M1n)의 전류(IINN+), 제20 트랜지스터(M2p)의 전류(IINP -) > 제22 트랜지스터(M2n)의 전류(IINN -)가 되어 출력 드라이버(300)에서 제21 트랜지스터(M1n)으로 전류가 흘러 들어오고, 제20 트랜지스터(M2p)에서 출력 드라이버(300)로 전류가 흘러 나간다.
반대로 제1 입력전압 < 제2 입력전압인 경우에는 반대의 경향을 보인다. 입력 공통모드 전압이 전원전압의 반값(VDD/2)보다 커지게 되면, 입력 드라이버(200)의 출력(제1 내부신호, 제2 내부신호) 공통모드 전압은 전원전압의 반값(VDD/2) 보다 작아지게 되고, 입력 공통모드 전압이 전원전압의 반값(VDD/2) 보다 작아지게 되면, 입력 드라이버(200)의 출력 공통모드 전압은 전원전압의 반값(VDD/2) 보다 커지게 된다.
이 때문에, 증폭기 회로의 동작점이 바뀌게 되어 제대로 된 동작을 할 수 없게 된다. 따라서 제17 트랜지스터(M3p), 제23 트랜지스터(M3n), 제18 트랜지스터(M4p) 및 제24 트랜지스터(M4n)는 입력 드라이버(200)의 출력(제1 내부신호, 제2 내부신호)을 다시 입력으로 받아 피드백(Feedback) 형태로 입력 드라이버(200)의 출력 공통모드 전압을 일정하게 하여 동작점을 안정되게 유지시킨다.
피드백(Feedback)은 입력 드라이버(200)의 출력신호(제1 내부신호, 제2 내부신호)를 가지고, 입력 드라이버(200) 출력의 공통모드 전압을 조절하는 것을 뜻한다.
입력 드라이버(200) 출력의 공통모드 전압((제1 내부신호 + 제2 내부신호)/2)이 높아진 경우 제17 트랜지스터(M3p), 제23 트랜지스터(M3n), 제18 트랜지스터(M4p) 및 제24 트랜지스터(M4n)에 의해 입력 드라이버(200)의 전체 동작점이 VSS 쪽으로 좀 더 이동하게 되고 따라서 입력 드라이버(200) 출력의 공통모드 전압도 현 상황보다 낮아지게 된다.
입력 드라이버(200) 출력의 공통모드 전압((제1 내부신호 + 제2 내부신호)/2)이 낮아진 경우에는 입력 드라이버(200)의 전체 동작점이 VDD 쪽으로 이동하게 되어 입력 드라이버(200) 출력의 공통모드 전압도 현 상황보다 높아지게 된다. 입력 드라이버(200)의 공통 모드 피드백에 의해서 현 상황에 반대되는 방향으로 공통모드 전압이 변하게 되므로, 최종적으로 입력 드라이버(200) 출력의 공통모드 전압이 전원전압의 반값(VDD/2)을 유지하게 된다.
도 5는 본 발명에 따른 공통 게이트 스위치를 이용한 클래스 AB 증폭장치의 출력 드라이버의 일실시 예이다.
출력 드라이버(300)는 제1 내부신호 및 제2 내부신호를 증폭하여 제1 출력 신호 및 제2 출력 신호를 생성한다.
제1 내부신호 및 제2 내부신호의 변화가 없는 상태를 정상 상태(Steady-state)라고 한다.
제1 내부신호 및 제2 내부신호의 변화가 있는 상태를 과도 상태(Transient state)라고 한다.
출력 드라이버(300)는 정상 상태(Steady-state)에서는 전류의 흐름을 막고, 과도 상태(Transient state)에서는 입력 드라이버에서 전달된 전류를 증폭하여 제1 출력 신호 및 제2 출력 신호를 만든다.
도 6은 본 발명에 따른 공통 게이트 스위치를 이용한 클래스 AB 증폭장치의 동작 시, 제1 입력전압 > 제2 입력전압인 경우 주요 노드(node)의 파형을 나타낸 그래프이다.
(제1 입력전압 > 제2 입력전압)인 경우 입력 드라이버(200)의 출력(제1 내부신호, 제2 내부신호) 값은 (제1 내부신호 < 제2 내부신호)가 되고, n2의 전압은 n1의 전압보다, n4의 전압은 n3의 전압보다 커진다. 따라서 공통 게이트 NMOS 스위치(제3 트랜지스터(M5n), 제9 트랜지스터(M6n), 공통 게이트 PMOS 스위치(제4 트랜지스터(M5p), 제10 트랜지스터(M6p)중에서 충분한 게이트 소스 전압(Gate-Source voltage, Vgs)을 갖는 제3 트랜지스터(M5n) 및 제10 트랜지스터(M6p) 은 턴온(turn on) 되고, 제4 트랜지스터(M5p) 및 제9 트랜지스터(M6n)은 턴오프(turn off) 된다.
이때 오른쪽 부분의 전류는 VDD - > 제2 트랜지스터(M9p) - > 제3 트랜지스터(M5n)을 거쳐 입력 드라이버(200)의 풀다운 패스(Pull down path)로 흐르게 되고. 왼쪽 부분의 전류는 입력 드라이버(200)의 풀업 패스(Pull up path)로부터 흘러 들어와 제10 트랜지스터(M6p) - > 제11 트랜지스터(M14n) - > VSS로 흐르게 된다.
제2 트랜지스터(M9p)에 흐르는 전류는 전류 거울(Current mirror)의 형태로 복사, 증폭되어, VDD - > 제1 트랜지스터(M13p) - > 부하(Load)로 흐르고, 반대편의 제8 트랜지스터(M10p)에는 전류 거울(Current mirror)의 형태로 복사, 증폭되어, 부하(Load) - > 제12 트랜지스터(M10n) - > VSS로 전류가 흐른다.
제1 트랜지스터(M13p)에 흐르는 전류(IOUTP +)와 제12 트랜지스터(M10n)에 흐르는 전류(IOUTN -)에 의해 부하(Load)는 충전, 방전이 되어, 제1 출력 신호 > 제2 출력 신호가 된다.
반대로 제1 입력전압 < 제2 입력전압인 경우에는 반대의 경향을 보인다. 출력 파형이 원하는 값에 도달(Setting)한 이후에는 제3 트랜지스터(M5n), 제9 트랜지스터(M6n), 제4 트랜지스터(M5p) 및 제10 트랜지스터(M6p)가 모두 턴오프(turn off)되어 출력 드라이버(300)에 전류가 거의 흐르지 않게 된다.
증폭기의 입력(제1 입력전압, 제2 입력전압), 입력 드라이버(200)의 출력(제1 내부신호, 제2 내부신호), 최종 증폭기 출력(제1 출력 신호, 제2 출력 신호)은 차동 쌍(differential pair)이며 공통모드 전압은 전원전압의 반값(VDD/2) 이다.
도 7은 본 발명에 따른 공통 게이트 스위치를 이용한 클래스 AB 증폭장치의 다른 실시예를 나타내는 블록도이다.
도 7은 도 1에 도시된 본 발명에 따른 공통 게이트 스위치를 이용한 클래스 AB 증폭장치를 나타내는 블록도에서 제1 전류 스위치(230), 제2 전류 스위치(240), 제3 전류 스위치(310) 및 제4 전류 스위치(320)를 더 포함하는 다른 실시예를 제시한다.
제1 전류 스위치(230)은 제1 전류원(210)과 입력 드라이버(200) 사이에 위치하고, 제2 전류 스위치(240)는 제2 전류원(220)과 입력 드라이버(200) 사이에 위치한다.
제1 전류원(210)에서 공급되는 전류는 제1 전류 스위치(230)을 통하여 입력 드라이버(200)에 공급되고, 입력 드라이버(200)에서 제2 전류원(220)으로 빠져나가는 전류는 제2 전류 스위치(240)을 통하여 빠져나간다.
제1 전류 스위치(230) 및 제2 전류 스위치(240)는 각각 4개의 트랜지스터로 구성되며, 외부 신호에 의하여 전류의 양을 조절하고, 입력 드라이버(200)는 제1 전류 스위치(230) 및 제2 전류 스위치(240)에 의하여 전류의 양이 조절되며, 외부 신호는 N비트 신호를 가진다.
제1 내지 제4 외부신호(EN[1:4])를 이용하여 스위치를 턴온(turn on) 하거나 턴오프(turn off) 하여서, 입력 드라이버(200)와 연결되는 제1 전류 스위치(230, MEp[1:4]) 및 제2 전류 스위치(240, MEn[1:4])의 수를 바꾸어 흐르는 전류를 조절할 수 있고, 이를 이용하여 증폭기의 이득 및 속도를 조절 할 수 있다.
제1 전류 스위치(230) 및 제2 전류 스위치(240)는 각각 N개의 트랜지스터로 구성될 수도 있으며, 이때에는 제1 내지 제N 외부신호(EN[1:N])를 이용하여 스위치를 제어하면 된다.
제3 전류 스위치의 제1 단자는 상기 전원전압에 연결되고, 제2 단자는 상기 출력 드라이버에 연결되고, 제3 단자는 외부 신호가 입력된다.
제4 전류 스위치의 제1 단자는 상기 출력 드라이버에 연결되고, 제2 단자는 상기 그라운드에 접지되고, 제3 단자는 외부 신호가 입력된다.
전원전압에서 공급되는 전류는 제3 전류 스위치(310)를 통하여 출력 드라이버(300)에 공급되고, 출력 드라이버(300)에서 그라운드로 빠져나가는 전류는 제4 전류 스위치(320)를 통하여 빠져나간다.
제3 전류 스위치(310) 및 제4 전류 스위치(320)는 트랜지스터로 구성된다. 제1 외부신호(EN[1])를 이용하여 제3 전류 스위치 및 제4 전류 스위치를 턴온(turn on) 하거나 턴오프(turn off) 하여서, 출력 드라이버(300)와 전원전압 및 그라운드의 연결을 제어하여 출력드라이버를 동작할 수 있다.
도 8은 본 발명에 따른 공통 게이트 스위치를 이용한 클래스 AB 증폭방법를 나타내는 순서도이다.
본 발명에 따른 공통 게이트 스위치를 이용한 클래스 AB 증폭방법은 입력 신호 입력 단계, 바이어스 신호 생성 단계, 내부신호 생성 단계 및 출력 신호 생성 단계로 이루어진다.
입력 신호 입력 단계(S100)는 제1 입력 전압 및 제2 입력 전압을 입력하는 단계이다.
바이어스 신호 생성 단계(S200)는 입력 드라이버의 DC 전류값을 결정하고, 제1 입력 신호 및 제2 입력 신호를 입력받아 입력 드라이버의 안정된 동작점을 만들어주는 제1 바이어스 전압 및 제2 바이어스 전압을 생성하는 바이어스 신호 생성 단계이다.
내부신호 생성 단계(S300)는 제1 입력 전압 및 제2 입력 전압을 받아 전류차이를 생성하여 제1 내부신호 및 제2 내부신호를 생성하는 단계이다.
출력 신호 생성 단계(S400)는 제1 내부신호 및 제2 내부신호를 증폭하여 제1 출력 신호 및 제2 출력 신호를 생성하는 단계이다.
내부신호 생성 단계(S300)의 상기 제1 내부신호 및 상기 제2 내부신호는 상기 제1 바이어스 신호 및 상기 제2 바이어스 신호에 의해 상기 입력 드라이버의 동작점이 결정된다.
바이어스 신호 생성 단계(S200)는 제1 입력전압 및 제2 입력전압이 입력되는 경우 제1 바이어스 신호 및 제2 바이어스 신호를 출력한다.
내부신호 생성 단계(S300)는 외부 신호에 의하여 입력 드라이버에 흐르는 전류의 양을 조절한다.
출력 신호 생성 단계(S400)는 외부 신호에 의해 입력드라이버의 동작을 제어한다.
이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
100 : 바이어스 회로 200 : 입력 드라이버
300 : 출력 드라이버

Claims (16)

  1. 제1 입력 전압 및 제2 입력 전압의 입력을 받아 제1 바이어스 신호 및 제2 바이어스 신호를 생성하는 바이어스 회로;
    상기 제1 입력 전압 및 상기 제2 입력 전압을 받아 전류차이를 생성하여 제1 내부신호 및 제2 내부신호를 생성하는 입력 드라이버;
    상기 제1 내부신호 및 상기 제2 내부신호를 증폭하여 제1 출력 신호 및 제2 출력 신호를 생성하는 출력 드라이버;
    제 1단자는 전원전압에 연결되고, 제2 단자는 상기 입력 드라이버에 연결되고, 제 3단자는 상기 제1 바이어스 신호가 입력되는 제1 전류원; 및
    제1 단자는 상기 입력 드라이버에 연결되고, 제2 단자는 그라운드에 접지되며, 제3 단자는 상기 제2 바이어스 신호가 입력되는 제2 전류원;을 더 포함하고,
    상기 제1 바이어스 신호 및 상기 제2 바이어스 신호에 의해 상기 입력 드라이버의 동작점이 결정되며,
    상기 입력 드라이버는
    각각 N개의 트랜지스터(N은 자연수)를 더 포함하며 N비트 신호(N은 자연수)인 외부 신호에 의하여 전류의 양을 조절하는 제1 전류스위치 및 제2 전류스위치;를 더 포함하는 것을 특징으로 하는 공통 게이트 스위치를 이용한 클래스 AB 증폭장치.
  2. 제 1항에 있어서, 상기 출력 드라이버는
    상기 제1 내부신호 및 상기 제2 내부신호의 입력 이전에는 내부의 모든 전류가 차단되는 것을 특징으로 하는 공통 게이트 스위치를 이용한 클래스 AB 증폭장치.
  3. 제 1항에 있어서, 상기 입력 드라이버는
    상기 제1 내부신호 및 상기 제2 내부신호를 피드백하는 것을 특징으로 하는 공통 게이트 스위치를 이용한 클래스 AB 증폭장치.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제 1항에 있어서,
    제1 단자는 상기 전원전압에 연결되고, 제2 단자는 상기 출력 드라이버에 연결되고, 제3 단자는 외부 신호가 입력되는 제3 전류 스위치;를 더 포함하는 것을 특징으로 하는 공통 게이트 스위치를 이용한 클래스 AB 증폭장치.
  9. 제 1항에 있어서,
    제1 단자는 상기 출력 드라이버에 연결되고, 제2 단자는 상기 그라운드에 접지되고, 제3 단자는 외부 신호가 입력되는 제4 전류 스위치;를 더 포함하는 것을 특징으로 하는 공통 게이트 스위치를 이용한 클래스 AB 증폭장치.
  10. 제1 입력 신호 및 제2 입력 신호를 입력하는 입력 신호 입력 단계;
    상기 제1 입력 신호 및 상기 제2 입력 신호를 조건에 따라 제1 바이어스 신호 및 제2 바이어스 신호로 생성하는 바이어스 신호 생성 단계;
    상기 제1 입력 신호 및 상기 제2 입력 신호를 받아 전류차이를 생성하여 제1 내부신호 및 제2 내부신호를 생성하는 내부신호 생성 단계; 및
    상기 제1 내부신호 및 상기 제2 내부신호를 증폭하여 제1 출력 신호 및 제2 출력 신호를 생성하는 출력 신호 생성 단계;를 포함하고,
    상기 제1 바이어스 신호 및 상기 제2 바이어스 신호에 의해 동작점이 결정된 입력 드라이버에서 상기 제1 내부신호 및 상기 제2 내부신호가 생성되며,
    상기 출력 신호 생성 단계는
    외부 신호에 의해 상기 제1 출력 신호 및 상기 제2 출력 신호의 생성을 제어하는 것을 특징으로 하는 공통 게이트 스위치를 이용한 클래스 AB 증폭방법.
  11. 제 10항에 있어서, 상기 내부신호 생성 단계는
    외부 신호에 의하여 상기 입력 드라이버에 흐르는 전류의 양을 조절하는 것을 특징으로 하는 공통 게이트 스위치를 이용한 클래스 AB 증폭방법.
  12. 삭제
  13. 클래스 AB 증폭장치에 있어서,
    출력 드라이버는
    제1 단자로 전원전압이 공급되고, 제2 단자가 제1 출력전압을 출력하는 제1 트랜지스터(M13p);
    제1 단자로 전원전압이 공급되고, 제2 단자와 제3 단자가 상기 제1 트랜지스터(M13p)의 제3 단자에 연결된 제2 트랜지스터(M9p);
    제1 단자가 상기 제2 트랜지스터(M9p)의 제2 단자에 연결되는 제3 트랜지스터(M5n);
    제1 단자가 상기 제3 트랜지스터의 제2 단자에 연결된 제4 트랜지스터(M5p);
    제1 단자가 상기 제1 트랜지스터(M13p)의 제2 단자에 연결되고, 제2 단자가 그라운드에 접지되는 제5 트랜지스터(M13n);
    제1 단자가 상기 제4 트랜지스터의 제2 단자에 연결되고, 상기 제1 단자와 제3 단자가 상기 제5 트랜지스터(M13n)의 제3 단자에 연결되고, 제2 단자가 그라운드에 접지되는 제6 트랜지스터(M9n);
    양의 단자가 상기 제3 트랜지스터(M5n)의 제3 단자에 연결되는 제1 직류전압기(1VDC);
    음의 단자가 상기 제4 트랜지스터(M5p)의 제3 단자에 연결되고, 양의 단자가 상기 제1 직류전압기(1VDC)의 음의 단자와 연결되는 제2 직류전압기(2VDC);
    제1 단자로 전원전압이 공급되고, 제2 단자가 제2 출력전압을 출력하는 제7 트랜지스터(M14p);
    제1 단자로 전원전압이 공급되고, 제2 단자와 제3 단자가 상기 제7 트랜지스터의 제3 단자에 연결된 제8 트랜지스터(M10p);
    제1 단자가 상기 제8 트랜지스터(M10p)의 제2 단자에 연결되고, 제2 단자가 상기 제1 직류전압기(1VDC)의 음의 단자와 연결되는 제9 트랜지스터(M6n);
    제1 단자가 상기 제9 트랜지스터의 제2 단자에 연결되는 제10 트랜지스터(M6p);
    제1 단자가 상기 제7 트랜지스터의 제2 단자에 연결되고, 제2 단자는 그라운드에 접지되는 제11 트랜지스터(M14n);
    제1 단자가 상기 제10 트랜지스터의 제2 단자에 연결되고, 상기 제1 단자와 제3 단자가 상기 제11 트랜지스터의 제3 단자에 연결되고, 제2 단자는 그라운드에 접지되는 제12 트랜지스터(M10n);
    양의 단자가 상기 제9 트랜지스터(M6n)의 제3 단자에 연결되고, 음의 단자가 상기 제3 트랜지스터(M5n)의 제2 단자에 연결되는 제3 직류전압기(3VDC); 및
    음의 단자가 상기 제10 트랜지스터(M6p)의 제3 단자에 연결되고, 양의 단자가 상기 제3 직류전압기(3VDC)의 음의 단자와 연결되는 제4 직류전압기(4VDC);로 구성되며,
    제3 트랜지스터(M5n)의 제2 단자에서 제1 내부신호를 입력받고,
    제9 트랜지스터(M6n)의 제2 단자에서 제2 내부신호를 입력받는 것을 특징으로 하는 공통 게이트 스위치를 이용한 클래스 AB 증폭장치.
  14. 제 13항에 있어서,
    상기 제1 직류전압기(1VDC) 내지 제4 직류전압기(4VDC)의 전압값은 상기 제3 트랜지스터(M5n), 상기 제4 트랜지스터(M5p), 상기 제9 트랜지스터(M6n) 및 상기 제10 트랜지스터(M6p)의 문턱전압 값을 기준으로 80% 내지 99% 범위의 전압값을 가지는 것을 특징으로 하는 공통 게이트 스위치를 이용한 클래스 AB 증폭장치.
  15. 제 13항에 있어서,
    제1 입력 전압 및 제2 입력 전압의 입력을 받아 제1 바이어스 신호 및 제2 바이어스 신호를 생성하는 바이어스 회로;
    상기 제1 입력 전압 및 상기 제2 입력 전압을 받아 전류차이를 생성하여 상기 제1 내부신호 및 상기 제2 내부신호를 생성하는 입력 드라이버; 및
    상기 제1 내부신호 및 상기 제2 내부신호를 증폭하여 상기 제1 출력 전압 및 상기 제2 출력 전압을 생성하는 상기 출력 드라이버;를 포함하고
    상기 제1 바이어스 신호 및 상기 제2 바이어스 신호에 의해 상기 입력 드라이버의 동작점이 결정되는 것을 특징으로 하는 공통 게이트 스위치를 이용한 클래스 AB 증폭장치.
  16. 제 15항에 있어서,
    상기 제1 입력 전압 및 상기 제2 입력 전압의 입력에 변화가 없는 경우는 상기 제1 내부신호 및 상기 제2 내부신호가 동일하게 상기 전원전압의 반값을 유지하여 상기 출력 드라이버의 모든 트랜지스터가 턴오프되어 상기 출력 드라이버의 전류가 흐르지 않는 것을 특징으로 하는 공통 게이트 스위치를 이용한 클래스 AB 증폭장치.
KR1020130144191A 2013-11-26 2013-11-26 공통 게이트 스위치를 이용한 클래스 ab 증폭장치 및 방법 KR101627606B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130144191A KR101627606B1 (ko) 2013-11-26 2013-11-26 공통 게이트 스위치를 이용한 클래스 ab 증폭장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130144191A KR101627606B1 (ko) 2013-11-26 2013-11-26 공통 게이트 스위치를 이용한 클래스 ab 증폭장치 및 방법

Publications (2)

Publication Number Publication Date
KR20150060127A KR20150060127A (ko) 2015-06-03
KR101627606B1 true KR101627606B1 (ko) 2016-06-07

Family

ID=53504811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130144191A KR101627606B1 (ko) 2013-11-26 2013-11-26 공통 게이트 스위치를 이용한 클래스 ab 증폭장치 및 방법

Country Status (1)

Country Link
KR (1) KR101627606B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100620662B1 (ko) * 2003-09-26 2006-09-19 엔이씨 일렉트로닉스 가부시키가이샤 차동 에이비 클래스 증폭 회로 및 이를 이용한 구동 회로

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7952553B2 (en) * 2006-06-12 2011-05-31 Samsung Electronics Co., Ltd. Amplifier circuits in which compensation capacitors can be cross-connected so that the voltage level at an output node can be reset to about one-half a difference between a power voltage level and a common reference voltage level and methods of operating the same
KR101330751B1 (ko) * 2007-02-08 2013-11-18 삼성전자주식회사 클래스 ａｂ 출력 스테이지를 갖는 투-스테이지 연산증폭기
KR101410696B1 (ko) * 2007-09-11 2014-06-24 삼성전자주식회사 높은 슬루율과 안정성을 갖는 연산 증폭기와 이의 동작 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100620662B1 (ko) * 2003-09-26 2006-09-19 엔이씨 일렉트로닉스 가부시키가이샤 차동 에이비 클래스 증폭 회로 및 이를 이용한 구동 회로

Also Published As

Publication number Publication date
KR20150060127A (ko) 2015-06-03

Similar Documents

Publication Publication Date Title
US7253685B2 (en) Class AB amplifier having adjustable quiescent current and output current
KR100324452B1 (ko) 조절된캐스코드이득증대를위한궤환증폭기
JP2007049233A (ja) 定電流回路
US6760381B2 (en) High-voltage differential driver using stacked low-breakdown transistors and nested-miller compensation
US6285256B1 (en) Low-power CMOS voltage follower using dual differential amplifiers driving high-current constant-voltage push-pull output buffer
US7652534B1 (en) Rail-to-rail operational amplifier capable of reducing current consumption
US11894817B2 (en) Slew boost circuit for an operational amplifier
JP4097149B2 (ja) 差動駆動回路およびそれを内蔵する電子機器
US6930551B2 (en) Zero voltage class AB minimal delay output stage and method
US7061322B2 (en) Low voltage differential amplifier circuit and bias control technique enabling accommodation of an increased range of input levels
US10574200B2 (en) Transconductance amplifier
US7453104B2 (en) Operational amplifier including low DC gain wideband feed forward circuit and high DC gain narrowband gain circuit
US20080054949A1 (en) High gain, high speed comparator operable at low current
KR100906424B1 (ko) 출력 버퍼 및 이를 포함하는 전력 증폭기
US7570113B2 (en) Overload recovery circuit for folded cascode amplifiers
CN106257836B (zh) 具有内建恒定滞后的轨到轨比较器
US9473075B2 (en) Dynamic current source for amplifier integrator stages
KR101627606B1 (ko) 공통 게이트 스위치를 이용한 클래스 ab 증폭장치 및 방법
JP3673479B2 (ja) ボルテージレギュレータ
JP2008205561A (ja) ソースフォロア回路及び半導体装置
TWI528369B (zh) 參考供應電壓產生裝置
KR100668455B1 (ko) 가변 이득 증폭기
US7265621B1 (en) Fully differential operational amplifier with fast settling time
KR100938892B1 (ko) 동적 전류 바이어스 회로
JP2008017566A (ja) 電源発生回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 4