CN101120299A - 异步抖动减小技术 - Google Patents
异步抖动减小技术 Download PDFInfo
- Publication number
- CN101120299A CN101120299A CNA200480008059XA CN200480008059A CN101120299A CN 101120299 A CN101120299 A CN 101120299A CN A200480008059X A CNA200480008059X A CN A200480008059XA CN 200480008059 A CN200480008059 A CN 200480008059A CN 101120299 A CN101120299 A CN 101120299A
- Authority
- CN
- China
- Prior art keywords
- reading
- address
- read
- frequency
- fifo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
- G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Communication Control (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
通过以xfn的频率向FIFO(12)提供读时钟脉冲，可以减小在读取FIFO中写入的数据时所引起的抖动量，其中x是整数，并且fn是向存储器写入数据的时钟频率。以fn量级的频率向FIFO提供读地址，以标识出存储器中连续的位置，用于在向存储器提供读时钟脉冲时进行读取，以便使得能够读取这些连续位置处所存储的样本。响应于存储器使用状态来改变至少一个连续读地址的持续时间，以将存储器容量维持在预定阈值内。
Description
相关申请的交叉引用
根据35U.S.C.119(e)，本申请要求于2003年3月28日提交的美国临时专利申请序列号60/458,649的优先权，该申请的教导被结合于此。
技术领域
本发明涉及在读、写时钟异步时用于减小向存储器读取数据以及随后从存储器写入数据时的抖动的技术。
背景技术
当今的数字存储器，例如先进先出设备(FIFO)，响应于系统时钟所生成的周期性时钟信号来操作。对于FIFO设备，在接收到连续的写时钟脉冲时，向连续位置写入数据。基于同样的理由，在接收到连续的读时钟脉冲时，从先前写入了数据的每个连续位置中读取数据。读和写时钟之间动态的相位及频率差造成了抖动。增加读时钟频率将减少抖动的发生。然而，在诸如FIFO之类的设备中，增加读时钟频率而不相应地增加写时钟频率可能导致对设备读取太迅速。增加写时钟频率将克服这种困难。然而，并不总是能够增加写时钟频率。
这样，需要一种用来访问存储器设备中写入的数据的技术来克服上述缺点。
发明内容
简而言之，根据优选实施例，提供了一种用于以减小的抖动从存储器中读取数据的方法。该方法着手应用以xfn的频率提供的连续读时钟脉冲，其中x是整数，并且fn是写时钟频率。向存储器设备提供连续的读地址(每一个具有给定的持续时间)，以标识出连续的相应位置，从这些位置读取数据。响应于读取数据的速度，改变这些连续地址中的至少一个的持续时间，以跳过或重复局部样本(fractionalsample)，以便使得在读取存储器时能够减小抖动，同时确保不会以太高的速度读出数据。
附图说明
图1示出了根据本发明优选实施例的存储器电路的示意框图，该电路实现了以减小的抖动读取数据；
图2示出了具有同步读、写时钟脉冲的FIFO存储器的一组时序图，这不会导致跳过数据样本；
图3示出了具有异步读、写时钟脉冲的FIFO存储器的一组时序图，这需要跳过数据样本；
图4示出了具有异步读、写时钟脉冲的FIFO存储器的一组时序图，这需要重复数据样本；
图5示出了图1所示的FIFO存储器的一组时序图，其中读时钟频率是写时钟频率的倍数，并且在必要时根据本发明来跳过或重复局部样本，以避免太过迅速地读取FIFO。
具体实施方式
图1示出了由先进先出类型存储器12构成的存储器电路10，其操作来同时读取和写入数据。FIFO 12具有“写数据”输入14，用于接收(写入)数据以进行存储，以及“写地址”总线16，用于接收写地址。“写地址”总线16上接收到的每个写地址指定FIFO 12中相应的存储位置，以便接收“写数据”输入14上出现的数据。当在“写时钟”输入18处接收到周期性时钟脉冲同时FIFO在“写使能”输入19上接收到预定逻辑状态的“写使能”信号时，FIFO 12就向相应存储位置中写入数据。实际上，写时钟脉冲的频率为fn。
FIFO 12具有“读数据”输出22，FIFO在该输出上输出从“读地址”总线24上出现了其地址的存储位置中读取出的数据。当在“读时钟”输入24处接收到读时钟脉冲同时FIFO在“写使能”输入28处接收到预定逻辑状态的“读使能”信号时，FIFO 12就从相应的存储位置进行读取。系统时钟25向FIFO 12提供“读时钟”脉冲，而多位计数器30生成读地址。
根据本发明的一个方面，多位计数器30根据由FIFO调整逻辑模块32所确定的FIFO的文件使用状态，来改变提供给FIFO 12的连续的“读地址”中至少一个的持续时间。模块32响应于来自FIFO的文件使用信号，确定FIFO存储器12的使用。作为响应，模块32提供时钟使能信号，以控制多位计数器30，多位计数器30接着又确定对FIFO12的读取相对于正在进行的写入快多少或慢多少，以减小抖动。
增加FIFO的“读时钟”频率将减小抖动的发生，即，减小连续读取之间的样本值的不确定性。然而，增大“读时钟”可能导致读取FIFO太快。换言之，超过了写时钟频率的读时钟频率可以导致FIFO用完数据，这会导致无效的输出数据。相反，超过读时钟频率的写时钟频率通常会导致FIFO太过迅速地被填满。在过去，对于读、写时钟频率之间的差别的管理需要重复或跳过从FIFO读取的全部样本，这在输出数据中加入了整个样本的抖动。
为了更好地理解现有的抖动管理技术的缺点，参考图2，其示出了具有同步的读、写时钟脉冲的FIFO存储器的一组时序。从图2的线(a)中看到，“写时钟”脉冲周期是1/fn。假设输入数据流(在线(b)中示出)在图2的线(a)中的第四个写时钟脉冲时经历了状态改变。在FIFO的“写使能”输入保持在预定的逻辑电平时，FIFO在接收到连续的“写地址”时将向连续的存储位置中写入输入流中的样本。当接收到预定逻辑电平的“读使能”信号时，FIFO将读取在FIFO读地址输入处出现其地址的存储位置处所存储的样本。图2的线(e)示出了从FIFO中与图2的线(f)上出现的“读地址”相对应的每个存储位置读取的数据。只要读和写时钟信号保持同步，就不必进行重复或跳过。
如前所述，超过读时钟频率的写时钟频率能够导致FIFO 12太过迅速地填满。避免这一困难的一种方法需要在读取FIFO期间丢弃或跳过样本，如图3所示。图3的线(a)示出了从FIFO读取的数据流，而图3的线(b)示出了提供给FIFO的连续的读地址。如果“写时钟”频率超过读时钟频率，则需要通过丢弃或跳过本来应该读取的样本来“弥补”。作为示例，跳过了图3的线(b)中的存储位置n+3处的样本值。跳过一个样本使抖动增加了一整个时钟周期。相反，读时钟频率超过写时钟频率能够导致FIFO太过迅速地读取数据。为了避免这一困难，通常需要FIFO重复读取至少一个样本。图4的线(a)示出了从FIFO读取的数据流，而图4的线(b)示出了提供给FIFO的连续的读地址，其中重复了至少一个地址(n+1)，以减慢对样本的读取。重复一个样本使抖动增加了一整个时钟周期。
如上所述，FIFO调整逻辑模块32改变向多位计数器30发送时钟使能信号的定时，使多位计数器改变“读地址”的持续时间，以在必要情况下跳过或重复局部样本(fractional sample)。从图1中的表看到，如果FIFO存储器12的使用是可接受的(即，对FIFO的读取和写入速度保持大致相同)，则FIFO调整逻辑模块32在向多位计数器30发送时钟使能信号期间每4个时钟周期就执行“！Fifo调整序列”。在该序列期间不会出现样本的跳过或重复。如果FIFO调整逻辑模块32检测到FIFO存储器12变空或接近于空，则该模块开始“FIFO调整序列&重复”，以在来自系统时钟发生器25的第一个时钟之后向多位计数器提供时钟使能信号。这导致样本局部的重复。相反，如果FIFO调整逻辑模块32检测到FIFO存储器填满或接近填满，则该模块开始“FIFO调整序列&丢弃”，在此期间，其在第三个时钟周期之后向多位计数器30发送时钟使能，这导致样本局部的跳过。
参考图5，可以最好地理解根据上述技术来减小抖动的方式。图5的线(a)示出了以“写时钟”频率的x倍生成的连续“读时钟”脉冲。换言之，“读时钟”频率等于xfn。在所图示的实施例中，x等于4，但是x也可以是其他整数值。当FIFO 12从系统时钟25接收到频率为xfn的“读时钟”脉冲时，多位计数器30以低得多的速度向FIFO12提供读地址(通常以fn量级的频率)。在这种条件下，FIFO将相同的样本输出n次。
为了弥补数据读取和写入之间的同步失去，多位计数器30根据FIFO 12的使用状态改变一个或多个地址的长度，以跳过或重复样本的一部分，从而防止溢出或下溢，并且由此将FIFO容量保持在预定的阈值范围。如线(c)所示，跳过了至少一个读地址(例如，读地址(n+2))的持续时间(长度)，以跳过样本一部分(例如，1/4个样本)，如图5的线(b)所示，以便在从FIFO 12读取数据落后于写入数据时进行补偿。参考图5的线(e)，至少一个读地址(例如，读地址(n+2))的持续时间被延长，以重复样本的一部分(例如，1/4个样本)，如图5的线(d)所示，以便在从FIFO 12写入数据落后于读取数据时进行补偿。通过以上述方式增大“读时钟”频率，由重复或跳过样本所导致的抖动变为1/x个时钟周期，而不是在图3和4中图示的现有技术的方法中的整个时钟脉冲。因为该技术只跳过或重复局部样本，所以这种跳过或重复可能需要发生得更为频繁，因为在每个周期中只发生较少的校正。
前面描述了一种用于在向诸如FIFO之类的存储器设备写入数据以及随后从其中读取数据时减小抖动的技术。
Claims (12)
1.一种用于从存储器读取数据以实现减小的抖动的方法，包括如下步骤：
以xfn的频率向所述存储器提供连续的读时钟脉冲，其中x是整数，并且fn是向所述存储器写入数据的时钟频率；
以fn量级的频率向所述存储器提供连续的读地址，以标识出所述存储器中连续的位置，用于在向所述存储器提供读时钟脉冲时进行读取，以便使得能够读取这些连续位置处所存储的样本；以及
响应于存储器使用状态来改变至少一个连续读地址的持续时间，以将存储器容量维持在至少一个预定阈值内。
2.根据权利要求1所述的方法，还包括如下步骤：延长所述至少一个读地址的持续时间，以重复对局部样本的读取。
3.根据权利要求2所述的方法，还包括如下步骤：延长多个读地址的持续时间，以重复对多个局部样本的读取。
4.根据权利要求1所述的方法，还包括如下步骤：缩短所述至少一个读地址的持续时间，以跳过对局部样本的读取。
5.根据权利要求4所述的方法，还包括如下步骤：缩短多个读地址的持续时间，以跳过对多个局部样本的读取。
6.根据权利要求1所述的方法，还包括如下步骤：以频率fn的四倍的频率向所述存储器提供所述连续的读时钟脉冲。
7.一种用于读取所存储的数据以实现减小的抖动的系统，包括：
存储器，向其中写入数据并从其中读取数据；
时钟，以xfn的频率向所述存储器提供连续的读时钟脉冲，其中x是整数，并且fn是向所述存储器写入数据的时钟频率；
存储器地址发生器，用于以fn量级的频率向所述存储器提供连续的读地址，以标识出所述存储器中连续的位置，用于在向所述存储器提供读时钟脉冲时进行读取，以便使得能够读取这些连续位置处所存储的样本；并且用于响应于存储器使用状态来改变至少一个连续读地址的持续时间，以将存储器容量维持在至少一个预定阈值内。
8.根据权利要求7所述的装置，其特征在于所述存储器地址发生器延长所述至少一个读地址的持续时间，以重复对局部样本的读取。
9.根据权利要求8所述的装置，其特征在于所述存储器地址发生器延长多个读地址的持续时间，以重复对多个局部样本的读取。
10.根据权利要求7所述的装置，其特征在于所述存储器地址发生器缩短所述至少一个读地址的持续时间，以跳过对局部样本的读取。
11.根据权利要求10所述的装置，其特征在于所述存储器地址发生器缩短多个读地址的持续时间，以跳过对多个局部样本的读取。
12.根据权利要求7所述的装置，其特征在于所述系统时钟以频率fn的四倍的频率向所述存储器提供连续的读时钟脉冲。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US45864903P | 2003-03-28 | 2003-03-28 | |
| US60/458,649 | 2003-03-28 | ||
| PCT/US2004/003773 WO2004095460A2 (en) | 2003-03-28 | 2004-02-10 | Asynchronous jitter reduction technique |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101120299A true CN101120299A (zh) | 2008-02-06 |
| CN101120299B CN101120299B (zh) | 2012-04-04 |
Family
ID=33310688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200480008059XA Expired - Fee Related CN101120299B (zh) | 2003-03-28 | 2004-02-10 | 异步抖动减小技术 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7496728B2 (zh) |
| EP (1) | EP1639601B1 (zh) |
| JP (1) | JP4553897B2 (zh) |
| KR (1) | KR101025140B1 (zh) |
| CN (1) | CN101120299B (zh) |
| CA (1) | CA2520139A1 (zh) |
| DE (1) | DE602004030793D1 (zh) |
| WO (1) | WO2004095460A2 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI272550B (en) * | 2005-01-03 | 2007-02-01 | Quanta Comp Inc | Apparatus and method for digital image stabilization |
| US7500044B2 (en) * | 2005-07-07 | 2009-03-03 | P.A. Semi, Inc. | Digital phase relationship lock loop |
| US9736086B1 (en) * | 2011-04-29 | 2017-08-15 | Altera Corporation | Multi-function, multi-protocol FIFO for high-speed communication |
| US9811493B2 (en) * | 2015-05-29 | 2017-11-07 | Toshiba Memory Corporation | Semiconductor device |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4805198A (en) | 1987-05-19 | 1989-02-14 | Crystal Semiconductor Corporation | Clock multiplier/jitter attenuator |
| US5303061A (en) | 1991-06-18 | 1994-04-12 | Matsushita Electric Industrial Co., Ltd. | Apparatus for rejecting time base error of video signal |
| GB2275851B (en) | 1993-03-05 | 1997-02-26 | Sony Broadcast & Communication | A combined digital video/audio synchroniser |
| US5428649A (en) * | 1993-12-16 | 1995-06-27 | International Business Machines Corporation | Elastic buffer with bidirectional phase detector |
| JP3703505B2 (ja) * | 1994-01-28 | 2005-10-05 | ソニー株式会社 | メモリアドレス制御装置及び標本化周波数変換装置 |
| FI96081C (fi) | 1994-05-20 | 1996-04-25 | Nokia Telecommunications Oy | Menetelmä ja laitteisto PAM-moduloidun signaalin muodostamiseksi |
| US5828362A (en) * | 1994-08-04 | 1998-10-27 | Sony Corporation | Plane sequential color display apparatus and method for driving same |
| JPH08179925A (ja) * | 1994-12-26 | 1996-07-12 | Nec Eng Ltd | 同期乗せ替え回路 |
| FR2737367B1 (fr) | 1995-07-28 | 1997-10-17 | Thomson Multimedia Sa | Procede et dispositif de synchronisation d'horloges d'encodeurs et decodeurs numeriques |
| GB2331645B (en) | 1997-11-21 | 2001-07-25 | Ericsson Telefon Ab L M | Signal processing |
| KR100331564B1 (ko) * | 1999-03-23 | 2002-04-06 | 윤종용 | 영상 신호의 흔들림 보정 장치 및 방법 |
| GB2350533B (en) | 1999-05-28 | 2001-07-04 | Mitel Corp | Method to control data reception buffers for packetized voice channels |
| US6556249B1 (en) | 1999-09-07 | 2003-04-29 | Fairchild Semiconductors, Inc. | Jitter cancellation technique for video clock recovery circuitry |
| JP3536792B2 (ja) * | 2000-02-28 | 2004-06-14 | ヤマハ株式会社 | 同期制御装置および同期制御方法 |
| EP1198085B1 (en) * | 2000-10-10 | 2011-06-08 | Sony Deutschland GmbH | Cycle synchronization between interconnected sub-networks |
| JP2002165148A (ja) * | 2000-11-29 | 2002-06-07 | Sony Corp | データ処理装置および方法、並びに記録媒体 |
| US6538467B2 (en) * | 2001-08-20 | 2003-03-25 | Micron Technology, Inc. | Multi-access FIFO queue |
-
2004
- 2004-02-10 EP EP04709845A patent/EP1639601B1/en not_active Expired - Lifetime
- 2004-02-10 KR KR1020057018224A patent/KR101025140B1/ko not_active IP Right Cessation
- 2004-02-10 CN CN200480008059XA patent/CN101120299B/zh not_active Expired - Fee Related
- 2004-02-10 JP JP2006508707A patent/JP4553897B2/ja not_active Expired - Fee Related
- 2004-02-10 DE DE602004030793T patent/DE602004030793D1/de not_active Expired - Lifetime
- 2004-02-10 CA CA002520139A patent/CA2520139A1/en not_active Abandoned
- 2004-02-10 US US10/551,084 patent/US7496728B2/en not_active Expired - Fee Related
- 2004-02-10 WO PCT/US2004/003773 patent/WO2004095460A2/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| US7496728B2 (en) | 2009-02-24 |
| CA2520139A1 (en) | 2004-11-04 |
| EP1639601B1 (en) | 2010-12-29 |
| WO2004095460A2 (en) | 2004-11-04 |
| CN101120299B (zh) | 2012-04-04 |
| DE602004030793D1 (de) | 2011-02-10 |
| KR101025140B1 (ko) | 2011-03-31 |
| JP2007524893A (ja) | 2007-08-30 |
| US20060190638A1 (en) | 2006-08-24 |
| WO2004095460A3 (en) | 2007-10-11 |
| EP1639601A2 (en) | 2006-03-29 |
| KR20060009825A (ko) | 2006-02-01 |
| EP1639601A4 (en) | 2009-04-08 |
| JP4553897B2 (ja) | 2010-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101694512B (zh) | 测试电路和片上系统 | |
| CN1658596B (zh) | Fifo模块以及具有fifo模块的延迟均衡电路和速率匹配电路 | |
| US7310396B1 (en) | Asynchronous FIFO buffer for synchronizing data transfers between clock domains | |
| CN100585852C (zh) | 使用最少引脚而被测试的半导体器件、以及测试其的方法 | |
| US6768734B2 (en) | Device and method for equalizing data delays | |
| JP2012514393A (ja) | 高速シグナリングシステムにおける過渡事象時の位相誤差を補正する方法および装置 | |
| US7107393B1 (en) | Systems and method for transferring data asynchronously between clock domains | |
| US7843743B2 (en) | Data output circuit for semiconductor memory apparatus | |
| US4755971A (en) | Buffer memory for an input line of a digital interface | |
| CN101120299B (zh) | 异步抖动减小技术 | |
| US5416746A (en) | Memory circuit for alternately accessing data within a period of address data | |
| JP3292584B2 (ja) | タイミング発生装置 | |
| US5802587A (en) | Memory controller adapted for rapid block access operations | |
| JPH1127229A (ja) | フレームアライナ回路 | |
| US6839859B2 (en) | Semiconductor integrated circuit having clock synchronous type circuit and clock non-synchronous type circuit | |
| JP3542380B2 (ja) | メモリシステム | |
| US6629251B1 (en) | Elastic store circuit with vernier clock delay | |
| JP3411109B2 (ja) | フレーム位相同期回路 | |
| MXPA05010437A (en) | Asynchronous jitter reduction technique | |
| CN1328668C (zh) | 弹性缓冲器的初始装置及其方法 | |
| JP3408634B2 (ja) | フレーム位相同期回路 | |
| JPH04369133A (ja) | 位相変動吸収方式 | |
| JP3013767B2 (ja) | フレームタイミング位相調整回路 | |
| KR970024666A (ko) | 피씨엠 데이타 지연회로 | |
| JP3277310B2 (ja) | データ多重化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: GVBB HOLDING CO., LTD. Free format text: FORMER OWNER: THOMSON LICENSING TRADE CO. Effective date: 20120615 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20120615 Address after: Luxemburg Luxemburg Patentee after: GVBB Cmi Holdings Ltd Address before: La France Patentee before: Thomson Licensing Trade Co. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120404 Termination date: 20150210 |
|
| EXPY | Termination of patent right or utility model |