CN101090269A - 锁相环路频率合成器及其调制方法 - Google Patents
锁相环路频率合成器及其调制方法 Download PDFInfo
- Publication number
- CN101090269A CN101090269A CNA2007101090414A CN200710109041A CN101090269A CN 101090269 A CN101090269 A CN 101090269A CN A2007101090414 A CNA2007101090414 A CN A2007101090414A CN 200710109041 A CN200710109041 A CN 200710109041A CN 101090269 A CN101090269 A CN 101090269A
- Authority
- CN
- China
- Prior art keywords
- frequency
- phase
- locked loop
- signal
- modulating signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 29
- 238000001514 detection method Methods 0.000 claims abstract description 11
- 230000004044 response Effects 0.000 claims description 102
- 230000008030 elimination Effects 0.000 claims description 88
- 238000003379 elimination reaction Methods 0.000 claims description 88
- 238000012545 processing Methods 0.000 claims description 20
- 238000007493 shaping process Methods 0.000 claims description 15
- 238000001914 filtration Methods 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 10
- 238000004088 simulation Methods 0.000 claims description 10
- 230000008859 change Effects 0.000 claims description 9
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 230000005540 biological transmission Effects 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 22
- 238000001228 spectrum Methods 0.000 description 14
- 238000013459 approach Methods 0.000 description 5
- 238000006073 displacement reaction Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- 238000013507 mapping Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000003786 synthesis reaction Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000008676 import Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
- H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
- H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
本发明涉及一种锁相环路频率合成器，包含锁相环路、频率重新产生器与调制处理器，用于抵抗频率重新产生器引起的变形且符合传输规范。锁相环路包含：相位检测器，环路滤波器，压控振荡器，以及除频单元。频率重新产生器，改变第一输出调制信号的频率以产生频率范围不与压控振荡器的输出频率范围重叠的第二输出调制信号。调制处理器，处理输入调制信号以产生处理过的输入调制信号以调整除频单元的除频因子，其中对输入调制信号的处理包含补偿因频率重新产生器引起的变形。通过实施本发明，能够有效抵抗频率重新产生器引起的变形且符合传输规范的要求。
Description
技术领域
本发明涉及一种锁相环路的频率合成技术，特别是关于锁相环路频率合成器及其调制方法。
背景技术
现有通信发射器通常具备锁相环路(phase-locked loop，PLL)合成器，用于与传输数据调制信号的频率合成。锁相环路频率合成器提供对通信信号频率精确的控制，并因而使得传输数据在稳定且已知的频率下可靠的传输。
最近，使用在锁相环路频率合成器中的∑-Δ调制器是用以控制多系数除频器(multi-modulus divider)的除频因子(division factor)。锁相环路频率合成是现有技术，从可变频率压控振荡器(Voltage Controlled Oscillator，VCO)产生许多相关信号的其中之一。在锁相环路中，将VCO的输出信号耦接至可程序化频率除频器，可程序化频率除频器将输出信号用所选择的整数除频，用以产生供应至相位检测器的除频信号。相位检测器将除频信号与来自另一固定频率振荡器的参考信号进行比较，固定频率振荡器通常选择为不受时间与环境改变的影响。相位检测器输出除频信号与参考信号间的任一相位差异，经过环路滤波器进行耦合，进而施加至压控振荡器以改变压控振荡器的输出信号的频率，使除频信号与参考信号间的相位误差最小化。以常数作为除频因子，保持输出频率间距(frequency step size)与参考信号频率一致。在锁相环路设计上必然会遭遇到环路锁定时间(loop lock time)、输出频率间距、噪声性能(noiseperformance)与伪信号产生(spurious signal generation)需求上的折衷冲突。
为克服锁相环路的限制，已提供利用非整数进行有效除法的可程序化频率除频器。当维持高参考频率与宽环路频宽时，可得到输出频率间距为参考信号频率的分数。合成器是所谓的分数式频率合成器(fraction-N frequencysynthesizer)。
此外，∑-Δ调制器可用来控制锁相环路的除频器。∑-Δ调制器的特性是其输出的量化噪声容易偏向频谱上的高频部分。∑-Δ是量化器(quantizer)，用以使用回馈(feedback)以减低在限制频段中的量化噪声。在本案中，∑-Δ调制器最好在调制频段中有低的量化噪声。∑-Δ调制器可为任何类型的调制器。
图1是现有技术提供的锁相环路频率合成器100的方框示意图。其中锁相环路频率合成器100受∑-Δ调制器控制。如图所示，锁相环路频率合成器100包含锁相环路110、调制处理器120与频率产生器130。周期性参考信号SR与由多系数除频器105输出的回馈信号SF一起被送至相位检测器101。相位检测器101的输出脉冲与参考信号SR和回馈信号SF之间的相位差有关。相位检测器101的输出经环路滤波器102滤波，并送至压控振荡器103。由于锁相环路中的回馈，由压控振荡器103输出的第一输出调制信号SOM1的频率驱动(drive)为等于由参考信号SR的频率乘以除频因子，此除频因子由多系数除频器105产生。因此，第一输出调制信号的频率可经由控制除频因子来控制。在∑-Δ调制器106所控制的锁相环路频率合成器100中，使用∑-Δ调制器106来产生除频因子。多系数除频器105的除频因子在参考信号SR的每个频率周期均可改变一次。通道选择可通过在∑-Δ调制器106的输入端加入加法器108与位移信号SOFF来实现。∑-Δ调制器106的输出接着被用来控制多系数除频器105的除频因子。
调制处理器120基于输入调制信号SIM来产生调制器106的输入。调制处理器120通常包含用于波形整形的波形产生器121与锁相环路补偿器122，锁相环路补偿器122用于补偿因锁相环路110而引起的变形。各种调制补偿电路可补偿因锁相环路110而引起的变形，并实现较宽频的锁相环路调制。例如，由现有技术提供的一种Perrott等在美国专利第6,008,703号中揭示了：锁相环路，该锁相环路具有含有特有截止频率(characteristic cutoff frequency)的频率响应；调制数据接收器，用以接收具有频宽超出截止频率的调制源数字输入调制数据(modulation source digital input modulation data)；以及数字处理器，用以数字处理输入调制数据以放大频率高于锁相环路截止频率的调制数据。又例如，在另一现有技术中由Eriksson等在美国专利第6,011,815号中提供的一种锁相环路，揭示了预先滤波(pre-distortion)用以减轻锁相环路引起的变形。
进一步将锁相环路110产生的第一输出调制信号SMO1传送至频率产生器130。频率产生器130设置为产生用于传输的第二输出调制信号SOM2，且第二输出调制信号SOM2的频率范围不与频率产生器130的输出频率范围重叠以避免频率产生器130被一些电路(例如跟随锁相环路频率合成器后的功率放大器)所拉扯或影响(pulled or interfered)。通常，将频率产生器130设置为除频器或倍频器和/或混频器。
尽管在现有锁相环路频率合成器100中的频率产生器130解决了拉扯与干扰的问题，但是仍可能会产生变形、噪声与时序错误。尤其是，与没有设置频率产生器的锁相环路频率合成器中且由频率产生器直接提供的输出相比较，锁相环路频率合成器100中的第二输出调制信号SOM2的调制系数发生变形，而且在锁相环路频率合成器100中的第二调制输出信号SOM2的噪声与时序相位误差也增大。如此一来，可能会降低传输规范的效能标准。
发明内容
因此，为解决现有技术中的上述技术问题，本发明提供一种包含频率重新产生器的锁相环路频率合成器及其调制方法。
本发明提供一种锁相环路频率合成器，其包含锁相环路、频率重新产生器与调制处理器。锁相环路包含：相位检测器，接收参考信号与回馈信号以基于上述两信号间的相位差产生相位检测信号；环路滤波器，对相位检测信号滤波以产生控制信号；压控振荡器，产生具有基于控制信号而改变频率的第一输出调制信号；以及除频单元，基于处理后的输入调制信号改变除频因子，并将第一输出调制信号依除频因子除频用以产生回馈信号。频率重新产生器，改变第一输出调制信号的频率用以产生频率范围不与压控振荡器的输出频率范围重叠的第二输出调制信号。调制处理器，处理输入调制信号用以产生处理后的输入调制信号来调整除频单元的除频因子，其中处理输入调制信号包含补偿因频率重新产生器引起的变形。
本发明同样提供一种调制锁相环路的方法，其中，锁相环路耦接至频率重新产生器，锁相环路包含：相位检测器，接收参考信号与回馈信号以基于上述两信号间的相位差产生相位检测信号；环路滤波器，对相位检测信号滤波以产生控制信号；压控振荡器，产生具有基于控制信号而改变频率的第一输出调制信号；以及除频单元，基于处理后的输入调制信号改变除频因子，并将第一输出调制信号依除频因子除频用以产生回馈信号；频率重新产生器，改变第一输出调制信号的频率以产生频率范围不与压控振荡器的输出频率范围重叠的第二输出调制信号；方法包含：接收输入调制信号；处理输入调制信号用以产生处理后的输入调制信号来调整除频单元除频因子，其中处理输入调制信号包含补偿因频率重新产生器引起的变形；以及根据处理后的输入调制信号调制锁相环路的除频单元。
通过实施本发明，能够有效抵抗频率重新产生器引起的变形且符合传输规范的要求。
附图说明
图1是现有技术提供的锁相环路频率合成器的方框示意图。
图2是本发明一实施例提供的锁相频率环路频率合成器的方框示意图。
图3A-3C分别是锁相环路频率合成器的方框示意图，用来说明由图2所示的重新产生补偿器产生的补偿效果。
图4A-4C分别是图3A-3C所示的锁相环路频率合成器的输出的频率偏移眼图。
图5A-5C分别是所测得图3A-3C所示的锁相环路频率合成器的输出频谱图。
图6是根据本发明另一实施例提供的锁相环路频率合成器的方框示意图。
图7是说明图6所示的整合补偿器所产生的结合频率响应示意图。
图8是图6中所示的锁相环路频率合成器的第二输出调制信号的眼图。
图9是图6中所示的锁相环路频率合成器的第二输出调制信号的频谱量测图。
图10是根据本发明再一实施例提供的锁相环路频率合成器的方块图。
图11是说明图10所示的补偿波形产生器所产生的结合频率响应示意图。
图12是图10所示的锁相环路频率合成器的第二输出调制信号的眼图的示意图。
图13是图10所示的锁相环路频率合成器的第二输出调制信号的频谱量测图。
图14是本发明一实施例关于采用两点调制的锁相环路频率合成器的方框示意图。
具体实施方式
图2是本发明一实施例提供的锁相环路(PLL)频率合成器200的方块图。如图所示，锁相环路频率合成器200包含锁相环路210、调制处理器220与频率重新产生器(frequency regenerator)230。将周期性参考信号SR与回馈信号SF送至相位检测器201。回馈信号SF由除频单元204内的多系数除频器(Multi-Modulus Divider)205所提供。相位检测器201输出与参考信号SR及回馈信号SF相位差相关的相位检测信号SPD。环路滤波器202接着对相位检测信号SPD滤波并输出控制信号SC至压控振荡器(VCO)203。由于锁相环路210的回馈，压控振荡器203驱动为提供第一输出调制信号SMO1，第一输出调制信号SMO1的频率等于参考信号乘以多系数除频器205的除频因子。
在单点(single-point)锁相环路频率合成器200中，将经数字处理的输入调制信号SDPIM输入锁相环路210用以驱动在除频单元204内的∑-Δ调制器206。由∑-Δ调制器206输出的除频因子控制信号SDFC是耦合至多系数除频器205用以调节多系数除频器205的除频因子。通道控制单元207可设置于除频单元204内，并根据载波信号SC所产生的分数通道位移信号SFOFF与整数通道位移信号SIOFF，将经数字处理的输入调制信号SDPIM与分数通道位移信号SFOFF一并输入至与∑-Δ调制器206输入端相连的加法器208，以及将除频因子控制信号SDFC与整数通道位移信号SIOFF一并输入至与∑-Δ调制器206输出端相连的另一加法器209，以便在大频率范围内选择频率，从而实现通道选择。
由锁相环路210产生的第一输出调制信号SMO1同样被提供至频率重新产生器230。频率重新产生器230用来产生第二输出调制信号SOM2以在一频率范围中传输，此频率范围不与压控振荡器203的输出频率范围相重叠，以避免压控振荡器203被跟随锁相环路频率合成器200后的一些电路(例如功率放大器)所拉扯或影响。通常，将频率重新产生器230设置成除频器或倍频器和/或混频器。
输入锁相环路210且经数字处理的输入调制信号SDPIM是根据传输数据的输入调制信号SIM经由调制处理器220所产生。由压控振荡器203所提供的第一输出调制信号SMO1的频率对应于一信号，此信号含有传输数据的输入调制信号SIM的频率变化函数。输入调制信号SIM首先供应至一波形产生器221以进行对输入调制信号SIM的波形整形。在实现高斯移频键控(Gaussian Frequency Shiftkeyed，GFSK)调制的实施例中，波形产生器221可视为低通滤波器，并包含高斯频率响应(Gaussian frequency response)GWG(f)用以产生圆滑波形。
圆滑波形接着在锁相环路补偿器222中预先变形(pre-distorted)用以补偿因锁相环路210而引起的变形。变形起因于锁相环路210的频宽需尽可能窄以满足预定噪声条件，导致锁相环路210的频宽低于输入调制信号SIM的频宽。锁相环路补偿器222通常具有锁相环路补偿频率响应GPLL(f)用以在高于锁相环路210的锁相环路频率响应GPLL(f)的截止频率的频率部分放大圆滑波形，如此一来，在高于截止频率部分因锁相环路210而引起的衰退将得到补偿。优选地，锁相环路补偿频率响应GPLLC(f)与锁相环路210的锁相环路频率响应GPLL(f)叠加而产生的频率响应在整个输入调制信号SIM的频宽处保持平坦。
由锁相环路补偿器222产生的预先变形圆滑波形接着通过重新产生补偿器223用以补偿因频率重新产生器230而引起的变形。重新产生补偿器223接着提供处理过的输入调制信号SDIM至除频单元204。优选地，执行对第二输出调制信号SOM2的调制系数变形的补偿，以使第二输出调制信号SOM2的调制系数满足调制系数规范。因此，重新产生补偿器223通过对频率重新产生器230设置来解决可能由锁相环路210之后的电路而产生的拉扯与干扰，并同时满足调制系数规范。
重新产生补偿器223在由锁相环路补偿器222产生的预先变形圆滑波形上施加重新产生补偿频率响应GREC(f)，重新产生补偿频率响应GREC(f)是基于频率重新产生器230的频率响应的倒数。优选地，重新产生补偿频率响应GREC(f)设计成使得重新产生补偿频率响应GREC(f)与频率产生器230的重新产生频率响应GRE(f)进行叠加以产生转换补偿函数，其在整个输入调制信号SIM的频宽处是平坦的。尤其是，重新产生补偿频率响应GREC(f)正好是频率产生器230的重新产生频率响应GRE(f)的倒数。在一示范性实施例中，频率重新产生器230是N倍除频的除频器(dividing-by-N frequency divider)，而将重新产生补偿器223相应地设置为N倍频的倍频器(multiplying-by-N frequencymultiplier)。在另一示范性实施例中，频率重新产生器230是N倍频的倍频器，而将重新产生补偿器223相应地设置为N倍除频的除频器。总而言之，输入调制处理器220的输入调制信号SIM与高斯脉冲卷积(convolved)以使所产生的相位改变(phase transition)趋于平缓，以频率响应GPLLC(f)为基础进行滤波以调整因锁相环路210的频率响应GPLL(f)而引起的衰退，以及以频率响应GREC(f)为基础进行转换以补偿因频率重新产生器230而引起的变形。
图3A-3C分别是锁相环路频率合成器3001、3002、3003的方框示意图，用来说明由重新产生补偿器223而产生的补偿效果。锁相环路频率合成器3001与锁相环路频合成器200的不同之处仅在于频率重新产生器230被移去而由压控振荡器203输出的第一输出调制信号SOM1是直接作为锁相环路频率合成器3001的输出O1，而将调制处理器220用不含重新产生补偿器223的另一调制处理器220’置换。
锁相环路频率合成器3002与锁相环路频合成器200的不同之处仅在于将调制处理器220用不含重新产生补偿器223的另一调制处理器220’置换。此外，将频率重新产生器230设置成2倍除频的除频器(dividing-by-2 divider)，以提供第二输出调制信号SOM2作为锁相环路频率合成器3002的输出O2。
锁相环路频率合成器3003是本发明提供的一实施例，说明图2所示锁相环路频率合成器200中频率重新产生器230与重新产生补偿器223的示范性实现。在锁相环路频率合成器3003中，频率重新产生器230与重新产生补偿器223分别由2倍除频的除频器与2倍频的倍频器所实现，其中2倍除频的除频器230提供第二输出调制信号SOM2作为锁相环路频率合成器3003的输出O3。
图4A-4C分别为图3A-3C所示的锁相环路频率合成器3001-3003的输出O1-O3的频率偏移眼图(eye diagrams)。通过比较图4A与图4B来说明因频率重新产生器230而引起的变形。如图所示，图4A与图4B最大的频率偏差分别为65千赫兹(KHz)与32.5千赫兹，表示锁相环路频率合成器3002的输出O2的调制系数因频率重新产生器(2倍除频的除频器)230变形至一半。此外，在图4B中垂直与水平上的展开(expanse)均超过在图4A中的垂直与水平上的展开，表示锁相环路频率合成器3002的输出O2的噪声与时序相位误差(timing phaseerror)超过锁相环路频率合成器3001的输出O1的噪声与时序相位误差。调制系数的变形导致违反(violation)了传输规范。
通过比较图4A至图4C来说明由重新产生补偿器223产生的补偿效应。如示，图4A与图4C的最大频率偏移均为65千赫兹，表示调制系数已恢复(recover)。此外，在图4C中水平与垂直上的展开均小于图4B的水平与垂直上的展开，表示设置重新产生补偿器223对噪声与时序相位误差有较佳的抵抗力。因此，可满足调制系数、噪声与时序效能的规范。
图5A-5C分别为所测得图3A-3C所示的锁相环路频率合成器3001-3003的输出O1-O3的频谱图。通过比较图5A与图5B来说明因频率重新产生器230而引起的变形。如图所示，锁相环路频率合成器3002的输出O2的频谱较窄且较锁相环路频率合成器3001的输出O1尖锐，同时反映锁相环路频率合成器3002的输出O2的调制系数因频率重新产生器(2倍除频的除频器)而变形为一半。频谱形状变形导致违反传输规范。
由重新产生补偿器223所产生的补偿效应通过比较图5A-5C来说明。如图所示，锁相环路频率合成器3003的输出O3的频谱较锁相环路频率合成器3002的输出O2宽，且与锁相环路频率合成器3001的输出O1的频谱相似，表示因频率重新产生器230而引起的变形由重新产生补偿器223进行补偿。因此，可满足调制系数规范与其它更多频谱规范。
请注意脉冲整形的运作顺序，可以交换锁相环路210的变形补偿和频率重新产生器230变形的补偿。例如，重新产生补偿器223可放置在波形产生器221与锁相环路补偿器222之间。
此外，任两个或所有的这些运作均可结合以减少组件需求。例如，实现对输入调制信号SIM的数字处理可利用波形产生器221而实现，以使其滤波特性反映出对频率重新产生器230变形的补偿，也可进行高斯移频键控调制。另外，输入调制信号SIM的数字处理可采用锁相环路补偿器222实现，以使其滤波特性反映出对频率重新产生器230与锁相环路210变形的补偿。另外，输入调制信号SIM的数字处理可采用锁相环路补偿器222实现，以使其滤波特性反映出对频率重新产生器230与锁相环路210变形进行的补偿，也可进行高斯移频键控调制。为包含重新产生补偿器的补偿频率响应而对波形产生器22 1或锁相环路补偿器222的改良，可以使原波形产生器221或锁相环路补偿器222更为复杂一些。在任何方式的结合实现中，除原有的锁相环路系统之外，不需要额外的组件来实现对本发明所提供频率重新产生器230的补偿。两个示范性实施例将结合随后的图6与图10来说明。
图6是根据本发明另一实施例提供的锁相环路频率合成器600的方框示意图，与锁相环路频率合成器200不同之处仅在于调制处理器620中将调制处理器220的锁相环路补偿器222与重新产生补偿器223结合为整合补偿器(integrated compeansator)622。原本的锁相环路补偿器222调整为具有频率响应的整合补偿器622，其中整合补偿器622采用具有图2所示锁相环路补偿器222的频率响应GPLLC(f)与重新产生补偿器223的频率响应GREC(f)的卷积(convolution)。在一示范性实施例中，频率重新产生器230是N倍除频的除频器，而整合补偿器622相应为具有频率响应为锁相环路补偿器222的频率响应GPLLC(f)与相应N倍频操作的频率响应的卷积。在另一示范性实施例中，频率重新产生器230是N倍频的倍频器，而整合补偿器622相应地具有频率响应为锁相环路补偿器222的频率响应GPLLC(f)与相应N倍除频操作的频率响应的卷积。在实现整合补偿器622时，本发明对频率重新产生器230的补偿，不需要任何额外的模拟或数字重新产生补偿组件。
图7是说明图6的整合补偿器622所产生的结合频率响应示意图，其中频率重新产生器230是设置成如图3C中的2倍除频的除频器。整合补偿器622的频率响应(曲线B)是由对锁相环路补偿器222的频率响应GPLLC(f)(曲线A)与重新产生补偿器223的频率响应GREC(f)进行卷积而产生，其中锁相环路补偿器222的GPLLC(f)对应频率高于约为105弧度/秒(rad/sec)的截止频率f1的放大操作，而频率响应GREC(f)对应于倍频操作。
图8是锁相环路频率合成器600的第二输出调制信号SOM2的眼图，其中将频率重新产生器设置为2倍除频的除频器。如图所示，最大频率偏移为65千赫兹，表示调制系数恢复。此外，在图8中垂直与水平上的展开均超过在图4B中的垂直与水平上的展开，表示设置整合补偿器622后对噪声与时序相位误差的抵抗力较佳。
图9是锁相环路频率合成器600的第二输出调制信号SOM2的频谱量测图。如图所示，锁相环路频率合成器600的第二输出调制信号SOM2的频谱与图3A中的锁相环路频率合成器3001的输出O1的频谱相似，反映出在设置整合补偿器622后，调制系数变形得到补偿。
图10是根据本发明再一实施例提供的锁相环路频率合成器1000的方框示意图，锁相环路频率合成器1000与锁相环路频率合成器200不同之处仅在于调制处理器1020将调制处理器220中的波形产生器221、锁相环路补偿器222与重新产生补偿器223结合为补偿波形产生器1021。将原本的波形产生器221调整为补偿波形产生器1021，补偿波形产生器1021具有频率响应为图2中所示波形产生器221的高斯频率响应GWG(f)与锁相环路补偿器222的频率响应GPLLC(f)、重新产生补偿器223的频率响应GREC(f)的卷积。在一示范性实施例中，将频率重新产生器230设置为N倍除频的除频器，而补偿波形产生器1021相应地具有频率响应为波形产生器221的高斯频率响应GWG(f)与锁相环路补偿器222的频率响应GPLLC(f)、N倍频操作相应的频率响应的卷积。在另一示范性实施例中，将频率重新产生器设置为N倍频的倍频器，而补偿波形产生器1021相应地具有频率响应为原本波形产生器221的高斯频率响应GWG(f)与锁相环路补偿器222的频率响应GPLLC(f)、N倍除频操作相应的频率响应的卷积。在设置补偿波形产生器1021之后，不仅补偿了本发明所提供的频率重新产生器230，同样也补偿了锁相环路210，而不需任何额外的模拟或数字重新产生补偿组件。
图11是说明图10所示的补偿波形产生器1021所产生的结合频率响应示意图，其中将频率重新产生器230设置为如图3C中的2倍除频的除频器。补偿波形产生器1021的频率响应(曲线B)产生于波形产生器221的高斯频率响应GWG(f)(曲线A)、锁相环路补偿器222的频率响应G锁相环路C(f)(图7中曲线A)与重新产生补偿器223的频率响应GREC(f)的卷积，其中波形产生器221的高斯频率响应GWG(f)的特征在于截止频率f2约在106弧度/秒，锁相环路补偿器222的频率响应GPLLC(f)对应为放大高于截止频率f1(约在105弧度/秒)的频率部分的操作，而频率响应GREC(f)是如前述的2倍频操作相应的频率响应。
图12是锁相环路频率合成器1000的第二输出调制信号SOM2的眼图的示意图，类似于图3C与图11所示的示范性范例，其中将频率重新产生器230设置为2倍除频的除频器。如图所示，最大的频率偏移是65千赫兹，表示调制系数已恢复。此外，在图12中垂直与水平上的展开均超过在图4B中的垂直与水平上的展开，表示设置补偿波形产生器1021后对噪声与时序相位误差的抵抗力较佳。
图13是图10所示的锁相环路频率合成器1000的第二输出调制信号SOM2的频谱量测图。如图所示，锁相环路频率合成器1000的第二输出调制信号SOM2的频谱与图3A中的锁相环路频率合成器3001的输出O1的频谱相似，反映出在设置补偿波形产生器1021后，调制系数的变形得到补偿。
应当注意，已提出采用各种调制方法的各种锁相环路频率合成器，而本发明所提供的关于对频率重新产生器引起的变形的补偿不限于实施例中所述的调制方法。例如，示于图2、6、10中所有实施例采用单点调制(one-pointmodulation)。即，调制处理器220仅提供数字处理输入调制信号SDPIM以调制锁相环路210。然而，本发明不限于仅应用单点调制，而可应用于多点调制，例如两点调制(two-point modulation)。
图14是本发明一实施例关于采用两点调制的锁相环路频率合成器1400的方框示意图。锁相环路频率合成器1400具有与锁相环路频率合成器200类似的结构，不同之处仅在于用不含锁相环路补偿器222的调制处理器1420置换调制处理器220。此外，将锁相环路210用锁相环路1410置换。锁相环路1410具有与锁相环路210类似的结构，不同之处仅在于用除频器1404置换除频电路204，除频器1404将数字处理输入调制信号SDPIM转换为模拟处理输入信号，用来补偿锁相环路210的限制频宽。将模拟处理输入调制信号SAPIM导入位于锁相环路1410的路径前方的加法器1411，且如图14所示，优选为连接至压控振荡器203的上游。送至加法器1411的模拟处理输入调制信号SAPIM，因封闭控制环路，对由锁相环路1410输出的第一输出调制信号SOM1具有高通滤波效应。相对的，数字处理输入调制信号SCPIM送至驱动频率除频单元1404，代表在锁相环路1410中的一点，在此处的低通响应是为了产生导入调制(injectingmodulation)。将数字与模拟处理输入调制信号SDPIM与SAPIM在锁相环路1410的输出处叠加(superimpose)，造成锁相环路1410具有与频率无关(frequency-independent)的传输响应。因此，锁相环路1410可被频宽超过锁相环路1410的输入调制信号SIMP所调制。
综上所述，虽然本发明已以较佳实施例揭示如上，然其并非用以限制本发明，任何熟习该技术者，在不脱离本发明的精神和范围内，当可作各种更动与润饰，因此本发明的保护范围应当以权利要求书所要求的范围为准。
Claims (40)
1.一种锁相环路频率合成器，其特征在于，该锁相环路频率合成器包含：
锁相环路，该锁相环路包含：
相位检测器，接收参考信号与回馈信号以基于该两信号间的相位差产生相位检测信号；
环路滤波器，对所述的相位检测信号滤波以产生控制信号；
压控振荡器，产生具有基于所述的控制信号而改变频率的第一输出调制信号；以及
除频单元，基于处理后的输入调制信号改变除频因子，并将所述的第一输出调制信号依所述的除频因子除频用以产生所述的回馈信号；
所述的锁相环路频率合成器还包含：频率重新产生器，改变所述的第一输出调制信号的频率用以产生第二输出调制信号，该第二输出调制信号的频率范围不与所述的压控振荡器的输出频率范围重叠；以及
调制处理器，处理输入调制信号用以产生所述的处理后的输入调制信号来调整所述的除频单元的除频因子，其中处理该输入调制信号包含补偿因所述的频率重新产生器引起的变形。
2.如权利要求1所述的锁相环路频率合成器，其特征在于：所述的调制处理器补偿因所述的频率重新产生器引起的第二输出调制信号的调制系数变形。
3.如权利要求1所述的锁相环路频率合成器，其特征在于：所述的调制处理器包含：
波形产生器，对所述的输入调制信号进行波形整形；以及
补偿器，补偿因所述的频率重新产生器引起的变形。
4.如权利要求3所述的锁相环路频率合成器，其特征在于：所述的补偿器具有频率响应，该频率响应是根据所述的频率重新产生器的频率响应的倒数而决定。
5.如权利要求4所述的锁相环路频率合成器，其特征在于：所述的频率重新产生器是具有除频因子的除频器，以及所述的补偿器包含具有倍频因子的倍频器，该倍频因子是所述的除频器的除频因子的倒数。
6.如权利要求4所述的锁相环路频率合成器，其特征在于：所述的频率重新产生器是具有倍频因子的倍频器，以及所述的补偿器包含具有除频因子的除频器，该除频因子是所述的倍频器的倍频因子的倒数。
7.如权利要求3所述的锁相环路频率合成器，其特征在于：所述的调制处理器进一步补偿因所述的锁相环路引起的变形。
8.如权利要求7所述的锁相环路频率合成器，其特征在于：所述的调制处理器还包含第二补偿器，补偿因所述的锁相环路引起的变形。
9.如权利要求7所述的锁相环路频率合成器，其特征在于：所述的调制处理器进一步具有产生自第二与第三频率响应的卷积的第一频率响应，该第二与第三频率响应分别对应于补偿所述的频率重新产生器引起的变形以及补偿所述的锁相环路引起的变形。
10.如权利要求9所述的锁相环路频率合成器，其特征在于：所述的第二频率响应是根据所述的频率重新产生器的频率响应的倒数而决定。
11.如权利要求10所述的锁相环路频率合成器，其特征在于：所述的频率重新产生器是具有除频因子的除频器，而所述的第二频率响应对应于具有倍频因子的乘数，该倍频因子等于该除频器的除频因子的倒数。
12.如权利要求10所述的锁相环路频率合成器，其特征在于：所述的频率重新产生器是具有倍频因子的倍频器，而所述的第二频率响应对应于具有除频因子的除数，所述的除频因子等于所述的倍频器的倍频因子的倒数。
13.如权利要求1所述的锁相环路频率合成器，其特征在于：所述的调制处理器包含补偿波形产生器，用以执行对所述的输入调制信号的波形整形与补偿因所述的频率重新产生器而起的变形。
14.如权利要求13所述的锁相环路频率合成器，其特征在于：所述的补偿波形产生器具有产生自第二与第三频率响应的卷积的第一频率响应，该第二与第三频率响应分别对应对所述的输入调制信号的波形整形与补偿因所述的频率重新产生器而引起的变形。
15.如权利要求14所述的锁相环路频率合成器，其特征在于：所述的第三频率响应是根据所述的频率重新产生器的频率响应的倒数而决定。
16.如权利要求15所述的锁相环路频率合成器，其特征在于：所述的频率重新产生器是具有除频因子的除频器，而所述的第三频率响应对应于乘数，该乘数的倍频因子等于该除频器的除频因子的倒数。
17.如权利要求15所述的锁相环路频率合成器，其特征在于：所述的频率重新产生器是具有倍频因子的倍频器，而所述的第三频率响应对应于除数，所述的除数的除频因子等于该倍频器的倍频因子的倒数。
18.如权利要求13所述的锁相环路频率合成器，其特征在于：所述的调制处理器进一步补偿因所述的锁相环路引起的变形。
19.如权利要求18所述的锁相环路频率合成器，其特征在于：所述的调制处理器还包含补偿器，用以补偿因所述的锁相环路引起的变形。
20.如权利要求18所述的锁相环路频率合成器，其特征在于：所述的补偿波形产生器进一步具有第二、第三与第四频率响应的卷积的第一频率响应，该第二、第三与第四频率响应分别对应于对所述的输入调制信号的波形整形、补偿因所述的锁相环路引起的变形以及补偿因所述的频率重新产生器引起的变形。
21.如权利要求20所述的锁相环路频率合成器，其特征在于：所述的第四频率响应是根据所述的频率重新产生器的频率响应的倒数而决定。
22.如权利要求21所述的锁相环路频率合成器，其特征在于：所述的频率重新产生器是具有除频因子的除频器，而所述的第四频率响应对应于乘数，所述的乘数的倍频因子等于所述的除频器的除频因子的倒数。
23.如权利要求21所述的锁相环路频率合成器，其特征在于：所述的频率重新产生器是具有倍频因子的倍频器，而所述的第四频率响应对应于除数，所述的除数的除频因子等于所述的倍频器的倍频因子的倒数。
24.如权利要求1所述的锁相环路频率合成器，其特征在于：所述的除频单元包含：
多系数除频器，根据除频因子控制信号改变所述的除频因子，并根据所述的除频因子对所述的第一输出调制信号进行除频以产生所述的回馈信号；以及
∑-Δ调制器，根据所述的处理后的输入调制信号产生所述的除频因子控制信号。
25.如权利要求1所述的锁相环路频率合成器，其特征在于：由加入偏移量至所述的处理后的输入调制信号执行通道选择。
26.如权利要求1所述的锁相环路频率合成器，其特征在于：
所述的除频单元进一步将所述的处理后的输入调制信号转换为模拟处理输入调制信号以补偿因所述的锁相环路而引起的变形；以及
所述的锁相环路还包含加法器，所述的加法器的输入端与所述的模拟处理输入调制信号耦合。
27.如权利要求26所述的锁相环路频率合成器，其特征在于：所述的加法器还包含与所述的控制信号耦合的另一输入端以及耦接至所述的压控振荡器的输出端。
28.一种调制锁相环路的方法，该锁相环路耦接至频率重新产生器，该锁相环路包含：相位检测器，接收参考信号与回馈信号以基于该两信号间的相位差产生相位检测信号；环路滤波器，对该相位检测信号滤波以产生控制信号；压控振荡器，产生具有基于该控制信号而改变频率的第一输出调制信号；以及除频单元，基于处理后的输入调制信号改变除频因子，并将该第一输出调制信号依该除频因子除频以产生该回馈信号；该频率重新产生器，改变该第一输出调制信号的频率以产生频率范围不与该压控振荡器的输出频率范围重叠的第二输出调制信号；其特征在于，该方法包含：
第一输出调制信号的频率以产生频率范围不与该压控振荡器的输出频率范围重叠的第二输出调制信号；其特征在于，该方法包含：
接收输入调制信号；
处理所述的输入调制信号用以产生所述的处理后的输入调制信号来调整所述的除频单元的除频因子，其中处理所述的输入调制信号包含补偿因所述的频率重新产生器引起的变形；以及
根据所述的处理后的输入调制信号调制所述的锁相环路的除频单元。
29.如权利要求28所述的调制锁相环路的方法，其特征在于：补偿所述的频率重新产生器引起的变形包含补偿因所述的频率重新产生器引起的所述的第二输出调制信号的调制系数变形。
30.如权利要求28所述的调制锁相环路的方法，其特征在于：处理所述的输入调制信号还包含，对所述的输入调制信号进行波形整形。
31.如权利要求28所述的调制锁相环路的方法，其特征在于：所述的频率重新产生器是具有除频因子的除频器，以及所述的补偿器包含具有倍频因子的倍频器，所述的倍频因子是所述的除频器的除频因子的倒数。
32.如权利要求28所述的调制锁相环路的方法，其特征在于：所述的频率重新产生器是具有倍频因子的倍频器，以及所述的补偿器包含具有除频因子的除频器，所述的除频因子是所述的倍频器的倍频因子的倒数。
33.如权利要求28所述的调制锁相环路的方法，其特征在于：处理所述的输入调制信号包含基于第一与第二频率响应的第一与第二操作，其中所述的第一与第二操作分别对应于对所述的输入调制信号进行波形整形与补偿因所述的频率重新产生器引起的变形。
34.如权利要求28所述的调制锁相环路的方法，其特征在于：根据所述的频率重新产生器的频率响应的倒数来决定所述的第二频率响应，其中处理所述的输入调制信号包含基于第一频率响应的操作，所述的第一频率响应产生自第二与第三频率响应的卷积，所述的第二与第三频率响应分别对应于对所述的输入调制信号的波形整形与补偿因所述的频率重新产生器而起的变形。
35.如权利要求28所述的调制锁相环路的方法，其特征在于：处理所述的输入调制信号还包含补偿因所述的锁相环路引起的变形。
36.如权利要求35所述的调制锁相环路的方法，其特征在于：处理所述的输入调制信号包含分别基于第一、第二与第三频率响应的第一、第二与第三操作，其中所述的第一、第二与第三频率响应分别对应于对所述的输入调制信号的波形整形、补偿引所述的锁相环路引起的变形与补偿因所述的频率重新产生器引起的变形。
37.如权利要求35所述的调制锁相环路的方法，其特征在于：处理所述的输入调制信号包含分别基于第一与第二频率响应的第一与第二操作，其中所述的第一频率响应是第三、第四与第五频率响应中任两个的卷积，而所述的第二频率响应是所述的第三、第四与第五频率响应中的另一个，其中所述的第三、第四、第五频率响应分别对应于对所述的输入调制信号的波形整形、补偿因所述的锁相环路引起的变形与补偿因所述的频率重新产生器引起的变形。
38如权利要求35所述的调制锁相环路的方法，其特征在于：处理所述的输入调制信号包含基于第一、第二与第三频率响应的卷积的操作，所述的第一、第二与第三频率响应分别对应于对所述的输入调制信号的波形整形、补偿因所述的锁相环路引起的变形与补偿因所述的频率重新产生器引起的变形。
39.如权利要求28所述的调制锁相环路的方法，其特征在于：所述的锁相环路还包含具有输入端的加法器，以及处理所述的输入调制信号包含第一、第二与第三操作，其中所述的第一与第二操作是基于第一与第二频率响应，所述的第一与第二频率响应分别对应于对所述的输入调制信号的波形整形、补偿因所述的频率重新产生器引起的变形，而所述的第三操作包含：
将所述的处理后的输入调制信号转换为模拟处理输入调制信号以补偿因所述的锁相环路而引起的变形；以及
将所述的模拟处理输入调制信号耦接至所述的加法器的输入端。
40.如权利要求28所述的调制锁相环路的方法，其特征在于：处理所述的输入调制信号包含第一与第二操作，其中所述的第一操作是基于第二与第三频率响应卷积的第一频率响应，所述的第二与第三频率响应分别对应于对所述的输入调制信号的波形整形与补偿因所述的频率重新产生器引起的变形，且所述的第二操作包含：
将所述的处理后的输入调制信号转换为模拟处理输入调制信号以补偿因所述的锁相环路而引起的变形；以及
将所述的模拟处理输入调制信号耦接至所述的加法器的所述的输入端。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US80483706P | 2006-06-15 | 2006-06-15 | |
| US60/804,837 | 2006-06-15 | ||
| US11/745,611 | 2007-05-08 | ||
| US11/745,611 US7714666B2 (en) | 2006-06-15 | 2007-05-08 | Phase locked loop frequency synthesizer and method for modulating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101090269A true CN101090269A (zh) | 2007-12-19 |
| CN101090269B CN101090269B (zh) | 2011-11-16 |
Family
ID=38877311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101090414A Expired - Fee Related CN101090269B (zh) | 2006-06-15 | 2007-06-15 | 锁相环路频率合成器及其调制方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7714666B2 (zh) |
| CN (1) | CN101090269B (zh) |
| TW (1) | TWI332764B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105322958A (zh) * | 2014-06-13 | 2016-02-10 | 英特尔Ip公司 | 振荡器频率牵引的补偿 |
| CN105934887A (zh) * | 2014-01-30 | 2016-09-07 | 株式会社理光 | 原子振荡器及其制造方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9287886B2 (en) | 2008-02-29 | 2016-03-15 | Qualcomm Incorporated | Dynamic reference frequency for fractional-N Phase-Locked Loop |
| US8258775B2 (en) * | 2009-04-15 | 2012-09-04 | Via Technologies, Inc. | Method and apparatus for determining phase error between clock signals |
| US7902891B1 (en) * | 2009-10-09 | 2011-03-08 | Panasonic Corporation | Two point modulator using voltage control oscillator and calibration processing method |
| US8269536B2 (en) * | 2009-12-30 | 2012-09-18 | Industrial Technology Research Institute | Onion waveform generator and spread spectrum clock generator using the same |
| RU2504893C1 (ru) * | 2012-07-31 | 2014-01-20 | Открытое акционерное общество "Концерн "Созвездие" | Устройство формирования сигналов |
| US9035682B2 (en) * | 2012-12-29 | 2015-05-19 | Motorola Solutions, Inc. | Method and apparatus for single port modulation using a fractional-N modulator |
| RU2565526C1 (ru) * | 2014-12-19 | 2015-10-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Рязанский государственный радиотехнический университет" | Устройство фазовой автоподстройки частоты |
| US10615808B1 (en) * | 2018-09-14 | 2020-04-07 | Qualcomm Incorporated | Frequency synthesis with accelerated locking |
| CN115102543B (zh) * | 2022-08-26 | 2023-01-03 | 天津七一二移动通信有限公司 | 一种高性能4fsk调制电路及实现方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6008703A (en) * | 1997-01-31 | 1999-12-28 | Massachusetts Institute Of Technology | Digital compensation for wideband modulation of a phase locked loop frequency synthesizer |
| US6047029A (en) * | 1997-09-16 | 2000-04-04 | Telefonaktiebolaget Lm Ericsson | Post-filtered delta sigma for controlling a phase locked loop modulator |
| US6011815A (en) * | 1997-09-16 | 2000-01-04 | Telefonaktiebolaget Lm Ericsson | Compensated ΔΣ controlled phase locked loop modulator |
| DE10108636A1 (de) * | 2001-02-22 | 2002-09-19 | Infineon Technologies Ag | Abgleichverfahren und Abgleicheinrichtung für PLL-Schaltung zur Zwei-Punkt-Modulation |
| US6456164B1 (en) * | 2001-03-05 | 2002-09-24 | Koninklijke Philips Electronics N.V. | Sigma delta fractional-N frequency divider with improved noise and spur performance |
| US8385476B2 (en) | 2001-04-25 | 2013-02-26 | Texas Instruments Incorporated | Digital phase locked loop |
| DE10205680B4 (de) | 2002-02-12 | 2010-06-02 | Infineon Technologies Ag | Ein-Punkt-Modulator mit PLL-Schaltung |
| EP1624575B1 (fr) * | 2004-08-06 | 2009-01-28 | Stmicroelectronics SA | Architecture de synthétiseur de fréquence |
-
2007
- 2007-05-08 US US11/745,611 patent/US7714666B2/en active Active
- 2007-06-14 TW TW096121475A patent/TWI332764B/zh not_active IP Right Cessation
- 2007-06-15 CN CN2007101090414A patent/CN101090269B/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105934887A (zh) * | 2014-01-30 | 2016-09-07 | 株式会社理光 | 原子振荡器及其制造方法 |
| CN105322958A (zh) * | 2014-06-13 | 2016-02-10 | 英特尔Ip公司 | 振荡器频率牵引的补偿 |
| CN105322958B (zh) * | 2014-06-13 | 2019-08-23 | 英特尔Ip公司 | 振荡器频率牵引的补偿 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7714666B2 (en) | 2010-05-11 |
| US20080003953A1 (en) | 2008-01-03 |
| CN101090269B (zh) | 2011-11-16 |
| TWI332764B (en) | 2010-11-01 |
| TW200746646A (en) | 2007-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101090269B (zh) | 锁相环路频率合成器及其调制方法 | |
| US6873218B2 (en) | Frequency modulator using a waveform generator | |
| CN1731680B (zh) | 一种直接调制压控振荡器的频率调制器和调制方法 | |
| KR100532899B1 (ko) | 위상 동기 루프를 제어하기 위한 포스트-필터링형 δς변조기 | |
| US7276978B2 (en) | Phase locked loop comprising a sigma-delta modulator | |
| US5903194A (en) | Digital phase modulation of frequency synthesizer using modulated fractional division | |
| EP1583224A4 (en) | MODULATOR AND CORRECTION METHOD THEREFOR | |
| US7817768B2 (en) | PLL frequency generator | |
| US7015738B1 (en) | Direct modulation of a voltage-controlled oscillator (VCO) with adaptive gain control | |
| US7283002B2 (en) | Phase locked loop with a modulator | |
| JP2009502068A (ja) | 送受信機の周波数合成の方法および装置 | |
| CN100380804C (zh) | 具有pll电路的两点调制器及简化的数字预先滤波系统 | |
| US20150109281A1 (en) | Apparatus and method for driving led display | |
| CN101212226B (zh) | 模数调制器与动态进位方法及对应的锁相环频率合成器 | |
| US7495496B2 (en) | Method and circuit for producing spread spectrum and/or over clock signal | |
| KR20100077548A (ko) | 위상동기회로 | |
| US7180376B2 (en) | Synthesizer and calibrating method for the same | |
| CN100471188C (zh) | 使用二点调制收发器的调整方法 | |
| CN100539435C (zh) | 包括累加增量调制器的设备和生成累加增量调制器中的量化信号的方法 | |
| AU2006280444B2 (en) | Dual port modulator | |
| US7894545B1 (en) | Time alignment of polar transmitter | |
| EP1057281B1 (en) | Compensation for phase errors caused by clock jitter in a cdma communication system | |
| CN108092663B (zh) | 频率发生装置和频率发生方法 | |
| US6788232B1 (en) | Sigma delta modulator | |
| JP2007221558A (ja) | Ｆｍ送信機およびこれを用いた小型電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111116 Termination date: 20160615 |