CN101079317B - 平衡编码数据总线反转数据的方法和系统 - Google Patents
平衡编码数据总线反转数据的方法和系统 Download PDFInfo
- Publication number
- CN101079317B CN101079317B CN2007101288529A CN200710128852A CN101079317B CN 101079317 B CN101079317 B CN 101079317B CN 2007101288529 A CN2007101288529 A CN 2007101288529A CN 200710128852 A CN200710128852 A CN 200710128852A CN 101079317 B CN101079317 B CN 101079317B
- Authority
- CN
- China
- Prior art keywords
- data
- dbi
- lsb
- significant bit
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Dc Digital Transmission (AREA)
- Error Detection And Correction (AREA)
Abstract
一种用于减少刷新存储器需要的功率消耗方法和装置,接收通过使用数据总线反转DBI方法编码多位数据获得的DBI数据,该DBI数据具有对于多位数据的不同情况下零位的数目之间的第一增量Δ,所述第一增量Δ在零和DBI最大值之间,DBI最大值等于DBI数据的零位的数目的最大值;平衡编码DBI数据以对多位数据的每一种情况平衡DBI数据间的零位的数目;以及输出在多位数据的不同情况下具有零位的数目的平衡数据,所述平衡数据的零位的数目是在最小数和最大数值间,最小数大于零并小于或等于DBI最大值,最大数等于最小数加上第二增量Δ,第二增量Δ小于第一增量Δ并且大于零。
Description
技术领域
本发明涉及一种用于降低刷新存储器需要的功率的方法和装置。尤其是,本发明涉及一种用于平衡在存储器刷新期间使用的编码的方法和装置。
背景技术
接口系统基本上包括将信息转换为信号的传输器,在其上传输信号的传输介质,以及接收并且将所述信号转换回可用信息的接收器。一般地,用于接口系统的驱动器是反转类型(inverter-type)的,即当数据是“1”时,不存在电流通路,而当数据是“0”时,在整个传输介质里存在电流通路。因此,根据数据电平,驱动器的总电流消耗是可以变化的,其可以产生同时(simultaneous)开关噪音(SSN)。
此外,在接口系统的电压电源之间的寄生电感可能引起噪音,例如抖动,并且可能减少数据信号的电压裕度(voltage margin)或时间裕度(time margin)。最后,其它噪音可能降低数据频率以及系统性能。
存在很多可以用来提供快速、高质量(即减少噪音)传输的编码技术。不同的编码技术可以提供不同的权衡(tradeoffs),例如调度、系统开销、转换密度和DC平衡、调节、错误(保护、检测、复制),以及复杂性(栅极计算)。
一个广泛使用的编码技术是8B/10B,通过确保在一个流中存在相同数目的1和0来提供高效传输以保证恰当的DC平衡,易于调节(发现其中所述字节在位流中开始的地方)、稳定性(允许误差)以及低设计复杂性。所述8B/10B编码方法将8B符号映射为10B符号。用于8B/10B的所有编码具有从3到10的转换。每个代码字在一个行(row)中从不产生四个以上的1或0或创建大于1的不平衡。使用这些属性,每个字符分配两个映射(编码以及逆编码),并且传输处理可选择适当的编码(+/-)来保持±1之间的运行不等性。这就意味着在两个符号的字符串中存在着同样多的“1”和“0”,而且在一行中没有太多的“1”或“0”。对于需要以高比率发送的信号来说这是一个重要的属性,因为它有助于减少符号间的干扰。
所有这些特点使得8B/10B是最为广泛使用的编码方法。然而,8B/10B具有25%的巨大开销,即大于数据速率25%的符号率,高编码复杂性以及大的布图区域(layout area)。此外,由于对快速计算装置的需要增长,这些装置的运行频率也在增长。这些高频率需要更多功率。大多数计算系统使用动态存储器,其可以需要周期性的刷新以便在其中保持数据存储。一般地,多位数据具有的1越多,刷新多位数据要求的功率越多。
在图9中示出的数据总线反转(DBI)方法可以用来减少8B/10B方法的编码复杂性、布图区域以及功率消耗。
尤其是,DBI方法可以包括在步骤S910接收多位数据,例如8位数据,并且在步骤S920计数多位数据中的1和0的数目。然后,在步骤S930可以确定0的数目是否超过一个预定值k,例如对于8位数据来说为4。如果超过预定值k,在步骤S940反转所述数据字并且将标记设置为第一值,例如1。如果没有超过预定值k,在步骤S950保存数据字并且将标记设置为第二值,例如0。所述数据然后根据标记的值进行译码。所述标记作为反转指示符。
然而即使是使用DBI方法,数据“0”的数目可能是在0和4之间。因此,最大电流消耗仍然是4*IDQ(静态电流),其中1*IDQ指的是每一个DQ电流消耗的数量。
发明内容
本发明因此提出一种实质上克服由于现有技术的缺陷和缺点导致的一个或多个问题的方法和装置。
因此本发明实施例的一个特点是提供一种减少刷新存储器所需要的功率消耗的方法和装置。
因此本发明实施例的另一特点是提供一种减少刷新存储器期间的噪音的方法和装置。
因此本发明实施例的再一个特点是提供一种平衡在刷新存储器期间使用的编码的方法和装置。
本发明的上述及其它特点和优点中的至少一个可以通过提供一种平衡编码数据总线反转DBI数据的方法,包括:接收通过使用数据总线反转DBI方法编码多位数据获得的DBI数据,该DBI数据具有对于多位数据的不同情况下零位的数目之间的第一增量Δ,所述第一增量Δ在零和DBI最大值之间,DBI最大值等于DBI数据的零位的数目的最大值;平衡编码DBI数据以对多位数据的每一种情况平衡DBI数据间的零位的数目;以及输出在多位数据的不同情况下具有零位的数目的平衡数据,所述平衡数据的零位的数目是在最小数和最大数值间,最小数大于零并小于或等于DBI最大值,最大数等于最小数加上第二增量Δ,第二增量Δ小于第一增量Δ并且大于零。。
第二增量Δ可以是第一增量Δ的一半。平衡编码可以重复n次并且第二增量Δ大于或等于第一增量Δ除以2n。
对于每种情况平衡编码可以包括,计算DBI数据中数据“0”的数目,包括多位数据和反转指示符,比较数据“0”的数目和最小数,当所述数目大于或等于最小数时设置标记为“1”,并且输出标记和DBI数据作为编码数据,当所述数目小于最小数时设置标记为“0”,比较数据“0”的数目加上1和最小数,当数据“0”的数目加上1大于或等于所述最小数,输出标记和DBI数据作为编码数据,以及当数据“0”的数目加上1小于所述最小数,改变多位数据中的至少两个最低有效位的值,输出所述反转指示符、标记和改变的多位数据作为编码数据。
改变可以包括反转至少两个最低有效位。改变可以包括设置所述至少两个最低有效位为零。
将改变的至少两个最低有效位可以小于多位数据位的数目的一半并且大于或等于所述多位数据位的数目的1/4。平衡编码可以重复n次。将改变的至少两个最低有效位可以小于多位数据除以2n的位数目并且大于或等于所述多位数据除以2n+1的位数目。
输出包括在存储器中存储编码数据。所述方法包括读取存储在存储器中的编码数据,并且根据反转指示符的值、标记的值和至少两个最低有效位的值恢复至少两个最低有效位。所述方法包括根据反转指示符反转多位数据。
本发明的上述及其它特点和优点中的至少一个可以通过提供一种平衡编码数据总线反转DBI数据的系统,包括:平衡单元,包含接收通过使用数据总线反转DBI方法编码多位数据获得的DBI数据的逻辑电平检测器,该DBI数据包括反转指示符,所述逻辑电平检测器输出标记,当DBI数据中“0”位的数目小于最小数时所述标记是“0”或“1”之一,最小数大于零并且小于或等于DBI最大值,DBI最大值等于DBI数据的零位的数目的最大值,以及当DBI数据中“0”位的数目大于或等于最小数时所述标记是“0”或“1”中的另一个,此外当DBI数据中数据“0”的数目加上等于1的标记值小于所述最小数时逻辑电平检测器输出触发信号;以及接收所述多位数据的至少两个最低有效位和来自逻辑电平检测器的触发信号的多路复用器,所述多路复用器响应触发信号改变至少两个最低有效位,另外也输出未改变的最低有效位。平衡单元还输出除未改变的最低有效位、反转指示符和标记之外的多位数据。
多路复用器反转至少两个重要的位或将至少两个重要的位设置为零。
平衡单元可以使用n次,变化的最低有效位的数目小于所述多位数据除以2n的位数目并且大于或等于所述多位数据除以2n+1的位数目。
所述系统包括用于存储来自平衡单元的输出的存储器。所述系统包括平衡反转单元,用于接收反转指示符、标记、除最低有效位之外的多位数据和最低有效位,平衡反转单元根据反转指示符的值、标记的值和多位数据的至少两个最低有效位的值恢复最低有效位,否则输出未改变的最低有效位。
所述系统包括平衡反转单元,其包括用于接收反转指示符、至少两个最低有效位和标记的模式检测器,并且当所述标记、反转指示符和至少两个最低有效位表示最低有效位已经变化时输出触发信号,以及用于接收最低有效位和触发信号的多路复用器,平衡反转单元的多路复用器响应触发信号恢复最低有效位,否则输出未改变的最低有效位,所述平衡反转单元进一步输出除最低有效位之外的反转指示符以及多位数据。所述系统包括接收反转指示符以及多位数据并且还原多位数据的译码单元。
本发明的上述及其它特点和优点中的至少一个可以通过提供可执行指令的机器可读媒体实现,当其通过处理器执行时导致处理器执行上述讨论到的任何方法。
附图说明
结合附图通过其中示例性实施例的详细描述,本发明的上述及其它特点和优点将会变得更加明显。
图1示出了根据本发明实施例的编码处理的流程图;
图2示出了根据本发明实施例的编码表;
图3示出了根据本发明实施例的编码处理的流程图;
图4示出了根据本发明实施例的单个端点并行数据接口系统的方框图;
图5A示出了根据本发明实施例在图4中的编码单元的方框图;
图5B示出了根据本发明实施例在图5A中的编码单元的示意图;
图6A示出了根据本发明实施例在图4中的译码单元的方框图;
图6B示出了根据本发明实施例在图6A中的译码单元的示意图;
图7A和7B示出了根据本发明实施例没有使用编码和使用编码的可见图形;
图8示出了根据本发明实施例的编码表;以及
图9示出了传统的编码方法的流程图。
具体实施方式
现在结合附图将会更加全面的描述本发明,在附图中示出了本发明示例性实施例。然而本发明可以体现为很多不同的形式并且不应该认为是限制这里阐述的实施例。更确切些,提供示例性实施例以便这种公开将是全面并且完整的,并且完全将本发明的范围传递给本领域的技术人员。相同的附图标记始终涉及同样的元件。
根据本发明实施例的编码方法使用两个或更多标记,即使用除反转指示符之外的一个或多个标记来更进一步减少电流消耗和/或噪音。
图1示出了根据本发明实施例的编码方法的流程图。首先,在步骤S110,计数在多位数据中数据“0”的数目。然后,在步骤S120,将这个数目与一个预定值Z相比较。所述预定值Z可以是等于或大于多位数据中位数的一半。如果超过预定值Z,则在步骤S130,多位数据被反转并将第一标记Flag1设置为第一值例如1。如果没有超过所述预定值Z,则在步骤S140,可以保存多位数据并且将第一标记Flag1设置为第二值,例如0。此外,第一标记Flag1作为反转指示符。
然后,在步骤S150,将步骤S110计算的“0”数据的数目以及第一标记Flag1的值的总和与一个预定值M比较。预定值M可以等于预定值Z。
如果总和小于M,那么在步骤S170将第二标记Flag2设置为第一值,例如0。然后,在步骤S180,将在步骤S110计算的“0”数据的数目、第一标记Flag1的值以及第二标记Flag2的值的总和与预定值M比较。如果总和大于或等于M,那么保存多位数据,并且所述方法继续到步骤191,其可传输数据。如果所述总和小于M,那么将多位数据的至少两个位转变为零。例如,多位数据中的直至一半位数可转变为0。然后,所述方法转到可传输数据的步骤191。
如果总和大于或等于M,然后在步骤S160可保存多位数据并将第二标记Flag2设置为第二值,例如1。所述方法然后转到可以传输数据的步骤191。
图2示出了根据本发明实施例的用于8位数据的编码表。从中可以看出,多位数据,这里是8位数据,可以首先经受DBI方法以便编码数据中的0的数目介于零以及多位(例如4)数目的至少一半之间。然后,DBI编码数据经历图1的步骤S150到S190以减少多位数据之间零数目范围的差值,从而减少噪音。尤其是,CASE1到CASE5中零的数目超过预定数目Z,因此反转多位数据,并且将第一标记Flag1设置为第一值,例如1。相反,CASE6到CASE9中零的数目不超过预定数目Z,因此可保存多位数据,并且将第一标记Flag1设置为第二值,例如0。
从中可以看出,例如在图2中,在平衡编码期间,对于具有小于DBI编码之后具有0的数目的范围内中间数目(例如2)的这些情况来说,这里CASE1、CASE2和CASE9,第二标记Flag2设置为第一值,例如0。对于所有其它情况,第二标记Flag2设置为第二值,例如1。注意对于第一标记Flag1和第二标记Flag2的第一和第二值可以不必相同。
如果在零的总数仍然小于中间数目的情况,例如CASE1,可以将数据的最低有效位的数目(例如最后两个位)设置为零,如2B数据230所示。因此,现在零的数目可介于2和4之间。因此,可以平衡编码,即不同情况之间Δ可以减少,减少噪音。在这个具体的实例中,所述Δ可以从4IDQ减小到2IDQ。
图3示出根据本发明实施例的译码多位数据流程图。在步骤S310,接收编码的多位数据、第一标记Flag1和第二标记Flag2。在步骤S320,确定模式一致性(pattern correspondence),即核对第二标记Flag2的值和零的数目。如果第二标记Flag2是零并且零的数目大于M,则在转到步骤S340之前,将编码的多位数据中的零恢复到1。另外,处理可以转到步骤S340。可以确定第一标记Flag1的值。如果第一标记Flag1是1,则在步骤S340可以反转多位数据。另外,在步骤S360保存多位数据。
图4示出了单个端点并行数据接口系统700方框图。所述系统700包括传输器710和接收器720。
传输器710可包括数据存储单元711、编码单元800和驱动单元714。编码单元800包括DBI编码单元810和平衡单元820。编码单元800的细节以下将结合图5A和5B详细描述。
接收器720可包括译码单元900和数据存储单元723。译码单元900可包括平衡反转单元910和DBI译码单元920。译码单元900的细节以下结合图6A和6B详细描述。
图5A示出编码单元800的方框图,而图5B示出编码单元800的示意图,包括DBI编码单元810和平衡单元820。平衡单元820包括多路复用器(MUX)821和逻辑电平检测器822。例如,对于数据8B的每个8位,8B数据的第一6B输出到逻辑电平检测器822,另外作为DQ1到DQ6可通过平衡单元820而无需的任何处理。8B数据的最后2B还可输出到逻辑电平检测器822和多路复用器821。第一标记Flag1还可输出到逻辑电平检测器822,另外也可通过平衡单元820而无需更进一步的处理。多路复用器821还可以外部地接收2B数据830和来自逻辑电平检测器822的触发T。触发T可以根据8B数据中的零的数目和第一标记Flag1确定。多路复用器821然后可以输出DQ7和DQ8,而逻辑电平检测器822可输出第二标记Flag2。
从图5B中可以看出,逻辑电平检测器822可包括若干“与”门和两个“或”门,而多路复用器821可包括一对多路复用器。尤其是,多位数据的每个位和第一标记Flag1可以经受“与”操作,其结果可作为触发T输出到多路复用器821。当触发T是1时,保持输入数据IN7、IN8并且作为输出数据DQ7、DQ8输出。当触发T是零时,输出数据DQ7、DQ8可作为零输出。
触发T还可以输出到“或”门的最后一个。剩余“与”门可以将提交具有反转到“与”操作的单个连续输入的多位数据的结果输出到最初的一个“或”门。最初的“或”门可将其结果输出给最后的“或”门,其可依次输出第二标记Flag2。
图6A示出译码单元900的方框图,和图6B示出译码单元900的示意图,包括平衡反转单元910和DBI译码单元920。平衡反转单元910包括多路复用器911和模式检测器912。
8B数据的第一6B可以在没有任何处理的情况下通过平衡反转单元910到DBI译码单元920。8B数据的最后2B输出到模式检测器912和多路复用器911。第一标记Flag1还可以输出到模式检测器912,并且另外也可以在没有任何处理的情况下通过平衡反转单元910。多路复用器911还可以外部地接收2B数据“11”和来自模式检测器912的触发Q。触发Q可以根据8B数据的最后2B数据、第一标记Flag1和第二标记Flag2确定。多路复用器911然后可据此输出最后2B数据给DBI译码单元920。
从图6B可以看出,模式检测器912可包括接收第一标记Flag1,DQ7、DQ8和第二标记Flag2的反相输入的“与”门,其结果可以作为触发Q输出到多路复用器911。当触发Q是1时,输出数据DQ7。DQ8可以恢复到1。当触发Q是零,输出数据DQ7,可以保存DQ8。
图7A和7B分别示出根据本发明实施例对于没有编码和编码信号的可视图形。从中可以看出,根据本发明的编码可以显著地减少抖动,例如减少超过一半的抖动。
图8示出根据本发明另一实施例对于8位数据的编码表。从中可以看出,多位数据,这里是8位数据,可以首先经受DBI方法以便编码数据中的0的数目介于零以及多位数目的至少一半之间。然后,DBI编码数据可经历图1的步骤S150到S180以减少多位数据之中零数目范围的差值,从而减少噪音。然而,当当前不存在足够的零时,不是迫使多位数据的最低有效位(这里为最后三位)为零,而是可反转该最低有效位。
从中可以看出,例如在图8中,对于具有小于或等于具有0的数目的范围内的中间数目(例如2)的这些情况来说,这里为CASE1、CASE2、CASE8和CASE9,该第二标记Flag2可设置为0。对于所有其它情况,第二标记Flag2可设置为1。如果零的数目仍然小于或等于中间数目,例如CASE1、CASE2和CASE9,那么就可以反转所述数据的最后三位。因此,现在零的数目介于3和5之间。因此减少了不同情况之间的Δ(delte),减少了噪音。在这个具体的实施例中,Δ从4IDQ减少到2IDQ。
尽管本发明的实施例结合多位数据(也就是便于说明的8位字)加以描述,但是根据本发明实施例的平衡编码可以扩展至其它多位数据,例如16位数据、64位数据等等。此外,虽然为了便于说明仅仅示出了一个平衡编码,但是可以重复使用平衡编码。
例如,当使用n平衡编码SJ,在初始多位数据中零的最大数和零的最小数之间的初始ΔΔi可以减少到2(n+1),其中n=0表示仅仅发生了数据总线反转,即没有执行平衡编码。换句话说,在n平衡编码以后,生成的Δn可满足以下关系(1)。
另外,具有可以用作设置为零或反转的最低有效位的m位的多位数据内的位x的数目满足以下关系(2)。
这里已经揭露了本发明示例性实施例,并且虽然使用了特定的术语,然而使用它们并且以通用和叙述性的观念的形式加以解释,并不是用来限制。例如,本发明多位数据的平衡可以通过软件的形式实施,例如通过具有包括数据机器可访问媒体的制品,当由机器访问时,致使机器根据本发明方法平衡所述多位数据。此外,虽然给出了多位数据为8位数据的例子,但是本发明实施例可以适合于其它多位数据的大小。值得注意的是每个其它的标记可以减少编码数据之间的Δ达到两个因素。因此,本领域技术人员可以理解的是,在不脱离如如下权利要求中阐述的本发明的精神和范围的情况下,可以做出形式和细节方面的不同的修改。
本申请要求2006年4月4日在韩国知识产权局申请的韩国专利申请号为10-2006-0030751在35USC§119之下的优先权,其公开的内容一并引用至此。
Claims (19)
1.一种平衡编码数据总线反转DBI数据的方法,包括:
接收通过使用数据总线反转DBI方法编码多位数据获得的DBI数据,该DBI数据具有对于多位数据的不同情况下零位的数目之间的第一增量Δ,所述第一增量Δ在零和DBI最大值之间,DBI最大值等于DBI数据的零位的数目的最大值;
平衡编码DBI数据以对多位数据的每一种情况平衡DBI数据间的零位的数目;以及
输出在多位数据的不同情况下具有零位的数目的平衡数据,所述平衡数据的零位的数目是在最小数和最大数值间,最小数大于零并小于或等于DBI最大值,最大数等于最小数加上第二增量Δ,第二增量Δ小于第一增量Δ并且大于零。
2.如权利要求1的方法,其中第二增量Δ是第一增量Δ的一半。
3.如权利要求1的方法,其中平衡编码重复n次并且第二增量Δ大于或等于第一增量Δ除以2n。
4.如权利要求1的方法,其中对于每一种情况平衡编码包括:
计数DBI数据中数据“0”的数目,其中DBI数据包括反转指示符;
将数据“0”的数目和最小数进行比较;
当所述数目大于或等于最小数时将标记设置为“1”,并且将标记和DBI数据作为编码数据输出;
当所述数目小于最小数时设置标记为“0”;
将数据“0”的数目加等于1的标记值和最小数进行比较;
当数据“0”的数目加等于1的标记值大于或等于最小数时,将标记和DBI数据作为编码数据输出;以及
当数据“0”的数目加等于1的标记值小于最小数时,改变多位数据中的至少两个最低有效位的值,将反转指示符、标记和改变的多位数据作为编码数据输出。
5.如权利要求4的方法,其中改变包括反转至少两个最低有效位。
6.如权利要求4的方法,其中改变包括将至少两个最低有效位设置为零。
7.如权利要求4的方法,其中改变的至少两个最低有效位小于多位数据的位的数目的一半并且大于或等于所述多位数据的位的数目的1/4。
8.如权利要求4的方法,其中平衡编码重复n次,改变的至少两个最低有效位小于多位数据除以2n的位数目并且大于或等于多位数据除以2n+1的位数目。
9.如权利要求4的方法,其中输出包括在存储器中存储编码数据。
10.如权利要求9的方法,还包括:
读取存储在存储器中的编码数据;以及
根据反转指示符的值、标记的值和至少两个最低有效位的值恢复至少两个最低有效位。
11.如权利要求10的方法,还包括根据反转指示符反转多位数据。
12.一种平衡编码数据总线反转DBI数据的系统,包括:
平衡单元,包含,
接收通过使用数据总线反转DBI方法编码多位数据获得的DBI数据的逻辑电平检测器,该DBI数据包括反转指示符,所述逻辑电平检测器输出标记,当DBI数据中“0”位的数目小于最小数时所述标记是“0”或“1”之一,最小数大于零并且小于或等于DBI最大值,DBI最大值等于DBI数据的零位的数目的最大值,以及当DBI数据中“0”位的数目大于或等于最小数时所述标记是“0”或“1”中的另一个,此外当DBI数据中数据“0”的数目加上等于1的标记值小于所述最小数时逻辑电平检测器输出触发信号;以及
接收所述多位数据的至少两个最低有效位和来自逻辑电平检测器的触发信号的多路复用器,所述多路复用器响应触发信号改变至少两个最低有效位,另外也输出未改变的最低有效位,
平衡单元还输出除未改变的最低有效位、反转指示符和标记之外的多位数据。
13.如权利要求12的系统,其中所述多路复用器反转至少两个最低有效位。
14.如权利要求12的系统,其中所述多路复用器将至少两个最低有效位设置为零。
15.如权利要求12的系统,其中所述平衡单元使用n次,改变的最低有效位的数目小于多位数据除以2n的位数目并且大于或等于多位数据除以2n+1的位的数目。
16.如权利要求12的系统,还包括用于存储平衡单元的输出的存储器。
17.如权利要求12的系统,还包括:
平衡反转单元,用于接收反转指示符、标记、除最低有效位之外的多位数据以及最低有效位,所述平衡反转单元根据反转指示符的值、标记的值和所述标记的至少两个最低有效位的值恢复最低有效位,另外还输出未改变的最低有效位。
18.如权利要求12的系统,还包括:
平衡反转单元,包含:
接收所述反转指示符、至少两个最低有效位和所述标记的模式检测器,并当所述反转指示符的模式、标记和至少两个最低有效位表示最低有效位已经变化时输出触发信号,以及
接收最低有效位和触发信号的多路复用器,所述平衡反转单元的多路复用器响应触发信号恢复最低有效位,另外还输出未改变的最低有效位,
平衡反转单元除最低有效位之外还输出反转指示符和多位数据。
19.如权利要求18的系统,进一步包括接收反转指示符和多位数据并且恢复多位数据的译码单元。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060030751A KR100877680B1 (ko) | 2006-04-04 | 2006-04-04 | 반도체 장치 사이의 단일형 병렬데이터 인터페이스 방법,기록매체 및 반도체 장치 |
KR30751/06 | 2006-04-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101079317A CN101079317A (zh) | 2007-11-28 |
CN101079317B true CN101079317B (zh) | 2012-01-18 |
Family
ID=38604683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101288529A Active CN101079317B (zh) | 2006-04-04 | 2007-04-04 | 平衡编码数据总线反转数据的方法和系统 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7495587B2 (zh) |
JP (1) | JP5230960B2 (zh) |
KR (1) | KR100877680B1 (zh) |
CN (1) | CN101079317B (zh) |
TW (1) | TW200818719A (zh) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100902051B1 (ko) * | 2007-07-12 | 2009-06-15 | 주식회사 하이닉스반도체 | 오류 검사 코드 생성장치 및 방법 |
US8581920B2 (en) * | 2007-09-27 | 2013-11-12 | Rambus Inc. | Utilizing masked data bits during accesses to a memory |
US7501963B1 (en) * | 2007-10-17 | 2009-03-10 | Micron Technology, Inc. | Balanced data bus inversion |
US7522073B1 (en) * | 2007-11-30 | 2009-04-21 | Qimonda North America Corp. | Self-adapted bus inversion |
US7616133B2 (en) | 2008-01-16 | 2009-11-10 | Micron Technology, Inc. | Data bus inversion apparatus, systems, and methods |
FR2928757B1 (fr) * | 2008-03-14 | 2014-06-20 | Centre Nat Rech Scient | Procede et dispositif de codage, systeme electronique et support d'enregistrement associes |
US7729166B2 (en) * | 2008-07-02 | 2010-06-01 | Mosaid Technologies Incorporated | Multiple-bit per cell (MBC) non-volatile memory apparatus and system having polarity control and method of programming same |
US8918597B2 (en) * | 2008-08-29 | 2014-12-23 | Infineon Technologies Ag | Digital data inversion flag generator circuit |
US7899961B2 (en) * | 2008-09-02 | 2011-03-01 | Qimonda Ag | Multi-mode bus inversion method and apparatus |
US20100245582A1 (en) * | 2009-03-25 | 2010-09-30 | Syclipse Technologies, Inc. | System and method of remote surveillance and applications therefor |
WO2011008394A2 (en) * | 2009-07-13 | 2011-01-20 | Rambus Inc. | Encoding data using combined data mask and data bus inversion |
EP2526492B1 (en) | 2010-01-20 | 2016-01-06 | Rambus Inc. | Multiple word data bus inversion |
US8260992B2 (en) * | 2010-04-12 | 2012-09-04 | Advanced Micro Devices, Inc. | Reducing simultaneous switching outputs using data bus inversion signaling |
US9131245B2 (en) | 2011-09-23 | 2015-09-08 | Qualcomm Incorporated | Reference picture list construction for video coding |
US9264717B2 (en) | 2011-10-31 | 2016-02-16 | Qualcomm Incorporated | Random access with advanced decoded picture buffer (DPB) management in video coding |
US8909840B2 (en) | 2011-12-19 | 2014-12-09 | Advanced Micro Devices, Inc. | Data bus inversion coding |
KR101960242B1 (ko) | 2012-09-18 | 2019-03-20 | 삼성전자주식회사 | 신체 영역 네트워크 또는 저전력 네트워크에서 직류 발란싱을 수행하는 최소 에너지 코딩 방법 및 장치 |
JP6095768B2 (ja) * | 2013-03-04 | 2017-03-15 | 富士機械製造株式会社 | データベース、データベースの構築方法、通信装置及び電子部品装着装置 |
KR102029148B1 (ko) * | 2013-09-02 | 2019-10-07 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그의 동작 방법 |
US9252802B2 (en) * | 2014-02-07 | 2016-02-02 | Qualcomm Incorporated | Encoding for partitioned data bus |
KR20150099928A (ko) | 2014-02-24 | 2015-09-02 | 삼성전자주식회사 | 반도체 메모리 장치 및 메모리 시스템 |
US20150317204A1 (en) * | 2014-04-30 | 2015-11-05 | Lsi Corporation | Systems and Methods for Efficient Data Refresh in a Storage Device |
US9665527B2 (en) * | 2014-12-09 | 2017-05-30 | Intel Corporation | Dynamic bus inversion with programmable termination level to maintain programmable target ratio of ones and zeros in signal lines |
US10540304B2 (en) | 2017-04-28 | 2020-01-21 | Advanced Micro Devices, Inc. | Power-oriented bus encoding for data transmission |
KR102441578B1 (ko) * | 2017-10-27 | 2022-09-07 | 삼성전자주식회사 | 다중 데이터 버스 반전 동작을 수행하는 방법 및 메모리 장치 |
KR20210149543A (ko) * | 2020-06-02 | 2021-12-09 | 삼성전자주식회사 | 메모리 장치 및 이를 포함하는 메모리 시스템 |
US11756592B2 (en) | 2020-09-29 | 2023-09-12 | Samsung Electronics Co., Ltd. | Memory device supporting DBI interface and operating method of memory device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1196622A (zh) * | 1997-03-14 | 1998-10-21 | 哈里公司 | 数字数据传送系统中提供纠错数据的设备 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002039290A2 (en) * | 2000-11-07 | 2002-05-16 | Intel Corporation | Method and apparatus for reducing simultaneous switching output noise using dynamic bus inversion |
US6633951B2 (en) | 2001-03-15 | 2003-10-14 | Intel Corporation | Method for reducing power consumption through dynamic memory storage inversion |
US20040068594A1 (en) | 2002-10-08 | 2004-04-08 | Anthony Asaro | Method and apparatus for data bus inversion |
KR100578219B1 (ko) | 2004-12-30 | 2006-05-12 | 주식회사 하이닉스반도체 | 온-칩 데이터 전송 제어장치 및 그 제어방법 |
DE102005013322B3 (de) * | 2005-03-22 | 2006-10-05 | Infineon Technologies Ag | Schaltung zur Erzeugung eines Datenbitinvertierungsflags (DBI) |
KR100656448B1 (ko) | 2005-11-29 | 2006-12-11 | 주식회사 하이닉스반도체 | 반도체 메모리의 dbi 신호 생성장치 및 방법 |
-
2006
- 2006-04-04 KR KR1020060030751A patent/KR100877680B1/ko active IP Right Grant
-
2007
- 2007-04-04 US US11/730,795 patent/US7495587B2/en active Active
- 2007-04-04 JP JP2007098643A patent/JP5230960B2/ja active Active
- 2007-04-04 TW TW096112186A patent/TW200818719A/zh unknown
- 2007-04-04 CN CN2007101288529A patent/CN101079317B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1196622A (zh) * | 1997-03-14 | 1998-10-21 | 哈里公司 | 数字数据传送系统中提供纠错数据的设备 |
Also Published As
Publication number | Publication date |
---|---|
CN101079317A (zh) | 2007-11-28 |
US7495587B2 (en) | 2009-02-24 |
US20070242508A1 (en) | 2007-10-18 |
JP2007282237A (ja) | 2007-10-25 |
KR20070099373A (ko) | 2007-10-09 |
JP5230960B2 (ja) | 2013-07-10 |
TW200818719A (en) | 2008-04-16 |
KR100877680B1 (ko) | 2009-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101079317B (zh) | 平衡编码数据总线反转数据的方法和系统 | |
EP0070387B1 (en) | Method and apparatus for generating a noiseless sliding block code for a (1,7) channel with rate 2/3 | |
EP0180100B1 (en) | Apparatus and method for recording and recovering a binary symbol sequence using an intermediate step of converting the binary sequence into a ternary sequence | |
US4337458A (en) | Data encoding method and system employing two-thirds code rate with full word look-ahead | |
CN100527248C (zh) | 使用周期性变化的符号映射对数据施加调制约束的技术 | |
EP0180403A2 (en) | Apparatus and method for encoding and decoding a binary data stream | |
JP5064867B2 (ja) | 同時スイッチングノイズを低減するプリアンブルを含むdcバランスエンコーディングされたデータのための送受信方法及びシステム | |
JPS58119273A (ja) | 符号器 | |
US4879731A (en) | Apparatus and method for sync detection in digital data | |
US8638515B2 (en) | Writing data to a storage medium | |
US8719685B2 (en) | Magnetic disc controller and method | |
US4462051A (en) | Demodulator for an asynchronous binary signal | |
US3685033A (en) | Block encoding for magnetic recording systems | |
US6509851B1 (en) | Method for using a recovered data-encoded clock to convert high-frequency serial data to lower frequency parallel data | |
US5349350A (en) | Run length limited encoding/decoding system for low power disk drives | |
US4245263A (en) | Write precompensation and write encoding for FM and MFM recording | |
US4914535A (en) | Synchronization for stored data | |
US4222080A (en) | Velocity tolerant decoding technique | |
US3898689A (en) | Code converter | |
US5175545A (en) | Data coding system in a magnetic recording apparatus | |
US3938083A (en) | Parity checking a double-frequency coherent-phase data signal | |
US3633162A (en) | Apparatus for correcting and indicating errors in redundantly recorded information | |
US3643228A (en) | High-density storage and retrieval system | |
JPS61296577A (ja) | エンコ−ダ、デコ−ダ及び書き込み予備補償回路を含むデ−タ処理システム | |
CN102682810A (zh) | 游程长度比率调制数据记录方法及其系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |