CN101055840A - 导线架型芯片级封装方法 - Google Patents

导线架型芯片级封装方法 Download PDF

Info

Publication number
CN101055840A
CN101055840A CN 200610072885 CN200610072885A CN101055840A CN 101055840 A CN101055840 A CN 101055840A CN 200610072885 CN200610072885 CN 200610072885 CN 200610072885 A CN200610072885 A CN 200610072885A CN 101055840 A CN101055840 A CN 101055840A
Authority
CN
China
Prior art keywords
lead frame
chip
pin
lead
many
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200610072885
Other languages
English (en)
Other versions
CN100511588C (zh
Inventor
张弘立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Title Max Tech Co Ltd
Original Assignee
Title Max Tech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Title Max Tech Co Ltd filed Critical Title Max Tech Co Ltd
Priority to CN 200610072885 priority Critical patent/CN100511588C/zh
Publication of CN101055840A publication Critical patent/CN101055840A/zh
Application granted granted Critical
Publication of CN100511588C publication Critical patent/CN100511588C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提出一种导线架型芯片级封装的方法。本发明和传统的芯片吊挂构装类似，但主要差异点在于其导线架的内部引脚是事先向导线架的一面弯折，形成可以承托芯片的支撑与导线的空间，而外部引脚直接暴露于封胶体的下方，之后在去框时不再做外部引脚弯折成形。此外，本发明封装后的芯片是正面朝下位于导线架的上方，而导线则由位于芯片正面的焊垫通过导线架的开口连接到导线架，因此导线在导线架下方。本发明的另一特点是在封胶之后，不是以机械模具或电解的方式，而是以激光的方式来清除溢胶或废胶。

Description

导线架型芯片级封装方法
技术领域
本发明涉及一种芯片级封装的方法，特别是涉及一种导线架型芯片级封装的方法。
背景技术
由于各种电子产品日趋复杂以及轻薄短小，为了配合这种趋势，芯片的封装也开始广泛采用所谓的芯片尺寸封装或芯片级封装(chip scale package，CSP)。根据EIA(Electronic IndustriesAssociation)的IPC(Interconnecting and Packaging electronicCircuit)定义，芯片级封装是指封装后封胶体的面积小于1.2倍的芯片尺寸，并可直接利用表面黏着技术加工(direct surfacemountable)的封装。
芯片级封装有多种形式，一般可以分类为(1)基板型(substrate-based)芯片级封装，是以硬质(rigid)或软质(flex)基板作为芯片的支撑；(2)导线架型(leadframe-based)芯片级封装，是以导线架为芯片的支撑；(3)晶圆级(wafer-level)芯片级封装。其中，导线架型芯片级封装非常适合高频(在400MHz以上)、低脚数(100以下)的应用，例如手机的通讯芯片、数字信号处理芯片、以及以DDR II为代表的内存芯片等。此外，导线架型芯片级封装所采用的制程与材料也与传统的封装技术非常类似或相同，所以在合格率与成本上也有优势。
在现有封装技术中有一种称为芯片吊挂构装(lead on chip，LOC)的方式结合导线架与芯片。LOC顾名思义就是导线架在芯片之上的意思，而LOC裸露在封胶体之外的引脚通常是采用鸥翼引脚(gullwing-leads)。图1所示为现有采用LOC方式的TSOP(thin small outline package)封装结构的剖面示意图。如图所示，芯片10是以胶带30附着在导线架20内部引脚的下方，导线架20与芯片10的电性连接是通过导线50的打线(wirebonding)来完成，最后再用环氧树脂的封胶体(epoxy moldingcompound，EMC)40封固起来。上述的LOC作法有不少优点，例如导线50的短距离对于电气特性的稳定很有帮助。其缺点是鸥翼引脚延伸到封胶体之外，因此其高度(通常在1.27mm左右)与宽度(通常在9.22mm左右)都有相当的改进空间。
发明内容
本发明由上述问题提出一种导线架型芯片级封装的方法。本发明基本上和现有的LOC技术类似，其主要特点可以概述如下。首先，本发明中的导线架的内部引脚是事先将其向导线架的一面弯折，形成可以承托芯片的支撑与导线的空间，而外部引脚则直接暴露于封胶体下方，之后在去框时不再做外部引脚弯折成形。
此外，本发明封装后的芯片是正面朝下位于导线架的上方，而导线则由位于芯片正面的焊垫通过导线架的开口连接到导线架，因此导线在导线架下方。这些都是和LOC封装结果的不同之处。本发明的另一特点是在封胶之后，不是以机械模具或是电解的方式，而是以激光(laser)的方式来清除溢胶或废胶，使外部引脚完整的暴露出来，以保持后续的电镀效果以及应用上的电气稳定性。
本方法所完成的封装结构经过实际测试，与现有技术相比其有益效果在于：完全符合芯片级封装的尺寸要求、高度低(接近1mm)、可支持芯片频率到至少667MHz以上、导线架直接协助散热，所以散热性佳、稳定度高等。此外和TSOP方式比较，本方法所完成的封装结构在封装成本、测试成本、SMT的成本和合格率、以及维修费用上都和TSOP差不多。
以下配合附图、具体实施例的详细说明，对上述及本发明的其它目的与优点作出详述。附图及具体实施例详述的目的在于使本技术领域的技术人员能据此了解本发明的精神，而不应当视为对本发明范围的限制。有关本发明的范围，请参超权利要求部分。
附图说明
图1所示为现有的采用LOC方式的封装结构的剖面示意图。
图2a至图2e所示为经本发明各步骤后封装结构的剖面示意图。
图3a、图3b所示分别为外部引脚111非以激光方式除胶、以及以激光方式除胶后电镀效果的示意图。
主要组件符号说明
10    芯片        20    导线架
30    胶带        40    封胶体
50    导线
100   导线架      110   内部引脚
111   外部引脚    120   开口
200   胶带        300   芯片
310   焊垫        400   导线
500   封胶体
具体实施方式
本发明是提出一种导线架型芯片级封装的方法。本方法与传统LOC的制程大致类似，但在一些步骤的内容则有显著的不同。以下，本说明书将主要针对不同处加以说明，对于与现有技术相同部分则不多赘述。
本方法的第1个步骤如图2a所示，提供一个适当的导线架100。此导线架可依照封装后应用的不同而加以定制，其特点在于导线架100的多个引脚(包含内部引脚110与外部引脚111)至少位于相对的两侧、以及导线架100在其周围适当距离处留有适当的开口120。本发明所适用的芯片其焊垫(bond pad)位于其正面的适当位置。而开口120主要就是在和芯片结合时能使其焊垫暴露出来以便打线。
一般导线架外部引脚的弯折(例如形成图1所示的鸥翼引脚)是在去框成形(forming/singulation)的步骤中进行。但本发明中的导线架100的内部引脚110是事先将其向导线架100的第一面弯折，形成可以承托芯片的支撑与导线的空间，而外部引脚111则是直接暴露在封胶体的下方，之后在去框成形时不再做外部引脚弯折。这是和LOC的作法不同处之一。
本方法的第1个步骤还包括在导线架100的一面(以下称第一面)、内部引脚110相对处(即沿着开口120的周围)布设至少一条胶带200，胶带200的两面都设有黏着剂，一面和内部引脚110的背面黏连，另一面则在下一步骤与芯片黏连。胶带200通常是采用聚醯亚胺(PI)(但不以此为限)，具有低离子量与耐热性高等特性。导线架100则多是采用高导电性、高热传导的金属材料，例如铜。
除了采用胶带作芯片与导线架内部引脚黏连的方法外，还有一些现有的技术是采用点胶的方式。点胶的优点是成本低廉(因为胶剂的成本低很多)，但是因为导线架的内部引脚非常小，点胶的位置与胶量的精确控制很不容易达到，而采用双面胶带就不会有这些问题。所采用的胶剂和胶带一样，必须要能耐高热、与抗湿气侵蚀等特性，此外还要有固化(curing)时间短等要求。
本方法的第2个步骤如图2b所示，将晶圆切割分离之后的芯片(die)300的正面与导线架100第一面的胶带200黏连而完成黏晶(die bond或die mount或die attach)。通常切割后的芯片是整齐排列在胶带上，然后将这些芯片送到黏晶机，由黏晶机从胶带上取下，然后精准的放置到导线架上。黏晶后芯片300的焊垫310会从导线架100的开口120暴露出来，以便于后续打线的步骤。另外，图2b所示的结果虽和图1所示的LOC封装结构类似，但后续经本方法封装后的芯片300是正面朝下位于导线架100的上方，而非正面朝上悬挂在导线架下方。这也是和LOC的作法不同处之一。
本方法的第3个步骤如图2c所示，以现有的方法用导线400将芯片300的焊垫310与内部引脚110作电性连接。导线400一般为金(Au)线、或是采用类似的高导电性的金属材料(例如铝)。由于本方法产生的封胶体高度非常低，所以导线400突起的高度必须控制到愈低愈好。图2c所示的结果虽和图1所示的LOC封装结构类似，但后续经本方法封装后的芯片300是正面朝下位于导线架100的上方，因此导线400会在导线架100的下方而在导线架的上方。这也是和LOC的作法不同处之一。
本方法的第4个步骤如图2d所示的封胶(molding)。对于类似本发明采用导线架、与打线来作电性连接的封装型态，最常见的作法就是转注成形(transfer molding)。先将封装材料制成的胶饼预热，再投入封胶设备(transfer-molding machine)的转移缸(transfer pot)内；在转移缸内受到温度的影响下，胶饼在转移缸中开始发生化学反应及快速软化，封胶设备则以柱塞(plunger)对软化的胶饼开始加压，使其沿着模具的流道(runner)流入模穴，充填整个模穴并包覆电子芯片。封装材料在模穴内完成包覆电子芯片的过程，再经过后热化处理(postcuring)达到适当的硬化，开启模具将成品顶出模穴以取得成品，完成封胶的程序。以上的作法为现有的技术，不同之处在于，外部引脚111是直接由图中封胶体500的上面露出。此外，一般封胶之后还会经由机械模具或是电解的方式除去溢胶或废胶(deflash)。本方法的封装结构外部引脚111基本上是嵌在封胶体500里，需要完整的暴露出来，才能保持后续的电镀效果以及应用上的电气稳定性，因此本方法有一个主要的特点是以激光(laser)的方式来清除溢胶或废胶。
本方法的第5个步骤是对外部引脚111的电镀(solderplating)，以防止其氧化并保持良好的焊着性。电镀的材料可用铅锡合金(Pb/Sn)，若采无铅的制程则可以采用锡铋(Sn/Bi)合金。图3a、图3b所示为外部引脚111非以激光方式除胶、以及以激光方式除胶后电镀效果的示意图。本方法的第6个步骤是去框，用切脚机器将导线架和边框切割分离。本方法的外部引脚111因为已经暴露在外，不需要进行外部引脚弯折的成形动作。至此，各个芯片300的封装就基本上结束了，将其翻转过来即如图2e所示的形式。请注意到上述步骤中有省略一些不影响本方法可实施性的步骤，例如激光印字(laser marking)与检测(inspection)等等。
以上较佳具体实施例的详述，是希望能更加清楚描述本发明的特征与精神，而并不是以上述所阐述的较佳具体实施例对本发明的范围加以限制。相反地，其目的是希望能将各种改变及等同性的修改涵盖于本发明的权利要求范围内。

Claims (3)

1.一种导线架型芯片级封装方法，该方法所适用芯片的多个焊垫位于其正面居中的适当位置处，其特征在于，该方法至少包含下列步骤：
(1)提供一导线架，该导线架具有多条引脚，每一引脚分为封装后包覆于封胶体内的内部引脚以及暴露于外的外部引脚，该导线架中留有一个适当开口，该内部引脚向该导线架的第一面弯折，形成承托该芯片的支撑与导线的空间，该内部引脚的该第一面设有一种适当的黏连方式；
(2)将该芯片的该正面与该内部引脚的该第一面黏连，使其焊垫由该开口露出；
(3)用多条导线分别连接该多个焊垫以及该多条内部引脚；
(4)用一种适当的材料封固该芯片、该多条导线、该多条内部引脚，并使该多条外部引脚从封固后成品的一面透出，以一种适当的激光手段清除该多条外部引脚残余的封固材料；
(5)用一种适当的材料电镀该多条外部引脚；以及
(6)将该封装后的成品与该导线架的边框切割分离。
2.如权利要求1所述的导线架型芯片级封装方法，其特征在于，该适当的黏连方式为双面胶带。
3.如权利要求1所述的导线架型芯片级封装方法，其特征在于，电镀所用的该适当材料为锡铋合金。
CN 200610072885 2006-04-14 2006-04-14 导线架型芯片级封装方法 Expired - Fee Related CN100511588C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200610072885 CN100511588C (zh) 2006-04-14 2006-04-14 导线架型芯片级封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200610072885 CN100511588C (zh) 2006-04-14 2006-04-14 导线架型芯片级封装方法

Publications (2)

Publication Number Publication Date
CN101055840A true CN101055840A (zh) 2007-10-17
CN100511588C CN100511588C (zh) 2009-07-08

Family

ID=38795584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610072885 Expired - Fee Related CN100511588C (zh) 2006-04-14 2006-04-14 导线架型芯片级封装方法

Country Status (1)

Country Link
CN (1) CN100511588C (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012145115A1 (en) * 2011-04-21 2012-10-26 Tessera, Inc. Stacked chip-on-board module with edge connector
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8941999B2 (en) 2010-10-19 2015-01-27 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US9093291B2 (en) 2011-04-21 2015-07-28 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1153287C (zh) * 2001-03-09 2004-06-09 矽品精密工业股份有限公司 具有内嵌式散热块的半导体封装件

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8941999B2 (en) 2010-10-19 2015-01-27 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US9312239B2 (en) 2010-10-19 2016-04-12 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US9093291B2 (en) 2011-04-21 2015-07-28 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US9312244B2 (en) 2011-04-21 2016-04-12 Tessera, Inc. Multiple die stacking for two or more die
CN103620775A (zh) * 2011-04-21 2014-03-05 泰塞拉公司 具有边缘连接器的堆叠板上芯片模块
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US10622289B2 (en) 2011-04-21 2020-04-14 Tessera, Inc. Stacked chip-on-board module with edge connector
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
WO2012145115A1 (en) * 2011-04-21 2012-10-26 Tessera, Inc. Stacked chip-on-board module with edge connector
US9281266B2 (en) 2011-04-21 2016-03-08 Tessera, Inc. Stacked chip-on-board module with edge connector
US9281295B2 (en) 2011-04-21 2016-03-08 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US9437579B2 (en) 2011-04-21 2016-09-06 Tessera, Inc. Multiple die face-down stacking for two or more die
US9640515B2 (en) 2011-04-21 2017-05-02 Tessera, Inc. Multiple die stacking for two or more die
US9735093B2 (en) 2011-04-21 2017-08-15 Tessera, Inc. Stacked chip-on-board module with edge connector
US9806017B2 (en) 2011-04-21 2017-10-31 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection

Also Published As

Publication number Publication date
CN100511588C (zh) 2009-07-08

Similar Documents

Publication Publication Date Title
CN100511588C (zh) 导线架型芯片级封装方法
CN1312748C (zh) 制造半导体集成电路器件的方法
TWI639214B (zh) Semiconductor device and method of manufacturing the same
US20110111562A1 (en) Partially Patterned Lead Frames and Methods of Making and Using the Same in Semiconductor Packaging
JPH07321139A (ja) 半導体装置およびその製造方法
CN102446882A (zh) 一种半导体封装中封装系统结构及制造方法
US20130115737A1 (en) Method of manufacturing a semiconductor device with outer leads having a lead-free plating
US20200373230A1 (en) Leadframe package using selectively pre-plated leadframe
JP2009517869A (ja) 半導体デバイスの耐湿信頼性を改良しはんだ付け性を高めたリードフレーム
US7351612B2 (en) Method for fabricating quad flat non-leaded package
US10366944B2 (en) Methods and apparatus for semiconductor device having bi-material die attach layer
CN103165475A (zh) 一种半导体封装器件的制造方法
US10128130B2 (en) Method for manufacturing a semiconductor device
CN103065975A (zh) 一种再布线qfn封装器件的制造方法
JP2005150350A (ja) 半導体装置の製造方法
TWI294680B (zh)
CN102044445B (zh) 无外引脚半导体封装构造的导线架制造方法
US20220230944A1 (en) Configurable leaded package
CN111799243A (zh) 芯片封装基板及其制作方法、芯片封装结构及封装方法
CN103247539B (zh) 引线框架的环氧树脂流出防止方法及用其制造的引线框架
CN202384324U (zh) 一种半导体封装中封装系统结构
CN212695146U (zh) 芯片封装基板和芯片封装结构
CN202996820U (zh) 一种再布线qfn封装器件
CN103021889A (zh) 一种再布线aaqfn封装器件的制造方法
CN203521396U (zh) 一种aaqfn框架产品无铜扁平封装件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090708

Termination date: 20110414