CN101043040A - 具有对称性的薄膜晶体管组件 - Google Patents
具有对称性的薄膜晶体管组件 Download PDFInfo
- Publication number
- CN101043040A CN101043040A CN 200610065479 CN200610065479A CN101043040A CN 101043040 A CN101043040 A CN 101043040A CN 200610065479 CN200610065479 CN 200610065479 CN 200610065479 A CN200610065479 A CN 200610065479A CN 101043040 A CN101043040 A CN 101043040A
- Authority
- CN
- China
- Prior art keywords
- channel region
- film transistor
- thin
- transistor component
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明涉及一种具有对称性的薄膜晶体管组件，其包括：一基板、一多晶硅层以及多个晶体管。该多晶硅层形成于该基板上，且具有多个朝一结晶方向排列的硅晶粒；该每一多个晶体管包含有形成于该多晶硅层中的一源极区域、一漏极区域以及一信道区域，其中该信道区域位于该源极区域与该漏极区域之间，且为一对称的图案结构，使该多个晶体管的通道电流实质上流经相同的硅晶粒。本发明可避免发生电性不均匀的情况，同时增加电路设计的自由度，并减少晶体管所占用的电路面积。
Description
技术领域
本发明涉及一种薄膜晶体管组件，特别是涉及利用晶体管本身结构的对称性，来解决朝单一方向成长的多晶硅薄膜上各个晶体管电性不均匀问题的一种具有对称性的薄膜晶体管组件。
背景技术
使用低温多晶硅薄膜晶体管(Low Temperature Poly-silicon Thin FilmTransistor，LTPS TFT)技术所制造的液晶显示器，与使用非结晶薄膜晶体管技术所制造的液晶显示器相比，低温多晶硅薄膜晶体管具有较高的载流子移动度，也较为适合在玻璃基板上制作大型的集成电路。其中，以连续侧向结晶(Sequential Lateral Solidification，SLS)技术所形成的多晶硅薄膜又比准分子激光退火(Excimer Laser Annealing，ELA)技术所形成的多晶硅薄膜具有更高的载体移动度。因此，利用连续侧向结晶技术所制造的低温多晶硅薄膜晶体管相当适合于系统面板(System-On-Panel，SOP)的制作。
由于连续侧向结晶技术所形成的多晶硅薄膜，其晶粒会朝单一方向成长，若是液晶显示器上的各个薄膜晶体管彼此之间具有不同的通道方向，电流流经信道时所经过的晶界数及排列方式将有所不同，造成电性的不均匀。一般在电路设计时，各个薄膜晶体管的通道方向会刻意维持一致，如此一来又会对电路设计的自由度造成限制。
如图1所示，美国专利案号US6521473公开一种以连续侧向结晶技术形成45度角结晶方向的多晶硅薄膜10，只要是以横向或纵向通道方向来布局的薄膜晶体管组件12，因电流流经信道时所经过的晶界数及排列方式相同，故可避免电性不均匀性的问题。
倘若不从激光结晶方向着手，本发明提出一种具有对称性的薄膜晶体管组件。不同于激光结晶的概念，本发明利用晶体管本身的对称结构的特性来配合连续侧向结晶技术，不仅能解决晶体管于排列方向上的限制，也能有效降低组件所占用的电路面积。
发明内容
本发明所要解决的主要问题在于，在不需要增加工艺复杂度的前提下，以兼容于一般晶体管的工艺步骤，制作具有对称性结构的晶体管，进而解决晶粒朝单一方向成长的多晶硅薄膜上各个晶体管电性不均匀的情形。
本发明还通过特殊设计的组件结构布局，增加设计者在电路设计上的自由度，并减少组件所占用的电路面积。
为达到上述目的，本发明提出一种具有对称性的薄膜晶体管组件，其包括：一基板、一多晶硅层以及多个晶体管。该多晶硅层形成于该基板上，且具有多个朝一结晶方向排列的硅晶粒；该每一多个晶体管包含有形成于该多晶硅层中的一源极区域、一漏极区域以及一信道区域，其中该信道区域位于该源极区域与该漏极区域之间，且为一对称的图案结构，使该多个晶体管的通道电流实质上流经相同的硅晶粒。所述多晶硅层以连续侧向结晶工艺所形成。
所述信道区域与该源极区域的相邻边界面，实质上和该信道区域与该漏极区域的相邻边界面具有相同的形状。且该信道区域于该结晶方向的两侧实质上具有相同的图案结构；或是于该结晶方向的垂直方向的两侧实质上具有相同的图案结构；或是于与该结晶方向呈45度角度差的方向的两侧实质上具有相同的图案结构。
所述的源极区域围绕该信道区域，且该信道区域围绕该漏极区域。
所述的漏极区域围绕该信道区域，且该信道区域围绕该源极区域。
所述的信道区域为一圆形的环状区域、一正多边形的框状区域、一L形区域、一扇型区域。
所述的信道区域与该源极层之间形成有一轻掺杂层。
所述的信道区域与该漏极层之间形成有一轻掺杂层。
所述的每一晶体管包含有一栅极区域，栅极区域位于该信道区域的上方。
本发明可避免发生电性不均匀的情况，同时增加电路设计的自由度，并减少晶体管所占用的电路面积。
附图说明
图1为现有技术的示意图；
图2A为本发明第一较佳实施例具有对称性的薄膜晶体管组件于俯视方向的信道区域示意图；
图2B为本发明第一较佳实施例具有对称性的薄膜晶体管组件在配置栅极及金属导线的示意图；
图3为本发明第二较佳实施例具有对称性的薄膜晶体管组件于俯视方向的信道区域示意图；
图4为本发明第三较佳实施例具有对称性的薄膜晶体管组件于俯视方向的信道区域示意图；
图5为本发明第四较佳实施例具有对称性的薄膜晶体管组件于俯视方向的信道区域示意图。
其中，附图标记：
10～多晶硅薄膜 12～薄膜晶体管组件
20～基板 21～多晶硅层
22、24～晶体管 221、241～漏极区域
222、242～信道区域 223、243～源极区域
224、244～栅极区域 225、245～漏极金属导线
226、246～源极金属导线 23～绝缘层
25～像素电极 31、41、51～多晶硅层
32、34、36、42、44、46、48、52、54、56、58～晶体管
321、341、361、421、521～漏极区域
322、342、362、422、522～信道区域
323、343、363、423、523～源极区域
具体实施方式
为使对本发明的特征、目的及功能有更进一步的认识与了解，现配合附图详细说明如后：
本发明较佳实施例具有对称性的薄膜晶体管组件于制作时，可先以溅射(Sputtering)方式与低压化学汽相沉积(Low Pressure Chemical VaporDeposition，LP-CVD)方式将非晶硅(α-Si)薄膜堆积在玻璃基板或石英基板上；接着以连续侧向结晶(Sequential Lateral Solidification，SLS)技术将非晶硅薄膜转换为多晶硅薄膜，此时多晶硅薄膜中的硅晶粒会朝单一结晶方向成长。
为了避免多组电路中的各个晶体管在信道区域内的电流方向彼此不一致，例如部份晶体管的电流方向完全平行于结晶方向；部份晶体管的电流方向完全垂直于结晶方向，而对电路的效能造成影响。通过本发明较佳实施例具有对称性的薄膜晶体管组件，其特殊的结构布局可有效解决上述问题，使得电路设计者在安排薄膜晶体管组件时不会受到排列方向的限制，也能有效降低组件所占用的电路面积。
请参考图2A，其为本发明第一较佳实施例具有对称性的薄膜晶体管组件于俯视方向的信道区域示意图。硅晶粒朝单一结晶方向成长的多晶硅层21形成于基板(未图示)上方，晶体管22内的漏极区域221、信道区域222及源极区域223，由内向外依序呈现一同心圆的结构布局。当晶体管22动作时，信道区域222的电流呈一放射状由漏极区域221向外往源极区域223流动；同样地，晶体管24在信道区域242的电流也由漏极区域241向外往源极区域243流动。因此，不管多晶硅层21的结晶方向为何，晶体管22与晶体管24其电流流经信道时所经过的晶界数及排列方式是一样的，故可避免电性不均匀的情形。
请参考图2B，其为本发明第一较佳实施例具有对称性的薄膜晶体管组件在配置栅极及金属导线的示意图。
多晶硅层21形成于基板20上，多晶硅层21通过半导体制造技术可定义出晶体管22的圆形漏极区域221，环形信道区域222及环形源极区域223，以及晶体管24的圆形漏极区域241，环形信道区域242及环形源极区域243。在绝缘层23上方则分别定义出晶体管22、24各自的环形栅极区域224、244。环形栅极区域224、244位于环形信道区域222、242的上方，若从俯视方向观看，环形栅极区域224、244分别包覆一内电极，该内电极即为环形信道区域222及242。换言之，此晶体管结构以一栅极包覆一内电极。接着再以铟锡氧化物(ITO)为材料的像素电极25通过漏极金属导线225及245连接漏极区域221及241，至于源极金属导线226、246则可连接其它晶体管，或是将晶体管22及24相互连接。
请参考图3，其为本发明第二较佳实施例具有对称性的薄膜晶体管组件于俯视方向的信道区域示意图。硅晶粒朝单一结晶方向成长的多晶硅层31形成于基板(未图示)上方，晶体管32内的漏极区域321、信道区域322及源极区域323，由内向外依序呈现一正方形的结构布局。当晶体管32动作时，信道区域322的电流由漏极区域321向外往源极区域323流动；同样地，晶体管34在信道区域342的电流也由漏极区域341向外往源极区域343流动。因此，不管多晶硅层30的结晶方向为何，晶体管32与晶体管34其电流流经信道时所经过的晶界数及排列方式是一样的，故可避免电性不均匀的情况出现。
此外，晶体管36虽然与晶体管32之间有一45度的角度差，其信道区域362的电流由漏极区域361向外往源极区域363流动时，电流流经信道时所经过的晶界数及排列方式，实质上可等效于晶体管32其电流流经信道时所经过的晶界数及排列方式，故两者所呈现的电性实质上一样的或是相当接近。然而不管晶体管32与晶体管36之间的角度差为何，只要具有上述方形结构且具有相同面积的晶体管，其呈现的电性实质上一样的或是相当接近，故可避免电性不均匀的情形。
大抵上，以正多边型结构所组成的漏极区域、信道区域及源极区域的各种组合，其呈现的电性实质上一样的或是相当接近。举凡正三角形、正五边型…等各种结构布局皆应视为本发明的进一步实施状况。
请参考图4，其为本发明第三较佳实施例具有对称性的薄膜晶体管组件于俯视方向的信道区域示意图。硅晶粒朝单一结晶方向成长的多晶硅层41形成于基板(未图示)上方，晶体管42内的漏极区域421、信道区域422及源极区域423，由内向外依序呈现一L字型的结构布局。当晶体管42动作时，信道区域422的电流呈由漏极区域421向外往源极区域423流动，至于晶体管44、46及48其电流流经信道时所经过的晶界数及排列方式与晶体管42是一样的，故可避免电性不均匀的情形，当L字型的晶体管，彼此之间不是以上述90度角度差排列时，彼此的电性则不相同，故无法避免电性不均匀的情形。。
请参考图5，其为本发明第四较佳实施例具有对称性的薄膜晶体管组件于俯视方向的信道区域示意图。硅晶粒朝单一结晶方向成长的多晶硅层51形成于基板(未图示)上方，晶体管52内的漏极区域521、信道区域522及源极区域523，由内向外依序呈现一扇形的结构布局。当晶体管52动作时，信道区域522的电流呈由漏极区域521向外往源极区域523流动，至于晶体管54、56及58其电流流经信道时所经过的晶界数及排列方式与晶体管52是一样的，故可避免电性不均匀的情况出现。当扇形的晶体管，彼此之间不是以上述90度角度差排列时，彼此之间的电性则不相同，故无法避免电性不均匀的情况。
大体上，只要各个晶体管的信道区域与该源极区域的相邻边界面，实质上和信道区域与漏极区域的相邻边界面具有相同的形状。且信道区域具有一对称的图案结构，例如信道区域于结晶方向的两侧实质上具有相同的图案结构；或信道区域于该结晶方向的垂直方向的两侧实质上具有相同的图案结构；或信道区域于与该结晶方向呈45度角度差的方向的两侧实质上具有相同的图案结构。各个晶体管的通道电流实质上可视为流经相同的硅晶粒，而呈现相同的电气特性。
此外，晶体管的源极区域可围绕信道区域，且信道区域可围绕漏极区域；反之漏极区域可围绕信道区域，且信道区域可围绕源极区域。而信道区域与源极层之间可另外形成一轻掺杂层(Lightly Doped Drain，LDD)。同样地，信道区域与漏极层之间也可另外形成一轻掺杂层。
综上所述，本发明提出一种具有对称性的薄膜晶体管组件。利用晶体管本身的结构特性，解决晶体管于排列方向上的限制，使得各个晶体管之间的电性表现不会差异过大，同时增加电路设计的自由度，并减少晶体管所占用的电路面积。此具有对称性的薄膜晶体管组件可用于显示器上的多组电路。
以上所述，仅为本发明的较佳实施例，当不能用以限制本发明的范围。即大凡依本发明权利要求所做的等效变化及修改，仍将不失本发明的要义所在，不脱离本发明的精神和范围，都应视为本发明的进一步实施例。
Claims (16)
1、一种具有对称性的薄膜晶体管组件，其特征在于，包括：
一基板；
一多晶硅层，形成于该基板上，其具有多个朝一结晶方向排列的硅晶粒；以及
多个晶体管，该每一晶体管包含有形成于该多晶硅层中的一源极区域、一漏极区域以及一信道区域，其中该信道区域位于该源极区域与该漏极区域之间，且为一对称的图案结构，使该多个晶体管的通道电流实质上流经相同的硅晶粒。
2、如权利要求1所述的薄膜晶体管组件，其特征在于，该多晶硅层以连续侧向结晶工艺所形成。
3、如权利要求1所述的薄膜晶体管组件，其特征在于，该信道区域与该源极区域的相邻边界面，实质上和该信道区域与该漏极区域的相邻边界面具有相同的形状。
4、如权利要求1所述的薄膜晶体管组件，其特征在于，该信道区域于该结晶方向的两侧实质上具有相同的图案结构。
5、如权利要求1所述的薄膜晶体管组件，其特征在于，该信道区域于该结晶方向的垂直方向的两侧实质上具有相同的图案结构。
6、如权利要求1所述的薄膜晶体管组件，其特征在于，该信道区域于与该结晶方向呈45度角度差的方向的两侧实质上具有相同的图案结构。
7、如权利要求1所述的薄膜晶体管组件，其特征在于，该源极区域围绕该信道区域，且该信道区域围绕该漏极区域。
8、如权利要求1所述的薄膜晶体管组件，其特征在于，该漏极区域围绕该信道区域，且该信道区域围绕该源极区域。
9、如权利要求1所述的薄膜晶体管组件，其特征在于，该信道区域为一圆形的环状区域。
10、如权利要求1所述的薄膜晶体管，其特征在于，该信道区域为一正多边形的框状区域。
11、如权利要求1所述的薄膜晶体管组件，其特征在于，该信道区域为一L形区域。
12、如权利要求1所述的薄膜晶体管组件，其特征在于，该信道区域为一扇型区域。
13、如权利要求1所述的薄膜晶体管组件，其特征在于，该信道区域与该源极层之间形成有一轻掺杂层。
14、如权利要求1所述的薄膜晶体管组件，其特征在于，该信道区域与该漏极层之间形成有一轻掺杂层。
15、如权利要求1所述的薄膜晶体管组件，其特征在于，该每一晶体管包含有一栅极区域。
16、如权利要求15所述的薄膜晶体管组件，其特征在于，该栅极区域位于该信道区域的上方。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100654792A CN100499136C (zh) | 2006-03-22 | 2006-03-22 | 具有对称性的薄膜晶体管组件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100654792A CN100499136C (zh) | 2006-03-22 | 2006-03-22 | 具有对称性的薄膜晶体管组件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101043040A true CN101043040A (zh) | 2007-09-26 |
| CN100499136C CN100499136C (zh) | 2009-06-10 |
Family
ID=38808388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100654792A Expired - Fee Related CN100499136C (zh) | 2006-03-22 | 2006-03-22 | 具有对称性的薄膜晶体管组件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100499136C (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465673A (zh) * | 2014-12-30 | 2015-03-25 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、以及显示装置 |
| CN112436059A (zh) * | 2020-10-29 | 2021-03-02 | 深圳技术大学 | 柔性InGaZnO薄膜晶体管及制备方法 |
| WO2021227187A1 (zh) * | 2020-05-13 | 2021-11-18 | 深圳市华星光电半导体显示技术有限公司 | 晶体管结构、 goa 电路及显示面板 |
-
2006
- 2006-03-22 CN CNB2006100654792A patent/CN100499136C/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465673A (zh) * | 2014-12-30 | 2015-03-25 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、以及显示装置 |
| CN104465673B (zh) * | 2014-12-30 | 2018-02-23 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、以及显示装置 |
| WO2021227187A1 (zh) * | 2020-05-13 | 2021-11-18 | 深圳市华星光电半导体显示技术有限公司 | 晶体管结构、 goa 电路及显示面板 |
| CN112436059A (zh) * | 2020-10-29 | 2021-03-02 | 深圳技术大学 | 柔性InGaZnO薄膜晶体管及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100499136C (zh) | 2009-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100335957C (zh) | 共平面开关模式液晶显示装置及其制造方法 | |
| TWI285434B (en) | Thin film transistor device with high symmetry | |
| JP5318862B2 (ja) | 架橋粒子構造を有する多結晶シリコン薄膜トランジスタ | |
| US10325938B2 (en) | TFT array substrate, method for manufacturing the same, and display device | |
| CN1913163A (zh) | 薄膜晶体管衬底及其制造方法 | |
| CN102654698B (zh) | 液晶显示器阵列基板及其制造方法、液晶显示器 | |
| CN103715147A (zh) | 互补型薄膜晶体管驱动背板及其制作方法、显示面板 | |
| CN1586013A (zh) | 用于结晶多晶硅的掩膜及利用该掩膜形成薄膜晶体管的方法 | |
| CN109696781A (zh) | 阵列基板、阵列基板的制作方法和显示装置 | |
| CN1265430C (zh) | 低温多晶硅薄膜晶体管及其多晶硅层的制造方法 | |
| CN1501437A (zh) | 用于多晶化的掩模和用其制造薄膜晶体管的方法 | |
| CN1652167A (zh) | 有源矩阵面板 | |
| WO2015078037A1 (zh) | 薄膜晶体管及其制造方法、薄膜晶体管阵列基板 | |
| JP6110412B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| CN101043040A (zh) | 具有对称性的薄膜晶体管组件 | |
| CN1585088A (zh) | 薄膜晶体管阵列基板的制造方法 | |
| CN1652349A (zh) | 薄膜晶体管、其制造方法和使用薄膜晶体管的平板显示器 | |
| CN108258021B (zh) | 薄膜晶体管、其制备方法、阵列基板及显示装置 | |
| CN1815321A (zh) | 液晶显示装置用下基板的制造方法 | |
| CN1910756A (zh) | 晶体管制造 | |
| CN108899325A (zh) | 一种ltps-tft阵列基板及其制造方法和显示面板 | |
| CN1324696C (zh) | 包括多晶硅薄膜晶体管的平板显示装置及其制造方法 | |
| CN1649110A (zh) | 具有静电放电防护的薄膜晶体管元件的形成方法 | |
| CN109616444B (zh) | Tft基板的制作方法及tft基板 | |
| CN100474627C (zh) | 具有轻掺杂漏区/偏移区（ldd/offset）结构的薄膜晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090610 Termination date: 20200322 |