CN101033057B - 微结构、半导体器件、以及微结构的制造方法 - Google Patents

微结构、半导体器件、以及微结构的制造方法 Download PDF

Info

Publication number
CN101033057B
CN101033057B CN2007100862323A CN200710086232A CN101033057B CN 101033057 B CN101033057 B CN 101033057B CN 2007100862323 A CN2007100862323 A CN 2007100862323A CN 200710086232 A CN200710086232 A CN 200710086232A CN 101033057 B CN101033057 B CN 101033057B
Authority
CN
China
Prior art keywords
structure sheaf
micro
structural
sacrifice layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007100862323A
Other languages
English (en)
Other versions
CN101033057A (zh
Inventor
山口真弓
泉小波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101033057A publication Critical patent/CN101033057A/zh
Application granted granted Critical
Publication of CN101033057B publication Critical patent/CN101033057B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0002—Arrangements for avoiding sticking of the flexible or moving parts
    • B81B3/001—Structures having a reduced contact area, e.g. with bumps or with a textured surface
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/11—Treatments for avoiding stiction of elastic or moving parts of MEMS
    • B81C2201/115—Roughening a surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Micromachines (AREA)

Abstract

本发明提供一种微结构、半导体器件、以及微结构的制造方法。所述微结构包括：第一结构层；以及夹着空隙与所述第一结构层相对，且其一部分固定于第一结构层上的第二结构层。第一结构层及第二结构层中的至少一个可以改变位置。另外，第一结构层及第二结构层的相对的表面都以互不相同的粗糙度表面粗糙化。

Description

微结构、半导体器件、以及微结构的制造方法
技术领域
本发明涉及微结构及其制造方法。
背景技术
以前，使用半导体元件制造工艺及类似于此的方法来进行制造微小机械的研究。例如，通过加工硅片，制造如齿轮或桥结构那样的具有空隙部和在该空隙部内可移动的部分的立体结构体。
近年来，正在进行如下研究：通过将如上所述的结构体和半导体元件制造在同一衬底上、或者将分别制造了的结构体和半导体元件贴在一起，来制造具有一个功能的微小的机电装置。这些被称为MEMS(微机电系统；Micro Electro Mechanical System)、微机械、微加工等。
这种微小的机电装置(微机械)根据制造方法大致分为以下两种。通过蚀刻或研磨等加工硅片或SOI(绝缘体上硅；Silicon on Insulator)衬底本身来制造立体结构体的情况称为体微机械。另一方面，在硅片等的衬底上层叠形成薄膜，通过光刻法及蚀刻法加工该薄膜，来制造立体结构体的情况称为表面微机械。
在体微机械中，由于从各种方向加工衬底，所以当制造立体结构体时，具有大的自由度，从而可以制造各种结构体。但是，在体微机械中，与半导体元件的制造工艺互不兼容的工序很多。因此，在很多情况下，将半导体元件和结构体分别制造之后贴在一起或封装为一体。在表面微机械中，适用普通的半导体元件的制造工艺。
这里，对于表面微机械所具有的结构体的基本结构、以及其制造方法进行说明。首先，如图12A所示，形成用于形成结构体的空隙部的牺牲层1002。该牺牲层1002是之后要被去除的。注意，虽然牺牲层1002形成在衬底上，但是在附图中省略了衬底。
接着，如图12B所示，在牺牲层1002上形成结构层1004。结构层1004由于被形成在牺牲层1002上，故其形状成为立体的。
接着，如图12C所示，蚀刻去除牺牲层1002。通过去除牺牲层1002，可以在结构层1004下形成空隙部1006。并且，位于空隙部1006上的部分的结构层1004成为可移动。注意，位于空隙部1006上的部分的结构层1004是指在图12B中，与牺牲层1002的上表面接触的部分的结构层1004。
在此，示出了在衬底上具有结构层1004及空隙部1006的简单结构体的例子。另外，也可在衬底上形成用作基底的膜或下部电极。此外，也可将牺牲层和结构层形成为叠层结构。
注意，在微机械的制造中，牺牲层蚀刻虽尽管是重要工序，但是也是具有很多问题的速率控制点。例如，具有如下问题，即，如图12D所示，在牺牲层蚀刻之后，结构层1004压弯且与衬底接触。
此外，还具有如下问题，即，结构层1004在工作中因静电等而压弯且与衬底接触。
为了解决上述问题，正在研究牺牲层蚀刻的方法、以及结构层及与该结构层相对的层的材料和形状(例如，专利文献1、2)。
专利文献1公开了通过气相蚀刻法去除牺牲层，来防止硅微结构的粘着现象的方法。
专利文献2公开了一种加速度传感器，其中，在固定电极和可动电极中相对的表面中的至少一个上形成有不规则的多个凹凸的加速度传感器，所述凹凸的凹部宽度为0.01μm以上且0.1μm以下。此外，还公开了在蚀刻牺牲层时或在牺牲层蚀刻之后，通过阳极化成处理来形成形成在相对的面上的凹凸的方法。
[专利文献1]特开平10-107339号公报
[专利文献2]特开平11-340477号公报
但是，在专利文献1中，蚀刻方法限于气相蚀刻。此外，在专利文献2中，由于在蚀刻牺牲层时或在牺牲层蚀刻之后使用阳极化成法在硅表面设置凹凸，所以就限定于可适用阳极化成法的材料。
发明内容
鉴于上述问题，本发明旨在提供一种减少在微结构的制造工艺中或微结构的工作中的不良的微结构及其制造方法。具体而言，本发明旨在提供一种防止当蚀刻去除牺牲层时产生的压弯的微结构的结构及其制造方法。
此外，本发明旨在提供一种防止当微结构工作时产生的压弯的微结构的结构及其制造方法。另外，本发明旨在提供一种提高微结构的耐久性的微结构的结构。
本发明的微结构包括以具有空隙部的方式配置以便至少一方可以改变位置的第一结构层和第二结构层，第一结构层和第二结构层的相对的每个表面具有互不相同的粗糙度。
本发明的微结构的具体结构包括：第一结构层；以及夹着空隙与该第一结构层相对，且其一部分固定于第一结构层的第二结构层，其中，第一结构层和第二结构层中的至少一个可以改变位置，并且第一结构层和第二结构层的相对的每个表面具有互不相同的粗糙度。
此外，本发明的微结构的特征在于，第一结构层和第二结构层中的任何一个为结晶硅膜。
此外，本发明还包括具有设在同一衬底上的微结构和半导体元件的半导体器件。其具体结构为如下：微结构包括：第一结构层；以及夹着空隙部与该第一结构层相对且其一部分固定于第一结构层的第二结构层，半导体元件包括：半导体层；以及夹着栅绝缘层设在半导体层上的栅电极层，其中第一结构层由与半导体层相同的半导体层形成，第二结构层的一部分由与栅绝缘层相同的绝缘层形成，并且其中微结构的第一结构层和第二结构层中的至少一个可以改变位置，第一结构层和第二结构层的相对的每个表面具有互不相同的粗糙度。
此外，在本发明的半导体器件中，微结构的第一结构层和半导体元件的半导体层都优选为结晶硅膜。
此外，本发明的微结构的制造方法，包括以下工序：在衬底上形成第一结构层；对于上述第一结构层进行表面粗糙处理；在上述第一结构层上形成牺牲层；对于上述牺牲层进行表面粗糙处理；在上述第一结构层上及上述牺牲层上形成第二结构层；以及去除上述牺牲层，以形成空隙。
此外，本发明的微结构的另一个制造方法，包括以下工序：在衬底上形成第一结构层；通过对于上述第一结构层照射激光束来进行表面粗糙处理；在上述第一结构层上形成牺牲层；通过对于上述牺牲层照射激光束来进行表面粗糙处理；在上述第一结构层上及上述牺牲层上形成第二结构层；以及去除上述牺牲层，以形成空隙。
此外，本发明的微结构的另一个制造方法，包括以下工序：在衬底上形成第一结构层；通过对于上述第一结构层照射激光束来进行表面粗糙处理；在上述第一结构层上形成牺牲层；通过对于上述牺牲层加热处理来进行表面粗糙处理；在上述第一结构层上及上述牺牲层上形成第二结构层；以及去除上述牺牲层，以形成空隙。
此外，在本发明的微结构的制造方法中，通过使用钨、钼、或者钛形成牺牲层。
此外，在本发明的微结构的另一个制造方法中，通过使用铝形成牺牲层。
根据本发明，可以防止在微结构的制造工艺中产生的不良。并且，还可以防止在微结构的工作中产生不良。因此，可以提高成品率和可靠性。
此外，根据本发明，可以使微结构的可动部变得结实。因此，可以提高微结构的耐久性。注意，在本说明书中，可动部表示在结构层中可以改变位置的部位。
附图说明
图1A至1C是表示本发明的微结构的一例的示意图；
图2A至2D是表示本发明的微结构的制造方法的一例的图；
图3A至3D是表示本发明的微结构的制造方法的一例的图；
图4A至4E是表示本发明的微结构的制造方法的一例的图；
图5A至5D是表示本发明的微结构的一例的示意图；
图6A至6C是表示本发明的微结构的一例的示意图；
图7A至7D是表示湿法蚀刻方法的一例的图；
图8A1至8B2是表示本发明的半导体器件的制造方法的一例的图；
图9A1至9B2是表示本发明的半导体器件的制造方法的一例的图；
图10A1至10C是表示本发明的半导体器件的制造方法的一例的图；
图11是表示本发明的半导体器件的一例的图；
图12A至12D是表示现有的微结构的制造方法的一例的图；
图13A和13B是表示本发明的半导体器件的制造方法的一例的图；
图14是表示本发明的半导体器件的制造方法的一例的图；
图15A和15B是结晶硅膜及钨膜的表面的SEM照片；
图16是表示本发明的半导体器件的一例的图。
具体实施方式
下面，参照附图对于本发明的实施方式进行详细的说明。注意，本发明不局限于以下说明。这是因为所属领域的普通技术人员可以很容易地理解一个事实就是其方式和详细内容可以被变换为各种各样的形式，而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在以下将说明的实施方式所记载的内容中。此外，在以下说明的本发明的结构中，表示相同部分的附图标记在不同附图中共同使用。
实施方式1
在本实施方式中，参照图1A至1C说明本发明的微结构的一例。本实施方式中所示的微结构为所谓的梁柱结构的微结构。
本发明的微结构的透视图及截面图分别示于图1A及图1B。图1B相当于沿图1A中的虚线O-P的截面图。
本发明的微结构100包括第一结构层102和第二结构层104。此外，在第一结构层102和第二结构层104之间具有空隙部106。
第二结构层104包括支撑部108、110、以及可动部112，是对第一结构层102立体的桥形结构。具体而言，第二结构层104包括与第一结构层102接触的支撑部108、110、以及与第一结构层102不接触的可动部112。换言之，可动部112的两端由支撑部108、110固定于第一结构层102。注意，可动部112是在第二结构层104中的可以改变位置的部位。
空隙部106位于第一结构层102和第二结构层104的可动部112之间。第二结构层104的可动部112由于存在有空隙部106而可以移动以改变位置。
接下来，将图1B中由虚线围绕的部分的扩大图示于图1C。
如图1C所示，第一结构层102及第二结构层104二者相对着的表面都是粗糙面。而第一结构层102及第二结构层104二者相着的表面的粗糙面的程度不同。就是说，其特征在于：如以与第二结构层104相对的第一结构层102的表面为第一面114，以与第一结构层102相对的第二结构层104的表面为第二面116，则第一面114和第二面116的粗糙度不同。
具体而言，第一面114及第二面116通过分别设置多个凸部而被表面粗糙化。换言之，也可以说第一面114及第二面116通过分别设置多个凹部而被表面粗糙化。
这里，将设在第一面114的凸部为凸部A，并且将相邻的凸部A的顶点与顶点之间的距离为α。与此同样，将设在第二面116的凸部为凸部B，并且将相邻的凸部B的顶点与顶点之间的距离为β。在本发明中，优选α大于β。此外，优选α为β的1.5倍以上且10倍以下。此时，α的范围优选为0.2μm以上且1μm以下。此外，β的范围优选为0.02μm以上且0.1μm以下。
注意，如上所述，也可以说，第一面114及第二面116通过分别设置多个凹部被表面粗糙化。因此，当将设在第一面114的凹部为凹部A时，相邻的凹部A的沟槽与沟槽之间的距离为α。与此同样，当将设在第二面116的凹部为凹部B时，相邻的凹部B的沟槽与沟槽之间的距离为β。
注意，在第一面114和第二面116上，并不一定设有规则的凸部，而只要第一面114的整体粗糙度和第二面116的整体粗糙度之间的程度不同即可。就是说，在第一面114或第二面116上，所有凸部的顶点之间的距离并不需要为固定的。换言之，其特征在于：当在第一面114整体上使相邻的凸部A的顶点与顶点之间的距离α平均化，而在第二面116整体上使相邻的凸部B的顶点与顶点之间的距离β平均化时，α的平均值大于β的平均值。
注意，如上所述的微结构在第一结构层102和第二结构层104之间具有空隙部106，是第二结构层104的两端部固定于第一结构层102上的梁柱结构(也称为梁；beam)。但是，本发明不局限于上述结构，也可以仅是第二结构层的一端固定于第一结构层的悬臂梁结构(也称为悬臂；cantilever)。另外，第二结构层也可具有梳状、齿轮状等的形状，只要是第二结构层至少具有可以改变位置的部位的结构即可。
本发明包括相对的面为粗糙面的第一结构层和第二结构层。此外，在第一结构层和第二结构层之间表面粗糙的程度不同。通过使用本发明的微结构，可以减小第二结构层在移动之际与第一结构层接触的部分。因此，可以防止第一结构层和第二结构层因微结构工作时的冲击或静电等而贴合，即所谓的压弯(也称为粘连；sticking)。
此外，在本发明的微结构中，可动部设有凸部。结果，可以分散可动部的内应力，使得更容易移动。另外，也可以提高可动部的耐久性。
实施方式2
参照图2A至2D、图3A至3D说明本发明的微结构的制造方法的一例。
首先，准备具有绝缘性表面的衬底200。接着，在衬底200上形成基底绝缘膜202(图2A)。作为具有绝缘性表面的衬底200，可以举出玻璃衬底、石英衬底、塑料衬底等。通过在塑料衬底上形成微结构，可以获得轻量、具有柔性的薄型器件。此外，也可通过研磨等减薄玻璃衬底而获得薄型器件。另外，也可使用在金属等导电衬底、硅等半导体衬底上形成有绝缘膜的衬底。
作为基底绝缘膜202，使用氧化硅、氮化硅、包含氧的氮化硅、或者包含微量氮的氧化硅等的材料。通过使用等离子体CVD法、低压CVD法、溅射法、PVD法等将使用上述材料的膜形成为单层或多层即可。此外，在衬底的凹凸以及来自衬底的杂质扩散不成为问题的情况下，也可不形成基底绝缘膜。
接着，在基底绝缘膜202上形成第一结构层206。下面，具体地说明第一结构层206的形成。
首先，在基底绝缘膜202上形成非晶半导体膜204。作为非晶半导体膜204，可以使用硅或硅锗(SiGe)等的材料。通过使用等离子体CVD法、低压CVD法、溅射法、PVD法等形成使用上述材料的膜。此外，也可使用形成了基底绝缘膜202的薄膜形成装置连续地形成基底绝缘膜202和非晶半导体膜204。
接着，向非晶半导体膜204照射激光束且将其结晶化(图2B)。作为用于非晶半导体膜204的结晶化的激光器，可以使用能够获得连续振荡型的激光束(下面称作CW激光束)或脉冲振荡型的激光束(下面称作脉冲激光束)的激光器。作为具体的激光束，可以使用从Ar激光器、Kr激光器、受激准分子激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、变石(alexandrite)激光器、Ti：蓝宝石激光器、铜蒸气激光器和金蒸气激光器中的一种或多种振荡的激光束。通过照射这样的激光束的基波、或二次谐波至四次谐波的激光束，可以得到大粒径的结晶。例如，可以使用Nd∶YVO4激光器(基波为1064nm)的二次谐波(532nm)和三次谐波(355nm)。此时，激光束的能量密度需要为0.01至100MW/cm2左右(优选是0.1至10MW/cm2)。另外，以10至2000cm/sec左右的扫描速率照射激光束。
此外，可以照射连续振荡的基波的激光束和连续振荡的高次谐波的激光束。此外，也可以照射连续振荡的基波的激光束和脉冲振荡的高次谐波的激光束。通过照射多种激光束，可以补充能量。
此外，也可使用这样的脉冲振荡激光束，其可以如下振荡频率振荡激光束，该振荡频率能够在半导体膜由激光束熔化开始到固化之前照射下一个脉冲的激光束。通过以这样的频率振荡激光束，可以获得在扫描方向上连续生长的晶粒。具体而言，作为脉冲振荡型的激光器的振荡频率，采用10MHz以上。这是比通常使用的几十至几百Hz频带显著高的频带。
注意，根据形成膜的方法，非晶半导体膜204有可能包含氢。在此情况下，优选进行热处理来进行半导体膜的脱氢，以便避免氢因激光束的照射而喷出。
通过以上工序，形成要成为第一结构层206的结晶半导体膜(图2C)。此时，通过激光照射而形成的第一结构层206(结晶半导体膜)的表面由利用激光束照射的表面粗糙处理而表面粗糙化，在该第一结构层206的表面上形成有称为脊的凹凸。就是说，利用激光照射的非晶半导体膜的结晶化工序是使第一结构层表面粗糙化的表面粗糙处理。注意，脊是指形成在晶粒互相碰撞的点上的膜的不规则的隆起部分。这里，假设将被形成的凸部为凸部A，例如相邻的凸部A的顶点与顶点之间的距离为0.2μm以上且1μm以下。注意，这里被形成的脊并不一定是规则的。在形成于第一结构层206的表面的多个凸部A上，当将相邻的凸部A的顶点与顶点之间的距离平均化时，该距离为0.2μm以上且1μm以下即可。此外，也可根据激光照射条件形成规则的脊。
接着，在第一结构层206上形成牺牲层210。注意，牺牲层是指在之后的工序中要被选择性地去除的层。下面，具体地说明牺牲层210的形成。
首先，在第一结构层206上形成由钨(W)、钼(Mo)、钛(Ti)等金属材料、或者以上述金属材料为主要成分的合金等中的任何一种材料或多种材料组成的金属膜208。金属膜208通过使用溅射法形成为单层或多层。
接着，向金属膜208照射激光束(图2D)，对于金属膜208进行表面粗糙处理。金属膜208的表面由所述表面粗糙处理表面粗糙化，在该金属膜208的表面形成凹凸(图3A)。当形成金属膜208的凹凸时，可以使用CW激光束和脉冲激光束。作为激光束，可以使用从Ar激光器、Kr激光器、受激准分子激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、变石激光器、Ti：蓝宝石激光器、铜蒸气激光器和金蒸气激光器中的一种或多种所振荡的激光束。
注意，也可照射基波的CW激光束和高次谐波的CW激光束。此外，也可照射基波的CW激光束和高次谐波的脉冲振荡激光束。通过照射多种激光束，可以补充能量。
此外，也可使用这样的脉冲振荡激光束，其可以如下振荡频率振荡激光束，该振荡频率能够在金属膜208由激光束熔化开始到固化之前照射下一个脉冲的激光束。具体而言，作为脉冲振荡型的激光器的振荡频率，采用10MHz以上。这是比通常使用的几十至几百Hz频带显著高的频带。注意，上述的激光器的种类根据要照射的金属膜208的材料等适当地选择。因此，必须根据要照射的金属膜208适当地考虑激光照射条件。
注意，也可进行利用RTA(快速热退火；Rapid ThermalAnnealing)法的加热处理而代替激光照射，来进行金属膜208的表面粗糙处理。作为RTA法，使用卤灯可以金卤灯、氙灯、碳灯、高压钠灯、高压汞灯等的灯。使用这些灯可以使温度急剧上升，在几分钟至几微秒之间瞬间加热。
如上所述，通过向金属膜208照射激光束或从灯发射的光，可对金属膜208的表面进行表面粗糙处理。在通过这种表面粗糙处理被表面粗糙化了的金属膜208的表面上形成多个凹凸。这里，假设将被形成的凸部为凸部B，例如相邻的凸部B的顶点与顶点之间的距离为0.02μm以上且0.1μm以下。注意，所有相邻的凸部B的顶点与顶点之间的距离并不必须规则的，只要平均距离为0.02μm以上且0.1μm以下即可。
接着，通过使用光刻法及蚀刻法将金属膜208加工为所希望的形状，来形成牺牲层210。通过以上工序，形成其表面形成有凹凸的牺牲层210(图3B)。注意，在本实施方式中，示出了加工金属膜208来形成具有所希望形状的牺牲层的例子，当然也可通过使用光刻法及蚀刻法将第一结构层加工为所希望的形状。第一结构层至少存在于牺牲层下即可。
此外，在本实施方式中，在通过表面粗糙处理将金属膜208的表面表面粗糙化之后，形成牺牲层210，但是本发明不局限于此，只要最后获得的牺牲层210的表面被表面粗糙化即可。例如，也可通过使用光刻法及蚀刻法先加工金属膜208，向该加工后的膜照射激光束或从灯发射的光来形成其表面形成有凹凸的牺牲层210。
接着，在第一结构层206及牺牲层210上形成第二结构层212。第二结构层212只要是由用于之后蚀刻牺牲层的蚀刻剂对于牺牲层210可以得到蚀刻选择比的材料即可。例如，可以使用通过使用氧化硅、氮化硅、包含氧的氮化硅或包含微量氮的氧化硅等的材料形成的绝缘膜。此外，也可使用对于由钨、钼等组成的牺牲层210可以得到蚀刻选择比的金属，例如钽(Ta)、铝(Al)等。通过使用光刻法及蚀刻法将使用这些对于牺牲层210可以得到蚀刻选择比的材料来形成的层加工为所希望的形状，以形成第二结构层212。此时，第二结构层212与牺牲层210接触的面成为沿牺牲层210的粗面表面的面。就是说，在第二结构层212与牺牲层210接触的面上，形成有沿形成于牺牲层210的凸部B的多个凸部，以被表面粗糙化。
接着，蚀刻去除牺牲层210。通过可以得到第一结构层206、牺牲层210、以及第二结构层212的选择比的方法进行蚀刻。例如，在使用钨或钼作为牺牲层的情况下，可以通过使用混合有氨、过氧化氢水及纯水的液体的湿法蚀刻法去除牺牲层。例如，可以使用分别以3：5：2的比率混合28wt％的氨水、31wt％的过氧化氢水及纯水的液体(在本说明书中记载为过氧化氢氨水)。注意，本发明不局限于此，实施者可以适当地选择蚀刻法及蚀刻剂。
当如上那样去除牺牲层210时，在牺牲层210存在的地方产生空隙部214。因此，可以获得具有空隙部的微结构。
注意，如上所述的微结构在第一结构层206和第二结构层212之间具有空隙部214，是第二结构层212的两端部固定于第一结构层206的梁柱结构(也称为梁；beam)。但是，本发明不局限于上述结构，也可以只是第二结构层的单端固定于第一结构层的悬臂梁结构(也称为悬臂；cantilever)。另外，第二结构层也可具有梳状、齿轮状等的形状，只要是第二结构层至少为立体结构即可。
本发明的特征在于形成相对的面为粗糙面的第一结构层和第二结构层。此外，粗糙面的程度在第一结构层和第二结构层之间不同。因此，可以防止在通过湿法蚀刻法去除牺牲层之际成为可动部的结构层因毛细管现象而压弯。
此外，在本发明中，在第一结构层及第二结构层的相对的面上设有多个凸部。在本实施方式中，第二结构层的一部分起到可以改变位置的可动部的作用。因此，由于在可动部设有凸部，所以可以分散应力，更容易移动，以提高可动部的耐久性。
注意，本实施方式可以与上述实施方式1组合。
实施方式3
在本实施方式中，参照图4A至4E说明将铝用于牺牲层的情况。注意，除了牺牲层之外的材料及制造方法等按照上述实施方式2。注意，在本实施方式中，采用仅仅固定具有可动部的结构层(形成在牺牲层上的结构层)的单端的悬臂梁结构(悬臂；cantilever)。
首先，与实施方式2同样，形成到第一结构层206。接着，通过使用溅射法在第一结构层206上形成铝膜309(图4A)。注意，也可采用其他金属和铝膜的叠层结构。注意，在采用叠层结构的情况下，铝膜要为上层。
接着，在铝膜309的表面上进行表面粗糙处理。通过该表面粗糙处理，在铝膜309的表面上形成凹凸，被表面粗糙化(图4B)。作为表面粗糙处理的方法，例如可以进行250℃以上的加热处理，使得在铝膜309上产生称为小丘的微小突起，以形成凸部。或者，也可通过使电流流入铝膜309来部分发热，以部分加热铝膜309的表面，在该铝膜309的表面上选择性地形成凸部，以使其表面表面粗糙化。
接着，通过使用光刻法及蚀刻法将铝膜309加工为所希望的形状，以形成牺牲层310。注意，在本实施方式中，示出了通过使用光刻法及蚀刻法将作为成为牺牲层310的铝膜309下层的第一结构层206也加工为所希望的形状的例子。当然，与实施方式2同样，第一结构层206也可不加工。此外，在铝膜309上形成凹凸来表面粗糙化的工序和加工铝膜309的工序的顺序没有限定。因此，也可先将铝膜加工为预定形状来形成牺牲层，在该牺牲层的表面形成凹凸来表面粗糙化。通过以上工序，在表面上形成有凹凸且表面粗糙化了的牺牲层310(图4C)。
接着，在牺牲层310上形成第二结构层312。第二结构层312只要是由用于之后蚀刻牺牲层的蚀刻剂对于牺牲层310可以得到蚀刻选择比的材料即可。例如，可以使用通过使用氧化硅、氮化硅、包含氧的氮化硅或包含微量氮的氧化硅等的材料形成的绝缘膜。此外，也可使用对于由铝组成的牺牲层310可以得到蚀刻选择比的金属。将使用这些对于牺牲层310可以得到蚀刻选择比的材料来形成的层通过使用光刻法及蚀刻法加工为所希望的形状，以形成第二结构层312。此时，第二结构层312与牺牲层310接触的面成为沿牺牲层310的粗面表面的面。就是说，在第二结构层312与牺牲层310接触的面上，形成有沿形成于牺牲层310的凸部的多个凸部，以第二结构层312被表面粗糙化。
注意，在通过使用CVD法形成由氧化硅、氮化硅、包含氧的氮化硅或包含微量氮的氧化硅等的材料组成的绝缘膜作为第二结构层312的情况下，可以省略在铝膜309(牺牲层310)的表面上形成凹凸的表面粗糙处理。这是因为，因使用CVD法形成绝缘膜时的温度在其下层的铝膜309(牺牲层310)上产生小丘，而使该铝膜309表面被表面粗糙化。
接着，蚀刻去除牺牲层310。通过可以得到第一结构层206、牺牲层310、以及第二结构层312的选择比的方法进行蚀刻。例如，在本实施方式中，由于使用铝膜作为牺牲层310，所以可以通过使用混合有磷酸、醋酸、硝酸、纯水的液体的湿法蚀刻法去除牺牲层。例如，可以使用分别以体积％为85:5:5:5的比率混合磷酸、醋酸、硝酸、纯水的酸(在本说明书中，将以上述比率混合有各种液体的酸记载为铝混酸)。注意，本发明不局限于此，实施者可以适当地选择蚀刻法及蚀刻剂。
当如上那样去除牺牲层310时，在牺牲层310存在的地方产生空隙部314。因此，可以获得具有空隙部的微结构。
注意，如上所述的微结构在第一结构层206和第二结构层312之间具有空隙部314，是第二结构层312的单端部固定于第一结构层206的悬臂梁结构(也称为悬臂；cantilever)。但是，本发明不局限于上述结构，也可以是第二结构层的双端部固定于第一结构层的梁柱结构(也称为梁；beam)。另外，第二结构层也可具有梳状、齿轮状等的形状。
本发明的特征在于形成相对的面为粗面的第一结构层和第二结构层。此外，粗面的程度在第一结构层和第二结构层之间不同。因此，可以防止在通过湿法蚀刻法去除牺牲层之际成为可动部的结构层因毛细管现象而压弯。
此外，在使用通过CVD法形成的膜作为第二结构层的情况下，可以省略在牺牲层形成凹凸的工序，从而谋求缩短制造时间。
此外，由于在起到其一部分或整体可以改变位置的可动部的作用的第二结构层上设有凸部，所以可以分散应力。因此，微结构的可动部可以容易移动，并可以提高耐久性。
注意，本实施方式可以与上述实施方式1组合。
实施方式4
在本实施方式中，使用图5A至图6C说明设有开口部的结构体的制造方法的一例。注意，除了在第二结构层中设置开口部以外的结构及制造方法按照上述实施方式2或实施方式3。
首先，在绝缘衬底上形成第一结构层502。接着，在第一结构层502上形成牺牲层504(图5A)。注意，在图5A至5D中，省略衬底。
第一结构层502及牺牲层504可以与上述实施方式2或实施方式3同样制作。具体而言，第一结构层502形成为其表面具有多个凸部的结晶半导体膜。此外，牺牲层504通过使用钨、钼、或者铝形成，并且其表面形成有多个凸部。就是说，第一结构层和牺牲层都具有粗糙面。此外，第一结构层和牺牲层的粗糙度互不相同。
接着，在牺牲层504上形成第二结构层506(图5B)。第二结构层506也与上述实施方式2或实施方式3同样形成。
在本实施方式中，当形成第二结构层506时，设置开口部508。注意，设在第二结构层506中的开口部508的形状、大小、以及数量没有特别的限定。此外，在设置多个开口部的情况下，每一开口部的形状、大小等也可互不相同。图5C及5D分别表示设有牺牲层504、以及开口部508的第二结构层506的俯视图、以及沿O-P线的截面图。注意，在图5C、5D中，省略了第一结构层502。
接着，去除牺牲层504(图6A)。图6B及6C分别表示去除牺牲层504之后的第二结构层506的俯视图、以及沿O-P线的截面图。牺牲层蚀刻的方法按照上述实施方式2或实施方式3。通过牺牲层蚀刻，形成空隙部510。因此，可以得到具有空隙的微结构。
通过如本实施方式那样在第二结构层中设置开口部，可以缩短牺牲层蚀刻的时间。此外，由于形成相对的表面为粗糙面的第一结构层及第二结构层，所以可以防止结构层的压弯。
此外，本实施方式可以与上述实施方式自由组合。
实施方式5
在本实施方式中，使用图7A至7D说明牺牲层的湿法蚀刻法的一例。
在本发明中，当将钨、钼用于牺牲层时，可以使用过氧化氢氨水作为蚀刻剂。这样，在将过氧化氢氨水等的湿法蚀刻适用于牺牲层蚀刻的情况下，通过使衬底或蚀刻用的容器振动，或通过使蚀刻剂流动，可以缩短牺牲层的蚀刻时间。以下，使用图7A至7D说明湿法蚀刻的方法的一例。
如图7A至7D所示，液体状的蚀刻剂423，例如过氧化氢氨水等装满了湿法蚀刻装置420所具有的容器421内。在容器421中配置有衬底422。就是说，衬底处于浸在蚀刻剂423中的状态。
在被浸在蚀刻剂423中之前的衬底422上至少形成有牺牲层、以及在牺牲层上的结构层(第二结构层)。衬底422在容器421中由衬底支撑体424保持。
在图7A中，振动容器421，以使蚀刻剂423流动。另一方面，在图7B中，振动衬底支撑体424而不振动容器421，以便流动蚀刻剂423。
此外，在图7C中，搅拌蚀刻剂423，以使蚀刻剂423流动。另外，在图7D中，在容器421上设置蚀刻剂423的导入口425及排出口426，导入且排出蚀刻剂423，以使蚀刻剂423流动。
这样，通过使蚀刻剂流动，可以缩短牺牲层的蚀刻时间。此外，可以使牺牲层与蚀刻剂高效率地反应，从而可以防止牺牲层的残留。
注意，本实施方式可以与上述实施方式自由组合。
实施方式6
在本实施方式中，说明涉及本发明的半导体器件的制造方法的一个例子。涉及本发明的半导体器件在绝缘表面上具有微结构和半导体元件。在此，参照附图说明在同一衬底上制造微结构和半导体元件的方法。在附图中，上面的图示出了俯视图，而下面的图示出了沿着俯视图的O-P、O′-P、或者Q-R线的截面图。此外，以半导体元件被形成的区域为元件区域800a，而以微结构被形成的区域为结构体区域800b。注意，在俯视图中，省略了衬底和基底绝缘膜等结构的一部分。
首先，准备具有绝缘表面的衬底801。在此，具有绝缘表面的衬底801是指玻璃衬底、石英衬底、塑料衬底等。另外，也可以使用如下衬底，即，在由金属元素等制成的导电衬底或由硅等制成的半导体衬底上形成了使用具有绝缘性的材料的层的衬底。当在塑料衬底上形成微结构和半导体元件时，可以制造又轻又薄且高柔性的半导体器件。此外，当在玻璃衬底上形成半导体器件之后，通过从衬底的背表面研磨等的方法减薄衬底时，也可形成又轻又薄的半导体器件。在本实施方式中，使用玻璃衬底。
接着，在衬底801上形成基底绝缘膜802(图8A1、A2)。基底绝缘膜802可用具有绝缘性的材料例如氧化硅、氮化硅或氧氮化硅等以单层或叠层结构形成。此外，基底绝缘膜802也可以通过使用等离子体CVD法、减压CVD法、溅射法、PVD法等形成。在本实施方式中，说明使用两层结构的基底绝缘膜802的情况。
作为基底绝缘膜802的第一层，形成具有10nm以上且200nm以下(优选为50nm以上且100nm以下)厚度的氧氮化硅膜。该氧氮化硅膜可以利用等离子体CVD方法，以SiH4、NH3、N2O和H2作为反应气体来形成。接下来，作为基底绝缘膜802的第二层，形成具有50nm以上且200nm以下(优选为100nm以上且150nm以下)厚度的氧氮化硅膜。该氧氮化硅膜可利用等离子体CVD方法，以SiH4和N2O作为反应气体形成。
接下来，形成半导体膜，所述半导体膜将成为构成半导体元件的半导体层804、以及构成微结构的第一结构层806(图8A1、A2)。该半导体膜(将之后的半导体层804和第一结构层806共同记为半导体膜)可以通过形成非晶硅膜，并将该非晶硅膜结晶化来获得。下面，具体地说明。
首先，使用溅射法、LPCVD法、或者等离子体CVD法等在基底绝缘膜802上以40nm至60nm的范围的膜厚度形成非晶硅膜。
接下来，对非晶硅膜照射激光束，以将其结晶化。此外，也可通过组合激光束的照射和用加热炉或RTA(快速热退火；Rapid ThermalAnnealing)加热的加热处理等来结晶化。
作为激光束的照射，可以利用CW激光束或脉冲激光束。作为激光束，可以使用从选自Ar激光器、Kr激光器、受激准分子激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、变石激光器、Ti：蓝宝石激光器、铜蒸汽激光器和金蒸汽激光器的一种或多种所振荡的激光束。例如，可以使用Nd:YVO4激光器(基波为1064nm)的二次谐波(532nm)或三次谐波(355nm)。此时，激光束的能量密度必须为0.01MW/cm2至100MW/cm2左右(优选为0.1MW/cm2至10MW/cm2)。另外，以扫描速度为10cm/sec至2000cm/sec来照射激光束。
注意，也可照射具有连续振荡的基波的激光束和具有连续振荡的高次谐波的激光束。或者，也可照射具有连续振荡的基波的激光束和具有脉冲振荡的高次谐波的激光束。通过照射多个激光束，可以对宽范围的能量区域进行补偿。此外，也可以使用如下脉冲激光束，其中以非晶硅膜由激光束熔化开始到固化之前可以照射下一个脉冲的激光束的振荡频率振荡激光束。通过以这样的频率照射激光束，可以获得向扫描方向连续地生长的半导体膜(结晶硅膜)。能够获得这样的激光束的脉冲振荡的激光器的振荡频率为10MHz以上，是比一般使用的几十Hz至几百Hz的频带显著高的频带。在通过照射这样的激光束来获得的半导体膜(结晶硅膜)的表面上产生被称为脊的凹凸，即半导体膜的表面被表面粗糙化。就是说，成为第一结构层806的半导体膜由激光束的照射进行表面粗糙处理，其表面被表面粗糙化。当以在此被形成的凸部为凸部A时，例如，相邻的凸部A的顶点与顶点之间的距离为0.2μm以上且1μm以下。
在上述激光结晶化的工序中，也可使用促进非晶硅膜的结晶化的金属元素。例如，将镍(Ni)添加到非晶硅膜上，然后进行结晶化工序。像这样，通过使用金属元素进行热结晶化，可以降低用来结晶化的加热温度。另外，可以获得晶粒界面连续的半导体膜。在此，作为用于促进结晶化的金属元素，除镍外还可使用铁(Fe)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)、铂(Pt)、铜(Cu)、金(Au)等。可以将这些元素通过涂敷法如旋涂法、浸涂法等添加到非晶硅膜上。另外，也可使用等离子体CVD法、溅射法、以及蒸镀法等。
此外，由于促进结晶化的金属元素变成半导体器件的污染源，所以优选在将非晶硅膜结晶化之后进行吸杂工序以去除金属元素。在吸杂工序中，在将非晶硅膜结晶化之后，在硅膜上形成用作吸杂器(gettering sink)的层。接下来，通过加热处理将金属元素移动到吸杂器。作为吸杂器，可以使用多晶半导体层或添加有杂质的半导体层。例如，在硅膜上形成添加有惰性元素例如氩等的多晶半导体层，该多晶半导体层可用作吸杂器。通过添加惰性元素，使多晶半导体层产生扭曲，从而可以更有效地吸杂金属元素。此外，也可通过形成添加有磷等元素的半导体层，来捕获金属元素。
此外，根据形成膜的方法中，非晶硅膜有可能含有氢。在此情况下，优选进行热处理且脱出硅膜的氢，以便避免因激光束的照射而导致喷出氢。
在本实施方式中，使用等离子体CVD法形成大约50nm厚度的非晶硅膜。然后，使用旋涂法，将含有以重量换算为1ppm至100ppm(优选为10ppm)的镍的醋酸镍溶液涂敷到非晶硅膜的整个面。
接下来，使用RTA法以750℃、3min进行加热处理。另外，可以使用受激准分子激光器(λ＝308nm)以2.5mm/sec的扫描速度、60Hz、310mJ/cm2的能量密度照射激光束，来获得结晶硅膜。
接下来，吸杂结晶硅膜中的镍。首先，在结晶硅膜上以20nm至250nm的范围形成含有氩的吸杂用非晶半导体膜。在此，使用等离子体CVD法形成。虽然在本实施方式中将氩添加到吸杂用非晶半导体膜中，但是也可使用其他的稀有气体元素例如氦(He)、氖(Ne)、氪(Kr)、氙(Xe)等元素。
接下来，通过使用RTA法的热结晶化法进行750℃、3min的加热处理。在该工序中，结晶硅膜中的镍移动到吸杂用非晶半导体膜。注意，作为吸杂之际的加热处理，还可使用加热炉、激光照射、退火炉等。
此外，也可在形成吸杂用非晶半导体膜之前，还进行加热处理。通过在形成吸杂用非晶半导体膜之前进行加热处理，可以减少结晶硅膜的扭曲。结果，吸杂工序之际，镍(催化剂元素)容易被吸杂。
接下来，选择性地蚀刻并去除吸杂用非晶半导体膜。也可以使用利用ClF3而不使用等离子体的干法蚀刻、或者使用含有氟化氢、肼或氢氧化四甲基铵((CH3)4NOH)的水溶液等的碱溶液的湿法蚀刻等。通过以上工序，可以获得本实施方式的半导体膜(结晶硅膜)。
接下来，在之后形成第一结构层806的半导体膜上形成用于构成微结构的第一牺牲层808(图8A1、A2)。为了形成微结构所具有的空隙而设置第一牺牲层808。就是说，通过蚀刻等去除牺牲层，在微结构中形成空隙。空隙被制作在具有可动部的结构层的下方或上方，也可以记为与具有可动部的结构层接触的空隙部。
第一牺牲层808可以通过溅射法、CVD法等以钨、钼、钛等元素或化合物为材料形成。然后，对使用所述材料形成的膜进行表面粗糙处理，来将其表面表面粗糙化。在此，对成为第一牺牲层808的膜照射激光束来进行表面粗糙处理，在其表面上形成多个凹凸而表面粗糙化。当以在此被形成的凸部为凸部B时，例如，相邻的凸部B的顶点与顶点之间的距离可以为0.02μm以上且0.1μm以下。
在本实施方式中，形成大约400nm的钨膜作为第一牺牲层808，然后以输出150W、扫描速度100mm/sec的条件照射YAG激光(λ＝1064nm)。
此外，作为第一牺牲层808，也可使用铝。在此情况下，对用铝的膜进行加热处理来表面粗糙处理，在其表面上产生凹凸而表面粗糙化。此外，作为表面粗糙处理的方法，也可对用铝的膜选择性地流入电流而不进行加热处理，形成凹凸来表面粗糙化。
接下来，使用光刻法及蚀刻法将第一牺牲层808加工为任意形状。注意，对第一牺牲层808的激光照射也可在将第一牺牲层808加工为任意形状之后进行。
第一牺牲层808的厚度可以考虑多种因素决定，例如第一牺牲层808的材料、微结构的结构和操作方法、和用于牺牲层的蚀刻方法和蚀刻剂等。例如，如果牺牲层太薄，有可能蚀刻剂不能扩散，以致没有完全蚀刻牺牲层。而如果牺牲层太厚，去除牺牲层后形成的空隙太大。因此，当通过静电力操作微结构时，微结构因空隙太大而不能由静电力驱动。考虑到这些因素，例如，在形成由形成在第一牺牲层808下方的第一结构层806和之后要形成在第一牺牲层808上的第二结构层之间的静电力驱动的微结构的情况下，第一牺牲层808的厚度优选为0.5μm以上且3μm以下，更优选为1μm以上且2μm以下。
此外，如果使用因内应力强或紧密性低等而容易从半导体膜(第一结构层806)上剥落的材料作为第一牺牲层808，则不能一次形成厚层。在利用这种材料形成第一牺牲层808的情况下，也可重复进行形成膜和通过光刻法及蚀刻法的图形化，来加厚第一牺牲层808。
接下来，将半导体膜加工为任意形状来形成半导体层804及第一结构层806(图8A1、A2)。注意，虽然在本实施方式中，在形成第一牺牲层808之后将半导体膜图形化来形成半导体层804及第一结构层806，但是本发明不局限于此。例如，也可将半导体膜图形化来形成半导体层804及第一结构层806之后，形成第一牺牲层808。
接下来，在半导体层804、第一结构层806及第一牺牲层808上形成第一绝缘层809。注意，以形成在元件区域800a中的第一绝缘层809为栅极绝缘层810，以形成在结构体区域800b中的第一绝缘层809为第二结构层A812(图8B1、B2)。此时，第二结构层A812与下层的第一牺牲层808接触的面成为沿着该第一牺牲层808的被表面粗糙化了的表面的面。就是说，在第二结构层A812中，沿着形成在第一牺牲层808的凹凸在其表面上形成凹凸，以表面粗糙化。
第一绝缘层809(将栅极绝缘层810及第二结构层A812共同记为第一绝缘层809)与基底绝缘膜802同样，可以通过等离子体CVD法或溅射法等使用具有绝缘性的材料如氧化硅、氮化硅或氧氮化硅等形成。在本实施方式中，通过等离子体CVD法形成厚度大约为50nm的氧氮化硅膜(成分比：Si＝32％，O＝59％，N＝7％，H＝2％)。当然，第一绝缘层809不局限于氧氮化硅膜，也可以形成单层或叠层结构的其他具有绝缘性的层。
此外，作为第一绝缘层809的材料，也可使用具有高介电常数的金属元素氧化物，例如铪(Hf)氧化物。通过利用这种高介电常数材料形成第一绝缘层809，可以在低电压下驱动半导体元件且可以提供低耗电量的半导体器件。
此外，也可通过高密度等离子体处理形成第一绝缘层809。高密度等离子体处理是在等离子体密度为1×1011cm3以上、优选为1×1011cm3以上且9×1015cm3以下，并且利用高频例如微波(例如2.45GHz频率)的条件下的等离子体处理。如果在这种条件下产生等离子体，则实现低电子温度即从0.2eV到2eV。以低电子温度为特征的高密度等离子体由于活性种(active species)的动能低，所以可以形成具有很少等离子体损伤和很少缺陷的膜。
在能够进行这种等离子体处理的膜形成室中，配置形成有半导体层804、第一结构层806、以及第一牺牲层808的衬底(相当于被形成体)。然后，以产生等离子体用的电极即天线和被形成体之间的距离为20mm到80mm，优选为20mm到60mm，进行形成膜的处理。这种高密度等离子体处理可以实现低温处理(400℃以下的衬底温度)。因此，可以使用耐热性低的玻璃或塑料作为衬底801。
用于这种第一绝缘层809的膜形成气氛可以是氮气氛或氧气氛。氮气氛典型地是氮气和稀有气体的混合气氛、或者氮气、氢气和稀有气体的混合气氛。作为稀有气体，可以使用氦、氖、氩、氪和氙中的至少一种。此外，氧气氛典型地是氧气和稀有气体的混合气氛；氧气、氢气和稀有气体的混合气氛；或者一氧化二氮和稀有气体的混合气氛。作为稀有气体，可以使用氦、氖、氩、氪和氙中的至少一种。
通过使用这种工序，可以抑制对于其它膜的损伤，并且形成致密的第一绝缘层809。通过高密度等离子体处理形成的绝缘层可以改善该绝缘层和与之接触的层之间的界面状态。换句话说，通过使用高密度等离子体处理，可以改善成为栅绝缘层810的第一绝缘层809和半导体层804之间的界面状态。结果，可以提高半导体元件的电特性。此外，由于可以改善成为第二结构层A812的第一绝缘层809和第一结构层806之间的界面状态，所以可以制造具有高强度的第二结构层A812的微结构。
在此，尽管说明了使用高密度等离子体处理形成第一绝缘层809的情况，但例如也可对半导体层804及第一结构层806进行高密度等离子体处理。通过高密度等离子体处理，可以改进半导体层804及第一结构层806的表面。结果，可以提高半导体元件的电特性、以及微结构的耐久性。另外，高密度等离子体处理不仅能应用到第一绝缘层809的形成，还可应用到基底绝缘膜802和其他绝缘层的形成。
接下来，在第一绝缘层809上形成构成半导体元件的栅电极层814。栅电极层814是第一导电层813和第二导电层815的叠层结构。此外，同时还形成用于形成构成微结构的第二结构层B816、以及用于形成微结构的第二牺牲层817。第二结构层B816由第一导电层813构成，第二牺牲层817由第二导电层815构成(图8B1、B2)。构成栅电极层814的第一导电层813和第二导电层815可以通过溅射法或CVD法等以钨(W)、钽(Ta)等具有导电性的金属元素或金属元素化合物为材料形成。在本实施方式中，使用钽(Ta)和钨(W)分别作为第一导电层813和第二导电层815。注意，栅电极层814也可为单层结构。在此情况下，仅形成第二牺牲层817而不形成第二结构层B816。
此外，将第二结构层B816与由先前形成了的第一绝缘层809构成的第二结构层A812共同为本发明的微结构的第二结构层。但是，在栅电极层814不是叠层结构的情况下，也可不形成第二结构层B816。在此情况下，第二结构层仅由第一绝缘层809(第二结构层A812)形成。
此外，在第二牺牲层817与第一牺牲层808同时蚀刻的情况下，优选使用与第一牺牲层808相同的材料形成膜。但是，本发明不局限于这些材料，第一牺牲层808及第二牺牲层817也可使用相同的材料制作，也可使用不同的材料制作。
通过使用光刻法及蚀刻法将第一导电层813及第二导电层815加工为任意形状来获得栅电极层814、第二结构层B816及第二牺牲层817。注意，在使用干法蚀刻法来蚀刻的情况下，例如可以使用ICP(感应耦合等离子体)蚀刻法。作为蚀刻气体，可以适当地使用以Cl2、BCl3、SiCl4、CCl4等为代表的氯基气体；以CF4、SF6、NF3等代表的氟基气体；或者O2。此外，在使用多种导电材料形成第一导电层或第二导电层的情况下，可以通过适当地调整蚀刻条件(施加到线圈状电极上的电功率、施加到衬底801一侧的电极上的电功率、衬底801一侧的电极温度等)来蚀刻第一导电层或第二导电层。
接下来，将N型杂质元素添加到构成半导体元件的半导体层804中，来形成第一N型杂质区域818。在此，以栅电极层814为掩模，选择性地添加杂质元素。此外，在之后成为P型半导体元件的区域上，预先形成抗蚀剂掩模870。这样，N型杂质区域和P型杂质区域可以通过光刻法形成抗蚀剂掩模并添加杂质元素来选择性地形成。例如，在形成N型杂质区域的情况下，用抗蚀剂掩模等覆盖形成P型杂质区域的区域上即可。与此同样，在形成P型杂质区域的情况下，用抗蚀剂掩模等覆盖形成N型杂质区域的区域上即可。添加杂质元素的方法可以使用离子掺杂法或离子注入法。作为赋予N型的杂质元素，可以典型地使用磷(P)或砷(As)。作为赋予P型的杂质元素，可以使用硼(B)。
接下来，通过等离子体CVD法等形成由氮化硅等氮化合物或氧化硅等氧化物构成的绝缘层。然后，对该绝缘层进行垂直方向的各向异性蚀刻，来形成与栅电极层814的侧面接触的绝缘层(以下，记载为侧壁)822。注意，通过该工序，同时形成与第二结构层B816及第二牺牲层817的侧面接触的侧壁824(图9A1、A2)。
接下来，以栅电极层814及侧壁822为掩模，将N型杂质添加到半导体层804中，来形成第二N型杂质区域826和第三N型杂质区域828。注意，在栅电极层814下的半导体层804成为沟道形成区域820。
接下来，在成为N型半导体元件的区域中形成抗蚀剂掩模，将P型杂质元素添加到半导体层804中，来形成第一P型杂质区域829。注意，在栅电极层814及侧壁822下的半导体层804成为沟道形成区域821。N型杂质区域和P型杂质区域可以通过光刻法形成抗蚀剂掩模并添加杂质元素来选择性地形成。
此外，第二N型杂质区域826相当于低浓度杂质区域(LDD；轻掺杂漏区)，并且位于侧壁822下方。
此外，第三N型杂质区域828是具有比第二N型杂质区域826浓度高的杂质元素的高浓度杂质区域，并且相当于源区或漏区。第三N型杂质区域是隔着栅极绝缘层810与栅电极层814及侧壁822不重叠的区域。
这样，通过利用侧壁822在半导体层804中提供杂质浓度的差，可以防止由半导体元件的栅极长度变短导致的短沟道效应。
此外，在通过层叠不同导电材料以锥状制作栅电极层814的情况下，不必形成侧壁822。这是因为，在这种情况下，可以通过一次性添加杂质元素来形成低浓度杂质区域(LDD区域)及高浓度杂质区域(源区或漏区)。
接下来，为了激活杂质元素进行加热处理、红外光照射、或者激光束照射。此外，在激活的同时，可以恢复第一绝缘层809的等离子体损伤和第一绝缘层809和半导体层804之间界面的等离子体损伤。特别地，在从室温至300℃的气氛内，当利用受激准分子激光器从上表面或背表面激活杂质元素时，可以进行有效的激活。此外，也可通过照射YAG激光的二次谐波来进行激活。YAG激光器由于不需要经常维护，所以是一种优选的激活装置。
此外，也可在第一绝缘层809上形成由绝缘层如氧氮化硅膜、氧化硅膜等的钝化膜之后，通过加热处理、红外光照射、或者激光束照射来进行氢化。例如，通过等离子体CVD法形成厚度为100nm的氧氮化硅膜。然后使用洁净炉在300℃至550℃下加热1至12小时，从而进行半导体层的氢化。例如，使用洁净炉在氮气氛中以410℃加热1小时。该工序可以用包含于钝化膜中的氢来终止半导体层804中由添加杂质元素引起的悬挂键。此外，同时，也可进行上述杂质区域的激活处理。
通过上述工序，N型半导体元件830和P型半导体元件832被形成(图9A1、A2)。注意，尽管在本实施方式中，制作了N型半导体元件和P型半导体元件，但是本发明不局限于此，可以根据其目的适当地改变。例如，也可将所有的半导体元件成为N型或P型。
注意，尽管在本实施方式中，只在N型半导体元件830中设置了低浓度杂质区域，但是也可还在P型半导体元件832中设置低浓度杂质区域。
此外，在本实施方式中，使用抗蚀剂掩模等以不在构成微结构的第一结构层806中添加杂质元素。当然，也可在不被第二牺牲层817覆盖的区域中的第一结构层806中形成有杂质区域。
接下来，以覆盖整体的方式形成第二绝缘层834(图9B1、B2)。第二绝缘层834可以由具有绝缘性的无机材料、有机材料等形成。作为无机材料，可以使用氧化硅、氮化硅等。作为有机材料，可以使用聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、抗蚀剂、苯环丁烯、硅氧烷或聚硅氮烷。注意，硅氧烷树脂相当于包含Si-O-Si键的树脂。硅氧烷具有包含硅(Si)和氧(O)键的骨架结构。作为取代基，使用至少包含氢的有机基(例如烷基、芳烃)。作为取代基，也可使用氟基。另外，作为取代基，也可使用至少包含氢的有机基和氟基。聚硅氮烷是通过使用具有硅(Si)和氮(N)键的聚合物材料作为起始原料形成的。
接下来，顺序地蚀刻第二绝缘层834及第一绝缘层809(栅绝缘层810)，以形成第一接触孔836(参照图9B1、B2)。作为蚀刻，可以适用干法蚀刻法或湿法蚀刻法。在本实施方式中，通过干法蚀刻形成第一接触孔836。
接下来，在第二绝缘层834上及第一接触孔836中形成第二导电层。然后，通过使用光刻法及蚀刻法加工为任意形状，从而形成构成源电极、漏电极的布线838。此外，同时形成微结构的上部电极839(参照图9B1、B2)。作为成为布线838、以及上部电极839的第二导电层，可以使用包含如铝(Al)、钛(Ti)、钼(Mo)、钨(W)或硅(Si)的元素的膜或利用这些元素的合金膜。
接下来，顺序地蚀刻第二绝缘层834及第一绝缘层809(第二结构层A812)，以形成第二接触孔840，由此暴露出第一牺牲层808、以及第二牺牲层817(参照图10A1、A2)。注意，图10A1至图10B2仅示出了具有微结构的结构体区域800b。
作为蚀刻，可以适用干法蚀刻法或湿式蚀刻法。在本实施方式中，通过干法蚀刻形成第二接触孔840。第二接触孔840是为了蚀刻掉第一牺牲层808及第二牺牲层817而开口的。因此，确定第二接触孔840的直径以便蚀刻剂可流入。例如，第二接触孔840的直径优选为2μm以上。
此外，第二接触孔840也可形成为具有大直径的接触孔，以便容易地蚀刻第一牺牲层808及第二牺牲层817。换句话说，没有必要形成为如图10A1、A2所示的小孔，而是可以形成第二接触孔840以在留下第二绝缘层834的必要部分(例如，半导体元件上的绝缘层等)的同时暴露第二牺牲层817整体。
接下来，通过蚀刻去除第一牺牲层808及第二牺牲层817(图10B1、B2、C)。第一牺牲层808及第二牺牲层817的蚀刻可以使用适于牺牲层材料的湿法蚀刻液，或者通过干法蚀刻利用第二接触孔840进行。此外，在蚀刻工序中，必需选择用于第一结构层806的材料、用于第二结构层A812及第二结构层B816的材料、用于第一牺牲层808、第二牺牲层817的材料、以及用来去除牺牲层的蚀刻剂的合适组合。
例如，在牺牲层是钨(W)的情况下，则可通过在28wt％的氨水和31wt％的过氧化氢水按1:2的比率混合的溶液中漫泡约20分钟来进行。在本发明中，由于第一结构层及第二结构层相对的面上形成有多个凹凸即被表面粗糙化，所以可以防止因在湿法蚀刻后干燥之际的毛细管现象导致的微结构的压弯。另外，优选使用具有低粘性的有机溶剂(如环己胺)进行冲洗，或在低温低压的条件下进行干燥，或者组合两者，以便防止微结构的压弯。另外，冷冻干燥也是有效的。
此外，为了防止因毛细管现象导致的微结构的压弯，也可进行等离子体处理来给微结构的表面提供斥水特性。此外，也可在大气压等条件下利用F2或XeF2的干法蚀刻来蚀刻牺牲层。在此，如果第一牺牲层808和第二牺牲层817由不同的材料形成且不能用相同的蚀刻剂蚀刻，则必需对牺牲层蚀刻两次。在这种情况下，需要仔细地考虑牺牲层与没有蚀刻掉的与蚀刻剂接触的层(例如第一结构层806和第二绝缘层834等)之间的选择比。
通过利用这种工序，去除第一牺牲层808以形成第一空隙部842，并且蚀刻掉第二牺牲层817以形成第二空隙部844，由此可以制造出微结构850(图10B1、B2、C)。在此，微结构850具有设在第一结构层806和第二结构层A812之间的第一空隙部842。并且，具有提供在第二结构层B816和形成在其上的第二绝缘层834之间的第二空隙部844。微结构850的第二结构层A812及第二结构层B816可以在第一空隙部842及第二空隙部844中移动。
通过以上工序，可以获得在同一衬底上具有半导体元件852、以及微结构850的半导体器件860。
在如上述工序那样通过用激光照射的结晶化、或者用添加镍和激光照射的组合进行结晶化的情况下，可以在比仅由热处理的结晶化低的温度下进行结晶化。由此，可以扩大可用于处理的材料的范围。例如，在仅通过加热来结晶化半导体层的情况下，必需在1000℃左右的温度下进行约1小时的加热，因此，不能使用对热敏感的玻璃衬底或熔点在1000℃以下的金属元素。然而，通过使用上述工序，可以使用具有扭变点为593℃的玻璃衬底等。
此外，本发明通过在同一衬底上制造微结构及半导体元件，可以提供一种不需要组装或封装且制造成本低的半导体器件。
此外，本实施方式可以与上述实施方式自由组合来实施。
实施方式7
在本实施方式中，参照图13A和13B、图14说明将衬底从涉及本发明的半导体器件剥离并贴合到另一衬底或物体上的方法。
如图13A所示，涉及本发明的半导体器件960包括上述实施方式6所说明的N型半导体元件830、P型半导体元件832、以及微结构850。此外，本发明包括剥离层902、用作天线的导电层932、以及控制该导电层932的半导体元件930。其他结构按照上述实施方式6。
在从衬底801剥离半导体器件960的情况下，在制作基底绝缘膜802时形成剥离层902。剥离层902可以在被层叠的基底绝缘膜802的下方或之间形成。作为剥离层902，通过溅射法或等离子体CVD法等用单层或叠层结构来形成由选自钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、铅(Pb)、锇(Os)、铱(Ir)、硅(Si)中的元素、或者以上述元素为主要成分的合金材料或化合物材料构成的层。包含硅的层的结构可以为非晶体、微晶体和多晶体的任一种。
在剥离层902具有单层结构的情况下，形成例如钨层、钼层、或包含钨和钼的混合物的层。或者，形成包含钨的氧化物或氧氮化物的层、包含钼的氧化物或氧氮化物的层、或包含钨和钼的混合物的氧化物或氧氮化物的层。钨和钼的混合物相当于例如钨和钼的合金。此外，钨的氧化物有时称为氧化钨。
在剥离层902具有叠层结构的情况下，形成钨层、钼层、或包含钨和钼的混合物的层作为第一层，而形成包含钨、钼、或钨和钼的混合物的氧化物、氮化物、氧氮化物或氮氧化物的层作为第二层。
注意，在作为剥离层902形成包含钨的层和包含钨的氧化物的层的叠层结构的情况下，也可适用通过形成包含钨的层且在其上层形成包含氧化硅的层，从而在钨层和氧化硅层之间的界面上形成包含钨的氧化物的层。这与形成包含钨的氮化物、氧氮化物、以及氮氧化物的层的情况相同，可以在形成包含钨的层之后，在其上层形成氮化硅层、氧氮化硅层、氮氧化硅层。此外，钨的氧化物用WOx表示，其中X为2～3。X可以是2(WO2)、2.5(W2O5)、2.75(W4O11)、3(WO3)等。在形成钨的氧化物时，上述X并没有特别的限定，而可以基于蚀刻速率等来确定形成哪种氧化物。注意，作为蚀刻速率最好的是通过溅射法在氧气气氛中形成的包含钨的氧化物(WOx，0<X<3)的层。因此，为了缩短制造时间，可以通过溅射法在氧气气氛中形成包含钨的氧化物的层作为剥离层。此外，在使用金属层和包含金属氧化物的层的叠层结构作为剥离层的情况下，也可在形成金属层之后，对该金属层进行等离子体处理来在金属层上形成金属氧化膜。在进行等离子体处理的情况下，可以在氧气气氛中、氮气气氛中或N2O气氛中等进行等离子体处理，来在金属膜上形成金属氧化膜、金属氧氮化膜等。
控制导电层的半导体元件930可以与N型半导体元件830、P型半导体元件832同样制作。在此，半导体元件930与P型半导体元件832相同。导电层932以与半导体元件930所具有的布线接触的方式形成。导电层932通过使用等离子体CVD法、溅射法、印刷法、液滴喷射法由导电材料形成。导电层932优选由选自铝(Al)、钛(Ti)、银(Ag)、铜(Cu)中的元素、或以这些元素为主要成分的合金材料或化合物材料以单层或叠层结构形成。具体而言，导电层932可以通过丝网印刷法使用包含银的膏形成，然后进行50℃至350℃的加热处理来形成。或者，也可通过溅射法形成铝层，然后使用光刻法及蚀刻法将所述铝层图形化，来形成导电层932。在使用铝层的情况下，优选使用湿法蚀刻法，在湿法蚀刻加工之后优选进行200℃至300℃的加热处理。
另外，在本实施方式中，在半导体元件上设置第三绝缘层934，以便在之后的剥离工序等中保护半导体器件960。第三绝缘层934可由包含诸如DLC(类金刚石碳)的碳的层、包含氮化硅的层、包含氮氧化硅的层、或有机材料形成，并且优选由环氧树脂形成。
接下来，说明从衬底801剥离半导体器件960的方法(图13A、13B)。剥离方法具有各种各样的方法，在此示出一例。首先，通过照射激光束(例如UV光)在第三绝缘层934、第二绝缘层834、第一绝缘层809及基底绝缘膜802中形成开口部904。然后，可以使用物理的力从半导体器件960剥离衬底801。此外，也可在从半导体器件960剥离衬底801之前，向开口部904加入蚀刻剂，去除剥离层902。作为蚀刻剂，使用包含氟化卤素、卤素互化物的气体或液体。例如，作为包含氟化卤素的气体使用三氟化氯(ClF3)。注意，剥离层902也可残留一部分而不去除其全部。通过采用这样的方式，可以抑制蚀刻剂的消耗量且缩短剥离层902的去除所需要的处理时间。此外，也可在进行剥离层902的去除之后，在衬底801上保持半导体器件960。此外，优选再利用从半导体器件960剥离的衬底801，以便降低成本。
接下来，将半导体器件960的一个表面粘结到第一基体910上，以从衬底801上完全剥离。接着，将半导体器件960的另一个表面粘结到第二基体912上。然后，通过进行加热处理和加压处理中的单方或双方而由第一基体910和第二基体912密封半导体器件960。第一基体910和第二基体912相当于由聚丙烯、聚酯、乙烯、聚氟乙烯、氯乙烯等构成的薄膜、由纤维质材料构成的纸、基材薄膜(聚酯、聚酰胺、无机蒸镀沉积薄膜、纸类等)和粘结性合成树脂薄膜(丙烯基合成树脂、环氧基合成树脂等)的叠层薄膜等。
薄膜是由热压合而粘结到被处理体上的。在进行加热处理和加压处理之际，通过加热处理熔化设在薄膜的最外表面的粘结层或设在最外层的层(不是粘结层)，然后通过施加压力而粘结。此外，在第一基体910和第二基体912的表面上既可设有粘结层，也可不设有粘结层。粘结层相当于包含如热硬化树脂、紫外线硬化树脂、环氧树脂基粘结剂、树脂添加剂等粘结剂的层。
通过以上工序，可以制造具有挠性的半导体器件。此外，可以获得具有微结构的薄、柔且小的半导体器件。
注意，本实施方式可以与上述实施方式自由组合实施。
实施方式8
在本实施方式中，说明具有涉及本发明的微结构且能够进行无线通信的半导体器件的一例。
图11示出了半导体器件601的详细结构。首先，说明半导体器件601具有的电路604。电路604具有如下功能：接收从外部(在此相当于读写器)发射的电磁波以产生驱动半导体器件601的电力。另外，电路604还具有与外界进行无线通信的功能。因此，电路604包括电源电路611、时钟产生电路612、解调电路613、调制电路614、解码电路615、编码电路616、以及信息判断电路617等为无线通信而必要的电路。此外，根据用于无线通信的电磁波的频率或通信方法，有可能具有不同的电路结构，可以适当地改变。
电路604具有控制微结构603、或处理来自读写器的信息等功能。因此，电路604具有存储器、存储器控制电路、运算电路等。在示于图11中的例子中，电路604具有存储器621、存储器控制电路622、运算电路623、结构体控制电路624、A/D转换电路625、以及信号放大电路626。
电源电路611具有二极管及电容器，可以通过对产生在天线602上的交流电压进行整流来保持恒定电压，并且向每个电路提供该恒定电压。时钟产生电路612具有滤波器元件和分频电路，并且可以基于产生在天线602处的交流电压产生具有所需频率的时钟，并将该时钟提供给每个电路。
在此，时钟产生电路612产生的时钟的频率基本上小于等于用于在读写器和半导体器件601之间进行通信的电磁波的频率。此外，时钟产生电路612具有环形振荡器，并且可以通过由电源电路611输入电压来产生任意频率的时钟。
解调电路613具有滤波器元件以及放大电路，可以解调产生在天线602上的交流电压中包含的信号。解调电路613根据用于无线通信的调制方式具有不同结构的电路。解码电路615解码由解调电路613解调了的信号。所述被解调了的信号是从读写器发送的信号。信息判断电路617具有比较电路等，并且可以判断被解调了的信号是否是从读写器发送的正确信号。当信号被判断为正确信息时，信息判断电路617向每个电路(例如，存储器控制电路622、运算电路623或结构体控制电路624等)发送表示是正确的信号。收到所述信号的电路可以进行规定工作。
编码电路616编码从半导体器件601向读写器发送的数据。调制电路614调制编码了的数据，并且通过天线602发送到读写器。
发送给读写器的数据是存储在存储器621中的半导体器件固有的数据，或是通过半导体器件具有的功能获得的数据。半导体器件固有的数据例如是个体识别信息等数据，在半导体器件具有非易失性存储器的情形中，所述个体识别信息等存储在该非易失性存储器中。通过半导体器件具有的功能获得的数据例如是由微结构获得的数据、以及基于该数据进行了某种运算的数据等。
存储器621可以具有易失性存储器和非易失性存储器，并且存储半导体器件601固有的数据、以及由微结构603获得的信息等。尽管图11中仅示出了一个存储器621，但可以根据存储的信息类型和半导体器件601的功能具有多种存储器。存储器控制电路622在读取存储在存储器621中的信息时以及当将信息写入到存储器621中时，控制存储器621。具体而言，存储器控制电路622能够产生写入信号、读取信号、存储器选择信号等、以及指定地址等动作。
结构体控制电路624可以产生用来控制微结构603的信号。例如，在根据来自读写器的指令控制微结构603的情况下，基于由解码电路615解码的信号产生用于控制微结构603的信号。此外，在存储器621中存储有如用于控制微结构603的工作的程序等数据的情况下，基于从存储器621中读取的数据产生用于控制微结构603的信号。除此之外，结构体控制电路624可以具有如下反馈功能：基于存储器621中的数据、来自读写器的数据、以及从微结构603获得的数据来产生用于控制微结构603的信号。
运算电路623例如可以处理从微结构603获得的数据。此外，在上述结构体控制电路624具有反馈功能的情况下，运算电路623可以进行信息处理等。A/D转换电路625是用来转换模拟数据和数字数据的电路，并且可以向微结构603传送控制信号，或者转换来自微结构603的数据并将该数据传送给每个电路。信号放大电路626可以放大从微结构603获得的微弱信号并传送给A/D转换电路625。
微结构603与电路604电连接。此外，作为微结构603的具体结构，可以适用涉及本发明的微结构。例如，可以适用上述实施方式1至4所示的微结构。涉及本发明的微结构由于在可动部中相对的表面具有互不相同的粗糙度，所以可以防止在制造工艺中及在制造之后的工作中微结构发生不良。此外，通过在可动部设置凸部，使得该可动部结实，以提高耐久性。
此外，也可使用涉及本发明的微结构作为包含在解调电路613内的开关。通过使用本发明的微结构作为解调电路613的开关，可以缩小电路结构。当然，也可适当地使用上述实施方式所示的微结构作为所示的其它电路的开关。
可以通过这种半导体器件，进行无线通信。半导体器件所具有的微结构由于在可动部的相对的面上设有多个凹凸，所以不会在工作中压弯。因此，具有所述微结构的半导体器件可靠性良好。
实施方式9
在本实施方式中，使用图16说明上述实施方式所说明的半导体器件的具体结构及另一个使用例。
图16表示使用本发明的半导体器件作为压力传感器的情况的具体例子。如果汽车的轮胎1806的气压下降，轮胎1806的变形度变大并阻力增大，结果导致燃料费恶化，或产生引起事故的可能性。通过本实施方式的半导体器件，可以提供日常中较简单地监测轮胎1806的气压的系统。
如图16所示，将半导体器件1807设在轮胎1806的车轮1808部分。另外，通过使读写器1809靠近半导体器件1807来进行无线通信，可以获得轮胎1806的气压信息。作为半导体器件1807，例如可以适用上述实施方式所示的具有微结构603的半导体器件601。此外，无线通信技术等是与上述实施方式8同样的。
根据本实施方式，可以日常中较简单地监测轮胎的气压，而不需要去加油站或汽车维护工厂。
像这样，通过将半导体器件1807设在轮胎1806上，可以由无线通信日常检查轮胎1806的气压。半导体器件所具有的微结构由于其中在可动部分的相对的面上设有多个凹凸，所以不会在工作中(监视气压中)压弯。因此，具有所述微结构的半导体器件可靠性良好。
注意，本实施方式可以与上述实施方式自由组合而进行。
实施例1
在本实施例中，说明本发明的微结构的成为第一结构层的结晶硅膜和成为第二结构层的钨膜。图15A所示的照片是观察了结晶硅膜表面的扫描电子显微镜(SEM)照片。此外，图15B所示的照片是观察了钨膜的表面的扫描电子显微镜(SEM)照片。注意，图15A、15B都是将扫描电子显微镜的倍率设定为500000倍而观察的照片。
接下来，简单地说明图15A所示的结晶硅膜的制造方法。首先，在玻璃衬底上形成了大约50nm的非晶硅膜。接着，添加镍，通过加热处理将非晶硅膜结晶化。接着，使用氟酸去除形成在被结晶化了的硅膜上的氧化膜如自然氧化膜等。然后，对硅膜照射了激光束。激光束使用受激准分子激光器(λ＝308nm)以扫描速度2.5mm/sec、60Hz、能量密度310mJ/cm2照射。
接下来，隔着形成在硅膜上的氧化膜如自然氧化膜等形成了包含Ar等稀有气体元素的半导体膜。然后，通过加热处理将镍吸杂到包含稀有气体元素的半导体膜中。然后，使用如氢氧化四甲基铵(TMAH)等碱溶液蚀刻去除包含稀有气体元素的半导体膜，接着使用氟酸基溶液去除氧化膜。到此制作了的结晶硅膜的表面的SEM照片就是图15A。
如图15A的照片所示，可以看到在结晶硅膜的表面上形成有多个凹凸(脊)。因此，通过对非晶硅膜照射激光束来结晶化，可以获得形成有多个凹凸的结晶硅膜、即第一结构层。
接下来，简单地说明图15B。首先，在石英衬底上形成了大约400nm的钨膜。接着，使用YAG激光器(λ＝1064nm)以输出150W、扫描速度0.5mm/sec的条件照射。此时钨膜的表面的SEM照片就是图15B。
如图15B的照片所示，可以看到在钨膜的表面上也形成有多个凹凸。此外，也可看到其表面比图15A所示的结晶硅膜的表面更为粗糙。因此，通过对钨膜照射激光束可以获得比结晶硅膜粗糙的钨膜、即牺牲层。然后，在该牺牲层上形成第二结构层，可以获得沿着牺牲层的形状的第二结构层。由此，第二结构层比第一结构层粗糙。
附记
如上所述，本发明包括以下方式。
本发明的微结构包括第一结构层、以及可动的第二结构层，其中所述第一结构层的至少一个面具有多个凸部A，所述第二结构层的至少一个面具有多个凸部B，在所述多个凸部A中相邻的凸部A的顶点与顶点之间的距离与在所述多个凸部B中相邻的凸部B的顶点与顶点之间的距离互不相同，并且所述第一结构层的具有凸部A的一个面和所述第二结构层的具有凸部B的一个面相对。
此外，本发明的微结构的另一结构包括第一结构层、可动的第二结构层、以及在所述第一结构层和所述第二结构层之间的空隙部，其中所述第一结构层的至少一个面具有多个凸部A，所述第二结构层的至少一个面具有多个凸部B，在所述多个凸部A中相邻的凸部A的顶点与顶点之间的距离与在所述多个凸部B中相邻的凸部B的顶点与顶点之间的距离互不相同，并且所述第一结构层的具有凸部A的一个面和所述第二结构层的具有凸部B的一个面相对。
此外，本发明的微结构的另一结构包括第一结构层、以及可动的第二结构层，其中所述第一结构层的至少一个面具有多个凸部A，所述第二结构层的至少一个面具有多个凸部B，所述第一结构层的具有凸部A的一个面和所述第二结构层的具有凸部B的一个面相对，并且在所述多个凸部A中相邻的凸部A的顶点与顶点之间的距离比在所述多个凸部B中相邻的凸部B的顶点与顶点之间的距离大。
此外，本发明的微结构的另一结构包括第一结构层、可动的第二结构层、以及在所述第一结构层和所述第二结构层之间的空隙部，其中所述第一结构层的至少一个面具有多个凸部A，所述第二结构层的至少一个面具有多个凸部B，所述第一结构层的具有凸部A的一个面和所述第二结构层的具有凸部B的一个面相对，并且在所述多个凸部A中相邻的凸部A的顶点与顶点之间的距离比在所述多个凸部B中相邻的凸部B的顶点与顶点之间的距离大。
此外，本发明的微结构的另一结构为：所述凸部A的顶点与顶点之间的距离为所述凸部B的顶点与顶点之间的距离的1.5倍以上且10倍以下。
此外，本发明的微结构的另一结构为：所述凸部A的顶点与顶点之间的距离为0.2μm以上且1μm以下。
此外，本发明的微结构的另一结构为：所述凸部B的顶点与顶点之间的距离为0.02μm以上且0.1μm以下。
此外，本发明的微结构的另一结构为：所述第一结构层为结晶硅层。
此外，本发明的微结构的制造方法包括以下工序：在绝缘表面上形成第一结构层；对所述第一结构层进行表面粗糙处理；在所述第一结构层上形成牺牲层；对所述牺牲层进行表面粗糙处理；在所述牺牲层上形成第二结构层；以及去除所述牺牲层。
此外，本发明的微结构的另一制造方法包括以下工序：在绝缘表面上形成第一结构层；对所述第一结构层进行表面粗糙处理，以在所述第一结构层表面上形成多个凸部A；在所述第一结构层上形成牺牲层；对所述牺牲层进行表面粗糙处理，以在所述牺牲层表面上形成多个凸部C；在所述牺牲层上形成第二结构层；以及去除所述牺牲层。
此外，本发明的微结构的另一制造方法为：形成所述凸部A的顶点与顶点之间的距离以使其为所述凸部C的顶点与顶点之间的距离的1.5倍以上且10倍以下。
此外，本发明的微结构的另一制造方法为：形成所述凸部A的顶点与顶点之间的距离为0.2μm以上且1μm以下。
此外，本发明的微结构的另一制造方法为：形成所述凸部C的顶点与顶点之间的距离为0.02μm以上且0.1μm以下。
此外，本发明的微结构的另一制造方法为：照射激光束作为所述第一结构层的表面粗糙处理。
此外，本发明的微结构的另一制造方法为：使用钨、钼、或钛作为所述牺牲层，并且照射激光束作为所述牺牲层的表面粗糙处理。
此外，本发明的微结构的另一制造方法为：使用铝作为所述牺牲层，并且进行加热处理作为所述牺牲层的表面粗糙处理。
本申请基于2006年3月10日向日本专利局递交的申请号为NO.2006-066786的日本专利申请，该申请的全部内容通过引用被结合在本申请中。

Claims (22)

1.一种微结构，包括：
具有第一表面的第一结构层，所述第一表面具有第一粗糙度；以及
具有第一局部和第二局部的第二结构层，所述第一局部被固定到所述第一表面的第一部分，所述第二局部具有第二表面，所述第二表面具有第二粗糙度，所述第二表面面对所述第一表面的第二部分，在所述第一表面的所述第二部分与所述第二表面之间夹有空隙，
其中，
所述第一结构层及所述第二结构层中的至少一个可以改变位置；
所述第一粗糙度和所述第二粗糙度彼此不同，并且
所述第一结构层的最相邻的凸部的顶点之间的第一距离比所述第二结构层的最相邻的凸部的顶点之间的第二距离长。
2.根据权利要求1所述的微结构，其中，所述第一结构层及所述第二结构层之一为结晶硅膜。
3.根据权利要求1所述的微结构，其中，所述第一距离在0.2μm至1μm的范围内，而所述第二距离在0.02μm至0.1μm的范围内。
4.根据权利要求1所述的微结构，其中，所述第二结构层包括选自由氧化硅和氮化硅构成的组中的一种。
5.一种半导体器件，包括提供在衬底上的微结构和半导体元件，
其中，所述微结构包括第一结构层以及第二结构层，该第二结构层夹着空隙部与所述第一结构层相对、且部分地固定于所述第一结构层上；
所述半导体元件包括半导体层以及隔着栅绝缘层设置在所述半导体层上的栅电极层；
所述第一结构层由与所述半导体层相同的材料形成；
所述第二结构层的一部分由与所述栅绝缘层相同的材料形成；
所述微结构的所述第一结构层和所述第二结构层中的至少一个可以改变位置，并且所述第一结构层和所述第二结构层的相对的表面的粗糙度不同，并且
所述第一结构层的最相邻的凸部的顶点之间的第一距离比所述第二结构层的最相邻的凸部的顶点之间的第二距离长。
6.根据权利要求5所述的半导体器件，其中，所述微结构的所述第一结构层和所述半导体元件的所述半导体层都为结晶硅膜。
7.根据权利要求5所述的半导体器件，其中，所述第一距离在0.2μm至1μm的范围内，而所述第二距离在0.02μm至0.1μm的范围内。
8.根据权利要求5所述的半导体器件，其中，所述第二结构层包括选自由氧化硅和氮化硅构成的组中的一种。
9.根据权利要求5所述的半导体器件，其中，所述衬底选自由具有绝缘性表面的衬底、玻璃衬底、石英衬底和塑料衬底构成的组中的一种。
10.一种微结构的制造方法，包括以下工序：
在衬底上形成第一结构层；
对所述第一结构层进行表面粗糙处理；
在所述第一结构层上形成牺牲层；
对所述牺牲层进行表面粗糙处理；
在所述第一结构层及所述牺牲层上形成第二结构层；以及
去除所述牺牲层，以形成空隙部，
其中，所述第一结构层的最相邻的凸部的顶点之间的第一距离比所述第二结构层的最相邻的凸部的顶点之间的第二距离长。
11.根据权利要求10所述的微结构的制造方法，其中，使用钨、钼、或者钛形成所述牺牲层。
12.根据权利要求10所述的微结构的制造方法，其中，使用铝形成所述牺牲层。
13.根据权利要求10所述的微结构的制造方法，其中，所述第一距离在0.2μm至1μm的范围内，而所述第二距离在0.02μm至0.1μm的范围内。
14.根据权利要求10所述的微结构的制造方法，其中，所述第二结构层包括选自由氧化硅和氮化硅构成的组中的一种。
15.一种微结构的制造方法，包括以下工序：
在衬底上形成第一结构层；
通过照射激光束对所述第一结构层进行表面粗糙处理；
在所述第一结构层上形成牺牲层；
通过照射激光束对所述牺牲层进行表面粗糙处理；
在所述第一结构层及所述牺牲层上形成第二结构层；以及
去除所述牺牲层，以形成空隙部，
其中，所述第一结构层的最相邻的凸部的顶点之间的第一距离比所述第二结构层的最相邻的凸部的顶点之间的第二距离长。
16.根据权利要求15所述的微结构的制造方法，其中，使用钨、钼、或者钛形成所述牺牲层。
17.根据权利要求15所述的微结构的制造方法，其中，所述第一距离在0.2μm至1μm的范围内，而所述第二距离在0.02μm至0.1μm的范围内。
18.根据权利要求15所述的微结构的制造方法，其中，所述第二结构层包括选自由氧化硅和氮化硅构成的组中的一种。
19.一种微结构的制造方法，包括以下工序：
在衬底上形成第一结构层；
通过照射激光束对所述第一结构层进行表面粗糙处理；
在所述第一结构层上形成牺牲层；
通过加热处理对所述牺牲层进行表面粗糙处理；
在所述第一结构层及所述牺牲层上形成第二结构层；以及
去除所述牺牲层，以形成空隙部，
其中，所述第一结构层的最相邻的凸部的顶点之间的第一距离比所述第二结构层的最相邻的凸部的顶点之间的第二距离长。
20.根据权利要求19所述的微结构的制造方法，其中，使用铝形成所述牺牲层。
21.根据权利要求19所述的微结构的制造方法，其中，所述第一距离在0.2μm至1μm的范围内，而所述第二距离在0.02μm至0.1μm的范围内。
22.根据权利要求19所述的微结构的制造方法，其中，所述第二结构层包括选自由氧化硅和氮化硅构成的组中的一种。
CN2007100862323A 2006-03-10 2007-03-09 微结构、半导体器件、以及微结构的制造方法 Expired - Fee Related CN101033057B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-066786 2006-03-10
JP2006066786 2006-03-10
JP2006066786 2006-03-10

Publications (2)

Publication Number Publication Date
CN101033057A CN101033057A (zh) 2007-09-12
CN101033057B true CN101033057B (zh) 2013-05-01

Family

ID=38518405

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100862323A Expired - Fee Related CN101033057B (zh) 2006-03-10 2007-03-09 微结构、半导体器件、以及微结构的制造方法

Country Status (3)

Country Link
US (1) US7741687B2 (zh)
KR (1) KR101370666B1 (zh)
CN (1) CN101033057B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9932222B2 (en) 2013-04-12 2018-04-03 International Business Machines Corporation Micro-electro-mechanical system (MEMS) structures and design structures

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8043950B2 (en) * 2005-10-26 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
FR2895986B1 (fr) * 2006-01-06 2008-09-05 Centre Nat Rech Scient Preparation de microcomposants multicouches par la methode de la couche epaisse sacrificielle
WO2009035063A1 (en) * 2007-09-14 2009-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic appliance
JP5202236B2 (ja) * 2007-11-13 2013-06-05 株式会社半導体エネルギー研究所 微小電気機械スイッチ及びその作製方法
JP5286046B2 (ja) * 2007-11-30 2013-09-11 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP5210901B2 (ja) * 2008-02-06 2013-06-12 株式会社半導体エネルギー研究所 液晶表示装置
JP4494497B2 (ja) * 2008-06-09 2010-06-30 キヤノン株式会社 三次元構造体の製造方法
US8952463B2 (en) * 2008-07-08 2015-02-10 Pixart Imaging Incorporation MEMS structure preventing stiction
WO2010035608A1 (en) 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102256893B (zh) * 2008-11-07 2015-04-29 卡文迪什动力有限公司 利用多个较小的mems器件替换较大的mems器件的方法
JP5100670B2 (ja) 2009-01-21 2012-12-19 株式会社半導体エネルギー研究所 タッチパネル、電子機器
JP4853530B2 (ja) 2009-02-27 2012-01-11 株式会社豊田中央研究所 可動部を有するマイクロデバイス
IL197349A0 (en) * 2009-03-02 2009-12-24 Orbotech Ltd A method and system for electrical circuit repair
JP5877992B2 (ja) 2010-10-25 2016-03-08 株式会社半導体エネルギー研究所 表示装置
US8953120B2 (en) 2011-01-07 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Display device
US8629445B2 (en) 2011-02-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic appliance
CN103424441B (zh) * 2012-05-22 2017-04-12 香港理工大学 制备于柔度可控基底上的连通性可调的钯基氢气传感器及其制作方法
US9290380B2 (en) 2012-12-18 2016-03-22 Freescale Semiconductor, Inc. Reducing MEMS stiction by deposition of nanoclusters
CN104058363B (zh) * 2013-03-22 2016-01-20 上海丽恒光微电子科技有限公司 基于mems透射光阀的显示装置及其形成方法
CN103900740B (zh) * 2014-03-24 2015-12-30 上海丽恒光微电子科技有限公司 压力传感器及其制造方法
CN103940535B (zh) * 2014-03-24 2016-03-09 上海丽恒光微电子科技有限公司 压力传感器的制造方法
CN105486445B (zh) * 2014-09-19 2017-12-19 美商明锐光电股份有限公司 压力传感器以及其制造方法
EP3287542B1 (en) * 2015-04-21 2019-11-20 Tocalo Co., Ltd. Method for roughening substrate, method for surface-treating substrate and method for producing spray-coated member
US9728509B1 (en) * 2016-05-05 2017-08-08 Globalfoundries Inc. Laser scribe structures for a wafer
CN106829851A (zh) * 2016-12-29 2017-06-13 上海集成电路研发中心有限公司 一种改善mems器件牺牲层刻蚀粘结的方法
CN109081302B (zh) * 2018-07-13 2020-10-16 潍坊歌尔微电子有限公司 一种微通道加工方法、微通道
KR102145219B1 (ko) * 2018-07-27 2020-08-18 삼성전자주식회사 반도체 패키지 및 이를 포함하는 안테나 모듈
US11312615B2 (en) * 2020-07-29 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method to form a rough crystalline surface

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3489273B2 (ja) * 1995-06-27 2004-01-19 株式会社デンソー 半導体力学量センサの製造方法
KR100237000B1 (ko) 1996-09-21 2000-01-15 정선종 희생층을 사용한 미소구조체 제조 방법
JPH11340477A (ja) 1998-05-26 1999-12-10 Texas Instr Japan Ltd マイクロマシニングにおける電極のスティッキング防止方法
US6860153B2 (en) * 2000-02-22 2005-03-01 Simon Fraser University Gas pressure sensor based on short-distance heat conduction and method for fabricating same
US7589032B2 (en) * 2001-09-10 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Laser apparatus, laser irradiation method, semiconductor manufacturing method, semiconductor device, and electronic equipment
US7135389B2 (en) * 2001-12-20 2006-11-14 Semiconductor Energy Laboratory Co., Ltd. Irradiation method of laser beam
US6876046B2 (en) * 2002-02-07 2005-04-05 Superconductor Technologies, Inc. Stiction alleviation using passivation layer patterning
AU2002322966A1 (en) 2002-03-20 2003-09-29 Ecole Polytechnique Federale De Lausanne (Epfl) Process for manufacturing mems
US6531331B1 (en) * 2002-07-16 2003-03-11 Sandia Corporation Monolithic integration of a MOSFET with a MEMS device
JP2004160607A (ja) 2002-11-14 2004-06-10 Sony Corp マイクロマシンの製造方法
JP4711595B2 (ja) * 2002-12-10 2011-06-29 株式会社半導体エネルギー研究所 Ｅｌディスプレイ及び電子機器
KR100471158B1 (ko) * 2002-12-27 2005-03-10 삼성전기주식회사 실리콘 온 절연체 기판의 제조방법
US7683429B2 (en) * 2005-05-31 2010-03-23 Semiconductor Energy Laboratory Co., Ltd. Microstructure and manufacturing method of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9932222B2 (en) 2013-04-12 2018-04-03 International Business Machines Corporation Micro-electro-mechanical system (MEMS) structures and design structures

Also Published As

Publication number Publication date
CN101033057A (zh) 2007-09-12
US7741687B2 (en) 2010-06-22
KR20070092626A (ko) 2007-09-13
US20070218630A1 (en) 2007-09-20
KR101370666B1 (ko) 2014-03-04

Similar Documents

Publication Publication Date Title
CN101033057B (zh) 微结构、半导体器件、以及微结构的制造方法
CN1911779B (zh) 半导体器件及其制造方法
CN101041413B (zh) 微机械及其制造方法
US7767543B2 (en) Method for manufacturing a micro-electro-mechanical device with a folded substrate
CN1974373B (zh) 微结构、其制造方法、以及微电子机械系统
US7537953B2 (en) Manufacturing method of microstructure and microelectromechanical system
JP4519804B2 (ja) 半導体装置の作製方法
CN1893142B (zh) 微细结构、微机械、有机晶体管、电器及其制造方法
KR20060124599A (ko) 미소 구조체 및 그 제조방법
JP5095244B2 (ja) マイクロマシン、およびその作製方法
US8093088B2 (en) Manufacturing method of micro-electro-mechanical device
JP5178026B2 (ja) 微小構造体、半導体装置、及び微小構造体の作製方法
JP4762621B2 (ja) 微小電気機械式装置の作製方法
JP4587320B2 (ja) 微小構造体、マイクロマシン、およびこれらの作製方法
US8575720B2 (en) Process for integrating on an inert substrate a device comprising at least a passive element and an active element and corresponding integrated device
JP4995503B2 (ja) 微小電気機械式装置の作製方法
JP2007152554A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130501

Termination date: 20190309

CF01 Termination of patent right due to non-payment of annual fee