CN101032088B - 接收装置及采用该接收装置的电子设备 - Google Patents

接收装置及采用该接收装置的电子设备 Download PDF

Info

Publication number
CN101032088B
CN101032088B CN2006800009207A CN200680000920A CN101032088B CN 101032088 B CN101032088 B CN 101032088B CN 2006800009207 A CN2006800009207 A CN 2006800009207A CN 200680000920 A CN200680000920 A CN 200680000920A CN 101032088 B CN101032088 B CN 101032088B
Authority
CN
China
Prior art keywords
frequency
signal
outlet side
frequency error
oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800009207A
Other languages
English (en)
Other versions
CN101032088A (zh
Inventor
藤井健史
尾关浩明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101032088A publication Critical patent/CN101032088A/zh
Application granted granted Critical
Publication of CN101032088B publication Critical patent/CN101032088B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/26—Circuits for superheterodyne receivers
    • H04B1/28—Circuits for superheterodyne receivers the receiver comprising at least one semiconductor device having three or more electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
    • H03J2200/02—Algorithm used as input for AFC action alignment receiver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
    • H03J2200/07—Calibration of receivers, using quartz crystal oscillators as reference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/0028—Correction of carrier offset at passband only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0053—Closed loops
    • H04L2027/0055—Closed loops single phase
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0063—Elements of loops
    • H04L2027/0065—Frequency error detectors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2657—Carrier synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Superheterodyne Receivers (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

本发明的接收装置包括：接收部(1)，其包括PLL(10)、混频器(6)及滤波器(8)；及解调部(2)，其包括检测来自滤波器(8)的信号的频率误差的频率误差检测器(24)。PLL(10)包括：将局部振荡信号向混频器(6)提供的局部振荡器(7)；根据来自频率误差检测器(24)的信号将局部振荡信号分频的可变分频器(102)；及比较来自可变分频器(102)的信号和来自晶体振荡器(12)的信号的相位比较器(104)，PLL(10)可减小局部振荡信号的频率误差。

Description

接收装置及采用该接收装置的电子设备
技术领域
本发明涉及用于接收信号的接收装置及利用该接收装置的电子设备。 
背景技术
地面数字广播后，用于接收其广播的接收设备也被积极开发。特开平11-112460号公报公开了一种信号解调装置，该装置接收地面数字广播，是可进一步缩短频率同步的锁定时间(locking time)的正交频分复用(以下称OFDM(Orthogonal Frequency Division Multiplex))信号解调装置。 
以下，参照附图说明现有技术的接收装置。图8是现有技术的接收装置的电路框图。如图8所示，接收装置包括：输入端子1004、与输入端子1004连接的接收部1001、与接收部1001的输出侧连接的解调部1002、与解调部1002的输出侧连接的输出端子1040。而且，接收部1001包括：锁相环(phaselocked loop以下简称PLL)1010、混合来自PLL1010的局部振荡信号和来自输入端子1004的信号的混频器1006、与混频器1006的输出侧连接的滤波器1008。PLL1010包括：将局部振荡信号向混频器1006提供的局部振荡器1007、将来自局部振荡器1007的局部振荡信号分频的可变分频器1102、晶体振荡器1012、与局部振荡器1007的输入侧连接且比较来自可变分频器1102的信号和来自晶体振荡器1012的信号的相位比较器1104。相位比较器1104的输出通过环路滤波器1003与局部振荡器1007的输入连接。 
如此构成的现有技术的接收装置如果温度变化，则水晶振子1011的信号会出现频率误差。水晶振子1011的信号的频率误差大致在100ppm以下，例如如果水晶振子1011的信号的参考频率是18MHz，则该频率误差的范围是非常小的±1.8kHz。但是，基于有误差的水晶振子1011的信号生成的来自局部振荡器1007的局部振荡信号的输出频率有误差，该误差是局部振荡信号的输出频率和水晶振子1011的信号的参考频率的比率乘以该误差所产生的频率误差。因此，局部振荡信号的输出频率产生很大的频率误差。
具有如此大的频率误差的来自局部振荡器1007的局部振荡信号输入混频器1006的情况下，从混频器1006输出的选频后的IF信号也存在同样的频率误差。因此，从混频器1006输出的IF信号中除去无用信号的滤波器1008必须具有使期望信号通过的通频带宽度且该通频带宽度必须具有多余的与所述的频率误差相应的频带宽度。这样，滤波器1008的衰减特性变得非常陡，存在于期望信号的周边频率的不需要的无用信号的衰减量就不得不减少。 
发明内容
一种接收装置，其包括：输入端子；接收部，其连接于输入端子；解调部，其连接于接收部的输出侧；以及输出端子，其连接于解调部的输出侧。接收部包括：PLL；混频器，其混合来自PLL的局部振荡信号和来自输入端子的信号；以及滤波器，其连接于混频器的输出侧。解调部包括频率误差检测器，其检测来自滤波器的信号的频率误差。PLL包括：局部振荡器，其向混频器提供局部振荡信号；可变分频器，其以根据来自频率误差检测器的信号决定的分频比将来自局部振荡器的局部振荡信号分频；振荡器；以及相位比较器，其与局部振荡器的输入侧连接，且比较来自可变分频器的信号和来自振荡器的信号。 
通过这样的结构，接收装置通过根据来自频率误差检测器的信号使可变分频器工作，可降低局部振荡信号的频率误差。由此，可减小由混频器输出的IF信号中的频率误差，可减小仅使期望信号通过的滤波器的通频带宽度。因此，滤波器的衰减特性变陡，可增加存在于期望信号的周边频率的不需要的无用信号的衰减量。 
一种电子设备，其包括：输入端子；接收部，其连接于输入端子；解调部，其连接于接收部的输出侧；输出端子，其连接于解调部的输出侧；信号处理部，其连接于输出端子；以及显示部，其连接于信号处理部。接收部包括：PLL；混频器，其混合来自PLL的局部振荡信号和来自输入端子的信号；以及滤波器，其连接于混频器的输出侧。进而解调部包括频率误差检测器，其检测来自滤波器的信号的频率误差。另外PLL包括：局部振荡器，其向混频器提供局部振荡信号；可变分频器，其以根据来自频率误差检测器的信号决定的分频比将来自局部振荡器的局部振荡信号分频；振荡器；以及相位比 较器，其连接于局部振荡器的输入侧，且比较来自可变分频器的信号和来自振荡器的信号。 
通过这样的结构，电子设备通过根据来自频率误差检测器的信号使可变分频器工作，可降低局部振荡信号的频率误差。由此，可减小由混频器输出的IF信号中的频率误差，可减小仅使期望信号通过的滤波器的通频带宽度。因此，滤波器的衰减特性变陡，可增加存在于期望信号的周边频率的不需要的无用信号的衰减量。 
附图说明
图1是本发明第一实施例的接收装置及采用该装置的电子设备的框图。 
图2是本发明第一实施例的接收装置的详细的框图。 
图3是本发明第二实施例的接收装置的框图。 
图4A是本发明第二实施例的通频带宽度受到控制的滤波器的特性图。 
图4B是本发明第二实施例的通频带宽度和衰减特性的斜率受到控制的滤波器的特性图。 
图5是本发明第三实施例的接收装置的框图。 
图6是本发明第三实施例的接收装置的框图。 
图7是本发明第四实施例的接收装置的框图。 
图8是现有技术的接收装置的框图。 
标号说明 
1   接收部 
2   解调部 
3   天线 
4   输入端子 
5   高频放大器 
6   混频器 
7   局部振荡器 
8   频带限制滤波器 
10  锁相环(PLL) 
11  水晶振子
12     晶体振荡器 
13     环路滤波器 
20     AD变换器 
21     乘法器 
22     傅立叶变换器 
23     解调器 
24     频率误差检测器 
25     频率控制器 
26     数值控制振荡器 
30     CPU 
40     输出端子 
60     存储器 
102    可变分频器 
104    相位比较器 
200    信号处理部 
201    显示部 
具体实施例
(第一实施例) 
以下参照附图说明本发明的实施例。 
以下参照图1及图2说明本发明的第一实施例的接收装置。图1是本实施例的接收装置及采用该装置的电子设备的框图，图2是该接收装置的详细的框图。还有，本实施例中，说明接收装置接收地面数字广播的情况的例子。 
如图1所示，接收装置包括：输入端子4；与输入端子4连接的接收部1；与接收部1的输出侧连接的解调部2以及与解调部2的输出侧连接的输出端子40。另外，设有输入用于控制这些设备的CPU30的数据的CPU连接端子50。还有；包括接收装置的电子设备包括连接于输出端子40的信号处理部200和连接于信号处理部的显示部201。 
而且，接收部1包括：输入滤波器(未图示)、高频放大器5、PLL10、混合来自PLL10的局部振荡信号和来自输入端子4的信号的混频器6、以及作为用于限制频带而连接于混频器6的输出侧的滤波器的频带限制滤波器8。 
输入滤波器从宽频带的接收电波中抑制电视广播信号以外的不需要的频带，选择电视用的接收信号。 
高频放大器5放大来自输入滤波器的信号后向混频器6的输入的一侧提供。 
混频器6根据来自PLL10的局部振荡信号，变换通过输入滤波器和高频放大器从输入端子4输入的信号的频率，并作为IF信号向频带限制滤波器8输出。 
频带限制滤波器8接收IF信号，抑制IF信号的周边频率中存在的不需要的干扰信号。进而，频带限制滤波器8的输出信号的期望信号由未图示的低频放大器增益控制为一定的输出电平。 
如图2所示，PLL10包括连接水晶振子11的晶体振荡器12和向混频器6提供局部振荡信号的局部振荡器7。另外，PLL10包括将来自局部振荡器7的局部振荡信号分频的预换算器(prescaler)101；和可变分频器102，其根据来自频率控制器25的信号，将来自预换算器101的信号分频，该频率控制器25与对来自频带限制滤波器8的信号的频率误差进行检测的解调部2的频率误差检测器24连接。进而，PLL还包括：将来自作为振荡器的晶体振荡器12的信号分频的傅立叶分频器105；和比较来自傅立叶分频器105的信号和来自可变分频器102的信号的相位比较器104。相位比较器104的输出通过环路滤波器13与局部振荡器7的输入连接。还有，PLL10包括累积加法器103，其接收来自傅立叶分频器105的信号和来自频率控制器25的信号的同时，向可变分频器102输出溢出信号(以下简称为“OVF”信号)。 
下面说明构成图2所示的解调部2的各个框。 
解调部2包括：连接于频带限制滤波器8的输出侧的AD变换器(在附图中表示为“AD”)20、连接于AD变换器20的输出侧的数字滤波器(未图示)、连接于数字滤波器的输出侧的乘法器21、连接于乘法器21和输出端子40之间的傅立叶变换器22和解调器23。输出端子40输出数字解调后的映像或声音之类的数据。另外，解调部2包括频率误差检测器24，其根据由傅立叶变换器22进行傅立叶变换前的来自乘法器21的信号、和由傅立叶变换器22进行傅立叶变换后的信号，检测频率误差。进而设置：连接于频率误差检测器24的输出的频率控制器25、和数值控制振荡器(Numerically Controled Oscillator，以下简称“NCO”)26。 
AD变换器20将输入的模拟信号变换为数字信号。 
数字滤波器清除干扰信号。 
乘法器21将输入的期望信号变成正交解调的复数信号，同时将频率变换为清除了载波成分的基带OFDM信号并输出。 
傅立叶变换器22将输入的基带OFDM信号的时间区域的数据列变换为频率区域的数据列。 
解调器23解调所述频率区域的数据列，即将OFDM信号的各载波调制后传送的数字信号数据。解调后的数据在误差订正处理后，作为声音或映像信息通过输出端子40输出。 
下面，说明载波频率偏移的补正。载波频率偏移的补正通过频率误差检测器24、NCO26及乘法器21的电路实现。 
如图2所示，频率误差检测器24包括：狭带频率误差检测器27、宽带频率误差检测器28、及加法器29。狭带频率误差检测器27接收来自乘法器的信号，检测OFDM信号具有的载波间隔之内的细微频率误差。即，OFDM信号中的保护间隔信号是通过复制有效符号间隔信号的后部而得到的，所以利用这些信号的相互关系计算载波间隔内的频率误差。 
另一方面，宽带频率误差检测器28接收来自傅立叶变换器22的信号，以载波间隔单位检测频率误差。在发送侧利用以规定的周期插入的频率同步用的参考符号算出载波间隔单位的误差。 
加法器29将狭带频率误差检测器27的检测误差和宽带频率误差检测器28的检测误差相加，并将相加后的频率误差数据向频率控制器25和未图示的NCO控制器输出。NCO控制器根据频率误差检测器24检测的频率误差量，在存在频率误差的情况下提供与频率偏移相应的频率误差数据以使误差消失，并控制NCO26的输出频率。NCO26的输出信号提供给乘法器21的另一输入部分。 
这样，频率误差检测器24，利用在狭带频率误差检测器27利用以OFDM调制信号而附加特征的保护间隔的信号检测频率误差，进而在宽带频率误差检测器28利用被称作导频信号的参考符号检测频率误差。 
以上说明了在OFDM调制后的期望信号的解调中，通过解调部2的频率误差检测器24、NCO26、以及乘法器21进行的载波频率偏移的补正非常 重要。如OFDM信号的将成正交关系的各载波频分复用化的信号，在频率偏移存在的情况下解调后，载波之间的正交性消失，解调结果会产生很大的误差。因此，通过载波频率偏移的补正，使解调输出不发生较大的误差。 
除来自频率误差检测器24的频率误差数据之外，频率控制器25接收由CPU30预置的PLL选频用的数据。而且，频率控制器25将利用频率误差数据和PLL选频用的数据计算的数值结果作为PLL选频用的新数据提供给PLL10的可变分频器102。 
下面，说明接收装置的信号处理。 
作为初期状态，PLL10的可变分频器102中输入有表示预置于可变分频器102的分频比的用于选频的数据“M，K”。在此，“M，K”是由CPU30输入的选频数据，即整数分频比和分数分频比。而且，由局部振荡器7输出的局部振荡信号的局部频率，即Fvco由预换算器101N分频，具有Fvco/N的频率的信号输入到可变分频器102。 
由水晶振子11和晶体振荡器12激励的参考频率信号即Fxtal由分频比设定为NR的参考分频器105分频。输入具有该被分频的Fxtal/NR的频率的信号，累积加法器103计算出一个周期的时间即NR/Fxtal。而且，在每个周期持续累加计算由CPU30设定的分数分频比K。累加计算结果变为不低于预置的相加上限值2m(m为累积加法器103的比特数)时，累积加法器103将OVF信号输出给可变分频器102，并且从计算结果即累加计算值中减去2m，再次持续同样的累加计算。 
下面详细介绍可变分频器102和累积加法器103的一系列的工作。累积加法器103，在为方便而设定的任意规定时段(NR/Fxtal)×α内输出数1次的OVF信号。 
还有，此时可变分频器102的分频比设定为M+1。另外，累积加法器103在不输出OVF信号的剩余的时段即数2内，将可变分频器102的分频比设定为M。 
Figure S06800920720070329D000072
这样，为简化而设定(NR/Fxtal)＝n，α＝1，则规定时段(NR/Fxtal)×α中的平均分频比变为数3。 
Figure S06800920720070329D000081
相位比较器104将数4和数5进行比较。其中，数4是由可变分频器102输出的信号的频率。数5是参考信号振荡器的输出频率即将Fxtal以参考分频器105分频(分频比＝NR)的信号的频率。 
Figure S06800920720070329D000082
Figure S06800920720070329D000083
而且，相位比较器104将符合这些输入的信号的相位差的信号通过环路滤波器13作为电压值提供给局部振荡器7。 
这样，所述的两者的相位差消失，满足Fvco即数4＝数5。因此，Fvco以数6表示。即，局部振荡器7输出按照由CPU30设定的选频数据(M，K)的局部振荡信号的频率即Fvco。 
Figure S06800920720070329D000084
在此，假设将构成PLL10的各电路条件、及由CPU30设定的设定值的组合设定为“Fxtal＝18MHz，NR＝3分频，N＝2分频，m＝20，M＝63，K＝929987”的情况下，如数7所示，Fvco为766.643MHz。 
Figure S06800920720070329D000085
但是，实际的接收装置中，难于将来自局部振荡器7的局部频率设定为所述的数6。即，由生成参考频率Fxtal的水晶振子11及晶体振荡器12激励 的信号具有频率误差。在利用一般的水晶振子的情况下，频率误差约为100ppm。因此，在参考频率Fxtal为18MHz的情况下的频率误差的范围是非常小的±1.8kHz。在此，设具有误差的参考频率为Fxtal*，则利用具有该误差的参考频率Fxtal*(＝18MHz±1.8kHz)的局部振荡器7在局部频率上有误差。如果该局部频率为Fvco*，则Fvco*在与所述的数7同样的条件下，具有相对766.643MHz大的76.664kHz的频率误差即数8。 
Figure S06800920720070329D000091
本实施例中的频率控制器25进行误差补正的工作。以下参照图2说明频率控制器25的工作。 
频率控制器25由乘法器25a、除法器25b和加减法器25c构成。而且，频率控制器25根据来自频率误差检测器24的IF信号中的频率误差即Δfc，进行用于补正PLL10的选频数据的计算。如所述数7和数8所示，IF频率的频率误差Δfc(Δfc＝Fvco*-Fvco)起因于水晶振子11具有的频率误差即ΔFxtal(ΔFxtal＝Fxtal*-Fxtal)，在接收部1发生。频率控制器25为了清除IF信号的频率误差Δfc，以具有频率误差的参考频率Fxtal*计算导出将正确局部振荡器7的局部频率Fvco输出的PLL10的新分数分频比即K*。这样，可得到正确的IF信号频率。 
首先，由频率误差检测器24输出的频率误差Δfc输入乘法器25a。乘法器25a将PLL10的累积加法器103的相加上限值“2m”(m为累积加法器103的比特数)和频率误差量“Δfc”相乘，输出2m×Δfc。 
下面，除法器25b利用PLL10的参考频率信号的频率“Fxtal”、参考分频器105的分频比“NR”、及利用预换算器101的分频比“N”的“(Fxtal/NR)×N”去除2m×Δfc。而且，将其结果作为PLL10的分数分频比K的补正值ΔK输出。因此补正值ΔK可表示为数9。 
还有，如上所述，到此为止的计算中利用的“m”、“Fxtal”、“NR”及“N”，都是由PLL10的电路构成决定的数值。频率控制器25为简单地进行所述数 9的计算，可将这些数值预置在解调部2，或由CPU30事先写入解调部2的存储部。 
下面，除法器25b的输出信号ΔK输入加减法器25c的一侧。另外，加减法器的其他的输入方法还可是：输入由CPU30输出的用于PLL选频用的预置数据。预置数据是PLL10的整数分频比“M”和分数分频比“K”。 
这些输入信号中，加减法器25c对整数分频比“M”不进行计算，直接将输入信号原样输出，对分数分频比“K”，将其与补正值“ΔK”相加减得到并输出“K*”(K*＝K±ΔK)。 
在此，进行相加还是相减决定于由混频器6进行混频的高频信号和局部振荡信号之间的频率关系。频率关系在局部频率设计得比高频信号频率高的所谓“局部高频区域(upper local)”的情况下，IF频率＝局部频率-高频信号频率。另外，IF频率和局部频率Fvco的频移方向相同。在这种情况下，加减法器25c输出减去表示IF频率的差的补正值即“ΔK”后的“K*”(K*＝K-ΔK)。 
另一方面，频率关系在局部频率设计得比高频信号频率低的所谓“局部低频区域(lower local)”的情况下，IF频率＝高频信号频率-局部频率。另外，IF频率和局部频率Fvco的频移方向成相反方向。例如，相对IF频率为550kHz、期待值为500kHz来说向上偏移50kHz的情况下，局部频率Fvco*比期待值Fvco向下偏移50kHz。在这种情况下，加减法器25c输出加上表示IF频率的差的补正值“ΔK”后的“K*”(K*＝K+ΔK)。 
这样，频率控制器25根据由频率误差检测器24输入的频率误差Δfc导出PLL选频用数据的补正值“ΔK”，将由CPU30输入的PLL选频用的预置数据(M，K)作为(M，K±ΔK)提供给接收部1的PLL10。 
以下说明本实施例的接收装置的具体接收情况的频率控制的一例。 
向接收部1的输入端子4输入的地面数字广播的接收信号作为IF信号频率从输出端子9输出。例如，向输入端子4输入数字广播信号的频道频率即fRF(767.143MHz)。而且，为了从输出端子9输出IF频率即fIF(500kHz)，作为局部频率Fvco的期待值，局部振荡器7输出766.643MHz(Fvco＝fRF-fIF)。在此，由局部振荡器7输出的局部频率Fvco是由PLL10进行选频控制的频率。假设构成PLL10的各电路的条件，及由CPU30预置的设定值的组合为“Fxtal＝18MHz(期待值)、NR＝3分频、N＝2分频、m＝20、M ＝63、K＝929987”，则如数7所示，局部振荡器7输出期待值Fvco＝766.643MHz。 
但是，PLL10的参考信号Fxtal的信号源即水晶振子11相对输出频率Fxtal＝18MHz(期待值)以+100ppm的频率精度产生误差。因此，实际上输出Fxtal*＝18MHz+1.8kHz的频率。根据该Fxtal*，局部振荡器7输出从期待值开始的具有频率误差76.664kHz的Fvco*即数10。 
Figure S06800920720070329D000111
以数10表示的具有频率误差的局部频率Fvco*输入混频器6后，则混频器6输出IF频率即fIF*，其具有由输入的高频频率fRF和局部频率Fvco*造成的频率误差。此时，IF频率fIF*为423.336kHz(fIF*＝fRF-Fvco*)。这样，频率变换后的IF信号通过频带限制滤波器8由输出端子9输出并输入解调部2的输入端子19。 
在此之后，在解调部2，AD变换器20将输入的IF信号从模拟信号变换为数字信号。而且，乘法器21将输入的数字信号变成复数形式的信号，且变换为基带频率的信号。另外，傅立叶变换器22将输入的时间区域的数据列变换为频率区域的数据列。乘法器21的输出及傅立叶变换器22的输出一起输入频率误差检测器24，频率误差检测器24检测出的IF信号的频率误差Δfc作为-76.664kHz而得到，并作为频率误差数据向频率控制器25输出。 
频率控制器25利用与输入的频率误差Δfc(-76.664kHz)相应的频率误差数据和预置的设定值的组合即“Fxtal＝18MHz，NR＝3分频、N＝2分频，m＝20”，进行数9的运算，得到可变分频器102的分数分频比的补正值即ΔK＝-6699的结果。进而，进行ΔK(-6699)和由CPU30输入的PLL选频用的预置数据即(M，K)＝(63，929987)的K即929987的加减法运算。在此，由混频器6进行混频的高频信号和来自局部振荡器7的局部频率之间的频率关系为局部低频区域，所以，加减法器25c的计算为加法计算。因此，频率控制器25将补正值ΔK与K相加并输出PLL用的新的选频数据(M，K*)＝(63，923288)。新的选频数据(M，K*)通过数据输出端子15及接收部1的数据输入端子14，向可变分频器102及累积加法器103提供。
下面，接收部1的PLL10更新PLL的选频数据。更新前的选频数据是由CPU30预置的(M，K)＝(63，929987)，更新后的选频数据是频率控制器25计算出的新的选频数据(M，K*)＝(63，923288)。PLL10利用新的选频数据(M，K*)、和以+100pmm的频率精度产生误差的参考信号Fxtal*＝18MHz+1.8kHz，可将以数11表示的局部频率的频率误差清除后的局部频率即Fvco**从局部振荡器7输出。 
Figure S06800920720070329D000121
这样，本实施例的接收装置可降低局部振荡信号的频率误差。由此，由混频器6输出的IF信号中的频率误差减小。因此，滤波器8的使期望信号通过的通频带宽度与以往相比，可设计为具有更小的频带宽度。这样，滤波器8的衰减特性变陡，可获得以下的效果，即可增加存在于期望信号的周边频率的不需要的无用信号的衰减量。 
另外，由混频器6输出的IF信号中的频率误差变小，所以可减少滤波器阶数，使电路小型化，由有源元件构成的有源滤波器的电流消耗降低。另外，如上所述，由于接收部1的参考频率信号中可以被允许有大的频率误差，所以可获得如下效果，即不需要用如温度补偿型晶体振荡器(TemperatureCompensated Crystal Oscillator)的昂贵的振荡器，而可以便宜且小型的水晶振子11构成参考频率的信号源。 
还有，接收部1、解调部2及CPU30由各个单独的半导体元件构成的情况下，以频率误差的补正为目的的PLL10的选频数据的更新不用设置专用端子。接收部1的数据输入端子14或解调部2的数据输出端子15及CPU连接端子50进行各个半导体元件间的数据的交换，而这些端子也可以是在半导体之间被一般控制的普通端子。因此可不利用造成半导体元件的芯片尺寸变大的原因的专用端子而实现频率误差的补正。 
进而，在本实施例中，PLL10是一般众所周知的分数分频方式，但是整数分频方式也可以。但是，在分数分频方式的情况下，能以微小的间隔对局部振荡器7的局部频率进行选频控制，所以更可高精度地进行频率误差的补正。 
进而，本实施例中，接收信号是地面数字广播中采用的OFDM调制方 式。而且，频率误差检测器24构成为：由狭带频率误差检测器27利用以OFDM调制信号附加特征的保护间隔期间的信号检测频率误差，而且，由宽带频率误差检测器28利用被称为导频信号的参考符号检测频率误差，但是也可只利用宽带频率误差检测器28补正频率误差。即，也可以是频率误差检测器24检测来自傅立叶变换器22的信号的频率误差。这样，地面数字广播的载波间隔单位为大致1kHz左右，相对局部振荡器7产生的输出频率的误差足够小，所以即使用于误差的补正也不会出现问题。 
另外，本实施例中，接收信号是地面数字广播中采用的OFDM调制方式，即使是其他的广播方式或通讯方式，也可利用可检测频率误差的解调部2实施在本实施例中表示的IF频率的频率误差的补正。 
另外，本实施例中，也可以构成为接收部1和解调部2集成为同一半导体元件。这样，本实施例中所述的IF频率数的频率误差的补正同样可以实施。 
(第二实施例) 
以下，参照图3和图4A及图4B说明本发明的第二实施例。还有，只要没有特别说明则和第一实施例相同。 
第二实施例中的特征是：将第一实施例的频带限制滤波器8变为可对通频带的范围进行可变控制的可变频带限制滤波器208。 
图3是本发明第二实施例的接收装置的框图。如图3所示，本实施例中的接收装置的接收部1，从输入端子4向着解调部2侧按照顺序连接高频放大器5、混频器6、IF信号通过的可变频带限制滤波器208。另外，通过输入数据端子14向可变频带限制滤波器208输入用于控制通频带的范围的控制信号。另外，数据输入端子14通过数据输出端子15和频率控制器25与CPU30连接。另外，如实施例一所述，频率控制器25接收来自由频率检测器24的频率误差数据。通过这样的结构，作为用于限制频带而连接的滤波器的可对通频带的范围进行可变控制的可变频带限制滤波器208，可根据来自频率检测器24的信号变更来自混频器6的信号的通频带的范围。 
在此，可变频带限制滤波器208在由混频器6进行选频的IF信号中，使期望信号通过，抑制存在于期望信号的周边频率的不需要的无用信号，所以优选具有更陡的衰减特性。 
因此，本实施例的接收装置在IF信号的频率误差被补正前的接收工作 状态下，CPU30进行控制，以使可变频带限制滤波器208的通频带宽度变宽，且使在希望信号的频带的频带宽度中加入了与频率误差相应的频带宽度的范围的IF信号通过。另一方面，接收装置在IF信号的频率误差被补正后且误差被清除后的接收工作状态下，CPU30进行控制，以使可变频带限制滤波器208的通频带宽度变窄，且使只有期望信号的频带宽度的范围的IF信号通过。 
下面，参照图4A和图4B，说明可变频带限制滤波器208的滤波器特性的例子。图4A是本发明的第二实施例的通频带宽度被控制的滤波器的特性图，图4B是本发明第二实施例的通频带宽度和衰减特性的斜率被控制的滤波器的特性图。 
还有，在本实施例的可变频带限制滤波器208中，通频带的IF信号频率＝500kHz，期望信号频带宽度＝430kHz，滤波器形式是带通滤波器。另外，设定IF信号的频率误差最大为±80kHz，干扰信号(应抑制的无用信号)存在于1.5MHz。 
如图4A和图4B所示，虚线表示IF信号的频率误差被补正前的工作状态下的期望信号和滤波器特性，实线为IF信号的频率误差被补正后的工作状态下的期望信号和滤波器特性。 
在图4A所示的可变频带限制滤波器208的特性例中，是只有其通频带宽度被控制，IF信号的频率误差被补正前和补正后，进行控制以使衰减特性的斜率不发生变化的例子。在这种情况下，IF信号的频率误差被补正后，可使通频带宽度变窄，且可增加干扰信号的抑制量。因此，可以获得以下效果，即特别是在含有强干扰信号的接收环境下也可获得良好的接收特性。另外，接收部1的输出和解调部2的AD变换器21之间以无源元件构成抗混滤波器的情况下，可获得抗混滤波器可由更低阶的小规模电路实现的效果。 
如图4B所示的可变频带限制滤波器208的滤波器特性例，是在IF信号的频率误差被补正前和被补正后，通频带宽度和衰减特性的斜率被控制的例子。在这种情况下，IF信号的频率误差被控制后，通频带宽度被控制为变窄。即，由于截至频率向IF频率接近，且被控制为存在干扰信号的1.5MHz的衰减量不发生变化，所以衰减特性的斜率变缓。因此，特别是在利用有源元件的滤波器中通过降低滤波器阶数，可获得减少电流消耗的效果。 
还有，在本第二实施例中，滤波器形式为带通滤波器，即使使用低通型 滤波器也可获得同样的效果，对通频带进行可变控制，则可获得改善接收特性和降低电流消耗的效果。 
另外，虽然在本实施例中未加以限定，但是在以SAW滤波器构成用于限制频带的滤波器的情况下，可获得同样的效果。特别是，在具有高频的第一中频的结构的接收装置中，用于在中频限制频带的滤波器中，通过采用衰减特性陡的SAW滤波器，可获得接收特性改善的效果。 
(第三实施例) 
以下，参照图5和图6说明本发明的第三实施例。还有，如没有特别说明则与第一实施例相同。 
在第三实施例中，构成解调部2的频率误差检测器24及频率控制器25的构成与第一实施例不同。而且，其特征在于：不经常进行IF信号的频率误差Δfc的检测或由频率误差导出的频率误差补正值ΔK的计算处理。 
图5是的本发明的第三实施例的接收装置的框图。如图5所示，接收装置的解调部2将一次性存储数据的存储器60设置于除法器25b和加减法器25c之间，频率控制器25由IF信号的频率误差导出PLL10的补正值ΔK，且存储器60一次性存储该补正值ΔK。 
下面，详细说明本实施例的接收装置的详细工作。 
本实施例的接收装置在为了接收地面数字广播而选择某个频道后，则以解调部2的频率误差检测器24检测IF信号的频率误差Δfc。而且，频率控制器25的乘法器25a和除法器25b向存储器60输出经过了计算处理的PLL10的补正值ΔK，存储器60将补正值ΔK一次性存储。另外，加减法器25c从存储器60读出补正值ΔK，利用由CPU30输出的PLL10选频用的预置数据和补正值ΔK进行加减法计算处理，并将该计算结果向PLL10输出。 
因此，本实施例的接收装置一旦导出补正值ΔK后，可将乘法器25a及除法器25b关闭，停止其工作。而且，即使通过CPU30的控制将乘法器25a和除法器25b关闭后，加减法器25c通过从存储器60读出一次性存储的补正值ΔK，利用由CPU30输出的PLL10选频用的预置数据和补正值ΔK进行加减法计算处理，并将计算结果向PLL10输出。 
还有，如图6所示，本实施例的接收装置的解调部2也可以是在乘法器21的输入侧即频率误差检测器24的输出侧具有开关39。通过这样的结构，开关39为闭合的时候，乘法器21和频率误差检测器24为环路连接。另外， 开关39断开时，不进行由乘法器21清除频率误差的工作，因此频率误差检测器24检测出原样的由水晶振子11造成的频率误差。 
即，一次性存储于存储器60的补正值ΔK是开关39被断开的状态下导出的，所以在乘法器21不清除频率误差的原来情况下，一次性存储于存储器60。补正值ΔK被一次性存入存储器60后，乘法器25a及除法器25b被断开。而且，加减法器25c利用由CPU30输出的PLL10选频用的预置数据和从存储器60读出的补正值ΔK进行加减法计算处理，计算结果输入PLL10。 
在此，PLL10为分数分频方式，以微小的间隔对局部振荡器7的输出频率进行选频控制。因此，局部振荡信号及IF信号的频率误差以高精度进行补正。因此，进行乘法器21的频率误差的补正的必要性不大，可将频率误差检测器24、乘法器25a和除法器25b断开。 
这样，本实施例的接收装置不经常进行IF信号的频率误差的检测、由频率误差导出的频率补正值ΔK的计算处理、及解调部2的频率补偿，通过将与此相应的电路关闭可得到降低电流消耗的效果。 
还有，本实施例的接收装置将频率补正值ΔK一次性存储于存储器60的时机限定为一次导出之后，即使变更一次性存入存储器60的次数或时机也可获得同样的效果。例如，可以是CPU进行将补正值ΔK一次性存入存储器60的指示，CPU30以定时器管理一次性存储的指示并定期执行。另外，如在急剧的温度变化的工作环境的变化的情况下，PLL10的参考信号频率中发生频率漂移的情况下，存储器60中一次性存储的补正值ΔK瞬间变为非正常值。因此，可预见接收特性的恶化状况。在这样的状况下，监视表示解调后的接收特性的比特误差率(以下简称为BER(Bit Error Rate))，可根据BER的恶化更新存储器60中存储的补正值ΔK。 
(第四实施例) 
以下，参照图7说明本发明的第四实施例。还有，如没有特别说明则与第一实施例相同。 
本实施例的特征在于：由第一实施例的解调部2的频率控制器25(图2)实施的计算处理(所述数9)以CPU30上的软件等进行。 
图7是本发明第四实施例的接收装置的框图。如图7所示，在接收装置的解调部2中，频率误差检测器24检测出的IF信号的频率误差Δfc通过CPU连接端子50读入CPU30。CPU30利用读出的频率误差Δfc、由PLL10的电 路构成决定的且由CPU30预置的参考信号频率“Fxtal”、参考分频器105的分频比“NR”、和预换算器101的分频比“N”、累积加法器103的比特数“m”算出补正值ΔK(所述数9)。而且，CPU30由PLL10的选频预置数据即(M，K)和补正值ΔK算出新的选频数据即(M，K±ΔK)，并通过接收部1的数据输入端子14向PLL10输出新的选频数据。 
PLL10通过利用新的选频数据，可从由局部振荡器7输出的局部振荡信号中除去频率误差，可从IF信号频率中清除频率误差。 
这样，本实施例的接收装置将频率控制器25进行的所述数9所示的计算通过CPU30的软件进行，由于CPU30计算的补正值ΔK由不易发生瞬时变动的参考信号频率的精度决定，所以即使是CPU30的软件也能通过可对应的低计算速度实现。另外，CPU30计算的数9除了解调部2计算的Δfc之外，利用构成PLL10的各电路条件、及由CPU设定的设定值。因此，通过利用软件实现计算，可获得容易变更例如接收部1的PLL10的电路的效果。 
产业上的可利用性
本发明的接收装置通过所述构成可减小局部振荡信号的频率误差。这样，滤波器的衰减特性变陡，可增加存在于期望信号的周边频率的不需要的无用信号的衰减量，从而可利用于安装在汽车上的电视或移动终端。

Claims (7)

1.一种接收装置，其用于接收OFDM信号，包括：
输入端子；
接收部，其连接于所述输入端子；
OFDM信号解调部，其连接于所述接收部的输出侧；以及
输出端子，其连接于所述OFDM信号解调部的输出侧，
所述接收部包括：
分数分频式PLL；
混频器，其混合来自所述分数分频式PLL的局部振荡信号和来自所述输入端子的信号；以及
滤波器，其连接于所述混频器的输出侧，
所述OFDM信号解调部包括：
AD变换器，其连接于所述滤波器的输出侧；
乘法器，其连接于所述AD变换器的输出侧；
傅立叶变换器，连接于所述乘法器的输出侧；
频率误差检测器，其检测来自所述傅立叶变换器的信号的频率误差；
频率控制器，其连接于所述频率误差检测器的输出侧，根据从所述频率误差检测器输入的频率误差执行对所述分数分频式PLL的选频数据进行补正的运算；
数值控制振荡器，其连接于所述频率误差检测器的输出侧，
所述乘法器输入所述数值控制振荡器的输出信号，进行清除频率误差的工作，在选择希望频道后，所述乘法器不进行清除频率误差的工作，
所述分数分频式PLL包括：
局部振荡器，其向所述混频器提供所述局部振荡信号；
可变分频器，其按分数分频比将来自所述局部振荡器的所述局部振荡信号分频，所述分数分频比通过对所述频率控制器导出的补正值和从CPU输出的所述分数分频式PLL选频用的预置数据进行加减法计算处理而决定；
振荡器；以及
相位比较器，其与所述局部振荡器的输入侧连接，且比较来自所述可变分频器的信号和来自所述振荡器的信号。
2.一种接收装置，其用于接收OFDM信号，包括：
输入端子；
接收部，其连接于所述输入端子；
OFDM信号解调部，其连接于所述接收部的输出侧；以及
输出端子，其连接于所述OFDM信号解调部的输出侧，
所述接收部包括：
分数分频式PLL；
混频器，其混合来自所述分数分频式PLL的局部振荡信号和来自所述输入端子的信号；以及
滤波器，其连接于所述混频器的输出侧，
所述OFDM信号解调部包括：
AD变换器，其连接于所述滤波器的输出侧；
乘法器，其连接于所述AD变换器的输出侧；
傅立叶变换器，连接于所述乘法器的输出侧；
频率误差检测器，其根据由所述傅立叶变换器进行傅立叶变换前的来自所述乘法器的信号和由所述傅立叶变换器进行傅立叶变换后的信号，检测频率误差；
频率控制器，其连接于所述频率误差检测器的输出侧，根据所述频率误差检测器检测的频率误差进行误差补正；
数值控制振荡器，其连接于所述频率误差检测器的输出侧，
所述乘法器输入所述数值控制振荡器的输出信号，进行清除频率误差的工作，在选择希望频道后，所述乘法器不进行清除频率误差的工作，
所述分数分频式PLL包括：
局部振荡器，其向所述混频器提供所述局部振荡信号；
可变分频器，其按分数分频比将来自所述局部振荡器的所述局部振荡信号分频，所述分数分频比通过对所述频率控制器导出的补正值和从CPU输出的所述分数分频式PLL选频用的预置数据进行加减法计算处理而决定；
振荡器；以及
相位比较器，其与所述局部振荡器的输入侧连接，且比较来自所述可变分频器的信号和来自所述振荡器的信号。
3.根据权利要求1或2所述的接收装置，其中，
所述滤波器可根据来自所述频率误差检测器的信号变更来自所述混频器的信号的通频带范围。
4.根据权利要求1或2所述的接收装置，其包括：
存储器，其设置于所述频率控制器的除法器和加减法器之间，且存储所述补正值。
5.根据权利要求1或2所述的接收装置，其中，
在所述数值控制振荡器的输入侧和所述频率误差检测器的输出侧之间设置开关。
6.一种电子设备，其用于接收OFDM信号，包括：
输入端子；
接收部，其连接于所述输入端子；
OFDM信号解调部，其连接于所述接收部的输出侧；
输出端子，其连接于所述OFDM信号解调部的输出侧；
信号处理部，其连接于所述输出端子；以及
显示部，其连接于所述信号处理部，
所述接收部包括：
分数分频式PLL；
混频器，其混合来自所述分数分频式PLL的局部振荡信号和来自所述输入端子的信号；以及
滤波器，其连接于所述混频器的输出侧，
所述OFDM信号解调部包括：
AD变换器，其连接于所述滤波器的输出侧；
乘法器，其连接于所述AD变换器的输出侧；
傅立叶变换器，连接于所述乘法器的输出侧；
频率误差检测器，其检测来自所述傅立叶变换器的信号的频率误差；
频率控制器，其连接于所述频率误差检测器的输出侧，根据所述频率误差检测器检测的频率误差进行误差补正；
数值控制振荡器，其连接于所述频率误差检测器的输出侧，
所述乘法器输入所述数值控制振荡器的输出信号，进行清除频率误差的工作，在选择希望频道后，所述乘法器不进行清除频率误差的工作，
所述分数分频式PLL包括：
局部振荡器，其向所述混频器提供所述局部振荡信号；
可变分频器，其按分数分频比将来自所述局部振荡器的所述局部振荡信号分频，所述分数分频比通过对所述频率控制器导出的补正值和从CPU输出的所述分数分频式PLL选频用的预置数据进行加减法计算处理而决定；
振荡器；以及
相位比较器，其连接于所述局部振荡器的输入侧，且比较来自所述可变分频器的信号和来自所述振荡器的信号。
7.一种电子设备，其用于接收OFDM信号，包括：
输入端子；
接收部，其连接于所述输入端子；
OFDM信号解调部，其连接于所述接收部的输出侧；
输出端子，其连接于所述OFDM信号解调部的输出侧；
信号处理部，其连接于所述输出端子；以及
显示部，其连接于所述信号处理部，
所述接收部包括：
分数分频式PLL；
混频器，其混合来自所述分数分频式PLL的局部振荡信号和来自所述输入端子的信号；以及
滤波器，其连接于所述混频器的输出侧，
所述OFDM信号解调部包括：
AD变换器，其连接于所述滤波器的输出侧；
乘法器，其连接于所述AD变换器的输出侧；
傅立叶变换器，连接于所述乘法器的输出侧；
频率误差检测器，其根据由所述傅立叶变换器进行傅立叶变换前的来自所述乘法器的信号和由所述傅立叶变换器进行傅立叶变换后的信号，检测频率误差；
频率控制器，其连接于所述频率误差检测器的输出侧，根据所述频率误差检测器检测的频率误差进行误差补正；
数值控制振荡器，其连接于所述频率误差检测器的输出侧，
所述乘法器输入所述数值控制振荡器的输出信号，进行清除频率误差的工作，在选择希望频道后，所述乘法器不进行清除频率误差的工作，
所述分数分频式PLL包括：
局部振荡器，其向所述混频器提供所述局部振荡信号；
可变分频器，其按分数分频比将来自所述局部振荡器的所述局部振荡信号分频，所述分数分频比通过对所述频率控制器导出的补正值和从CPU输出的所述分数分频式PLL选频用的预置数据进行加减法计算处理而决定；
振荡器；以及
相位比较器，其连接于所述局部振荡器的输入侧，且比较来自所述可变分频器的信号和来自所述振荡器的信号。
CN2006800009207A 2005-07-29 2006-06-08 接收装置及采用该接收装置的电子设备 Expired - Fee Related CN101032088B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005219960 2005-07-29
JP219960/2005 2005-07-29
PCT/JP2006/311505 WO2007013226A1 (ja) 2005-07-29 2006-06-08 受信装置およびそれを用いた電子機器

Publications (2)

Publication Number Publication Date
CN101032088A CN101032088A (zh) 2007-09-05
CN101032088B true CN101032088B (zh) 2012-06-27

Family

ID=37683130

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800009207A Expired - Fee Related CN101032088B (zh) 2005-07-29 2006-06-08 接收装置及采用该接收装置的电子设备

Country Status (5)

Country Link
US (1) US7733986B2 (zh)
EP (1) EP1777831A4 (zh)
JP (1) JP4245049B2 (zh)
CN (1) CN101032088B (zh)
WO (1) WO2007013226A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4849329B2 (ja) * 2006-10-06 2012-01-11 ソニー株式会社 受信装置および受信方法、並びに、プログラム
JP4883031B2 (ja) 2008-03-18 2012-02-22 パナソニック株式会社 受信装置と、これを用いた電子機器
JP4894822B2 (ja) * 2008-07-04 2012-03-14 株式会社豊田自動織機 周波数補正システム及び受信機
JP5310728B2 (ja) * 2008-08-28 2013-10-09 パナソニック株式会社 シンセサイザ及びこれを用いた受信装置及び電子機器
JP2010093625A (ja) * 2008-10-09 2010-04-22 Toshiba Corp ビデオ信号復調回路
US9071493B2 (en) * 2009-06-29 2015-06-30 Qualcomm Incorporated Dual frequency tracking loop for OFDMA systems
US9137069B2 (en) * 2012-08-07 2015-09-15 Intel Deutschland Gmbh Systems and methods to frequency shift unwanted signal components
WO2014141573A1 (ja) * 2013-03-15 2014-09-18 ソニー株式会社 受信装置および電子機器
CN104682978B (zh) 2013-12-02 2017-08-29 上海东软载波微电子有限公司 载波频偏处理方法和装置及接收机
CN104135296B (zh) * 2014-07-12 2017-03-15 无锡中星微电子有限公司 可调中频无线接收机及蓝牙模块
KR101811221B1 (ko) * 2016-02-17 2017-12-21 주식회사 이노와이어리스 신호 분석기의 ｗｃｄｍａ 신호 타이밍 오프셋 처리 방법
EP3376666A1 (fr) * 2017-03-14 2018-09-19 STMicroelectronics (ALPS) SAS Dispositif d'oscillateur local à faible consommation
CN112485520B (zh) * 2020-12-03 2024-03-22 成都市精准时空科技有限公司 基于电压采样的绝对频差测量方法及系统及装置及介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1169631A (zh) * 1996-05-02 1998-01-07 索尼公司 数字通信解调器、方法及数字解调电路
JP2004222192A (ja) * 2003-01-17 2004-08-05 Sanyo Electric Co Ltd 放送受信装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1169631A (en) * 1913-02-06 1916-01-25 Charles E Giberson Lamp-burner attachment.
JPH0249223A (ja) 1988-08-09 1990-02-19 Seiko Epson Corp ガルバノミラー
JPH079456Y2 (ja) * 1988-09-30 1995-03-06 アイワ株式会社 周波数シンセサイザ方式の受信機におけるａｆｔ装置
JP4031221B2 (ja) * 1997-01-31 2008-01-09 松下電器産業株式会社 直交周波数分割多重信号復調装置及び直交周波数分割多重信号復調方法
JP3238120B2 (ja) 1997-01-31 2001-12-10 株式会社次世代デジタルテレビジョン放送システム研究所 直交周波数分割多重信号復調装置
JP3036460B2 (ja) * 1997-03-31 2000-04-24 日本電気株式会社 Ａｆｃ回路
US5970105A (en) * 1998-05-11 1999-10-19 Cleveland Medical Devices Inc. Apparatus and method for efficient wireless communications in the presence of frequency error
JP3820063B2 (ja) * 1999-07-16 2006-09-13 株式会社ケンウッド 周波数制御回路
JP4356203B2 (ja) * 2000-07-11 2009-11-04 ソニー株式会社 復調装置及び復調方法
JP2005197968A (ja) * 2004-01-06 2005-07-21 Fujitsu Ltd 信号処理回路並びに直交復調装置およびその誤差推定方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1169631A (zh) * 1996-05-02 1998-01-07 索尼公司 数字通信解调器、方法及数字解调电路
JP2004222192A (ja) * 2003-01-17 2004-08-05 Sanyo Electric Co Ltd 放送受信装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CN 1169631 A,说明书第2页第20行-第5页第14行、附图1,3.

Also Published As

Publication number Publication date
US20090232259A1 (en) 2009-09-17
WO2007013226A1 (ja) 2007-02-01
JPWO2007013226A1 (ja) 2009-02-05
EP1777831A1 (en) 2007-04-25
EP1777831A4 (en) 2013-01-16
US7733986B2 (en) 2010-06-08
JP4245049B2 (ja) 2009-03-25
CN101032088A (zh) 2007-09-05

Similar Documents

Publication Publication Date Title
CN101032088B (zh) 接收装置及采用该接收装置的电子设备
US6760577B2 (en) Alignment methods and apparatus for I/Q phase and amplitude error correction and image rejection improvement
US6195400B1 (en) Two-mode demodulating apparatus
US8750441B2 (en) Signal cancellation to reduce phase noise, period jitter, and other contamination in local oscillator, frequency timing, or other timing generators or signal sources
EP0385181B1 (en) Tuner station selecting apparatus
EP2220761B1 (en) Pll calibration
US9893716B2 (en) Resonant circuit calibration
JPH0583313A (ja) 復調回路
US7860196B2 (en) Method and circuit for estimating in-phase/quadrature signal amplitude imbalance
US6240147B1 (en) Auto frequency control apparatus
US20050041755A1 (en) Two-point modulator arrangement and use thereof in a transmission arrangement and in a reception arrangement
KR100394913B1 (ko) 필터를 갖춘 회로 장치 및 상기 회로 장치의 작동 방법
JP3898839B2 (ja) 送信機
US6914458B2 (en) Method and device for generating a signal with a frequency equal to the product of a reference frequency and a real number
JP2003298356A (ja) 広帯域減衰可能なイメージリジェクションミキサ
JPH10112669A (ja) 周波数シンセサイザ、受信機および周波数変調器
JP2974015B1 (ja) ブロックコンバータシステム、屋外受信装置及びセンター装置
JP2010109831A (ja) Ｐｌｌ過渡応答制御システムおよびｐｌｌ過渡応答制御方法
JPS5811143B2 (ja) 送信周波数制御装置
CN104242922A (zh) 无线通信设备及其频率合成装置
KR20010042028A (ko) 복조기 회로
JPS61103324A (ja) 無線通信装置のシンセサイザ回路
JPH06326740A (ja) 移動無線機
CN1427596A (zh) Ofdm无线通信系统频偏补偿的方法及其电路装置
JPS6359034A (ja) 周波数ホツピング方式の通信装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120627

Termination date: 20150608

EXPY Termination of patent right or utility model