CN101009139A - 能补偿由于高温应力状态间读出边界减小的闪存编程方法 - Google Patents
能补偿由于高温应力状态间读出边界减小的闪存编程方法 Download PDFInfo
- Publication number
- CN101009139A CN101009139A CNA2007100037491A CN200710003749A CN101009139A CN 101009139 A CN101009139 A CN 101009139A CN A2007100037491 A CNA2007100037491 A CN A2007100037491A CN 200710003749 A CN200710003749 A CN 200710003749A CN 101009139 A CN101009139 A CN 101009139A
- Authority
- CN
- China
- Prior art keywords
- storage unit
- voltage
- programmed
- state
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/562—Multilevel memory programming aspects
- G11C2211/5621—Multilevel programming verification
Abstract
一种具有与多个存储单元相连接的第一位线和第二位线的闪存设备的编程方法,其中所述存储单元用于存储指示多个状态之一的多位数据。该编程方法包括:利用多位数据编程存储单元,该存储单元连接到选择的行以及第一位线或第二位线;以及重新编程已编程的存储单元,该已编程的存储单元连接到直接布置在所选择的行下面的行以及所述第一位线或所述第二位线,由此增加由于高温应力(HTS)而减小的所述多个状态的相邻状态之间的读出边界。
Description
相关申请的交叉引用
该正式专利申请要求2006年1月24日提交的,申请号为2006-07420的韩国专利申请的优先权,其公开的全部内容在此被引用作为参考。
技术领域
本发明实施例涉及一种闪存系统。更具体地,本发明实施例涉及一种能够补偿存储单元编程状态之间的降低的读出边界的闪存系统。
背景技术
近年来,诸如易失性存储设备和非易失性存储设备的存储设备已经逐渐应用于MP3播放器以及诸如便携多媒体播放器(PMP)、蜂窝电话、笔记本计算机、和个人数字助理(PDA)的移动装置中。MP3播放器和移动装置需要大容量存储设备以提供各种功能(例如,运动画面重放)。为满足该需要已经作出了许多努力。这些努力之一是提出在一个存储单元中存储至少2位数据的多位存储设备。例如在美国专利No.6,122,188、No.6,075,734和No.5923,587中,公开了示范性多位存储设备,这些专利在此被引用以作参考。
当将1位数据存储在一个存储单元中时,该存储单元具有属于两个阈电压分布之一的阈电压,即该存储单元具有指示数据“0”和数据“1”的两个状态之一。另一方面,当将2位数据存储在一个存储单元中时,该存储单元具有属于四个阈电压分布之一的阈电压,即该存储单元具有指示数据“11”、数据“10”、数据“00”和数据“01”的四个状态之一。在图1中图示了对应于四个状态的阈电压分布。
应该谨慎地控制对应于四个状态的阈电压分布,使得每个阈电压分布存在于确定的阈电压窗之内。为了实现该控制,已经建议了利用增量阶跃脉冲编程(increment step pulse programming)(ISPP)方案的编程方法。在ISPP方案中,根据编程循环的重复次数,按照编程电压增量来变换阈电压。通过设置编程电压增量为小值,可以精密地控制阈电压分布,以保护状态之间的充足边界。不幸的是,这导致了对编程存储单元以达到期望的状态所需要的时间的增加。相应地,可以基于编程时间来确定编程电压增量。
尽管使用了这种ISPP方案,但是由于各种原因,产生每个状态的阈电压分布要比期望的窗更宽。例如,如由图1的点线10、11、12和13所指示的,由于编程操作中相邻存储单元之间的耦合,加宽了阈电压分布。这种耦合被称为“电场耦合”或“F-poly耦合”。例如,如图2所图示的,假设:存储单元MCA是编程以具有四个状态之一的单元,存储单元MCB是编程以具有四个状态之一的单元,当编程存储单元MCB时,在浮动栅极(FG)中积累电荷。当编程存储单元MCB时,由于存储单元MCA的浮动栅极FG和存储单元MCB的浮动栅极FG之间的耦合,相邻存储单元MCA的浮动栅极FG的电压升高。即使在编程存储单元MCB之后,由于浮动栅极之间的耦合,所以升高的阈电压被保持住。存储单元MCB包括相对于存储单元MCA的以字线方向和/或以位线方向排列的存储单元。由于这种耦合,已编程的存储单元MCA的阈电压升高,并且如由图1的点线10、11、12、13所指示,阈电压分布被加宽。相应地,状态之间的边界(margin)减小了,如图1所指示,其是读出边界的减少(确定“1”或“0”出现中的电压差)。
在美国专利No.5,867,429中公开了一种用于防止阈电压分布由于耦合而被加宽的传统技术。
不仅是电场耦合/F-poly耦合,而且状态之间的读出边界还随着随时间的流逝降低的存储单元的阈电压而降低,此后其将被称为“高温应力(HTS)”。HTS意味着在存储单元的浮动栅极中积累的电荷注入到衬底。由于减少了浮动栅极的电荷,所以各个状态中的存储单元的阈电压降低,如由图3的点线20、21和22所指示的。相应地,由于电场耦合/F-poly耦合阈电压增加,并且由于HTS阈电压降低,其使得保护状态之间的读出边界困难。具体地,难于知道已编程存储单元的状态。该问题随着最近趋向于更复杂的半导体制造工艺而变得严峻。
因此,存在对在即使由于电场耦合/F-poly耦合阈电压增加以及由于HTS阈电压减小的情况下保护状态之间的读出边界的需要。
发明内容
本发明的示范性实施例针对闪存设备的编程方法,该闪存设备具有与多个存储单元连接的第一位线和第二位线,其中所述存储单元用于存储指示多个状态之一的多位数据。在示范性实施例中,编程方法可以包括:利用多位数据编程连接到选择的行以及第一位线或第二位线的存储单元;以及重新编程连接到直接布置在所选择的行下面的行以及第一位线或第二位线的已编程的存储单元,由此增加由于高温应力(HTS)减小的相邻状态之间的读出边界。
在另一示范性实施例中,编程方法可以包括:利用多位数据编程连接到选择的行和第一位线的存储单元;以及重新编程连接到直接布置在所选择的行下面的行和第一位线的已编程的存储单元,其中重新编程增加多个状态的相邻状态之间的读出边界,由于高温应力(HTS)在所述多个状态的相邻状态之间与存储单元相关联的阈电压被减小。
在另一示范性实施例中,编程方法可以包括:利用多位数据编程连接到选择的字线和第二位线的存储单元;以及重新编程连接到直接布置在所选择的行下面的行和第一位线的已编程的存储单元,其中重新编程增加多个状态的相邻状态之间的读出边界,由于高温应力(HTS)在所述多个状态的相邻状态之间与存储单元相关联的阈电压被减小。
附图说明
图1图示了由于电场耦合/F-poly耦合阈电压分布被加宽。
图2图示了在存储单元之间产生的电场耦合/F-poly耦合。
图3图示了由于高温应力(HTS)阈电压分布被加宽。
图4是根据本发明的闪存设备的方框图。
图5是图4中所示的存储单元阵列的电路图。
图6A和图6B图示了根据本发明的多位编程操作。
图7是图示根据本发明实施例的闪存设备的编程方法的流程图。
图8A和图8B是图示图7中所示的第二编程方法的流程图。
图9图示了当执行根据本发明的闪存设备的编程操作时的校验电压。
图10图示了在执行根据本发明的闪存设备的编程操作之后的阈电压。
图11和图12是图示根据本发明的替代实施例的闪存设备的编程方法的流程图。
具体实施方式
现在将参考附图更全面地描述本发明,在附图中示出了本发明的优选实施例。然而,本发明可以以许多不同的形式实现,并且不是被构造为限于在此提出的实施例。而是,通过提供这些实施例,使得该公开将是彻底的和完整的,并且将完整地向本领域技术人员传达本发明的范围。在附图中,相同的附图标记自始至终表示相同的元素。
图4是根据本发明实施例的闪存设备的方框图,该闪存设备包括用于存储数据信息的存储单元阵列100。该存储单元阵列100包括多个存储块,每个存储块具有如图5所图示的存储单元配置。
图5是包括存储块MB的、图4中图示的存储单元阵列的电路图,存储块MB包括多个串101,每串具有串选择晶体管SST、地选择晶体管GST、和存储单元MC31-MC0。该串选择晶体管SST由串选择线SSL控制,并且具有连接到对应位线的漏极。存储单元MC31-MC0串联耦接在串选择晶体管SST和地选择晶体管GST的漏极之间,并且由对应字线WL31-WL0分别控制。本领域技术人员应该懂得,位线的数目不仅限于此。每个存储单元将由浮动栅极晶体管构成。
返回图4,行选择器电路(X-SEL)110由控制逻辑电路150控制。行选择器电路(X-SEL)110响应通过输入/输出(I/O)接口140提供的地址ADD而选择存储块之一,该地址控制所选择的存储块的行(包括字线和选择线)。寄存器块120由控制逻辑电路150控制,并且根据操作模式作为读出放大器或写入驱动器起作用。尽管没有在该图中图示,寄存器块120可以由页缓冲器构成。每个页缓冲器电气连接到一个位线或一对位线之一,并且通过位线从存储单元中读出数据或将数据存储在存储单元中。
列选择器电路(Y-SEL)130由控制逻辑电路150控制,并且响应通过I/O接口140提供的地址ADD而将存储在寄存器块120中的数据输出到I/O接口140,或控制逻辑电路150。例如,在正常读出操作中,列选择器电路130将存储在寄存器块120中的数据输出到I/O接口140。在校验正常读出操作中,列选择器电路130将存储在寄存器块120中的数据输出到控制逻辑电路150,并且控制逻辑电路150判断从列选择器电路130提供的数据是否是合格数据(pass data)。在编程操作的数据装载周期期间,选择器电路130将通过I/O接口140传送的编程数据输出到寄存器块120。控制逻辑电路150被配置为控制闪存设备的一般操作。电压产生器160由控制逻辑电路150控制,并且被配置为产生编程/擦除/读出操作所要求的电压(例如,字线电压、体电压(bulk voltage)、读出电压、通过电压等)。
如下所述,根据本发明一方面的闪存设备采用一种新的编程技术,以充足地保护状态之间的读出边界,即使存储单元受到电场耦合/F-poly耦合和HTS的作用。依据本发明的编程方法,将2位数据存储在选择的页的相应存储单元中,使得利用各个期望状态的目标阈电压编程存储单元。此后,这称为“第一编程操作”。在完成第一编程操作之后,执行读出操作以便在各个状态的存储单元中检测被布置在预定阈电压区域中的存储单元。编程检测到的存储单元,使其具有比各个状态目标阈电压更高的阈电压。此后,这称为“第二编程操作”。
用于存储2位数据的第一编程操作随着寄存器块120的配置而变。例如,在寄存器块120上装载LSB数据位和MSB数据位两者之后,可以执行第一编程操作。替代地,编程MSB数据位(此后称为“MSB编程操作”)后面可以接着编程LSB数据位(此后称为“LSB编程操作”)。作为示范性编程方法,现在将参考图6A和图6B简要地描述后面的编程方法。
编程一个存储单元为具有“11”、“10”、“00”和“01”状态之一。为了描述便利,假设“11”、“10”、“00”和“01”状态分别对应于ST0、ST1、ST2和ST3。具有“11”状态的存储单元是擦除的存储单元,并且具有“10”状态的存储单元的阈电压高于具有“11”状态的存储单元的阈电压。具有“00”状态的存储单元的阈电压高于具有“10”状态的存储单元的阈电压。此外,具有“01”状态的存储单元的阈电压高于具有“00”状态的存储单元的阈电压。如果在上述条件下执行LSB编程操作,则存储单元具有擦除的状态或“10”状态,如图6A所图示。如果在LSB编程操作之后接着执行MSB编程操作,则具有“11”状态的存储单元具有擦除的状态或“01”状态,而具有“10”状态的存储单元具有“10”或“00”状态,如图6B所图示。
在本发明中,当选择任何字线时执行两个编程操作。更具体地,连接到所选择的字线和偶数位线BLe0-BLe(n-1)的存储单元的编程操作后面紧接着连接到所选择的字线和奇数位线BLo0-BLo(n-1)的存储单元的编程操作。为了描述便利,将按照上面次序描述根据本发明的编程操作。然而,本领域技术人员应该懂得,连接到所选择的字线和奇数位线BLo0-BLo(n-1)的存储单元的编程操作后面也可以紧接着连接到所选择的字线和偶数位线BLe0-BLe(n-1)的存储单元的编程操作。
图7图示依据本发明实施例的闪存设备的编程方法的流程图。当编程操作开始时,控制逻辑电路150在步骤S100中确定是否选择了字线(例如,第N字线)上的偶数位线BLe0-BLe(n-1)。基于通过I/O接口140提供的地址信息,来作出该确定。当选择了偶数位线BLe0-BLe(n-1)时,由控制逻辑电路150在步骤S120对与所选择的字线WLn和偶数位线BLe0-BLe(n-1)相连接的存储单元执行第一编程操作。按照参考图6A和图6B描述的编程方法,来执行第一编程操作。执行第一编程操作时,将所选择的存储单元分别编程为图9中所示的状态ST1、ST2和ST3之一。基于与状态ST1、ST2和ST3相对应的校验电压Vvfy11、Vvfy12和Vvfy13,来确定是否将存储单元编程为相应状态。例如,使用校验电压Vvfy11确定是否将存储单元编程为状态ST1;使用校验电压Vvfy12确定是否将存储单元编程为状态ST2;使用校验电压Vvfy13确定是否将存储单元编程为状态ST3。一旦校验了这些状态,第一程序例程就结束。
当选择了奇数位线BLo0-BLo(n-1)时,如在步骤S100所确定的,由控制逻辑电路150在步骤S140对与所选择的字线WLn和奇数位线BLo0-BLo(n-1)相连接的存储单元执行第一编程操作。如上所述地执行第一编程操作。与所选择的字线WLn和奇数位线BLo0-BLo(n-1)相连接的存储单元的编程操作一结束,就在步骤S160对直接布置在所选择的字线WLn下面的字线WL(n-1)执行编程操作(即,第二编程操作)。首先,在步骤S160,对与字线WL(n-1)和偶数位线BLe0-BLe(n-1)相连接的存储单元执行第二编程操作(或重新编程操作)。然后,在步骤S180,对与字线WL(n-1)和奇数位线BLo0-BLo(n-1)相连接的存储单元执行第二编程操作(或重新编程操作)。如后面将描述的,被布置在各个状态的阈电压区域中的预定区域中的存储单元被第二编程操作重新编程,以具有更高的阈电压。与参考图7的描述不同,与字线WL(n-1)和奇数位线BLo0-BLo(n-1)相连接的存储单元的第二编程操作后面可以紧接着与字线WL(n-1)和偶数位线BLe0-BLe(n-1)相连接的存储单元的第二编程操作。
图8是图示依据本发明的闪存设备的第二编程操作的流程图。图9图示了当执行根据本发明的闪存设备的编程操作时的校验电压。
如参考图7描述的,在2位数据的第一编程操作结束之后,并且当前选择的位线WLn不是最后位线,对与直接布置在所选择的字线WLn下面的字线WL(n-1)相连接的存储单元执行第二编程操作。现在,将在下面描述与字线WL(n-1)和奇数位线BLo0-BLo(n-1)相连接的已编程的存储单元的第二编程操作。
当将校验电压Vvfy11(或读出电压Vread1)施加到所选择的字线WL(n-1)时,在图8A中示出的步骤S200,通过寄存器块120执行读出操作。此后,当将高于校验电压Vvfy11的校验电压Vvfy12施加到所选择的字线WL(n-1)时,在步骤S210通过寄存器块120执行读出操作。通过执行读出操作两次,检测具有介于校验电压Vvfy11和校验电压Vvfy12(或者读出电压Vread1和校验电压Vvfy12)之间的阈电压的存储单元(参见图9)。本领域技术人员应该懂得,检测具有介于校验电压Vvfy11和校验电压Vvfy12(或者读出电压Vread1和校验电压Vvfy12)之间的阈电压的存储单元的方法可以随着寄存器块120的配置而变。
如果检测到具有介于校验电压Vvfy11和校验电压Vvfy12(或者读出电压Vread1和校验电压Vvfy12)之间的阈电压的存储单元,则在步骤S220对所检测到的存储单元执行编程操作(即,第二编程操作)。在执行编程操作之后,在步骤S230将作为读出电压的校验电压Vvfy12施加到所选择的字线WL(n-1),同时执行校验读取操作。在步骤S240,确定所检测到的存储单元是否被编程为具有与校验电压Vvfy12相对应的阈电压。在步骤S240作出确定,如果所检测到的存储单元没有被编程为具有所要求的阈电压,则要施加到所选择的字线WL(n-1)的编程电压在步骤S250按照预定增量增加,并且程序返回到步骤S220。从步骤S220到步骤S250的程序循环重复预定次数,或者直到所有检测到的存储单元都被编程。
当确定结果为所有检测到的存储单元都被编程为具有所要求的阈电压时,对步骤S240的回应为是,并且程序前进到步骤S260,在步骤S260当将校验电压Vvfy21(或读出电压Vread2)施加到所选择的字线WL(n-1)时通过寄存器块120执行读出操作。此后,在步骤S270,当将高于校验电压Vvfy21的校验电压Vvfy22施加到所选择的字线WL(n-1)时,通过寄存器块120执行读出操作。通过在步骤S260和S270执行读出操作两次,检测具有介于校验电压Vvfy21和校验电压Vvfy22(或者读出电压Vread2和校验电压Vvfy22)之间的阈电压的存储单元(参见图9)。如果检测到具有介于校验电压Vvfy21和校验电压Vvfy22(或者读出电压Vread2和校验电压Vvfy22)之间的阈电压的存储单元(参见图9),则在步骤S280对所检测到的存储单元执行编程操作(即第二编程操作)。在执行编程操作之后,步骤S290执行,在步骤S290当将作为读出电压的校验电压Vvfy22施加到所选择的字线WL(n-1)时执行校验读出操作。在步骤S300作出确定,所检测到的存储单元是否被编程具有与校验电压Vvfy22相对应的阈电压。当确定结果是检测到的存储单元没有都被编程具有所要求的阈电压时,要施加到所选择的字线的编程电压按照预定增量增加(S310)。该程序返回到步骤S280,重复该程序直到包括S280-S310的程序循环运行了预定次数或者存储单元被全部编程具有所要求的阈电压。
当确定结果是所有检测到的存储单元被编程具有所要求的阈电压,当在步骤S320将校验电压Vvfy31(或者读出电压Vread3)施加到所选择的字线WL(n-1)时,在步骤S320通过寄存器块120执行读出操作。此后,当将高于验证电压Vvfy31的验证电压Vvfy32施加到所选择的字线WL(n-1)时,通过寄存器块120执行读出操作(S330)。通过在步骤S320和S330执行读出操作两次,检测到了具有介于校验电压Vvfy31和校验电压Vvfy32(或者读出电压Vread3和校验电压Vvfy32)之间的阈电压的存储单元(参见图9)。如果检测到具有介于校验电压Vvfy31和校验电压Vvfy32(或者读出电压Vread3和校验电压Vvfy32)之间的阈电压的存储单元(参见图9),则步骤S340对所检测到的存储单元执行编程操作(即,第二编程操作)。在编程操作执行之后,在步骤S350,当将作为读出电压的校验电压Vvfy32施加到所选择的字线WL(n-1)时执行校验读出操作。在步骤S360作出确定,所检测到的存储单元是否被编程以具有与校验电压Vvfy32相对应的阈电压。当确定结果为检测到的存储单元没有都被编程具有所要求的阈电压时,步骤S370按照预定增量增加对所选择的字线的编程电压。该程序前进到步骤S340,重复该程序,直到由步骤S340-S370定义的程序循环重复了预定次数或直到存储单元被全部编程。
当确定结果为所有检测到的存储单元都被编程具有所需要的阈电压时,对与字线WL(n-1)和奇数位线BLo0-BLo(n-1)相连接的已编程的存储单元执行第二编程操作,如图7中所图示。该第二编程操作与上面所描述的第二编程操作相同。
图10图示了执行根据本发明的闪存设备的编程操作之后的阈电压分布。在与状态ST1相对应的阈电压分布中,介于校验电压Vvfy11和校验电压Vvfy12(或者读出电压Vread1和校验电压Vvfy12)之间的存储单元被编程为具有校验电压Vvfy12或高于校验电压Vvfy12的电压。如可以从图10和图3中看出的,状态ST0和ST1之间的边界增加。在与状态ST2相对应的阈电压中,介于校验电压Vvfy21和Vvfy22(或者读出电压Vread2和校验电压Vvfy22)之间的存储单元被编程为具有校验电压Vvfy22或高于校验电压Vvfy22的电压。如可以从图10和图3中看出的,状态ST1和ST2之间的边界增加。同样,在与状态ST3相对应的阈电压分布中,介于校验电压Vvfy31和校验电压Vvfy32(或者读出电压Vread3和校验电压Vvfy32)之间的存储单元被编程为具有校验电压Vvfy32或高于校验电压Vvfy32的电压。如可以从图10和图3中看出的,状态ST2和ST3之间的边界增加。即,相邻状态之间的读出边界比图3图示的读出边界增加得更多。因此,尽管由于电场耦合/F-poly耦合和HTS使阈电压分布加宽,但是利用根据本发明的编程方法可以充分地保护相邻状态之间的读出边界。
第二编程操作不仅限于本发明实施例,并且可以对其作出许多修改和变化。例如,可以在第二编程操作期间,同时编程状态ST1、ST2和ST3。替代地,可以同时/个别编程一部分状态ST1、ST2和ST3。
图11是图示根据本发明的另一实施例的闪存设备的编程方法的流程图。假设,要求对与属于所选择的字线(例如WLn)的偶数位线BLe0-BLe(n-1)相连接的存储单元执行编程操作。在该假设下,对与所选择的字线WLn和偶数位线BLe0-BLe(n-1)相连接的存储单元执行第一编程操作,如图11在步骤S400所图示。利用如上所述的相同方法执行第一编程操作。之后,在步骤S420对连接到直接布置在所选择的字线WLn下面的字线WL(n-1)和偶数位线BLe0-BLe(n-1)的已编程的存储单元执行第二编程操作。利用如上所述的相同方法执行第二编程操作。如果完成第二编程操作,则编程进程结束。
图12是图示依据本发明的另一实施例的闪存设备的编程方法的流程图。假设,要求对与属于所选择的字线(例如WLn)的奇数位线BLo0-BLo(n-1)相连接的存储单元执行编程操作。在该假设下,对与所选择的字线WLn和奇数位线BLo0-BLo(n-1)相连接的存储单元执行第一编程操作,如图12在步骤S500所图示。利用如上所述的相同方法执行第一编程操作。在步骤S520对连接到直接布置在所选择的字线WLn下面的字线WL(n-1)和奇数位线BLo0-BLo(n-1)的已编程的存储单元执行第二编程操作。利用如上所述的相同方法执行第二编程操作。如果完成第二编程操作,则编程进程结束。
在图11和图12中,在对偶数位线执行第一编程操作和第二编程操作之后,对奇数位线执行第一编程操作和第二编程操作。根据本发明,将用于读出已编程的存储单元的数据所要求的电压设置为与用于仅执行第一编程操作的读出电压相同的值。
在根据本发明的闪存设备中,与所选择的字线相连接的每个存储单元存储2位数据。存储的2位数据可以包括LSB页数据和MSB页数据,其意味着将两页数据存储在与偶数/奇数位线相连接的存储单元中。替代地,存储在每个存储单元中的2位数据可以包括一页数据,其意味着将一页数据存储在与偶数/奇数位线相连接的存储单元中。
在经过第一编程操作之后,被布置在各个状态的特定区域中的存储单元经过第二编程操作,以便具有等于和高于第一编程操作的校验电压的阈电压。因此,尽管由于电场耦合/F-poly耦合和HTS使阈电压分布加宽,但是利用根据本发明的编程方法可以充分地保护相邻状态之间的读出边界。
尽管已经结合在附图中图示的本发明实施例描述了本发明,但是本发明并不仅限与此。本领域技术人员应该懂得,在不偏离本发明的范围和精神的条件下,可以对其作出各种替代、修改和改变。
Claims (25)
1.一种具有与多个存储单元相连接的第一位线和第二位线的闪存设备的编程方法,其中所述存储单元用于存储指示多个状态之一的多位数据,该编程方法包括:
(a)利用多位数据编程存储单元,该存储单元连接到选择的行以及第一位线或第二位线;
(b)重新编程已编程的存储单元,该存储单元连接到直接布置在所选择的行下面的行以及所述第一位线或所述第二位线,由此增加由于高温应力(HTS)减小的所述多个状态的相邻状态之间的读出边界。
2.如权利要求1所述的编程方法,其中所述重新编程步骤还包括:
在所述各个状态的存储单元中检测被布置在预定阈电压区域中的存储单元,其中由第一校验电压与读出电压之一以及第二校验电压两者选择所述各个状态的所述预定阈区域,所述第一校验电压比所述第二校验电压低并且比所述读出电压高;以及
编程所检测到的存储单元为具有等于或高于与各个状态相对应的所述第二校验电压的阈电压。
3.如权利要求2所述的编程方法,其中:利用与所述各个状态相对应的所述第一校验电压来确定所选择的存储单元是否被多位数据编程。
4.如权利要求2所述的编程方法,其中:当所检测到的存储单元被编程为具有等于或高于与所述各个状态相对应的所述第二校验电压的阈电压时,按照根据所述各个状态的预定增量将编程电压施加到选择的字线。
5.如权利要求2所述的编程方法,其中:当所检测到的存储单元被编程为具有等于或高于与所述各个状态相对应的所述第二校验电压的阈电压时,按照与所述各个状态无关的恒定量将编程电压施加到选择的字线。
6.如权利要求4所述的编程方法,其中:直到所述阈电压等于或高于所述第二校验电压,一直将所述编程电压重复施加到所选择的字线。
7.如权利要求1所述的编程方法,其中,所选择的行包括至少两页,每行包括LSB页和MSB页,其中将两页数据存储在与所述位线相连接的存储单元中。
8.如权利要求1所述的编程方法,其中:所述多位数据包括LSB页数据和MSB页数据,其中将一页数据存储在与所述位线相连接的存储单元中。
9.一种具有与多个存储单元相连接的第一位线和第二位线的闪存设备的编程方法,其中所述存储单元用于存储指示多个状态之一的多位数据,该编程方法包括:
利用多位数据编程存储单元,该存储单元连接到选择的行和所述第一位线;以及
重新编程已编程的存储单元,该已编程的存储单元连接到直接布置在所选择的行下面的行和所述第一位线,其中所述重新编程增加所述多个状态的相邻状态之间的读出边界,在所述多个状态的相邻状态之间由于高温应力(HTS)减小了与所述存储单元相关联的阈电压。
10.如权利要求9所述的编程方法,还包括:
利用多位数据编程存储单元,该存储单元连接到所选择的行和所述第二位线;以及
重新编程已编程的存储单元,该已编程的存储单元连接到直接布置在所选择的行下面的行和所述第二位线,其中所述重新编程增加所述多个状态的相邻状态之间的读出边界,在所述多个状态的相邻状态之间由于高温应力(HTS)减小了与所述存储单元相关联的阈电压。
11.一种具有与多个存储单元相连接的第一位线和第二位线的闪存设备的编程方法,其中所述存储单元用于存储指示多个状态之一的多位数据,该编程方法包括:
利用多位数据编程存储单元,该存储单元连接到选择的行和所述第二位线;以及
重新编程已编程的存储单元,该已编程的存储单元连接到直接布置在所选择的行下面的行和所述第一位线,其中所述重新编程增加所述多个状态的相邻状态之间的读出边界,在所述多个状态的相邻状态之间由于高温应力(HTS)减小了与所述存储单元相关联的阈电压。
12.如权利要求11所述的编程方法,其中所述重新编程步骤还包括:
在所述各个状态分布的存储单元中检测被布置在阈电压区域的预定区域中的存储单元,在所述各个状态分布中分布着所述各个状态的已编程的存储单元,其中由第一校验电压与读出电压之一以及第二校验电压两者选择所述各个状态的所述预定阈区域,所述第一校验电压比所述第二校验电压低并且比所述读出电压高;以及
编程所检测到的存储单元为具有等于或高于与各个状态相对应的所述第二校验电压的阈电压。
13.如权利要求12所述的编程方法,其中:利用与所述各个状态相对应的所述第一校验电压确定是否利用多位数据编程了所选择的存储单元。
14.如权利要求12所述的编程方法,其中:如果所检测到的存储单元被编程为具有等于或高于与所述各个状态相对应的所述第二校验电压的阈电压,则按照根据所述各个状态的预定增量将编程电压施加到选择的字线。
15.如权利要求12所述的编程方法,其中:当所检测到的存储单元被编程为具有等于或高于与所述各个状态相对应的所述第二校验电压的阈电压时,则按照与所述各个状态无关的恒定量将编程电压施加到选择的字线。
16.如权利要求14所述的编程方法,其中:直到所述阈电压等于或高于所述第二校验电压,一直将所述编程电压重复地施加到选择的字线。
17.如权利要求11所述的编程方法,还包括:
重新编程已编程的存储单元,该已编程的存储单元连接到直接布置在所选择的行之下的行和所述第二位线,使得所述重新编程增加所述多个状态的相邻状态之间的读出边界,在所述多个状态的相邻状态之间由于高温应力(HTS)减小了与所述存储单元相关联的阈电压。
18.如权利要求17所述的编程方法,其中所述重新编程已编程的存储单元步骤还包括:
在所述各个状态的所述存储单元中检测被布置在预定阈电压区域中的所述已编程的存储单元,其中根据第一校验电压与读出电压之一以及第二校验电压两者,选择所述各个状态的所述预定区域,所述第一校验电压比所述第二校验电压低并且比所述读出电压高;以及
编程所检测到的存储单元为具有等于或高于与所述各个状态相对应的所述第二校验电压的阈电压。
19.如权利要求18所述的编程方法,其中:利用与所述各个状态相对应的所述第一校验电压确定是否用多位数据编程了所选择的存储单元。
20.如权利要求18所述的编程方法,其中:当所检测到的存储单元被编程为具有等于或高于与所述各个状态相对应的所述第二校验电压的阈电压时,按照根据所述各个状态的预定增量将编程电压施加到选择的字线。
21.如权利要求18所述的编程方法,其中:当所检测到的存储单元被编程为具有等于或高于与所述各个状态相对应的所述第二校验电压的阈电压时,按照与所述各个状态无关的恒定量将编程电压施加到选择的字线。
22.如权利要求20所述的编程方法,其中:直到所述阈电压等于或高于所述第二校验电压,一直将所述编程电压重复地施加到选择的字线。
23.如权利要求11所述的编程方法,还包括:
当选择了连接到所选择的行和所述第一位线的所述存储单元时,利用与存储状态相对应的多位数据编程连接到所选择的行和所述第一位线的存储单元。
24.如权利要求11所述的编程方法,其中:所选择的行包括至少两页,每行包括LSB页和MSB页,其中将两页数据存储在与所述位线连接的所述存储单元中。
25.如权利要求11所述的编程方法,其中:所述多位数据包括LSB页数据和MSB页数据,其中将一页数据存储在与所述位线相连接的所述存储单元中。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060007420A KR100673026B1 (ko) | 2006-01-24 | 2006-01-24 | 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리의 프로그램 방법 |
KR7420/06 | 2006-01-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101009139A true CN101009139A (zh) | 2007-08-01 |
CN101009139B CN101009139B (zh) | 2012-03-21 |
Family
ID=38014558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007100037491A Active CN101009139B (zh) | 2006-01-24 | 2007-01-24 | 能补偿由于高温应力状态间读出边界减小的闪存编程方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7505313B2 (zh) |
JP (1) | JP5382998B2 (zh) |
KR (1) | KR100673026B1 (zh) |
CN (1) | CN101009139B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100732631B1 (ko) * | 2006-02-01 | 2007-06-27 | 삼성전자주식회사 | 전하 손실로 인해 감소된 읽기 마진을 보상할 수 있는플래시 메모리 장치의 프로그램 방법 |
KR100769776B1 (ko) * | 2006-09-29 | 2007-10-24 | 주식회사 하이닉스반도체 | 낸드 플래시 메모리 소자의 프로그램 방법 |
KR101301773B1 (ko) | 2007-10-25 | 2013-09-02 | 삼성전자주식회사 | 멀티 비트 프로그래밍 장치 및 방법 |
KR101378602B1 (ko) * | 2008-05-13 | 2014-03-25 | 삼성전자주식회사 | 메모리 장치 및 메모리 프로그래밍 방법 |
WO2010002943A1 (en) * | 2008-07-01 | 2010-01-07 | Lsi Corporation | Methods and apparatus for interfacing between a flash memory controller and a flash memory array |
US8355286B2 (en) * | 2009-05-08 | 2013-01-15 | Hynix Semiconductor Inc. | Method of operating nonvolatile memory device controlled by controlling coupling resistance value between a bit line and a page buffer |
US9142315B2 (en) * | 2012-07-25 | 2015-09-22 | Freescale Semiconductor, Inc. | Methods and systems for adjusting NVM cell bias conditions for read/verify operations to compensate for performance degradation |
US8873316B2 (en) | 2012-07-25 | 2014-10-28 | Freescale Semiconductor, Inc. | Methods and systems for adjusting NVM cell bias conditions based upon operating temperature to reduce performance degradation |
US8902667B2 (en) | 2012-07-25 | 2014-12-02 | Freescale Semiconductor, Inc. | Methods and systems for adjusting NVM cell bias conditions for program/erase operations to reduce performance degradation |
JP6502880B2 (ja) * | 2016-03-10 | 2019-04-17 | 東芝メモリ株式会社 | 半導体記憶装置 |
KR20200127758A (ko) | 2019-05-03 | 2020-11-11 | 에스케이하이닉스 주식회사 | 스토리지 장치 및 그 동작 방법 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3875570B2 (ja) * | 2001-02-20 | 2007-01-31 | 株式会社東芝 | 半導体記憶装置のデータ書き込み方法及び半導体記憶装置 |
US20040066692A1 (en) * | 2001-02-21 | 2004-04-08 | Noriyuki Matsui | Multi-valued nonvolatile semiconductor storage |
JP4064154B2 (ja) | 2001-05-31 | 2008-03-19 | 株式会社半導体エネルギー研究所 | 不揮発性メモリ及びそれを用いた電子機器 |
TW559814B (en) | 2001-05-31 | 2003-11-01 | Semiconductor Energy Lab | Nonvolatile memory and method of driving the same |
US6522580B2 (en) * | 2001-06-27 | 2003-02-18 | Sandisk Corporation | Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states |
US6781877B2 (en) * | 2002-09-06 | 2004-08-24 | Sandisk Corporation | Techniques for reducing effects of coupling between storage elements of adjacent rows of memory cells |
JP2005235287A (ja) | 2004-02-19 | 2005-09-02 | Nec Electronics Corp | 不揮発性半導体記憶装置のプログラミング方法、プログラミング装置、及び、不揮発性半導体記憶装置 |
JP4427361B2 (ja) | 2004-03-16 | 2010-03-03 | 株式会社東芝 | 不揮発性半導体メモリ |
JP4410188B2 (ja) * | 2004-11-12 | 2010-02-03 | 株式会社東芝 | 半導体記憶装置のデータ書き込み方法 |
KR100673025B1 (ko) * | 2006-01-24 | 2007-01-24 | 삼성전자주식회사 | 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리의 프로그램 방법 |
-
2006
- 2006-01-24 KR KR1020060007420A patent/KR100673026B1/ko active IP Right Grant
- 2006-11-07 US US11/593,478 patent/US7505313B2/en active Active
-
2007
- 2007-01-22 JP JP2007011909A patent/JP5382998B2/ja active Active
- 2007-01-24 CN CN2007100037491A patent/CN101009139B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
KR100673026B1 (ko) | 2007-01-24 |
US20070171726A1 (en) | 2007-07-26 |
JP2007200530A (ja) | 2007-08-09 |
JP5382998B2 (ja) | 2014-01-08 |
US7505313B2 (en) | 2009-03-17 |
CN101009139B (zh) | 2012-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101009139B (zh) | 能补偿由于高温应力状态间读出边界减小的闪存编程方法 | |
US7489558B2 (en) | Program method of flash memory capable of compensating read margin reduced due to charge loss | |
US7463526B2 (en) | Programming method for flash memory capable of compensating reduction of read margin between states due to high temperature stress | |
US7468907B2 (en) | Programming method for flash memory capable of compensating reduction of read margin between states due to hot temperature stress | |
JP4936914B2 (ja) | 半導体記憶装置 | |
US6026014A (en) | Nonvolatile semiconductor memory and read method | |
CN101009137B (zh) | 补偿存储单元编程状态之间的读余量减少的闪存系统 | |
JP2006228394A (ja) | 半導体記憶装置のデータ書き込み方法 | |
EP3579236A1 (en) | Non-volatile memory device and erasing method of the same | |
US20110141809A1 (en) | Page buffer of non-volatile memory device and programming method of non-volatile memory device | |
US6501682B2 (en) | Nonvolatile semiconductor memory device | |
CN101009138B (zh) | 用于快闪存储器件的编程方法 | |
JP6053080B2 (ja) | 不揮発性メモリのための相補型デコーディング | |
US7606071B2 (en) | Compensating source voltage drop in non-volatile storage | |
US9349481B2 (en) | Semiconductor memory device and method of operating the same | |
KR20130072669A (ko) | 반도체 메모리 장치 및 그의 동작 방법 | |
KR20070094706A (ko) | 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리를 구비한 메모리 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |