CN101009138B - 用于快闪存储器件的编程方法 - Google Patents

用于快闪存储器件的编程方法 Download PDF

Info

Publication number
CN101009138B
CN101009138B CN2007100037487A CN200710003748A CN101009138B CN 101009138 B CN101009138 B CN 101009138B CN 2007100037487 A CN2007100037487 A CN 2007100037487A CN 200710003748 A CN200710003748 A CN 200710003748A CN 101009138 B CN101009138 B CN 101009138B
Authority
CN
China
Prior art keywords
voltage
storage unit
programmed
state
verifying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007100037487A
Other languages
English (en)
Other versions
CN101009138A (zh
Inventor
姜相求
林瀛湖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101009138A publication Critical patent/CN101009138A/zh
Application granted granted Critical
Publication of CN101009138B publication Critical patent/CN101009138B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F7/00—Heating or cooling appliances for medical or therapeutic treatment of the human body
    • A61F7/02—Compresses or poultices for effecting heating or cooling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F7/00—Heating or cooling appliances for medical or therapeutic treatment of the human body
    • A61F7/02—Compresses or poultices for effecting heating or cooling
    • A61F2007/0203—Cataplasms, poultices or compresses, characterised by their contents; Bags therefor
    • A61F2007/0204—Cataplasms, poultices or compresses, characterised by their contents; Bags therefor containing clay, mud, fango, sand, kaolin clay, volcanic or other inorganic granular solids
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F7/00—Heating or cooling appliances for medical or therapeutic treatment of the human body
    • A61F7/02—Compresses or poultices for effecting heating or cooling
    • A61F2007/0203—Cataplasms, poultices or compresses, characterised by their contents; Bags therefor
    • A61F2007/022—Bags therefor
    • A61F2007/0223—Bags therefor made of textiles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Vascular Medicine (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Biomedical Technology (AREA)
  • Thermal Sciences (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供了一种用于快闪存储器件的编程方法，所述快闪存储器件包括与用于存储指示多个状态中的一个的多位数据的多个存储单元连接的第一和第二位线。该编程方法可以包括：用多位数据将与所选行和第二位线连接的存储单元编程；确定所选行是否是最后行；以及当确定结果为所选行是最后行时，将与作为最后行的所选行和第一位线连接的已编程的存储单元重新编程。

Description

用于快闪存储器件的编程方法
技术领域
本发明的实施例涉及快闪存储器件。具体而言，本发明的实施例涉及一种用于能够补偿存储单元的编程状态之间的读取裕量(margin)的减小的快闪存储器件的编程方法。
本申请要求于2006年1月24日提交的韩国专利申请第2006-07416号的优先权，其全部内容通过引用而被合并于此。
背景技术
近几年来，诸如易失性存储设备和非易失性存储设备等的存储设备已越来越多地应用到MP3播放器和移动应用中，诸如便携式多媒体播放器(PMP)、蜂窝电话、笔记本计算机、以及个人数字助理(PDA)等。MP3播放器和移动应用需要用于提供各种功能(例如，运动画面回放)的大容量存储设备。已经做出许多努力来满足这样的需求。这些努力之一是提出了多位存储设备，其中将至少2位数据存储在一个存储单元中。例如，在美国专利第6,122,188、6,075,734以及5,923,587号中公开了示范性的多位存储设备，其通过引用而被合并于此。
当将1位数据存储在一个存储单元中时，该存储单元具有属于两个阈值电压分布中的一个的阈值电压，即，存储单元具有用于指示数据“0”和数据“1”的两个状态中的一个。另一方面，当将2位数据存储在一个存储单元中时，存储单元具有属于四个阈值电压分布中的一个的阈值电压，即，存储单元具有用于指示数据“11”、数据“10”、数据“00”、和数据“01”的四个状态中的一个。在图1中示出了与四个状态相应的阈值电压分布。
应当仔细控制与四个状态相应的阈值电压分布，从而使每个阈值电压分布存在于确定的阈值电压窗口内。为了获得这一点，已提出了使用增量阶跃脉冲编程(increment step pulse programming，ISPP)方案的编程方法。在ISPP方案中，根据编程循环的重复而将阈值电压移动编程电压的增量。通过将编程电压的增量设置为较小的值，可以精密地控制阈值电压分布，以确保状态之间的足够的裕量。不幸地是，这导致用于编程存储单元以达到期望状态所需的时间的增加。因此，可以基于编程时间来确定编程电压的增量。
尽管是这样的ISPP方案，但是由于各种原因，每个状态的阈值电压分布被生成得比期望窗口宽。例如，如图1中的虚线10、11、12、以及13所示，在编程操作中，由于相邻存储单元之间的耦合，阈值电压分布变宽。这样的耦合被称为“电场耦合”或“多F耦合(F-poly coupling)”。例如，如图2中所示，假定存储单元MCA是被编程为具有四个状态中的一个的单元，并且存储单元MCB是被编程为具有四个状态中的一个的单元。当存储单元MCB被编程时，电荷积累在浮置栅极中(FG)。当存储单元MCB被编程时，由于存储单元MCA和MCB的浮置栅极FG之间的耦合而导致相邻存储单元MCA的浮置栅极FG的电压升高。即使在对存储单元MCB编程之后，由于浮置栅极之间的耦合，升高的阈值电压被维持。存储单元MCB包括以字线方向和/或相对于存储单元MCA的位线方向排列的存储单元。由于这样的耦合，如图1的虚线10、11、12、以及13所示的，已编程的存储单元MCA的阈值电压升高，并且阈值电压分布变宽。因此，如图1中所示，状态之间的裕量减小，其是读取裕量(确定存在“1”或“0”时的电压中的差别)的减小。
在美国专利第5,867,429号中公开了用于防止阈值电压分布由于耦合而变宽的一种传统技术。
当存储单元的阈值电压随着时间的流逝而降低时，不仅电场耦合/多F耦合而且状态之间的读取裕量也减小，此后将其称为“高温度应力(hottemperature stress，HTS)”。HTS意味着在存储单元的浮置栅极中积累的电荷漏出到衬底。随着浮置栅极的电荷的减少，如图3的虚线20、21、和22所示，在各个状态中的存储单元的阈值电压降低。因此，由于电场耦合/多F耦合导致阈值电压增加，并且由于HTS导致阈值电压降低，这使得很难确保状态之间的读取裕量。特别地，很难知道所编程的存储单元的状态。随着近来更复杂的半导体制造工艺的趋势，该问题变得更严重。
因此，存在对于即使当阈值电压由于电场耦合/多F耦合而增加且该阈值电压由于HTS而降低也能确保状态之间的读取裕量的需要。
发明内容
本发明的示范性实施例关注于快闪存储器件的编程方法，所述的快闪存储器件包括与用于存储指示多个状态中的一个的多位数据的多个存储单元连接的第一和第二位线。在示范性实施例中，该编程方法可以包括：用多位数据对与所选行和第二位线连接的存储单元编程；确定所选行是否是最后行；以及当所述确定结果为所选行是最后行时，将与作为最后行的所选行和第一位线连接的已编程的存储单元重新编程，由此，增加由于高温应力(HTS)而减少的相邻状态之间的读取裕量。
附图说明
图1示出了与电场耦合/多F耦合相关的变宽的阈值电压分布。
图2示出了在存储单元之间生成的电场耦合/多F耦合。
图3示出了由于高温应力(HTS)而变宽的阈值电压分布。
图4是适合用于本发明的实施例的快闪存储器件的框图。
图5是图4中所示的存储单元阵列的电路图。
图6A和图6B示出了根据本发明的实施例的多位编程操作。
图7是示出根据本发明的实施例的快闪存储器件的编程方法的流程图。
图8A和8B是示出图7中所示的二次编程方法的流程图。
图9示出了当根据本发明的实施例对快闪存储器件执行编程操作时的验证电压。
图10示出了在根据本发明的实施例对快闪存储器件执行编程操作之后的阈值电压分布。
具体实施方式
此后将参考示出本发明实施例的附图而全面地描述本发明。然而，本发明可以被具体化为许多不同形式，并且不应认为是限制于这里所阐述的实施例。而且，提供这些实施例，以使本公开是完整和彻底的，以及将更完全地向本领域内的普通技术人员传递本发明的范围。在附图中，相同的数字通篇表示相同的组件。
图4是适合用于本发明的实施例的快闪存储器件的框图。该快闪存储器件包括适于存储数据信息的存储单元阵列100。该存储单元阵列100包括多个存储块，每个存储块具有如图5中所示的存储单元结构。
图5是图4中所示的包括存储块MB的存储单元阵列的电路图，所述存储块MB包括多个串101，每串具有串选择晶体管SST、接地选择晶体管GST和存储单元MC31-MC0。由串选择线SSL控制串选择晶体管SST，并且串选择晶体管SST具有连接到相应位线上的漏极。存储单元MC31-MC0被串联耦合在串选择晶体管SST的源极和接地选择晶体管GST的漏极之间，并且分别被相应字线WL31-WL0控制。多个位线对(BLe0，BLo0)-(BLe(n-1)，BLo(n-1))被排列成与字线WL31-WL0交叉。在读取/编程操作期间，由页面缓冲块120选择每对位线中的一个位线，这意味着一个字线包括两页。此后，被表示为“e”的位线指代“偶数位线”，被表示为“o”的位线指代“奇数位线”。换句话说，本领域技术人员将理解一个字线可以包括一页。
返回到图4，由控制逻辑150控制行选择电路(X-SEL)100。行选择电路100响应于通过输入/输出(I/O)接口140提供的地址(ADD)来选择一个存储块，所述ADD控制所选存储块的行(包括字线和选择线)。寄存器块120被控制逻辑150控制，并且根据操作模式充当读出放大器或写入驱动器。尽管在该图中未说明，但是寄存器块120可以包括页面缓冲器。每个页面缓冲器电连接到一个位线或一对位线中的一个，并且通过位线从存储单元中读取数据或将数据存储到存储单元中。
由控制逻辑150控制列选择器电路(Y-SEL)130，并且其响应于通过I/O接口140提供的地址ADD将存储在寄存器块120中的数据输出到I/O接口140或控制逻辑150。例如，在正常的读取操作中，列选择器电路130将存储在寄存器块120中的数据输出到I/O接口140。在验证正常读取操作中，列选择器电路130将存储在寄存器块120中的数据输出到控制逻辑150，并且控制逻辑150判断列选择器电路130提供的数据是否是合格(pass)数据。在编程操作的数据加载期间，列选择电路130将通过I/O接口140传递的编程数据输出到寄存器块120。控制逻辑150被构造为控制快闪存储器件的普通操作。由控制逻辑150控制电压生成器160，并且电压生成器160被构造为生成编程/擦除/读取操作所需的电压(例如，字线电压、整体(bulk)电压、读取电压、通过电压等)。
如下面所描述的，根据本发明的一个方面的快闪存储器件采用新颖的(novel)编程技术，用以充分确保状态之间的读取裕量，即使是在存储单元经受电场耦合/多F耦合和HTS的情况下也是如此。依据本发明的编程，将2位数据存储在所选页面的各个存储单元中，从而使用各个期望状态的目标阈值电压来编程存储单元。此后，将这称为“一次编程操作”。在一次编程操作完成之后，执行读取操作，以在各个状态的存储单元中检测排列在预定阈值电压区域内的存储单元。所检测的存储单元被编程为具有比各个状态的目标阈值电压高的阈值电压。此后将这称为“二次编程操作”。
用于存储2位数据的一次编程操作依据寄存器块120的结构不同而不同。例如，在将LSB和MSB数据位加载到寄存器块120上之后，可以执行一次编程操作。可替代地，可以在编程MSB数据位(此后称为“MSB编程操作”)后编程LSB数据位(此后称为“LSB编程操作”)。现在将参考图6A和图6B，简单地描述后一种编程方法，作为示范性编程方法。
将一个存储单元编程为具有“11”、“10”、“00”、和“01”状态中的一个。为了描述方便，假定11”、“10”、“00”、和“01”状态分别与ST0、ST1、ST2、和ST3对应。具有“11”状态的存储单元是擦除存储单元，并且具有“10”状态的存储单元的阈值电压比具有“11”状态的存储单元的阈值电压高。具有“00”状态的存储单元的阈值电压比具有“10”状态的存储单元的阈值电压高。此外，具有“01”状态的存储单元的阈值电压比具有“00”状态的存储单元的阈值电压高。如果在上述条件下执行LSB编程操作，则如图6A中所说明的，存储单元具有擦除状态或“10”状态。如果在LSB编程操作之后执行MSB编程操作，则如图6B中所示，具有“11”状态的存储单元具有擦除状态或“01”状态，而具有“10”状态的存储单元具有“10”或“00”状态。
在本发明中，当选择任何字线时执行这两个编程操作。更具体地，在对于连接到所选字线和偶数位线BLe0-BLe(n-1)的存储单元的编程操作之后是对于连接到所选字线和奇数位线BLo0-BLo(n-1)的存储单元的编程操作。为了描述方便，将根据上述次序来描述本发明的编程操作。然而，本领域技术人员应该理解，对于连接到所选字线和奇数位线BLo0-BLo(n-1)的存储单元的编程操作之后可以是对于连接到所选字线和偶数位线BLe0-BLe(n-1)的存储单元的编程操作。
图7是用于说明依据本发明的实施例的快闪存储器件的编程方法的流程图。当编程操作开始时，控制逻辑150在步骤S100确定是否选择所选字线(例如，第N字线)上的偶数位线BLe0-BLe(n-1)。基于通过输入/输出接口(I/O接口)140提供的地址信息进行所述确定。当选择偶数位线BLe0-BLe(n-1)时，在步骤S110由控制逻辑150执行对与所选字线WLn和偶数位线BLe0-BLe(n-1)连接的存储单元的一次编程操作。当执行一次编程操作时，分别将所选的存储单元编程为图9中所示的状态ST1、ST2、和ST3中的一个。基于与状态ST1、ST2、和ST3对应的验证电压Vvfy11、Vvfy12、和Vvfy13，确定存储单元是否被编程为相应的状态。例如，使用验证电压Vvfy11确定存储单元是否被编程为状态ST1；使用验证电压Vvfy12确定存储单元是否被编程为状态ST2；以及使用验证电压Vvfy13确定存储单元是否被编程为状态ST3。一旦验证这些状态，则一次编程过程结束。
当在步骤S100中确定是选择奇数位线BLo0-BLo(n-1)时，在步骤S120由控制逻辑150执行与所选字线WLn和奇数位线BLo0-BLo(n-1)连接的存储单元的一次编程操作。如上所述执行一次编程操作。一旦与所选字线WLn和奇数位线Blo0-BLo(n-1)连接的存储单元的编程操作结束，则在步骤S130中控制逻辑150确定当前所选的字线是否是所选存储器块中的最后字线。字线的编程次序是升序。当当前所选的字线不是所选存储器块中的最后字线时，对直接位于所选字线WLn的下面的字线WL(n-1)执行二次编程操作。首先，在步骤S140对与字线WL(n-1)和偶数位线BLe0-BLe(n-1)连接的存储单元执行二次编程操作。在步骤S150中也对与字线WL(n-1)和奇数位线BLo0-BLo(n-1)连接的存储单元执行二次编程操作。如稍后将描述的，由二次编程操作重新对排列在各个状态的阈值电压区域中的预定区域内的存储单元进行编程，以具有更高的阈值电压。与参考图7的描述不同，对于与字线WL(n-1)和偶数位线BLe0-BLe(n-1)连接的存储单元的二次编程操作在对于与字线WL(n-1)和奇数位线BLo0-BLo(n-1)连接的存储单元的二次编程操作之后。
如果在步骤S130确定当前所选的字线WLn是所选存储器块中的最后字线，则在执行步骤S140之前，在步骤S160执行对于最后字线(第N字线)和偶数位线BLe0-BLe(n-1)中的存储单元的二次编程操作。如上所述，该例程进行到步骤S140，其中对直接位于所选字线WLn的下面的字线WL(n-1)执行编程操作(即，二次编程操作)。换句话说，当当前所选的字线WLn是所选的存储器块中的最后字线时，可以在对直接位于所选字线WLn下面的字线WL(n-1)执行二次编程操作之前，对于与最后字线(即，与偶数位线和奇数位线连接的字线)连接的所有存储单元执行二次编程操作。
图8是说明依据本发明的快闪存储器件的二次编程操作的流程图。图9示出了在执行根据本发明的快闪存储器件的编程操作时的验证电压。
如参考图7所述的，在对于2位数据的一次编程操作结束之后并且当前所选的字线WLn不是最后的字线，在步骤S140对与直接位于所选字线WLn下面的字线WL(n-1)连接的存储单元执行二次编程操作。下面将描述对于与字线WL(n-1)和偶数位线BLo0-BLo(n-1)连接的已编程的存储单元执行的二次编程操作。当向所选字线WL(n-1)施加验证电压Vvfy11(或读取电压Vread1)时，在图8A中所示的步骤S200通过寄存器块120执行读取操作。此后，当向所选字线WL(n-1)施加比验证电压Vvfy11高的验证电压Vvfy12时，在步骤S210通过寄存器块120执行读取操作。通过在步骤S200和S210两次执行读取操作，检测具有在验证电压Vvfy11和Vvfy12(或读取电压Vread1和验证电压Vvfy12)之间的阈值电压的存储单元(见图9)。本领域技术人员应当理解的是，对具有在验证电压Vvfy11和Vvfy12(或读取电压Vread1和验证电压Vvfy12)之间的阈值电压的存储单元的检测方法可以依据寄存器块120的结构不同而不同。
如果检测到具有在验证电压Vvfy11和Vvfy12(或读取电压Vread1和验证电压Vvfy12)之间的阈值电压的存储单元，则在步骤S220对所检测的存储单元执行编程操作(即，二次编程操作)。在执行编程操作之后，在步骤S230，在将作为读取电压的验证电压Vvfy12施加到所选的字线WL(n-1)上时执行验证读取操作。在步骤S240确定所检测到的存储单元是否被编程为具有与验证电压Vvfy12对应的阈值电压。当确定结果是并非所有所检测的存储单元均被编程为具有所需的阈值电压时，在步骤S250将施加到所选择的字线WL(n-1)的编程电压增加预定增量，并且例程返回到步骤S220，从步骤S220到步骤S250的编程循环重复预定次数或直到所有检测到的存储单元都被编程。
当确定结果是所有所检测的存储单元都被编程为具有所需的阈值电压时，则步骤S240的回答为是，并且该程序进行到步骤S260，在步骤S260中，在将验证电压Vvfy21(或读取电压Vread2)施加到所选字线WL(n-1)上时通过寄存器块120执行读取操作。此后，在步骤S270，在将比验证电压Vvfy21高的验证电压Vvfy22施加到所选的字线WL(n-1)上时通过寄存器块120执行读取操作。通过在步骤S260和S270执行两次读取操作，检测具有在验证电压Vvfy21和Vvfy22(或读取电压Vread2和验证电压Vvfy22)之间的阈值电压的存储单元(见图9)。如果检测到具有在验证电压Vvfy21和Vvfy22(或读取电压Vread2和验证电压Vvfy22)之间的阈值电压的存储单元，则在步骤S280对所检测到的存储单元执行编程操作(即，二次编程操作)。在执行编程操作之后，步骤S290，在将作为读取电压的验证电压Vvfy22施加到所选的字线WL(n-1)上时执行验证读取操作。在步骤S300确定所检测到的存储单元是否被编程为具有与验证电压Vvfy22对应的阈值电压。当确定结果是并非所有所检测的存储单元均被编程为具有所需的阈值电压时，在步骤S310将施加到所选字线的编程电压增加预定增量。该例程返回到步骤S280，其一直重复到包括步骤S280-S310的编程循环运行预定次数或存储单元都被编程为具有所需的阈值电压。
当确定结果是所有所检测的存储单元都被编程为具有所需的阈值电压时，在步骤S320，在将验证电压Vvfy31(或读取电压Vread3)施加到所选的字线WL(n-1)上时通过寄存器块120执行读取操作。此后，在将比验证电压Vvfy31高的验证电压Vvfy32施加到所选的字线WL(n-1)上时通过寄存器块120执行读取操作(S330)。通过在步骤S320和S330执行两次读取操作，检测具有在验证电压Vvfy31和Vvfy32(或读取电压Vread3和验证电压Vvfy32)之间的阈值电压的存储单元(见图9)。如果检测到具有在验证电压Vvfy31和Vvfy32(或读取电压Vread3和验证电压Vvfy32)之间的阈值电压的存储单元(见图9)，则步骤S340对所检测的存储单元执行编程操作(即，二次编程操作)。在执行编程操作之后，在将作为读取电压的验证电压Vvfy32施加到所选的字线WL(n-1)上时执行验证读取操作(S350)。在步骤S360确定所检测到的存储单元是否被编程为具有与验证电压Vvfy32对应的阈值电压。当确定结果是并非所有所检测的存储单元均被编程为具有所需的阈值电压时，步骤S370将到达所选字线的编程电压增加预定增量。该例程进行到步骤S340，其一直重复直到由步骤S340-S370定义的编程循环重复预定次数或存储单元都被编程。
当确定结果是所有检测的存储单元都被编程为具有所需的阈值电压时，如图7所示，对与字线WL(n-1)和奇数位线BLo0-BLo(n-1)连接的已编程的存储单元执行二次编程操作。该二次编程操作与上述的相同，将不进一步详细描述。在用于2位数据的一次编程操作结束之后并且当前所选的字线是最后字线时，对与所选的字线(即最后的字线)和偶数位线BLe0-BLe(n-1)连接的已编程的存储单元执行二次编程操作。该二次编程操作与上述的相同，将不进一步详细描述。
图10说明了在执行根据本发明的快闪存储器件的编程操作之后的阈值电压分布。在与状态ST1对应的阈值电压分布中，在验证电压Vvfy11和Vvfy12(或读取电压Vread1和验证电压Vvfy12)之间的存储单元被编程为具有验证电压Vvfy12或比验证电压Vvfy12高的电压。如在图10和图3中可以看到的，状态ST0和ST1之间的裕量增加。在与状态ST2对应的阈值电压分布中，在验证电压Vvfy21和Vvfy22(或读取电压Vread2和验证电压Vvfy22)之间的存储单元被编程为具有验证电压Vvfy22或比验证电压Vvfy22高的电压。如在图10和图3中可以看到的，状态ST1和ST2之间的裕量增加。类似地，在与状态ST3对应的阈值电压分布中，在验证电压Vvfy31和Vvfy32(或读取电压Vread3和验证电压Vvfy32)之间的存储单元被编程为具有验证电压Vvfy32或比验证电压Vvfy32高的电压。如在图9和图3中可以看到的，状态ST2和ST3之间的裕量增加。即，相邻状态之间的读取裕量增加得比图3中示出的读取裕量大。因而，尽管阈值电压分布由于电场耦合/多F耦合和HTS而变宽，但是使用根据本发明的编程方法可以充分确保相邻状态之间的读取裕量。
所述二次编程操作不限于本发明的实施例，可以对其做出许多修改和变化。例如，可以在二次编程操作期间对状态ST1、ST2、和ST3进行编程。可以将用于读取根据本发明的已编程的存储单元的数据所需的读取电压设置为与用于只执行一次编程操作的读取电压相同的值。
在经过一次编程操作后，排列在各个状态的特定区域内的存储单元经过二次编程操作，以具有与一次编程操作的验证电压相等或比其高的阈值电压。因而，尽管阈值电压分布由于电场耦合/F多耦合和HTS而变宽，但是使用根据本发明的编程方法可以充分确保相邻状态之间的读取裕量。
尽管已参照在附图中说明的所选实施例描述了本发明，然而，本发明并不限于此。对于本领域技术人员来说明显的是，在不背离由下面权利要求书所定义的本发明范围的情况下，可以对其做出各种替换、修改和变化。

Claims (16)

1.一种用于快闪存储器件的编程方法，所述快闪存储器件包括与适于存储用于指示多个状态中的一个状态的多位数据的多个存储单元连接的第一和第二位线，该编程方法包括：
(a)用多位数据对与所选行和所述第二位线连接的存储单元编程；
(b)确定所选行是否是最后行；以及
(c)当所选行是最后行时，将与所述最后行和所述第一位线连接的已编程的存储单元重新编程，其中，所述重新编程使得其中由于高温应力HTS而导致与所述存储单元相关的阈值电压降低的所述多个状态的相邻状态之间的读取裕量增加。
2.根据权利要求1所述的编程方法，其中，所述重新编程步骤还包括：
在各个状态的存储单元中检测在预定的阈值电压区域内的已编程存储单元，根据第一验证电压和读取电压中的一个以及第二验证电压选择所述各个状态的预定阈值电压区域，所述第一验证电压比所述第二验证电压低并且比所述读取电压高；以及
将所检测到的存储单元编程为具有与各个状态对应的第二验证电压，并具有比所述第二验证电压高的阈值电压。
3.根据权利要求2所述的编程方法，其中，使用与各个状态对应的第一验证电压来确定是否用多位数据对所选的存储单元编程。
4.根据权利要求2所述的编程方法，其中，如果所检测的存储单元未被编程为具有与各个状态对应的第二验证电压相等或比其高的阈值电压，则根据该各个状态通过预定增量向所选字线施加编程电压。
5.根据权利要求4所述的编程方法，其中，将所述编程电压重复地施加到所选字线上，直到所述阈值电压与所述第二验证电压相等或比所述第二验证电压高为止。
6.根据权利要求1所述的编程方法，还包括：
(d)当所选的行不是最后行时，对与直接位于所选行下的一行和第一位线连接的已编程存储单元进行重新编程，其中所述重新编程使得其中由于高温应力HTS而导致与所述存储单元相关的阈值电压降低的所述多个状态的相邻状态之间的读取裕量增加。
7.根据权利要求6所述的编程方法，其中，所述步骤(d)还包括：
在各个状态的存储单元中检测在预定的阈值电压区域内的已编程存储单元，根据第一验证电压和读取电压中的一个和第二验证电压选择所述各个状态的预定阈值电压区域，所述第一验证电压比所述第二验证电压低并且比所述读取电压高；以及
将所检测到的存储单元编程为具有等于或高于与各个状态对应的第二验证电压的阈值电压。
8.根据权利要求7所述的编程方法，其中，使用所述第一验证电压来确定是否用多位数据对所选的存储单元进行编程。
9.根据权利要求7所述的编程方法，其中，如果所检测的存储单元未被编程为具有与各个状态对应的第二验证电压相等或比其高的阈值电压，则根据该各个状态通过预定增量向所选字线施加编程电压。
10.根据权利要求9所述的编程方法，其中，重复地将所述编程电压施加到所选的字线上，直到所述阈值电压与所述第二验证电压相等、或比其高为止。
11.根据权利要求7所述的编程方法，还包括：
(e)对与直接位于所选行下的一行和第二位线连接的存储单元重新编程，从而所述重新编程使得其中由于高温应力HTS而导致与所述存储单元相关的阈值电压降低的所述多个状态的相邻状态之间的读取裕量增加。
12.根据权利要求11所述的编程方法，其中步骤(e)还包括：
在各个状态的存储单元中检测在预定的阈值电压区域内的已编程存储单元，根据第一验证电压和读取电压中的一个和第二验证电压选择所述各个状态的预定阈值电压区域，所述第一验证电压比所述第二验证电压低并且比所述读取电压高；以及
将所检测到的存储单元编程为具有等于或高于与各个状态对应的第二验证电压的阈值电压。
13.根据权利要求12所述的编程方法，其中，使用与各个状态对应的所述第一验证电压来确定是否用多位数据对所选的存储单元进行编程。
14.根据权利要求12所述的编程方法，其中，如果所检测的存储单元未被编程为具有与各个状态对应的第二验证电压相等或比其高的阈值电压，则根据该各个状态通过预定增量向所选字线施加编程电压。
15.根据权利要求14所述的编程方法，其中，重复地将所述编程电压施加到所选字线上，直到所述阈值电压与所述第二验证电压相等、或比其高为止。
16.根据权利要求1所述的编程方法，还包括：
当存储单元被选择时，用与存储器状态对应的多位数据将与所选的行和第一位线连接的存储单元编程。
CN2007100037487A 2006-01-24 2007-01-24 用于快闪存储器件的编程方法 Active CN101009138B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060007416A KR100673025B1 (ko) 2006-01-24 2006-01-24 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리의 프로그램 방법
KR7416/06 2006-01-24

Publications (2)

Publication Number Publication Date
CN101009138A CN101009138A (zh) 2007-08-01
CN101009138B true CN101009138B (zh) 2011-06-08

Family

ID=38014557

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100037487A Active CN101009138B (zh) 2006-01-24 2007-01-24 用于快闪存储器件的编程方法

Country Status (4)

Country Link
US (1) US7362612B2 (zh)
JP (1) JP5201840B2 (zh)
KR (1) KR100673025B1 (zh)
CN (1) CN101009138B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100673026B1 (ko) * 2006-01-24 2007-01-24 삼성전자주식회사 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리의 프로그램 방법
KR100732631B1 (ko) * 2006-02-01 2007-06-27 삼성전자주식회사 전하 손실로 인해 감소된 읽기 마진을 보상할 수 있는플래시 메모리 장치의 프로그램 방법
KR100766241B1 (ko) * 2006-05-10 2007-10-10 주식회사 하이닉스반도체 플래쉬 메모리 소자의 프로그램 방법
JP5453078B2 (ja) * 2009-12-24 2014-03-26 三星電子株式会社 不揮発性メモリの制御装置および制御方法
KR102524923B1 (ko) * 2018-06-20 2023-04-26 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR20200116265A (ko) 2019-04-01 2020-10-12 에스케이하이닉스 주식회사 컨트롤러 및 그것의 동작 방법
CN110660442A (zh) * 2019-05-23 2020-01-07 深圳市芯天下技术有限公司 一种nor flash的高温应用方法及系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1703757A (zh) * 2002-09-06 2005-11-30 桑迪士克股份有限公司 用于减小相邻存储器单元排的存储元件之间的耦合效应的技术

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002067267A1 (fr) * 2001-02-21 2002-08-29 Fujitsu Limited Stockage remanent a semi-conducteur a valeurs multiples
US7020017B2 (en) * 2004-04-06 2006-03-28 Sandisk Corporation Variable programming of non-volatile memory
JP4410188B2 (ja) * 2004-11-12 2010-02-03 株式会社東芝 半導体記憶装置のデータ書き込み方法
KR100680479B1 (ko) * 2005-04-11 2007-02-08 주식회사 하이닉스반도체 비휘발성 메모리 장치의 프로그램 검증 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1703757A (zh) * 2002-09-06 2005-11-30 桑迪士克股份有限公司 用于减小相邻存储器单元排的存储元件之间的耦合效应的技术

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2003-51196A 2003.02.21

Also Published As

Publication number Publication date
KR100673025B1 (ko) 2007-01-24
JP2007200532A (ja) 2007-08-09
CN101009138A (zh) 2007-08-01
US20070171709A1 (en) 2007-07-26
JP5201840B2 (ja) 2013-06-05
US7362612B2 (en) 2008-04-22

Similar Documents

Publication Publication Date Title
CN101000803B (zh) 能够补偿状态间读取裕度减小的闪速存储器编程方法
US7489558B2 (en) Program method of flash memory capable of compensating read margin reduced due to charge loss
CN101067971B (zh) 补偿状态间读边界减小的闪存装置的编程方法
CN101009139B (zh) 能补偿由于高温应力状态间读出边界减小的闪存编程方法
US8897066B2 (en) Method of programming nonvolatile memory device
US7701775B2 (en) Flash memory device utilizing multi-page program method
CN101009137B (zh) 补偿存储单元编程状态之间的读余量减少的闪存系统
CN101009138B (zh) 用于快闪存储器件的编程方法
JP2010160873A (ja) 半導体記憶装置と半導体記憶システム
US8094495B2 (en) Nonvolatile memory device
US11508434B2 (en) Semiconductor memory device and method for operating the same
US9349481B2 (en) Semiconductor memory device and method of operating the same
JP2011141939A (ja) 不揮発性半導体記憶装置およびその制御方法
JP2008234714A (ja) 不揮発性半導体記憶装置の書き込み制御方法及びメモリシステム
KR20070094706A (ko) 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리를 구비한 메모리 시스템

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant