CN101008724A - 显示器装置和驱动设备 - Google Patents

显示器装置和驱动设备 Download PDF

Info

Publication number
CN101008724A
CN101008724A CNA2007100017958A CN200710001795A CN101008724A CN 101008724 A CN101008724 A CN 101008724A CN A2007100017958 A CNA2007100017958 A CN A2007100017958A CN 200710001795 A CN200710001795 A CN 200710001795A CN 101008724 A CN101008724 A CN 101008724A
Authority
CN
China
Prior art keywords
voltage
signal
display device
storage
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100017958A
Other languages
English (en)
Other versions
CN101008724B (zh
Inventor
全珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101008724A publication Critical patent/CN101008724A/zh
Application granted granted Critical
Publication of CN101008724B publication Critical patent/CN101008724B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B66—HOISTING; LIFTING; HAULING
    • B66B—ELEVATORS; ESCALATORS OR MOVING WALKWAYS
    • B66B13/00—Doors, gates, or other apparatus controlling access to, or exit from, cages or lift well landings
    • B66B13/02—Door or gate operation
    • B66B13/04—Door or gate operation of swinging doors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B66—HOISTING; LIFTING; HAULING
    • B66B—ELEVATORS; ESCALATORS OR MOVING WALKWAYS
    • B66B11/00—Main component parts of lifts in, or associated with, buildings or other structures
    • B66B11/02—Cages, i.e. cars
    • B66B11/0226—Constructional features, e.g. walls assembly, decorative panels, comfort equipment, thermal or sound insulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B66—HOISTING; LIFTING; HAULING
    • B66B—ELEVATORS; ESCALATORS OR MOVING WALKWAYS
    • B66B13/00—Doors, gates, or other apparatus controlling access to, or exit from, cages or lift well landings
    • B66B13/24—Safety devices in passenger lifts, not otherwise provided for, for preventing trapping of passengers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Civil Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Structural Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

在本发明的一个实施例中，一种显示装置包括：传送栅极信号的多个栅极线；传送数据电压的多个数据线；传送存储信号的多个存储电极线；以及被布置为矩阵的多个像素，每个像素包括连接到栅极线和数据线的切换元件、连接到切换元件和公共电压的液晶电容器、以及连接到切换元件和存储电极线的存储电容器。该显示装置还可包括生成存储信号的多个信号生成电路，其中信号生成电路被连接到第k存储电极线，其中k是自然数。

Description

显示器装置和驱动设备
相关申请的交叉引用
本申请要求在2006年1月26日向韩国知识产权局提交的韩国专利申请No.10-2006-0008148的优先权和权益，在此通过引用合并其全部内容。
技术领域
本发明涉及液晶显示器(LCD)装置。
背景技术
通常，液晶显示器(LCD)装置包括具有像素电极和公共电极的两个显示面板、以及具有在显示面板之间布置的各向异性电介质的液晶层。像素电极被布置为矩阵，并被连接到诸如薄膜晶体管(TFT)之类的切换元件，以顺序地逐行接收数据电压。在一个显示面板的整个表面上形成公共电极，其可接收公共电压。通过像素电极、公共电极以及两者之间的液晶层形成液晶电容器。液晶电容器以及连接到液晶电容器的切换元件形成像素单元。
在LCD装置中，将电压施加到两个电极以在液晶层上形成电场。通过控制电场的强度和控制通过液晶层的光的透射率而获得想要的图像。当将电场在一个方向上施加到液晶层时，可能使得LCD装置退化。为防止这样的退化，可对每个帧、行或像素，相对公共电压反转数据电压的极性。
由于液晶分子的慢响应速率，所以将液晶电容器充电到目标电压(下文中，“像素电压”)以获得想要的亮度是很花费时间的。此时间取决于目标电压和先前对液晶电容器充电的电压之间的差值。由此，当目标电压和先前电压之间的差值较大且在开始阶段施加目标电压时，不可能在导通切换元件的时间期间达到目标电压。
因此，已开发了动态电容补偿(DCC)方法。当在液晶电容器的两端之间施加的电压较大时，减少充电时间。DCC方法将要被施加到每个像素的数据电压提高到大于目标电压的电压。这缩短了像素电压达到目标电压所需的时间。数据电压事实上是数据电压与公共电压之间的差值，但为了方便起见，DCC方法将公共电压设置为0V。
然而，DCC方法需要用于执行DCC计算的帧存储器和驱动电路。结果，DCC方法需要改变电路设计，并提高制造成本。
小型LCD装置，如用于移动电话的那些，执行相对公共电压逐行反转数据电压的极性的行反转，以降低功耗。因为小型LCD装置可能需要高分辨率，所以功耗是这样的装置的重要因素。具体地，因为DCC方法需要额外的计算或电路，所以在DCC计算的执行中会增加功耗。
另外，在行反转的情况下，用于显示图像的数据电压范围小于在点反转(其中，相对公共电压逐像素地反转数据电压的极性)下的范围。由此，如果用于驱动液晶的阈值电压较高(如在垂直排列(VA)模式液晶显示器中)，则用于实际图像显示的灰度表现的数据电压范围变低到阈值电压。由此，在这样的配置中的亮度表现较困难。
以上在背景技术段落中公开的信息仅为了提高对本发明的背景的理解，并因此，其可包含未形成本领域技术人员已知的现有技术的信息。
发明内容
根据本发明的各个实施例，可降低液晶显示器装置的功耗，可改善这样的显示装置的液晶层的响应时间，并且可改善这样的显示装置的图像清晰度，而不会显著地提高功耗。
根据本发明的实施例，一种被配置为显示多个帧的图像的显示装置，包括：多个栅极线，适用于传送多个栅极信号；多个数据线，适用于传送多个数据电压；多个存储电极线，适用于传输多个存储信号；多个像素，被布置为具有多个行的矩阵，其中每个像素包括连接到栅极线之一和数据线之一的切换元件、连接到切换元件和公共电压的液晶电容器、以及连接到切换元件和存储电极线之一的存储电容器；以及多个信号生成电路，连接到存储电极线，其中每个信号生成电路适用于在紧接着由数据电压对相关行的像素的液晶电容器和存储电容器充电之后、响应于栅极信号而将具有第一或第二电压的存储信号施加到相关联的存储电极线，适用于响应于第一控制信号而反转存储信号的电压，并适用于响应于第二控制信号和第三控制信号而将存储信号保持第一预定时间周期。
向相邻存储电极线施加的存储信号具有相互不同的电压电平。
所述第一控制信号可适用于反转每个帧的存储信号，其中所述公共电压可以是固定电压。
所述第一控制信号和第三控制信号可以具有基本相同的相位。
所述第二控制信号和第三控制信号可以具有基本相反的相位。
所述第一、第二和第三控制信号可以具有基本相同的周期。
所述第一、第二和第三控制信号可以具有大约一个水平周期(1H)的周期。
所述第一、第二和第三控制信号可以具有基本相同的占空比。
所述第一、第二和第三控制信号可以具有大约50％的占空比。
该显示装置还可包括附加栅极线，适用于将所述栅极信号之一传送到信号生成电路之一。
所述附加栅极线可被连接到信号生成电路的最后一个。
每个栅极信号可被配置为提供栅极导通电压和栅极关断电压，其中由两个相邻栅极线传送的栅极信号中的两个的栅极导通电压在第二预定时间周期内重叠。
所述第二预定时间周期可对应于大约一个水平周期(1H)。
每个信号生成电路可与相应的一个栅极线相关联，其中每个信号生成电路还可包括：第一晶体管，其具有连接到栅极线之一的控制端、适用于接收第一控制信号的输入端、以及连接到存储电极线之一的输出端。
每个信号生成电路还可包括：第二晶体管，具有连接到栅极线之一的控制端、以及适用于接收第二控制信号的输入端；以及第三晶体管，具有连接到栅极线之一的控制端、以及适用于接收第三控制信号的输入端。
每个信号生成电路还可包括：第四晶体管，具有连接到第三晶体管的输出端的控制端、连接到第一驱动电压的输入端、以及连接到存储电极线之一的输出端；第五晶体管，具有连接到第二晶体管的输出端的控制端、连接到存储电极线之一的输入端、以及连接到第二驱动电压的输出端；第一电容器，连接在第四晶体管的输入端和控制端之间；以及第二电容器，连接在第五晶体管的控制端和输出端之间。
根据本发明的另一实施例，一种被配置为显示多个帧的图像的显示装置包括：多个栅极线，适用于传送多个栅极信号；多个数据线，适用于传送多个数据电压；多个存储电极线，适用于传送多个存储信号；多个像素，被布置为具有多个行的矩阵，其中每个像素包括连接到栅极线之一和数据线之一的切换元件、连接到切换元件和公共电压的液晶电容器、以及连接到切换元件和存储电极线之一的存储电容器；以及多个信号生成电路，连接到存储电极线，其中每个信号生成电路适用于在紧接着由第一组数据电压对第一行像素的液晶电容器和存储电容器充电之后、响应于第一栅极信号而将具有第一或第二电压的存储信号施加到相关联的存储电极线，其中通过与信号生成电路相关联的第一栅极线接收第一栅极信号，适用于响应于第一控制信号或响应于通过与信号生成电路相关联的第二栅极线接收的第二栅极信号而反转存储信号的电压，并适用于响应于第二控制信号和第三控制信号而将存储信号保持第一预定时间周期。
向相邻存储电极线施加的存储信号可具有相互不同的电压电平。
所述第一控制信号可适用于反转每个帧的存储信号。
所述公共电压可具有固定电压。
所述第一控制信号和第三控制信号可具有基本相同的相位。
所述第二控制信号和第三控制信号可具有基本相反的相位。
所述第一、第二和第三控制信号可具有基本相同的周期。
所述第一、第二和第三控制信号可具有大约一个水平周期(1H)的周期。
所述第一、第二和第三控制信号可具有基本相同的占空比。
所述第一、第二和第三控制信号可具有大约50％的占空比。
该显示装置还可包括附加栅极线，适用于将栅极信号之一传送到信号生成电路之一。
所述附加栅极线可被连接到信号生成电路的最后一个。
每个信号生成电路还可包括：第一晶体管，其具有连接到第二栅极线的控制端、适用于接收第一控制信号的输入端、以及连接到存储电极线之一的输出端。
每个信号生成电路还可包括：第二晶体管，具有连接到第二栅极线的控制端、以及适用于接收第二控制信号的输入端；以及第三晶体管，具有连接到第二栅极线的控制端、以及适用于接收第三控制信号的输入端。
每个信号生成电路还可包括：第四晶体管，具有连接到第三晶体管的输出端的控制端、连接到第一驱动电压的输入端、以及连接到存储电极线之一的输出端；第五晶体管，具有连接到第二晶体管的输出端的控制端、连接到存储电极线之一的输入端、以及连接到第二驱动电压的输出端；第一电容器，连接在所述第四晶体管的输入端和控制端之间；以及第二电容器，连接在所述第五晶体管的控制端和输出端之间。
每个信号生成电路还可包括：第六晶体管，其具有适用于接收第一控制信号的输入端、连接到第一栅极线的控制端、以及连接到存储电极线之一的输出端。
根据本发明的另一实施例，提供了一种驱动显示装置的方法，其中该显示装置包括被布置为具有多个行的矩阵的多个像素，其中每个像素包括连接到多个栅极线之一和多个数据线之一的切换元件、连接到所述切换元件和公共电压的液晶电容器、以及连接到所述切换元件和多个存储电极线之一的存储电容器。该方法包括：将第一组数据电压施加到数据线；将第一栅极电压施加到与第一行像素相连接的第一栅极线；将具有第一电压的第一存储信号施加到与所述第一行像素相连接的第一存储电极线，以保持所述第一行像素的存储电容器上的所述第一电压；保持所述第一存储信号持续第一预定时间周期；将第二组数据电压施加到数据线；将第二栅极电压施加到与第二行像素相连接的第二栅极线；将具有第二电压的第二存储信号施加到与所述第二行像素相连接的第二存储电极线，以保持所述第二行像素的存储电容器上的所述第二电压；以及保持所述第二存储信号持续第二预定时间周期。
所述第一和第二电压可近似相等，并在极性上彼此相反。
所述第一和第二栅极信号可在时间上相互重叠。
附图说明
参考附图，详细示出本发明的各个实施例。
图1是根据本发明的实施例的液晶显示器的框图。
图2是根据本发明的实施例的液晶显示器的像素的等效电路图。
图3是根据本发明的实施例的信号生成电路的电路图。
图4是在根据本发明的实施例包括图3中示出的信号生成电路的液晶显示器中使用的信号的时序图。
图5是示出按照根据本发明的实施例的信号生成电路的操作的、与像素电极电压有关的液晶的响应速度的图。
图6是示出根据传统技术、与像素电极电压有关的液晶的响应速度的图。
图7是根据本发明的另一实施例的液晶显示器的框图。
图8是根据本发明的另一实施例的信号生成电路的电路图。
图9是在根据本发明的实施例的、包括在图8中示出的信号生成电路的液晶显示器中使用的信号的时序图。
图10是根据本发明的实施例的液晶显示器的薄膜晶体管阵列面板的布局图。
图11A和图11B分别是根据本发明的实施例的、图10中示出的薄膜晶体管阵列面板沿线XIA-XIA和XIB-XIB的横截面图。
图12是根据本发明的实施例的液晶显示器的薄膜晶体管阵列面板的另一布局图。
图13A和图13B分别是根据本发明的实施例的、图12中示出的薄膜晶体管阵列面板沿线XIIIA-XIIIA和XIIIB-XIIIB的横截面图。
具体实施方式
在下文中，将参考附图更完整地说明本发明，在附图中示出了本发明的实施例。
在附图中，为清楚，夸大了层、膜、面板、区域等的厚度。贯穿说明书，相同的附图标记指示相同的元件。将理解的是，当将诸如层、膜、区域或基底之类的元件被称为在另一元件“之上”时，其可以直接在其他元件之上，也可能存在中间元件。相反，当将元件称为“直接”在另一元件“之上”时，则不存在中间元件。
参考图1和图2，详细解释根据本发明的实施例的液晶显示器。图1是根据本发明的实施例的液晶显示器的框图，而图2是根据本发明的实施例的液晶显示器的像素的等效电路图。
如图1所示，根据本发明的示例实施例的液晶显示器包括液晶面板组件300、栅极驱动器400、数据驱动器500、连接到数据驱动器500的灰度电压生成器800、存储信号生成器700、以及控制上述元件的信号控制器600。
液晶面板组件300包括多个信号线(G1-G2n、Gd、D1-Dm和S1-S2n)、以及连接到信号线G1-G2n、Gd、D1-Dm和S1-S2n且被基本布置为矩阵的多个像素PX。如图2所示，液晶面板组件300包括相互面对的下层和上层面板100和200、以及在面板100和200之间置入的液晶层3。
信号线包括多个栅极线G1-G2n和Gd、多个数据线D1-Dm、以及多个存储电极线S1-S2n。
栅极线G1-G2n和Gd包括多个正常栅极线G1-G2n、以及附加栅极线Gd，用于传送栅极信号(下文中也称为“扫描信号”)。存储电极线S1-S2n被交替连接到正常栅极线G1-G2n，并传送存储信号。数据线D1-Dm传送数据电压。
栅极线G1-G2n、Gd和存储电极线S1-S2n基本上沿行方向延伸，并基本上相互平行，同时数据线D1-Dm基本上在列方向上延伸，并基本上相互平行。
参考图2，每个像素PX，例如连接到第i正常栅极线Gi(i＝1，2，...，2n)和第j数据线Dj(j＝1，2，...，2m)的像素PX，包括连接到信号线Gi和Dj的切换元件Q、以及连接到切换元件Q的液晶电容器Clc和存储电容器Cst。例如，可将切换元件Q实现为三端元件，如在下层面板100上安置的薄膜晶体管。三端元件具有连接到正常栅极线Gi的控制端、连接到数据线Dj的输入端、以及连接到液晶电容器Clc和存储电容器Cst的输出端。
下层面板100的像素电极191、以及上层面板200的公共电极270是液晶电容器Clc的两端。在电极191与270之间布置的液晶层3作用为介电材料。像素电极191被连接到切换元件Q。公共电极270被布置在整个上层面板200上，并接收公共电压Vcom。例如，公共电压可包括具有预定值的直流(DC)电压。可替换地，可在下层面板100上形成公共电极270。在此情况下，电极191和270中的至少一个可具有线形或平板形。
存储电容器Cst协助液晶电容器Clc，并且通过重叠像素电极191和存储电极线Si、以及在它们之间的绝缘体而形成。对于彩色显示器，每个像素PX可表现一个基色(空间划分)，或者可替换地，可根据时间而表现不同的基色(时间划分)。由此，通过基色的空间与时间总和来显示想要的色彩。基色的例子包括红、绿和蓝。图2显示示例的空间划分。每个像素PX具有滤色器230，其在上层面板200的对应于像素电极191的区域上表现一种基色。可替换地，可在下层面板100的像素电极191之上或之下形成滤色器230。
将用来偏光的至少一个偏光器(未示出)联接到液晶面板组件300。
参考图1，灰度电压生成器800可生成与像素PX的透射率有关的全部数目的栅极电压或限制数目的灰度电压(下文中称为“参考灰度电压”)。一些参考灰度电压具有相对公共电压Vcom的正极性，而其他参考灰度电压具有相对公共电压Vcom的负极性。
栅极驱动器400包括第一和第二栅极驱动电路400a和400b，分别布置在液晶面板组件300的两侧上(例如，右侧和左侧)。
第一栅极驱动电路400a被连接到奇数正常栅极线G1、G3、..、和G2n-1、以及附加栅极线Gd的末端。第二栅极驱动电路400b被连接到偶数正常栅极线G2、G4、..、和G2n的末端。可替换地，可将第二栅极驱动电路400b连接到奇数正常栅极线G1、G3、..、和G2n-1、以及附加栅极线Gd的末端，而将第一栅极驱动电路400a连接到偶数正常栅极线G2、G4、..、和G2n的末端。
第一和第二栅极驱动电路400a和400b中的每一个都合成栅极导通(gate-on)电压Von和栅极关断(gate-off)电压Voff，以生成应用于栅极线G1-G2n和Gd的栅极信号。
将栅极驱动器400与信号线G1-G2n、Gd、D1-Dm和S1-S2n以及切换元件Q一起集成进液晶面板组件300中。在一个实施例中，栅极驱动器400可包括在LC面板组件300上、或在联接到面板组件300的带载流包(tape carrierpackage(TCP))中的柔性印刷电路(FPC)膜上安装的至少一个集成电路(IC)芯片。可替换地，可在单独的印刷电路板(未示出)上安装栅极驱动器400。
存储信号生成器700包括第一和第二存储信号生成电路700a和700b，它们被布置在例如液晶面板组件300的两侧上，并且相邻于第一和第二栅极驱动电路400a和400b。
第一存储信号生成电路700a被连接到奇数存储电极线S1、S3、..和S2n-1、以及偶数正常栅极线G2、G4、..、和G2n，并且其施加具有高电平电压和低电平电压的存储信号。
第二存储信号生成电路700b被连接到偶数存储电极线S2、S4、..和S2n、以及奇数正常栅极线G3、..、和G2n-1(除了第一正常栅极线G1和附加栅极线Gd之外)，并且其将存储信号施加到存储电极线S2、S4、..和S2n。
取代向存储信号生成器700提供来自连接到栅极驱动器400的附加栅极线Gd的信号，而可以向存储信号生成器700提供来自诸如信号控制器600之类的分离单元、或分离的信号生成器(未示出)的信号。在此情况下，不必在液晶面板组件300上形成附加栅极线Gd。
将存储信号生成器700与信号线G1-G2n、Gd、D1-Dm和S1-S2n以及切换元件Q一起集成进液晶面板组件300中。在一个实施例中，存储信号生成器700可包括在LC面板组件300上、或在联接到面板组件300的带载流包(TCP)中的柔性印刷电路(FPC)膜上安装的至少一个集成电路(IC)芯片。可替换地，可在单独的印刷电路板(未示出)上安装存储信号生成器700。
数据驱动器500被连接到面板组件300的数据线D1-Dm，并且将从灰度电压生成器800提供的灰度电压中选择的数据电压施加到数据线D1-Dm。然而，当灰度电压生成器800生成仅仅一些而不是全部灰度电压时，数据驱动器500可划分参考灰度电压，以生成灰度电压中的数据电压。在一个实施例中，驱动器500、600和800可包括在LC面板组件300上、或在联接到面板组件300的带载流包(TCP)中的柔性印刷电路(FPC)膜上安装的至少一个集成电路(IC)芯片。可替换地，可将驱动器400、500、600和800中的至少一个与信号线G1-G2n、Gd、S1-S2n和D1-Dm以及切换元件Q一起集成进面板组件300中。可替换地，可将所有驱动器400、500、600和800集成进单个IC芯片，但可将驱动器400、500、600和800中的至少一个、或者驱动器400、500、600和800的至少一个中的至少一个电路元件布置到单个IC芯片之外。
信号控制器600控制栅极驱动器400、数据驱动器500、以及存储信号生成器700。
下面说明液晶显示器的操作。
信号控制器600从外部图形控制器(未示出)接收输入图像信号R、G和B、以及用于控制输入图像信号的输入控制信号。输入图像信号R、G和B包含像素PX的亮度信息，并且该亮度具有预定数目的灰度，例如，1024(＝210)、256(＝28)或64(＝26)灰度。
例如，输入控制信号包括垂直同步信号Vsync、水平同步信号Hsync、主时钟信号MCLK、以及数据使能信号DE。
信号控制器600根据液晶面板组件300的工作条件，基于输入控制信号和输入图像信号R、G和B而处理输入图像信号R、G和B；生成栅极控制信号CONT1、数据控制信号CONT2、以及存储控制信号CONT3；以及将栅极控制信号CONT1施加到栅极驱动器400、将数据控制信号CONT2和图像信号DAT施加到数据驱动器500、并将存储控制信号CONT3施加到存储信号生成器700。
栅极控制信号CONT1包括用于指示扫描的开始的扫描开始信号STV1和STV2、以及用于控制栅极导通电压Von的输出周期的至少一个时钟信号。栅极控制信号CONT1还可包括用于限制栅极导通电压Von的时间周期的输出使能信号OE。
数据控制信号CONT2包括用于指示像素PX的行的数据传输的开始的水平同步开始信号STH、用来将数据电压施加到数据线D1-Dm的加载信号LOAD、以及数据时钟信号HCLK。数据控制信号CONT2还可包括用于反转数据电压的极性(相对于公共电压Vcom)的反转信号RVS。
响应于来自信号控制器600的数据控制信号CONT2，数据驱动器500从信号控制器600接收像素PX的行的数字图像信号DAT的分组，将数字图像信号DAT转换为从灰度电压中选择的模拟数据电压，并将该模拟数据电压施加到数据线D1-Dm。
响应于来自信号控制器600的栅极控制信号CONT1，栅极驱动器400将栅极导通电压Von施加到相应的一个正常栅极线G1-G2n，例如第i正常栅极线Gi，并使得连接到正常栅极线Gi(除了未连接到切换元件Q的附加栅极线Gd之外)的切换元件Q导通。然后，通过激活的切换晶体管Q，将向数据线D1-Dm施加的数据电压提供到第i行的像素PX，使得对像素PX中的液晶电容器Clc和存储电容器Cst充电。
向像素PX施加的数据电压与公共电压Vcom之间的差被表现为跨越像素PX的液晶电容器Clc的电压，其被称为像素电压。液晶电容器Clc中的液晶分子具有取决于像素电压的幅值的方向性，并且该分子方向性确定通过液晶层3的光的偏振。偏光器将光偏振转换为光透射，使得像素PX具有由数据电压的灰度所表现的亮度。
随着水平周期(也称为“1H”，且等于水平同步信号Hsync和数据使能信号DE的一个周期)的经过，数据驱动器500将数据电压施加到第(i+1)行的像素PX，然后栅极驱动器400将向第i正常栅极线Gi施加的栅极信号改变为栅极关断电压Voff，并将向下一正常栅极线Gi+1施加的栅极信号改变为栅极导通电压Von。然后，关断第i行的切换元件Q，使得像素电极191处于浮动状态(floating state)。
存储信号生成器700基于存储控制信号CONT3、以及向第(i+1)栅极线Gi+1施加的栅极信号的电压变化，改变向第i存储电极线Si施加的存储信号的电压电平。由此，连接到存储电容器Cst的一端的像素电极191的电压随着连接到存储电容器Cst的另一端的存储电极线Si的电压变化而变化。通过对所有的像素行重复此过程，液晶显示器显示帧的图像。
当在一帧结束后开始下一帧时，控制向数据驱动器500施加的反转信号RVS，使得反转数据电压的极性(其被称为“帧反转”)。另外，向一行的像素PX施加的数据电压的极性基本相同，而向两个相邻行的像素PX施加的数据电压的极性相反(例如，行反转)。
在执行帧反转和行反转的本发明的实施例中，向一行的像素PX施加的所有数据电压的极性是正或负的，并且以一帧为单位来改变。此时，当由正极性的数据电压对像素电极191充电时，将向存储电极线S1-S2n施加的存储信号从低电平电压改变为高电平电压。另一方面，当由负极性的数据电压对像素电极191充电时，将存储信号从高电平电压改变为低电平电压。结果，如果由正极性的正数据电压对像素电极191充电，则像素电极191的电压增高，而如果由负数据电压对像素电极191充电，则像素电极191的电压降低。结果，像素电极191的电压范围比作为数据电压的基础的灰度电压的范围更宽，从而，使用低基本电压的亮度范围可以增加。
第一和第二存储信号生成电路700a和700b可包括分别连接到存储电极线S1-S2n的多个信号生成电路710。参考图3和4说明信号生成电路710的示例。
图3是根据本发明的实施例的信号生成电路的电路图，而图4是在包括图3所示的信号生成电路的液晶显示器中使用的信号的时序图。
参考图3，信号生成电路710包括输入端IP和输出端OP。在第i信号生成电路中，将输入端IP连接到要被提供有第(i+1)栅极信号gi+1(下文中称为“输入信号”)的第(i+1)栅极线Gi+1，并且将输出端OP连接到第i存储电极线Si，以输出第i存储信号Vsi。类似地，在第(i+1)信号生成电路中，将输入端IP连接到要被提供有作为输入信号的第(i+2)栅极信号gi+2的第(i+2)栅极线Gi+2，并且将输出端OP连接到第(i+1)存储电极线Si+1，以输出第(i+1)存储信号Vsi+1。
向信号生成电路710提供来自信号控制器600的存储控制信号CONT3的第一、第二和第三时钟信号CK1、CK1B和CK2，并且还向其提供来自信号控制器600或外部装置的高电压AVDD和低电压AVSS。
如图4所示，第一、第二和第三时钟信号CK1、CK1B和CK2的周期可以是大约2H，并且其占空比可以是大约50％。第一和第二时钟信号CK1和CK1B具有大约180°的相位差，并且相对于彼此而反转。第二时钟信号CK1B和第三时钟信号CK2基本上具有相同的相位。另外，以帧为单位来反转第一、第二和第三时钟信号CK1、CK1B和CK2。
第一和第二时钟信号CK1和CK1B可具有大约15V的高电平电压Vh1、以及大约0V的低电平电压Vl1。第三时钟信号CK2可具有大约5V的高电平电压Vh2和大约0V的低电平电压Vl2。高电压AVDD可以是大约5V，并且约等于第三时钟信号CK2的高电平电压Vh2。低电压AVSS可以是大约0V，并且约等于第三时钟信号CK2的低电平电压Vl2。
信号生成电路710包括每个都具有控制端、输入端和输出端的五个晶体管Tr1-Tr5，以及两个电容器C1和C2。将晶体管Tr1的控制端连接到输入端IP，将晶体管Tr1的输入端连接到第三时钟信号CK2，并且将晶体管Tr1的输出端连接到输出端OP。将晶体管Tr2和Tr3的控制端连接到输入端IP，并且将晶体管Tr2和Tr3的输入端分别连接到第一和第二时钟信号CK1和CK1B。
将晶体管Tr4和Tr5的控制端分别连接到晶体管Tr2和Tr3的输出端，并将晶体管Tr4和Tr5的输入端分别连接到低和高电压AVSS和AVDD。分别在晶体管Tr4和Tr5的控制端与低和高电压AVSS和AVDD之间连接电容器C1和C2。在一个实施例中，可从非晶硅或多晶硅薄膜晶体管形成晶体管Tr1-Tr5。
下面将进一步说明信号生成电路的操作。参考图4，在预定时间周期(如，大约1H)上重叠向两个相邻栅极线施加的栅极导通电压Von。结果，使用向紧邻的前一行像素施加的数据电压对行的所有像素PX充电大约1H，然后使用数据电压充电剩余的1H，以正常地显示图像。
首先，将说明第i信号生成电路。当将向第(i+1)栅极线Gi+1施加的输入信号，即栅极信号gi+1改变为栅极导通电压Von时，导通第一、第二和第三晶体管Tr1-Tr3。已导通的第一晶体管Tr1将第三时钟信号CK2发送到输出端OP。结果，第i存储信号Vsi将呈现第三时钟信号CK2的低电平电压Vl2。同时，已导通的晶体管Tr2将第一时钟信号CK1发送到晶体管Tr4的控制端，并且导通的晶体管Tr3将第二时钟信号CK1B发送到晶体管Tr5的控制端。
因为第一和第二时钟信号CK1和CK1B呈现反转的关系，所以相反地操作晶体管Tr4和Tr5。即，当导通晶体管Tr4时，关断晶体管Tr5，而当关断晶体管Tr4时，导通晶体管Tr5。当导通晶体管Tr4且关断晶体管Tr5时，将低电压AVSS发送到输出端OP，并且当关断晶体管Tr4且导通晶体管Tr5时，将高电压AVDD发送到输出端OP。
栅极信号gi+1呈现栅极导通电压Von，例如持续大约2H。在图4中，由第一周期T1表示大约1H的第1个一半，而由后一周期T2表示大约1H的第2个一半。
因为对于第一周期T1，第一时钟信号CK1保持高电压Vh2，而第二和第三时钟信号CK1B和CK2分别保持低电压Vl1和Vl2，所以由晶体管Tr1向其发送第三时钟信号CK2的低电压Vl2的输出端OP被提供有低电压AVSS。结果，存储信号Vsi保持具有等于低电压Vl2和低电压AVSS的幅值的低电平电压V-。而且在第一周期T1期间，将第一时钟信号CK1的高电平电压Vh1与低电压AVSS之间的电压充电到电容器C1中，而将第二时钟信号CK1B的低电平电压Vl1与高电压AVDD之间的电压充电到电容器C2中。
因为对于后一周期T2，第一时钟信号CK1保持低电平电压Vl1，而第二和第三时钟信号CK1B和CK2分别保持高电平电压Vh1和Vh2，所以导通晶体管Tr5并关断晶体管Tr4。结果，向输出端OP提供有通过导通的晶体管Tr1发送的第三时钟信号CK2的高电平电压Vh2，使得将存储信号Vsi的状态从低电平电压V-改变为具有等于高电平电压Vh2的幅值的高电平电压V+。此外，向输出端Op提供有通过导通的晶体管Tr5而施加的高电压VADD，其具有等于高电平电压V+的幅值的幅值。
同时，因为向电容器C1中充入的电压基本上与第一时钟信号CK1的低电平电压Vl1和低电压VASS之间的差相同，所以在第一时钟信号CK1的低电平电压Vl1和低电压VASS彼此相同时，不对电容器C1充电。因为向电容器C2充入的电压基本上与第二时钟信号CK1B的高电平电压Vh1和高电压VADD之间的差相同，所以当高电平电压Vh1与高电压AVDD相互不同时，向电容器C2中充入的电压不是0V。如上所述，当第二时钟信号CK1B的高电平电压Vh1大约为15V而高电压AVDD大约为5V时，向电容器C2中充入大约10V的电压。
当在经过了周期T2之后，将栅极信号gi+1的阶段从栅极导通电压Von改变为栅极关断电压Voff时，关断晶体管Tr1-Tr3。结果，将隔离晶体管Tr1和输出端OP之间的电连接。也将隔离晶体管Tr4和Tr5的控制端。
因为电容器C1未充电，所以晶体管Tr4保持在关断状态。然而，已将第二时钟信号CK1B的高电平Vh1与高电压AVDD之间的电压充电到电容器C2中。此时，当充电电压大于晶体管Tr5的阈值电压时，晶体管Tr5保持在导通状态。结果，将高电压AVDD提供到输出端OP，作为存储信号Vsi。因此，存储信号Vsi保持高电平电压V+。
接着，将说明第(i+1)信号生成电路的操作。
当将具有栅极导通电压Von的第(i+2)栅极信号gi+2施加到第(i+1)信号生成电路(未示出)时，操作第(i+1)信号生成电路。
如图4所示，当第(i+2)栅极信号gi+2切换到栅极导通电压Von时，反转第一、第二和第三时钟信号CK1、CK1B和CK2的状态，使得第(i+1)栅极信号gi+1具有栅极导通电压Von。
即，用于第(i+2)栅极信号gi+2的第一栅极导通电压周期T1的操作与第(i+1)栅极信号gi+1的后一栅极导通周期T2的操作相同，从而导通晶体管Tr1、Tr3和Tr5。因此，将第三时钟信号CK2的高电平电压Vh2和高电压AVDD施加到输出端OP。结果，存储信号Vsi+1将处于高电平电压V+。
然而，用于第(i+2)栅极信号gi+2的后一栅极导通电压周期T2的操作与第(i+1)栅极信号gi+1的第一栅极导通周期T1相同，使得导通晶体管Tr1、Tr2和Tr4。因此，将第三时钟信号CK2的低电平电压V12和低电压AVSS施加到输出端OP，而将存储信号Vsi+1从高电平电压V+改变为低电压V-。
如上所述，当由输入信号的栅极关断电压Voff将输出端OP从晶体管Tr1的输出端隔离时，使用电容器C1和C2，晶体管Tr1可施加第三时钟信号CK2作为存储信号，同时输入信号保持栅极导通电压Von，并且其余的晶体管Tr2-Tr5可保持存储信号的状态，直到下一帧。即，晶体管Tr1可将存储信号施加到相应的存储电极线，并且其余的晶体管Tr2-Tr5可一致地保持存储信号。在一个实施例中，晶体管Tr1的尺寸比晶体管Tr2-Tr5大得多。
像素电极电压Vp可响应于存储信号Vs的电压变化而增加或减少。
接着，将说明根据存储信号Vs的电压变化的像素电极电压Vp的改变。在下文中，使用相同的附图标记表示每个电容器及其电容。
可如以下等式1所述地确定像素电极电压Vp：
(等式1)
Vp = V D ± Δ = V D ± C st C st + C lc ( V + - V - )
在等式1中，Clc和Cst分别代表液晶电容器和存储电容器的电容。V+代表存储信号Vs的高电平电压，并且V-代表存储信号Vs的低电平电压。
如等式1所示，通过从数据电压VD加上或减去变化量Δ而定义像素电极电压Vp，该变化量分别由液晶电容器和存储电容器的电容Clc和Cst、以及存储信号Vs的电压变化所定义。
在一个实施例中，数据电压VD具有大约0V到大约5V的范围。可实现像素，使得Cst和Clc的值近似相等。当V+-V-＝大约5V时，等式1变为Vp＝VD±2.5。
由此，当改变存储信号Vs的电压时，像素电极电压Vp相对于根据数据电压VD的极性而通过相应数据线D1-Dm施加的数据电压VD，改变大约±2.5V。当数据电压VD的极性是正(+)时，像素电极电压Vp增加大约+2.5V。当数据电压VD的极性是负(-)时，像素电极电压Vp减少大约-2.5V。根据像素电极电压Vp的改变，像素电压的范围也增加。例如，当将公共电压Vcom固定为大约2.5V时，响应于向像素施加的大约0到大约5V的数据电压VD，像素电压的范围是大约-2.5V到大约+2.5V。当将存储信号Vs改变为高电平电压V+或低电平电压V-时，像素电压的范围扩大为大约-5V到大约+5V。
由此，由存储信号Vs的电压变化V+-V-增加的像素电极电压Vp的改变(Δ)扩大了像素电压的范围。由此，扩大了灰度表现的电压范围，并且改善了亮度。
另外，将公共电压固定为预定电压，并由此，与交替施加具有低电压或高电压的公共电压的情况相比，降低了功耗。当向在数据线和公共电极之间生成的公共电极施加的公共电压是寄生电容器中的大约0或5V时，向寄生电容器施加的电压最大为大约±5V。当将公共电压固定为大约2.5V时，向在数据线和公共电极之间生成的寄生电容器施加的电压最大为大约±2.5V。由此，减少了在数据线和公共电极之间生成的寄生电容器处的功耗，并由此减少了液晶显示器的总功耗。
因为液晶的响应速度较慢，所以液晶分子不会根据像素电压而快速反应。液晶电容器Clc的电容响应于向液晶电容器Clc的两端施加的像素电压，并且根据是否完成了液晶分子的重新排列以及液晶分子是否达到稳定状态而发生改变。由此，根据液晶分子是否处于稳定状态而改变像素电极电压Vp。
接着，解释根据液晶分子是否处于稳定状态的像素电极电压Vp的改变。
向液晶电容器Clc施加的最大像素电压(例如，最大灰度，即，正常黑中的白灰度)可能比向液晶电容器Clc施加的最小像素电压(例如，最小灰度，即，正常黑中的黑灰度)大三倍。如果V+-V-＝5V且Clc＝Cst，那么，当将最大灰度的像素电压施加到液晶电容器Clc，然后液晶分子达到稳定状态时，像素电极电压Vp如等式1所示。因为，如上所述，V+-V-＝5V且Clc＝Cst，所以像素电极电压Vp是VD±2.5。
当将最大灰度的像素电压施加到液晶电容器Clc，而液晶分子未达到稳定状态时，像素电极电压Vp可以如以下等式2所示：
(等式2)
Vp = V D ± Δ = V D ± C st C st + C lc ( V + - V - )
= V D ± C st C st + 1 3 C st ( V + - V - ) = V D ± 3 4 ( V + - V - )
其中V+-V-L＝5V，并且Vp＝VD±3.75。
由此，当将最大灰度的像素电压施加到液晶电容器Clc而液晶分子未达到稳定状态时，像素电极电压Vp保持在将最小灰度的像素电压施加到液晶电容器Clc且液晶分子达到稳定状态的情况下的像素电极电压。即，保持前一帧的状态。由此，响应于存储信号的电压变化V+-V-的像素电极电压Vp的改变量Δ从±2.5V增加到±3.75V。
结果，当将最小灰度的像素电极电压改变为另一灰度的像素电极电压时，根据等式2，进一步增加响应于存储信号的电压变化V+-V-的像素电极电压Vp的改变量(Δ)，直到液晶分子达到稳定状态。例如，在V+-V-＝5V的情况下，该改变量最大增加到±3.75V。
在图6所示的现有技术方法中，即使对每个帧，在将对应于目标像素电极电压VT的像素电极电压Vp施加到相应像素电极时，由于在完成充电操作之后的相邻的数据电压，也会降低在像素电极处充入的像素电极电压。结果，像素电极电压不能在一帧内达到目标像素电极电压VT，而通过数帧才达到目标像素电极电压VT。然而，在图5中所示的实施例中，向相应像素电极施加的像素电极电压Vp比目标像素电极电压VT高得多。所以在一帧内，相应像素电极达到目标像素电极电压VT，并且与现有技术相比，改善了液晶的响应速度RC。
因此，通过将存储信号Vs的电压变化加上数据电压VD，或将其从数据电压VD中减去，在已使用正极性的数据电压对像素充电时，像素电极电压Vp增加了电压变化量，并且，相反地，在已使用负极性的数据电压对像素充电时，像素电极电压Vp减少了电压变化量。结果，通过增加或减少的像素电极电压Vp，像素电压的变化变得比灰度电压的范围更宽，使得所表现的亮度的范围也增加。
另外，因为将公共电压固定在预定值，与公共电压在高和低值之间交替的实施例相比，降低了功耗。
接着，参考图7到图9，解释根据本发明的另一示例实施例的液晶显示器。
图7是根据本发明的另一实施例的液晶显示器的框图。图8是根据本发明的另一实施例的信号生成电路的电路图。图9是在包括图8中示出的信号生成电路的液晶显示器中使用的信号的时序图。
图7所示的液晶显示器具有与图1所示的液晶显示器相同的结构，除了：图7提供连接到所有正常栅极线G1-G2n以及附加栅极线Gd1的单个栅极驱动器401、以及连接所有存储电极线S1-S2n的单个存储信号生成器701。在图1和图7中，对相应的结构使用相同的附图标记。
在一个实施例中，通过相同的制造流程，与像素PX的切换元件Q一起形成栅极驱动器401和存储信号生成器701，并且将它们集成进液晶面板组件301中。在另一实施例中，可将每个都直接安装在液晶面板组件301上，作为IC芯片。在另一实施例中，可将它们安装在柔性印刷电路膜(未示出)上，并且安装为液晶面板组件301或附加印刷电路板(PCB)上的带载流包(TCP)。栅极驱动器401从第一正常栅极线G1到附加栅极线Gd1顺序地施加栅极导通电压Von，控制连接到每个正常栅极线G1-G2n的相应像素行的充电，并控制存储信号生成器701的操作。
存储信号生成器701包括连接到存储电极线S1-S2n的多个信号生成电路。每个信号生成电路都具有除输入信号外相同的结构，并执行除输入信号外的相同操作。由此，参考图8，示出了分别将存储信号Vsi和Vsi+1施加到第i和第(i+1)存储电极线Si和Si+1的第i和第(i+1)信号生成电路71i和71i+1的结构和操作。
如图8所示，每个信号生成电路71i和71i+1与图3所示的信号生成电路相同，除了它们还包括晶体管Tr6之外。因此，下面省略了对信号生成电路71i和71i+1中的晶体管Tr1-Tr5的说明。
晶体管Tr6包括：连接到第三时钟信号CK2的输入端、连接到紧邻的前一信号生成电路的输入端IP的控制端、以及连接到输出端OP的输出端。类似于晶体管Tr1-Tr5，晶体管Tr6可包括非晶硅或多晶硅薄膜晶体管。
连接到形成于一个像素行的存储电极线的信号生成电路接收向相应像素行施加的栅极信号，以及向前一像素行施加的栅极信号。由此，连接到最后的存储电极线S2n的信号生成电路被连接到附加栅极线Gd1，并且接收栅极信号。可替换地，连接到最后的存储电极线S2n的信号生成电路可以接收来自另一装置如信号控制器600而不是栅极驱动器400、或来自外部的控制信号。
参考图9，解释信号生成电路71i和71i+1的操作。如上所述，液晶显示器可执行一行反转和帧反转。如图9所示，第一、第二和第三时钟信号CK1、CK1B和CK2与图4中所示的那些相同。如图9所示，向每个栅极线G1-G2n及Gd1顺序施加的栅极导通电压Von并不与相邻栅极导通电压Von重叠。而是从第一栅极线G1到附加栅极线Gd1顺序施加。当要被施加到第i栅极线Gi的栅极信号gi的状态是栅极导通电压Von时，导通第i信号生成电路71i的晶体管Tr6，并且将第三时钟信号CK2的低电平电压Vl2通过输出端OP施加到第i存储电极线Si，作为存储信号Vsi。由此，存储信号Vsi的状态对应于低电平电压V-。
当在经过1H后将栅极导通电压Von施加到第(i+1)栅极线Gi+1时，导通晶体管Tr1-Tr3。
由此，如图9所示，当导通晶体管Tr1时，将第三时钟信号CK2的高电平电压Vh2通过输出端OP施加到存储电极线Si，作为存储信号Vsi，使得将存储信号Vsi的状态从低电平电压V-改变为高电平电压V+。
当第(i+1)栅极信号gi+1是栅极导通电压Von时，第一时钟信号CK1保持低电平电压Vl1，并且第二时钟信号CK1B保持高电平Vh1。结果，分别通过导通的晶体管Tr3和Tr2而将高电平电压Vh1和低电平电压Vl1施加到晶体管Tr5和Tr4的控制端，使得导通晶体管Tr5并关断晶体管Tr4。还对电容器C2充电。由此，当施加了第(i+1)栅极导通电压Von时，将高电平电压V+的存储信号Vsi通过导通的晶体管Tr1和Tr5而施加到输出端OP。当栅极信号gi+1(其被施加到第(i+1)栅极线Gi+1)保持栅极关断信号Voff时，通过对电容器C2的电压充电而导通晶体管Tr5。因此，将高电压AVDD施加到输出端OP，使得存储信号Vsi保持高电平电压V+。
在已通过施加第i栅极信号gi的栅极导通电压Von而对连接到栅极线Gi的像素行充电之后，将存储信号Vsi从低电平电压V-改变为高电平电压V+，并且将像素电极电压Vp增加了根据等式1或等式2确定的电压变化量。
类似于第i信号生成电路71i的操作，如图9所示，导通晶体管Tr6，使得当将栅极导通电压Von施加到第i栅极信号gi+1时，从第(i+1)存储电极线Si+1输出的存储信号Vsi+1通过导通的晶体管Tr6、通过第三时钟信号CK2的高电平电压Vh2，保持高电平电压V+。
接着，当将栅极导通电压Von施加到第(i+1)栅极信号gi+1时，导通晶体管Tr1、Tr2和Tr4，并对电容器C1充电。由此，由通过导通的晶体管Tr1和Tr4的低电平电压Vl2和低电压AVSS，将存储信号Vsi+1的状态从高电平电压V+改变为低电平电压V-。
当栅极信号gi+2保持栅极关断电压Voff时，由充入到电容器C1中的电压导通晶体管Tr4。结果，将低电压AVSS施加到输出端OP，使得存储信号Vsi+1保持低电平电压V-。
在通过施加第(i+1)栅极信号gi+1的栅极导通电压Von对连接到栅极线Gi+1的像素行充电之后，将存储信号Vsi+1从高电平电压V+改变为低电平电压V-，并且将像素电极电压Vp减少了根据等式1或等式2确定的电压变化量。
晶体管Tr6是用于保持向相应存储电极线施加的存储信号的电压状态的晶体管。在一个实施例中，晶体管Tr6的尺寸比晶体管Tr1的尺寸小得多。
参考图10到图11B，示出了根据本发明的实施例的液晶显示器的薄膜晶体管阵列面板的示例。图10是根据本发明的实施例的薄膜晶体管阵列面板的示例的布局图，而图11A和图11B是图10中示出的薄膜晶体管阵列面板沿线XIA-XIA和XIB-XIB的横截面图。
可在由透明玻璃或塑料形成的绝缘基底110上形成多个栅极线121和多个存储电极线131。栅极线121在水平方向上传输栅极信号并延伸。每个栅极线121包括末端部分129，其具有用于将向下突出的多个栅极电极124连接到另一层或外部驱动电路的大区域。
可在联接到基底110的柔性印刷电路膜(未示出)上形成用于生成栅极信号的栅极驱动电路(未示出)，其可直接在基底110上形成，或者可以将其与基底110一起集成。在与基底110一起集成栅极驱动电路的情况下，栅极线121可延伸并直接连接到栅极驱动电路。
每个存储电极线131在水平方向上延伸，并且包括多个扩大部分137。存储电极线131包括末端部分，其具有用来连接到另一层或外部驱动电路的大区域。也可以使用其他形状和排列的存储电极线131。
在逐帧的基础上，将预定电压，如大约5V的高电平电压V+和大约0V的低电平电压V-交替施加到每个存储电极线131。
可在联接到基底110的柔性印刷电路膜(未示出)上形成用于生成存储信号的信号生成电路(未示出)，其可直接在基底110上形成，或者可以将其与基底110一起集成。在与基底110一起集成信号生成电路的情况下，存储电极线131可延伸并直接连接到信号生成电路。
可以由以下来制造栅极线121和存储电极线131：含铝金属，如铝(Al)或铝合金；含银金属，如银(Ag)或银合金；含铜金属，如铜(Cu)或铜合金；含钼金属，如钼(Mo)或钼合金；铬(Cr)；钽(Ta)；或者钛(Ti)。可替换地，栅极线121和存储电极线131可具有包括物理性质不同的两个导电层(未示出)多层结构。一个导电层可以由具有低电阻的金属制成，如含铝金属、含银金属或含铜金属，以减少信号延迟或压降。另一导电层可以由具有相对于其他材料(如铟锡氧化物(ITO)或铟锌氧化物(IZO))的优良物理、化学和电接触特性的材料制成。作为示例，该另一导电层可以由含钼金属、铬、钽、或者钛制成。作为示例组合，可使用铬的下层和铝(合金)的上层的组合、或者可使用铝(合金)的下层和钼(合金)的上层的组合。栅极线121和存储电极线131可以由其他金属或导体制成。
栅极线121和存储电极线131的侧表面可以相对于基底110的表面而倾斜。在一个实施例中，例如，角度可以是大约30°到大约80°。
在栅极线121和存储电极线131上形成由氮化硅(SiNx)或氧化硅(SiOx)制成的栅极绝缘层140。
在栅极绝缘层140上形成由氢化非晶硅(将非晶硅缩写为a-Si)或多晶硅制成的多个半导体条151。
半导体条151在垂直方向上延伸，并且包括向栅极电极124突出的多个突出部分154。在靠近栅极线121和存储电极线131的地方扩大半导体条151的宽度，并且半导体条151完全覆盖栅极线121和存储电极线131。
在半导体151上形成多个欧姆接触条161和多个欧姆接触岛165。欧姆接触体161和165可由诸如n+氢化非晶硅(其上高度集中地掺杂有n型杂质)、或硅化物之类的材料制成。欧姆接触条161包括多个突出部分163。在半导体条151的突出部分154上布置由突出部分163和欧姆接触岛165构成的对。
半导体条151和欧姆接触体161和165的侧表面可以相对于基底110的表面而倾斜。在一个实施例中，角度可以是大约30°到大约80°。
在欧姆接触条161上形成欧姆接触岛165、栅极绝缘层140、多个数据线171以及多个漏极175。
数据线171传输数据信号并在垂直方向上延伸，同时与栅极线121和存储电极线131相交。每个数据线171包括向栅极电极124延伸的多个源极173、以及具有用于连接到另一层或外部驱动电路的大区域的末端部分179。可在联接到基底110的柔性印刷电路膜(未示出)上形成用于生成数据信号的数据驱动电路(未示出)，其可直接在基底110上安装，或者可以将其与基底110一起集成。在与基底110一起集成数据驱动电路的情况下，数据线171可延伸并连接到数据驱动电路。
将漏极175与数据线171分离，并且漏极175面对源极173，它们之间是栅极电极124。每个漏极175具有一个扩大末端部分和一个具有平板形状的末端部分。扩大末端部分与存储电极线131的扩大部分137重叠，并且使得弯曲的源极173围绕平板型末端部分。
一个栅极电极124、一个源极173、以及一个漏极175，与半导体151的突出部分154一起，形成一个薄膜晶体管(TFT)。在源极173和漏极175之间的突出部分154上形成薄膜晶体管的沟道。
数据线171和漏极175可以由高熔点金属形成，如钼、铬、钽、钛或者它们的合金。数据线171和漏极175可具有高熔点金属层(未示出)和低电阻导电层(未示出)的多层结构。示例性的多层结构包括具有铬或钼(合金)的下层以及铝(合金)的上层的双层、或具有钼(合金)的下层、铝(合金)的中间层以及钼(合金)的上层的三层。数据线171和漏极175可以由其他金属或导体制成。
数据线171和漏极175的侧表面可以相对于基底110的表面而倾斜。在一个实施例中，角度可以是大约30°到大约80°。
欧姆接触体161和165仅位于半导体151、与数据线171和漏极175之间。欧姆接触体161和165减小它们之间的接触电阻。在大多数地方，半导体条151比数据线171更窄。如上所述，在半导体条151与数据线相交的地方，扩大半导体条151的宽度，并展示其光滑表面，由此防止数据线171的短路。半导体151具有外露部分，例如在源极173和漏极175之间的接口处，或者未由数据线171和漏极175覆盖的部分。
在数据线171、漏极175以及半导体151的外露部分上形成钝化层180。钝化层180可由无机绝缘材料或有机绝缘材料形成。钝化层180的表面可以光滑。例如，无机绝缘材料可以包括氮化硅或氧化硅。有机绝缘体可具有感光性，并且有机绝缘体的介电常数可以是大约4.0或更低。可替换地，钝化层180可具有下面的无机层和上面的有机层的双层结构，以提供绝缘，并防止半导体151的外露部分被破坏。
在钝化层180上形成多个接触孔182和185，用于分别暴露漏极175和数据线171的末端部分179。在钝化层180和栅极绝缘层140上形成用于暴露栅极线121的末端部分129的多个接触孔181。
在钝化层180上形成多个像素电极191和多个接触助体(assistant)81和82。像素电极191和接触助体81和82可以由以下形成：透明导电材料，如ITO和IZO；或反射材料，如铝、银、铬或它们的合金。
像素电极191通过接触孔185物理地和电地连接到漏极175，并从漏极175接收数据电压。被施加数据电压的像素电极191与被施加公共电压的另一显示面板(未示出)一起，形成电场。由该电场确定在两个电极之间的液晶层(未示出)的液晶分子的方向性。根据液晶分子的方向性来改变通过液晶层的光的偏振。像素电极191和公共电极形成液晶电容器并在关断薄膜晶体管之后保持所施加的电压。
由在像素电极191和电连接到像素电极191的漏极175、以及存储线131之间的重叠而形成存储电容器。存储电容器提高了液晶电容器的电压存储容量。存储电极线131的扩大部分137增加了重叠面积，并因此，增加了存储电容器的存储容量。
接触助体81和82分别通过接触孔181和182连接到栅极线121的末端部分129、以及数据线171的末端部分179。接触助体81和82保护并利于栅极和数据线121和171的末端部分129和179与外部装置之间的接触。
参考图12到图13B，详细解释根据本发明的示例实施例的薄膜晶体管阵列面板的另一示例。
图12是根据本发明的另一实施例的液晶显示器的薄膜晶体管阵列面板的布局图，并且图13A和图13B分别是在图12中所示的薄膜晶体管阵列面板沿线XIIA-XIIIA和XIIIB-XIIIB的横截面图。
根据本发明的实施例的薄膜晶体管阵列面板的另一示例具有与图10到图11B中示出的薄膜晶体管阵列面板相似的结构。在基底110上形成具有栅极电极124和末端部分129的多个栅极线121、以及具有多个扩大部分137的多个存储电极线131。在栅极线121和存储电极线131上顺序形成栅极绝缘层140、具有突出部分154的多个半导体条151、具有突出部分163的多个欧姆接触条161、以及多个欧姆接触岛165。在欧姆接触体161和165上形成具有源极173和末端部分179的多个数据线171、以及多个漏极175。在数据线171和漏极175上形成钝化层180。在钝化层180和栅极绝缘层140上形成多个接触孔181、182和185，并且在接触孔181和182上形成多个像素电极191和多个接触助体81和82。
在根据本实施例的薄膜晶体管阵列面板中，与图10到图11B所示的薄膜晶体管阵列面板不同的是，除了在其上布置有薄膜晶体管的突出部分154之外，半导体151具有与数据线171、漏极175、以及在数据线171和漏极175之下布置的欧姆接触体161和165基本上相同的表面。半导体条151具有在数据线171、漏极175及欧姆接触体161和165之下布置的未外露部分，以及在源极173和漏极175之间的、未由源极173和漏极175覆盖的外露部分。
根据本发明的各个实施例，将公共电压固定在预定电压，然后将具有改变了预定周期的电压的存储信号施加到存储电极线。将不同的存储信号施加到相邻的存储电极线。结果，增加了像素电极电压和像素电压的范围。由此，扩大了表现灰度的电压范围，并且改善了清晰度。
在施加相同范围的数据电压的情况下生成的像素电压的范围比在施加预定值的存储信号的情况下生成的像素电压的范围更大。由此，可降低功耗。因为将公共电压固定在预定值，所以还可以进一步降低功耗。
另外，在完成液晶的充电之前的像素电极电压的范围比在完成液晶的充电之后的像素电极电压的范围更大。由此，可在液晶驱动的一开始就施加比目标电压更大或更小的电压，并且可改善液晶的响应速度。
尽管已联系目前考虑为实践性的示例实施例的内容来描述本发明，但应理解的是，本发明不限于所公开的实施例，而是相反地，希望覆盖在所附权利要求的精神和范围内包括的各种修改和等价配置。

Claims (36)

1、一种显示装置，被配置为显示多个帧的图像，该显示装置包括：
多个栅极线，适用于传送多个栅极信号；
多个数据线，适用于传送多个数据电压；
多个存储电极线，适用于传输多个存储信号；
多个像素，被布置为具有多个行的矩阵，其中每个像素包括连接到所述栅极线之一和所述数据线之一的切换元件、连接到所述切换元件和公共电压的液晶电容器、以及连接到所述切换元件和所述存储电极线之一的存储电容器；以及
多个信号生成电路，连接到存储电极线，其中每个信号生成电路适用于在紧接着由数据电压对像素的相关行的液晶电容器和存储电容器充电之后、响应于栅极信号而将具有第一或第二电压的存储信号施加到相关联的所述存储电极线，适用于响应于第一控制信号而反转存储信号的电压，并适用于响应于第二控制信号和第三控制信号而将存储信号保持第一预定时间周期。
2、如权利要求1所述的显示装置，其中向相邻存储电极线施加的存储信号具有相互不同的电压电平。
3、如权利要求1所述的显示装置，其中所述第一控制信号适用于反转每个帧的存储信号。
4、如权利要求1所述的显示装置，其中所述公共电压是固定电压。
5、如权利要求1所述的显示装置，其中所述第一控制信号和第三控制信号具有基本相同的相位。
6、如权利要求5所述的显示装置，其中所述第二控制信号和第三控制信号具有基本相反的相位。
7、如权利要求6所述的显示装置，其中所述第一、第二和第三控制信号具有基本相同的周期。
8、如权利要求7所述的显示装置，其中所述第一、第二和第三控制信号具有大约一个水平周期(1H)的周期。
9、如权利要求7所述的显示装置，其中所述第一、第二和第三控制信号具有基本相同的占空比。
10、如权利要求9所述的显示装置，其中所述第一、第二和第三控制信号具有大约50％的占空比。
11、如权利要求1所述的显示装置，还包括附加栅极线，适用于将所述栅极信号之一传送到所述信号生成电路之一。
12、如权利要求11所述的显示装置，其中所述附加栅极线被连接到所述信号生成电路的最后一个。
13、如权利要求1所述的显示装置，其中每个栅极信号被配置为提供栅极导通电压和栅极关断电压，其中由两个相邻栅极线传送的栅极信号中的两个的栅极导通电压在第二预定时间周期重叠。
14、如权利要求13所述的显示装置，其中所述第二预定时间周期对应于大约一个水平周期(1H)。
15、如权利要求1所述的显示装置，其中每个信号生成电路与相应的一个栅极线相关联，其中每个信号生成电路还包括第一晶体管，该第一晶体管具有：连接到栅极线之一的控制端、适用于接收第一控制信号的输入端、以及连接到存储电极线之一的输出端。
16、如权利要求15所述的显示装置，其中每个信号生成电路还包括：第二晶体管，具有连接到栅极线之一的控制端、以及适用于接收第二控制信号的输入端；以及第三晶体管，具有连接到栅极线之一的控制端、以及适用于接收第三控制信号的输入端。
17、如权利要求16所述的显示装置，其中每个信号生成电路还包括：
第四晶体管，具有连接到第三晶体管的输出端的控制端、连接到第一驱动电压的输入端、以及连接到存储电极线之一的输出端；
第五晶体管，具有连接到第二晶体管的输出端的控制端、连接到存储电极线之一的输入端、以及连接到第二驱动电压的输出端；
第一电容器，连接在所述第四晶体管的输入端和控制端之间；以及
第二电容器，连接在所述第五晶体管的控制端和输出端之间。
18、一种显示装置，被配置为显示多个帧的图像，该显示装置包括：
多个栅极线，适用于传送多个栅极信号；
多个数据线，适用于传送多个数据电压；
多个存储电极线，适用于传输多个存储信号；
多个像素，被布置为具有多个行的矩阵，其中每个像素包括连接到所述栅极线之一和所述数据线之一的切换元件、连接到所述切换元件和公共电压的液晶电容器、以及连接到所述切换元件和所述存储电极线之一的存储电容器；以及
多个信号生成电路，连接到存储电极线，其中每个信号生成电路适用于在紧接着由数据电压对像素的相关行的液晶电容器和存储电容器充电之后、响应于第一栅极信号而将具有第一或第二电压的存储信号施加到相关联的一个存储电极线，其中通过与信号生成电路相关联的第一栅极线接收所述第一栅极信号，适用于响应于第一控制信号或响应于通过与信号生成电路相关联的第二栅极线接收的第二栅极信号而反转存储信号的电压，并适用于响应于第二控制信号和第三控制信号而将存储信号保持第一预定时间周期。
19、如权利要求18所述的显示装置，其中向相邻存储电极线施加的存储信号具有相互不同的电压电平。
20、如权利要求18所述的显示装置，其中所述第一控制信号适用于反转每个帧的存储信号。
21、如权利要求18所述的显示装置，其中所述公共电压具有固定电压。
22、如权利要求18所述的显示装置，其中所述第一控制信号和第三控制信号具有基本相同的相位。
23、如权利要求22所述的显示装置，其中所述第二控制信号和第三控制信号具有基本相反的相位。
24、如权利要求23所述的显示装置，其中所述第一、第二和第三控制信号具有基本相同的周期。
25、如权利要求24所述的显示装置，其中所述第一、第二和第三控制信号具有大约一个水平周期(1H)的周期。
26、如权利要求24所述的显示装置，其中所述第一、第二和第三控制信号具有基本相同的占空比。
27、如权利要求26所述的显示装置，其中所述第一、第二和第三控制信号具有大约50％的占空比。
28、如权利要求18所述的显示装置，还包括附加栅极线，适用于将所述栅极信号之一传送到所述信号生成电路之一。
29、如权利要求28所述的显示装置，其中所述附加栅极线被连接到所述信号生成电路的最后一个。
30、如权利要求18所述的显示装置，其中每个信号生成电路还包括：第一晶体管，具有连接到所述第二栅极线的控制端、适用于接收第一控制信号的输入端、以及连接到存储电极线之一的输出端。
31、如权利要求30所述的显示装置，其中每个信号生成电路还包括：第二晶体管，具有连接到所述第二栅极线的控制端、以及适用于接收第二控制信号的输入端；以及第三晶体管，具有连接到所述第二栅极线的控制端、以及适用于接收第三控制信号的输入端。
32、如权利要求31所述的显示装置，其中每个信号生成电路还包括：
第四晶体管，具有连接到第三晶体管的输出端的控制端、连接到第一驱动电压的输入端、以及连接到存储电极线之一的输出端；
第五晶体管，具有连接到第二晶体管的输出端的控制端、连接到存储电极线之一的输入端、以及连接到第二驱动电压的输出端；
第一电容器，连接在所述第四晶体管的输入端和控制端之间；以及
第二电容器，连接在所述第五晶体管的控制端和输出端之间。
33、如权利要求32所述的显示装置，其中每个信号生成电路还包括：第六晶体管，具有适用于接收第一控制信号的输入端、连接到所述第一栅极线的控制端、以及连接到存储电极线之一的输出端。
34、一种驱动显示装置的方法，该显示装置具有被布置为具有多个行的矩阵的多个像素，其中，每个像素包括连接到多个栅极线之一和多个数据线之一的切换元件、连接到所述切换元件和公共电压的液晶电容器、以及连接到所述切换元件和多个存储电极线之一的存储电容器，该方法包括：
将第一组数据电压施加到数据线；
将第一栅极电压施加到与第一行像素相连接的第一栅极线；
将具有第一电压的第一存储信号施加到与所述第一行像素相连接的第一存储电极线，以保持所述第一行像素的存储电容器上的所述第一电压；
保持所述第一存储信号持续第一预定时间周期；
将第二组数据电压施加到数据线；
将第二栅极电压施加到与第二行像素相连接的第二栅极线；
将具有第二电压的第二存储信号施加到与所述第二行像素相连接的第二存储电极线，以保持所述第二行像素的存储电容器上的所述第二电压；以及
保持所述第二存储信号持续第二预定时间周期。
35、如权利要求34所述的方法，其中所述第一和第二电压近似相等，并在极性上彼此相反。
36、如权利要求34所述的方法，其中所述第一和第二栅极信号在时间上相互重叠。
CN2007100017958A 2006-01-26 2007-01-16 液晶显示器装置和驱动方法 Expired - Fee Related CN101008724B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR8148/06 2006-01-26
KR1020060008148A KR101219043B1 (ko) 2006-01-26 2006-01-26 표시 장치 및 그 구동 장치

Publications (2)

Publication Number Publication Date
CN101008724A true CN101008724A (zh) 2007-08-01
CN101008724B CN101008724B (zh) 2010-10-13

Family

ID=38333557

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100017958A Expired - Fee Related CN101008724B (zh) 2006-01-26 2007-01-16 液晶显示器装置和驱动方法

Country Status (5)

Country Link
US (2) US7907107B2 (zh)
JP (1) JP5364912B2 (zh)
KR (1) KR101219043B1 (zh)
CN (1) CN101008724B (zh)
TW (1) TWI408635B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8232951B2 (en) 2008-08-25 2012-07-31 Chunghwa Picture Tubes, Ltd. Dynamic image control device using coincident blank insertion signals
CN102654985A (zh) * 2011-11-18 2012-09-05 京东方科技集团股份有限公司 一种液晶显示装置的驱动方法
CN101840670B (zh) * 2009-03-19 2012-10-17 华映视讯（吴江）有限公司 具同极性插黑信号的动态影像控制装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070013013A (ko) * 2005-07-25 2007-01-30 삼성전자주식회사 표시 장치
JP5080894B2 (ja) * 2006-08-01 2012-11-21 三星電子株式会社 表示装置
US8164562B2 (en) * 2006-10-24 2012-04-24 Samsung Electronics Co., Ltd. Display device and driving method thereof
TWI363322B (en) * 2007-01-11 2012-05-01 Ind Tech Res Inst Pixel driving circuit
JP2009038509A (ja) 2007-07-31 2009-02-19 Sony Corp 動きベクトル検出装置及び動きベクトル検出方法
KR101654834B1 (ko) * 2009-11-05 2016-09-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI413258B (zh) * 2009-12-03 2013-10-21 Innolux Corp 薄膜電晶體基板及其製造方法
JP5153011B2 (ja) * 2010-07-30 2013-02-27 株式会社ジャパンディスプレイセントラル 液晶表示装置
KR101753774B1 (ko) 2010-10-22 2017-07-20 삼성디스플레이 주식회사 Ａｌｓ 드라이버 회로 및 이를 포함하는 액정표시장치
US8952878B2 (en) * 2011-10-14 2015-02-10 Samsung Display Co., Ltd. Display device
US20130162508A1 (en) * 2011-12-21 2013-06-27 Shenzhen China Star Optoelectronics Technology Co., Ltd. Driving Circuit of a Liquid Crystal Panel and an LCD
CN102622983B (zh) * 2012-03-30 2013-11-06 深圳市华星光电技术有限公司 显示器的闸极驱动电路
KR102197819B1 (ko) * 2014-08-14 2021-01-05 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR102506334B1 (ko) * 2016-04-11 2023-03-06 삼성디스플레이 주식회사 표시 장치
TWI662348B (zh) * 2018-01-05 2019-06-11 友達光電股份有限公司 像素電路及顯示裝置

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0695073A (ja) 1992-09-11 1994-04-08 Toshiba Corp 液晶表示装置
TW334554B (en) * 1995-12-30 1998-06-21 Samsung Electronics Co Ltd Display, a driving circuit and a driving method thereof
KR100600693B1 (ko) * 1998-06-29 2006-07-19 산요덴키가부시키가이샤 액정 표시 소자의 구동 방법
JP3681580B2 (ja) * 1999-07-09 2005-08-10 株式会社日立製作所 液晶表示装置
KR100848099B1 (ko) * 2002-05-27 2008-07-24 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
JP2002314400A (ja) 2001-04-16 2002-10-25 Matsushita Electric Ind Co Ltd 信号レベル変換回路、信号レベル変換装置、および画像表示応用機器
JP2002353806A (ja) 2001-05-30 2002-12-06 Toshiba Corp レベルシフタ回路
TWI248056B (en) * 2001-10-19 2006-01-21 Sony Corp Level converter circuits, display device and portable terminal device
KR100896404B1 (ko) 2001-12-12 2009-05-08 엘지디스플레이 주식회사 레벨 쉬프터를 갖는 쉬프트 레지스터
JP4225777B2 (ja) 2002-02-08 2009-02-18 シャープ株式会社 表示装置ならびにその駆動回路および駆動方法
KR100848090B1 (ko) 2002-02-19 2008-07-24 삼성전자주식회사 레벨 시프터 및 이를 이용한 액정 표시 장치
JP3791452B2 (ja) * 2002-05-02 2006-06-28 ソニー株式会社 表示装置およびその駆動方法、ならびに携帯端末装置
KR100900548B1 (ko) * 2002-12-17 2009-06-02 삼성전자주식회사 크기가 다른 공통 전압을 생성하는 액정 표시 장치
KR100910562B1 (ko) * 2002-12-17 2009-08-03 삼성전자주식회사 표시 장치의 구동 장치
KR100506005B1 (ko) 2002-12-31 2005-08-04 엘지.필립스 엘시디 주식회사 평판표시장치
KR100493971B1 (ko) 2003-02-28 2005-06-10 엘지.필립스 엘시디 주식회사 레벨 쉬프터를 내장한 일렉트로-루미네센스 표시 장치
JP4401090B2 (ja) 2003-03-14 2010-01-20 パナソニック株式会社 表示装置およびその駆動方法
TW594657B (en) * 2003-08-27 2004-06-21 Au Optronics Corp LCD and driving method thereof
JP2005156764A (ja) * 2003-11-25 2005-06-16 Sanyo Electric Co Ltd 表示装置
JP4168339B2 (ja) 2003-12-26 2008-10-22 カシオ計算機株式会社 表示駆動装置及びその駆動制御方法並びに表示装置
KR20050068608A (ko) * 2003-12-30 2005-07-05 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 구동회로
JP4596797B2 (ja) * 2004-03-10 2010-12-15 三洋電機株式会社 液晶表示装置及びその制御方法
JP2005274642A (ja) 2004-03-23 2005-10-06 Sony Corp 表示装置および表示装置の駆動方法
KR101043673B1 (ko) * 2004-03-31 2011-06-22 엘지디스플레이 주식회사 스토리지 인버젼을 위한 스토리지 드라이버
JP2006011405A (ja) * 2004-05-21 2006-01-12 Sanyo Electric Co Ltd 表示装置
US7332742B2 (en) * 2004-06-29 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus
JP4895538B2 (ja) * 2004-06-30 2012-03-14 三星電子株式会社 シフトレジスタ、それを有する表示装置、及び、そのシフトレジスタの駆動方法
JP4794157B2 (ja) * 2004-11-22 2011-10-19 三洋電機株式会社 表示装置
JP4969037B2 (ja) * 2004-11-30 2012-07-04 三洋電機株式会社 表示装置
KR101073204B1 (ko) * 2004-12-31 2011-10-12 엘지디스플레이 주식회사 액정 표시 장치 및 그 구동방법
US7652649B2 (en) * 2005-06-15 2010-01-26 Au Optronics Corporation LCD device with improved optical performance
JP4902185B2 (ja) * 2005-12-14 2012-03-21 株式会社 日立ディスプレイズ 表示装置
KR101197058B1 (ko) * 2006-02-20 2012-11-06 삼성디스플레이 주식회사 표시 장치의 구동 장치
TWI430242B (zh) * 2006-08-01 2014-03-11 Samsung Display Co Ltd 顯示器裝置及驅動顯示器裝置的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8232951B2 (en) 2008-08-25 2012-07-31 Chunghwa Picture Tubes, Ltd. Dynamic image control device using coincident blank insertion signals
CN101840670B (zh) * 2009-03-19 2012-10-17 华映视讯（吴江）有限公司 具同极性插黑信号的动态影像控制装置
CN102654985A (zh) * 2011-11-18 2012-09-05 京东方科技集团股份有限公司 一种液晶显示装置的驱动方法

Also Published As

Publication number Publication date
US20070182680A1 (en) 2007-08-09
TW200729126A (en) 2007-08-01
US20110134096A1 (en) 2011-06-09
CN101008724B (zh) 2010-10-13
KR101219043B1 (ko) 2013-01-07
KR20070078166A (ko) 2007-07-31
JP5364912B2 (ja) 2013-12-11
TWI408635B (zh) 2013-09-11
US8384644B2 (en) 2013-02-26
US7907107B2 (en) 2011-03-15
JP2007199723A (ja) 2007-08-09

Similar Documents

Publication Publication Date Title
CN101008724B (zh) 液晶显示器装置和驱动方法
US9293101B2 (en) Liquid crystal display including pixels arranged in columns
CN1945413B (zh) 液晶显示器
CN101083068B (zh) 显示装置
CN1932594B (zh) 液晶显示器及其驱动方法
CN100444231C (zh) 液晶显示器及其驱动方法
CN101013209B (zh) 显示装置
EP1883061A2 (en) Liquid crystal display
KR101219039B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
CN101135825A (zh) 具有减少的宽带宽切换需求的线驱动器的液晶显示器
CN101354512A (zh) 液晶显示器及其驱动方法
JP2007047797A (ja) 薄膜トランジスタ表示板
EP1860639A1 (en) Display device
US8711302B2 (en) Liquid crystal display
JP5250737B2 (ja) 液晶表示装置及びその駆動方法
JP4929852B2 (ja) 電気光学装置、駆動回路および電子機器
JP2008040202A (ja) 電気光学装置、駆動回路および電子機器
JP4858521B2 (ja) 電気光学装置、駆動回路および電子機器
JP2008015399A (ja) 電気光学装置、駆動回路および電子機器
JP2006184380A (ja) 電気光学装置、その駆動回路並びに駆動方法、および、電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121106

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121106

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101013

Termination date: 20200116

CF01 Termination of patent right due to non-payment of annual fee