CN101006521A - 测试装置与测试方法 - Google Patents

Abstract

一种测试装置，其用来对多个被测试装置进行测试且具备：共同图样产生部，其在多个被测试装置中产生共同的测试信号的图样的共同图样；逻辑比较部，其设置于多个被测试装置中，对以共同图样为基准的测试信号起反应，以判定“由被测试装置所输出的结果信号和基准电压的比较结果是否与期待值一致”；付加图样储存部，在该比较结果和期待值相一致或不一致的个别情况下，预先储存着应付加至共同图样中的付加图样；以及个别图样付加部，其设置在每个被测试装置中，依据该被测试装置的相关的比较结果是否与期待值一致，以便由付加图样储存部读出该被测试装置中个别的付加图样，以付加至共同图样中以及施加至被测试装置中。

Description

测试装置与测试方法

技术领域

本发明涉及一种测试装置与测试方法。本发明特别是涉及一种多个被测试装置测试用的测试装置和测试方法。本申请案是与下述的日本申请案相关联。就借由文献的参照而确认可编入的指定国而言，借由参照下记的申请案中所记载的内容而编入本申请案中，以作为本申请案的记载的一部份。

1.特愿2004-241655申请日西元2004年8月20日

背景技术

长久以来快闪记忆体等的半导体装置测试用的测试装置已为人所知。此种测试装置例如可进行一种功能测试，以施加一测试信号至被测试装置DUC(Device Under Test)，此被测试装置同时对该测试信号起反应，然后使由DUT所输出的结果信号来与基准信号相比较，以便依据“比较结果是否与期待值一致”来判定DUT的良否。又，快闪记忆体测试时，测试装置有必要将该快闪记忆体中的动作参数(例如，供应至记忆单元的写入电压的设定值等)写入至该快闪记忆体中以作为测试图样(例如，请参阅专利文献1)。

专利文献1：特开2001-93296号公报。

发明内容

多个快闪记忆体并列以进行测试时，测试装置须借由DUC(被测试装置)每个特性的偏差以设定各别的DUC中各别的测试图样。又，各别的DUT中各别的测试图样存在着以下的情况，即，依据该DUT相关的资料的写入测试等是否成功的判定结果来动地态地决定各测试图样。

然而，先前的测试装置中，多个DUT中供给已预定的共同的测试图样以进行多个DUT的测试的过程中，各别的DUT中供给各别的测试图样至该DUT时，朝向DUT的测试图样的供给一旦停止，则须借由测试装置控制用的软件来对该测试图样进行设定，这就成为测试时间变长的主因。

因此，本发明的目的是提供一种可解决上述问题的测试装置和测试方法。此目的借由申请专利范围独立项所记载的特征的组合来达成。又，各附属项规定了本发明更有利的具体例。

解决问题用的手段

为了解决上述的问题，本发明的第1形式中对多个被测试装置作测试时用的测试装置具备：共同图样产生部，其在多个被测试装置中产生共同的测试信号的图样的共同图样；逻辑比较部，其分别对应于多个被测试装置之一而设置，对以共同图样为基准的测试信号起反应，以判定“由被测试装置所输出的结果信号和基准电压的比较结果是否与期待值一致”；付加图样储存部，在该比较结果和期待值相一致或不一致的各别情况下，预先储存着应付加至共同图样中的付加图样；以及个别图样付加部，其分别对应于多个被测试装置之一而设置，依据该被测试装置的相关的比较结果是否与期待值一致，以便由付加图样储存部读出该被测试装置中个别的付加图样，以付加至共同图样中以及施加至被测试装置中。

被测试装置具有直列地连接至资料信号线上的多个记忆单元，在多个记忆单元中，对各个应进行资料的写入的记忆单元施加一种写入电压，同时对其它记忆单元施加一种通过电压使资料显示用的资料信号通过，于是可将资料写入至应进行写入的记忆单元中。该付加图样储存部预先储存着该付加图样以分别对多个写入电压和多个通过电压进行设定。个别图样付加部由付加图样储存部中所储存的多个付加图样中选取-且读出该写入电压和通过电压设定用的付加图样，且也可施加至相对应的被测试装置中。该付加图样储存部使各别地对多个写入电压和多个通过电压进行设定用的付加图样依据该写入电压或通过电压增加的顺序或减小的顺序而储存着。个别图样付加部由付加图样储存部中所储存的多个付加图样中使用二分搜索法以选择-且读出该使比较结果和期待值成为一致时最小的写入电压和通过电压设定用的付加图样，且也可施加至相对应的被测试装置中。

此付加图样储存部预先储存着由被测试装置所输出的结果信号中的付加图样，此付加图样可分别对多个输出时序之一进行设定。个别图样付加部由付加图样储存部中所储存的多个付加图样中选择-且读出一种输出图样设定用的付加图样，且也可施加至相对应的被测试装置中。此付加图样储存部使多个输出时序各别设定用的付加图样以较输出时序更早的顺序或更迟的顺序而被储存着。个别图样付加部由付加图样储存部中所储存的多个付加图样中使用二分搜索法以选取-且读出一种使比较结果和期待值相一致时的付加图样(其用来设定最早的输出时序)，且也可施加至相对应的被测试装置中。

该付加图样储存部预先储存着由被测试装置所输出的结果信号中的付加图样，此付加图样可分别对多个输出电压之一进行设定。个别图样付加部由付加图样储存部中所储存的多个付加图样中选择-且读出一种输出电压设定用的付加图样，且也可施加至相对应的被测试装置中。此付加图样储存部使多个输出电压各别设定用的付加图样以输出电压增加的顺序或减少的顺序而被储存着。个别图样付加部由付加图样储存部中所储存的多个付加图样中使用二分搜索法以选取-且读出一种使比较结果和期待值相一致时的付加图样(其用来设定最低的输出电压)，且也可施加至相对应的被测试装置中。

又，本发明的第2形式中对多个被测试装置作测试时用的测试方法具备：共同图样产生阶段，其在多个被测试装置中产生共同的测试信号的图样的共同图样；逻辑比较阶段，其分别就多个被测试装置之一而言对以共同图样为基准的测试信号起反应，以判定“由被测试装置所输出的结果信号和基准电压的比较结果是否与期待值一致”；付加图样储存阶段，付加图样储存部中该比较结果和期待值相一致或不一致的各别情况下，预先储存着应付加至共同图样中的付加图样；以及个别图样付加阶段，就各个被测试装置而言，依据该被测试装置中相关的比较结果是否与期待值一致，以便由付加图样储存部读出该被测试装置中个别的付加图样，以付加至共同图样中以及施加至被测试装置中。

又，上述的发明的概要未列举本发明的必要特征的全部，这些特征群的下位组合(sub combination)也属本发明。

发明的效果

依据本发明，即使多个被测试装置同时进行测试时，测试图样的供给也不会停止，各别的测试图样可供给至各被测试装置中以进行测试。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1是本发明的实施形式所属的测试装置20的构成的一例的方块图。

图2是本发明的实施形式所属的被测试装置DUT30的等效电路的一例。

图3是本发明的实施形式所属的DUT30中Vpgm和Vpass的每个组合的电压值和各别的电压值设定用的设定值的一例的图解。

图4是本发明的实施形式所属的各别的图样付加部210中的处理的一例。

图5是图1中所示的范围40的等效电路的一例。

图6是本发明的实施形式所属的测试装置20中的处理的流程的一例的流程图。

图7是本发明的实施形式所属的测试装置20中的修整(trimming)处理的另一例。

图8是本发明的实施形式所属的测试装置20中的修整(trimming)处理的又另一例。

10：测试控制部             20：测试装置

22：共同图样产生部         24：时序产生部

30a：被测试装置(DUT)       26a：测试板

200：控制信号延迟部        210：个别图样付加部

212：二分搜索部            214：付加图样储存部

216：多工器                218：波形成形部

220：驱动器                230：位准比较器

240：时序比较器            250：逻辑比较部

260：失效记忆体            300a：记忆单元

500、502、504：正反器      506：及闸电路

510：正反器                512：方向暂存器

514：互斥或闸              520、530、540：正反器

550：及闸电路              552：正反器

560：第1搜索方块           570：第2搜索方块

580：或闸电路              600：及闸电路

602：移位暂存器            604：正反器

610：加减算器              612：搜索暂存器

620：正反器                622：位址指标暂存器解码器

630a：及闸电路             640a：位址指标暂存器

650：位址指标暂存器选择器  660、662、700：及闸电路

702：移位暂存器            704：正反器

710：加减算器              712：搜索暂存器

720：正反器                722：位址指标暂存器解码器

730a～c：及闸电路          740a～c：位址指标暂存器

750：位址指标暂存器选择器  760、762：及闸电路

具体实施方式

以下将依据本发明的实施形式来说明本发明，但以下的实施形式不是对请求范围中所属的发明作限定。又，实施形式中所说明的特征的组合的全部不限于发明的解决手段中所必须者。

图1是本发明的实施形式所属的测试装置20的构成的一例的方块图。测试装置20是与测试控制部10和多个DUT(30a、30b、...30c，以下以30来表示)相连接，以接收来自该测试控制部10的控制而对多个DUT30各别地进行测试。例如，测试装置20产生一种以预定的图样为基准的测试信号以施加至各别的DUT30，对此测试信号起反应，以判定：由各别的DUT30所输出的结果信号作为基准电压时所得的比较结果是否与该图样所对应的期待值相一致，于是可进行功能测试以判定各别的DUT30的良否。

此处，使用图2和图3来说明DUT30。图2是本发明的实施形式所属的被测试装置DUT30的等效电路的一例。DUT30是一种反及闸(NAND)型快闪记忆体且具有以直列方式连接至资料信号线上的多个记忆单元(300a、300b、300c...300d，以下以300来表示)。DUT30在写入资料时对多个记忆单元300中应进行资料写入的记忆单元300b施加一种写入电压Vpgm(例如，15V)，且同时对其它记忆单元300施加一种通过电压Vpass(例如，7V)，使一种资料显示用的资料信号通过，以将资料写入至应进行写入的记忆单元300b中。

此处，DUT30中的Vpgm和Vpass由于每个DUT30的特性的偏移而需要在每个DUT30中进行调整。具体而言，DUT30储存着DUT30的制造者所定的Vpgm和Vpass中可靠性高的多种组合。Vpgm和Vpass使预定的动作指令施加至DUT30中，借由一种设定值写入至DUT30的内部暂存器中，则可设定上述多种组合中的一种组合。

图3是本发明的实施形式所属的DUT30中Vpgm和Vpass的每个组合的电压值和各别的电压值设定用的设定值的一例的图解。例如，如X＝0时所示，DUT30中借由一设定值#47写入至内部暂存器中而将Vpgm设定成14.20V，借由一设定值#01写入至内部暂存器中而将Vpass设定成5.60V。又，各别的组合中的Vpgm和Vpass的电压值以及对该电压值各别设定用的设定值由于未公开，则图3显示一种假想的设定值和电压值。

此处，测试装置20作为DUT30的前段过程测试时如图3所示的Vpgm和Vpass中的多个组合中须要进行一种处理以检出最适当的组合。具体而言，测试装置20应由图3所示的Vpgm和Vpass的多个组合所选取的一个组合中设定Vpgm和Vpass，使一种可将该组合所对应的设定值写入至DUT30的内部暂存器中所用的动作指令施加至DUT30中。然后，该测试装置20在Vpgm和Vpass正常地设定之后对DUT30进行资料的写入测试。测试结果通过(Pass)时，在已设定的一种组合中判定“DUT30正常地动作”。然后，此测试装置20在DUT30正常地动作的Vpgm和Vpass的组合中检出电压值最低的组合(例如，图3中X值最小的组合)以作为最适当的组合。以上的处理一般称为“修整”(trimming)处理”。又，对多个DUT30进行以上的修整处理时，借由每个DUT特性的偏差而在各别的DUT30中所检出的Vpgm和Vpass存在着不同的情况。

本发明的实施形式所属的测试装置20对特性不同的多个DUT30并行地进行上述的修整处理时，每个DUT30中都写入不同的设定值而使测试图样不会停止，以上述的修整处理的进行作为目的。又，本发明的实施形式所属的测试装置20的另一目的是借由使用二分搜索法以便在更短的时间中进行上述的修整处理。

以下，将再使用图1以说明本发明的实施形式所属的测试装置20。此测试装置20具有共同的图样产生部22，时序产生部24以及多个测试板(26a、26b、...、26c，以下称为26)。共同的图样产生部22由测试控制部10所控制，以产生多个DUT30中共同的测试信号的图样的共同图样。又，共同的图样产生部22对该测试信号起反应以进一步产生一种由DUT30所输出的结果信号和基准信号的比较结果的期待值。又，共同的图样产生部22更可产生一种控制信号以对检出DUT30中最适当的Vpgm和Vpass所用的修整处理进行控制。此处，上述的修整处理中该控制信号例如可包含一种DUT30中Vpgm和Vpass的设定变更用的时序被显示时用的信号。然后，共同的图样产生部22使已产生的共同的图样，期待值和控制信号输出至各别的测试板26中。时序产生部24由测试控制部10所控制，以产生多个DUT30中共同的时序被显示时所用的时序信号。然后，时序产生部24使已产生的时序信号输出至各别的测试板26中。

测试板26对应于多个DUT30之一而设置着，依据由共同的图样产生部22所接收的共同图样，期待值和控制信号以及由时序产生部24所接收的时序信号，借由使测试信号施加至相对应的DUT30中以测试此DUT30。又，各别的测试板26中含有控制信号延迟部200，个别图样付加部210，位准比较部230，时序比较部240，逻辑比较部250以及失效记忆体260。控制信号延迟部200使共同的图样产生部22所产生的位于DUT30中的最适当的Vpgm和Vpass检出用的修整处理受到控制时用的控制信号被延迟。然后，控制信号延迟部200使已延迟的控制信号输出至个别图样付加部210。

个别图样付加部210使该测试板26所对应的DUT30中的个别的图样付加至共同图样中以施加至DUT30中。个别图样付加部210包含二分搜索部212，付加图样储存部214，多工器216，波形成形部218和驱动器220。二分搜索部212在进行修整处理时选取DUT30中已设定的各别的Vpgm和Vpass，例如，图3中所示的Vpgm和Vpass中应选取何者？然后，二分搜索部212使已选取的Vpgm和Vpass显示用的资讯输出至付加图样储存部214。

付加图样储存部214对该测试信号起反应，在由DUT30所输出的结果信号和基准电压的比较结果是与期待值相一致时以及不一致时的各别情况下，此付加图样储存部214预先储存着应付加至共同图样产生部22所产生的共同图样中的付加图样。具体而言，付加图样储存部214预先储存着DUT30中多个Vpgm和Vpass各别设定用的付加图样。此处，此付加图样例如可包含图3中所示的多个Vpgm和Vpass所分别对应的设定值。然后，该付加图样储存部214接收由二分搜索部212所接收的应在修整测试中设定于DUT30中的Vpgm和Vpass被显示时用的资讯，借由此资讯使所显示的Vpgm和Vpass的各别设定用的付加图样输出至多工器216中。

多工器216依据由控制信号延迟部200所接收的控制该修整处理用的控制信号以选取由共同图样产生部22所接收的共同图样和由付加图样储存部214所接收的付加图样中的任何一种。具体而言，多工器216借由所接收的控制信号而在DUT30中的Vpgm和Vpass已设定后的时序的意义已显示时，选取该付加图样，即，选取DUT30中Vpgm和Vpass设定用的信号的图样。另一方面，多工器216借由所接收的控制信号而在DUT30中的Vpgm和Vpass已设定后的时序的意义未显示时，选取该共同图样。然后，多工器216使已选取的图样输出至波形成形部218。此波形成形部218依据由多工器216所接收的共同图样或付加图样的任何一种图样以及由时序产生部24所接收的时序信号来形成一种施加至DUT30中的测试信号的波形。然后，波形成形部218使该测试信号输出至驱动器220。驱动器220使由波形成形部218所接收的测试信号被施加至DUT30中。

如上所述，各别图样付加部210由付加图样储存部214中所储存的多个付加图样中选取-且读出DUT30中Vpgm和Vpass设定用的付加图样，已读出的付加图样可付加至共同图构中且施加至DUT30中。

位准比较器230对以驱动器220所施加的共同图样为基准的测试信号起反应，使DUT30所输出的结果信号来与预定的基准电压相比较，且使比较结果输出至时序比较器240中。时序比较器240使位准比较器230中结果信号和基准电压的比较结果以时序产生部24所产生的时序信号为基准的时序来保持着，已保持的比较结果输出至逻辑比较部250中。

逻辑比较部250判定：由时序比较器240所接收的比较结果是否与由共同图样产生部22所接收的期待值相一致，将此判定结果储存在失效记忆体260中。又，逻辑比较部250将该判定结果输出至二分搜索部212中。然后，此二分搜索部212依据由逻辑比较部250所接收的判定结果而由多个Vpgm和多个Vpass中依序选取DUT30中已设定的Vpgm和Vpass。此处，二分搜索部212使用二分搜索法以决定所选取的Vpgm和Vpass。然后，二分搜索部212重复进行二分搜索以检出最适当的Vpgm和Vpass。又，使用二分搜索法而由二分搜索部212所得到的最适当的Vpgm和Vpass的检出处理详述于后。

依据本发明的实施形式所属的测试装置20，各别的DUT30中个别的图样可付加至多个DUT中共同的测试信号图样中，然后施加至该DUT30中。又，可依据各别的DUT30中由逻辑比较部250所得到的判定结果来决定该付加至共同图样中的付加图样。因此，就像修整处理那样，可依据判定结果就多个DUT30来同时进行一种使DUT30中的动作设定被变更时用的处理。

又，依据该测试装置20，读出每个DUT30中不同的付加图样，在以测试控制部10来动作的软件等之中对该DUT30中所施加的以该付加图样作为测试信号时的处理不进行控制，则由于可在测试装置20内部中进行控制，测试图样不会停止而可进行上述的修整处理。因此，可使含有该修整处理的测试全体所需的时间缩短。

又，依据本发明的实施形式所属的测试装置20，在反及闸型快闪中在进行一种检出最适当的写入电压Vpgm和通过电压Vpass所用的修整处理时，就算使用多个动作特性不同的快闪记忆体，仍可使测试图样不会中断而检出各别的快闪记忆体中最适当的Vpgm和Vpass，则在短时间中即可完成上述的修整处理。

又，测试装置20的构成不限于本图中所示的构成，本图所示的构成中施加多样化的变更后的构成也可行。例如，付加图样储存部214未包含在个别图样付加部210中时也可行。而且，付加图样储存部214对每个测试板26而言可共同地针对多个DUT30来设置，即，不是每个DUT30都有设置此付加图样储存部214。此时，二分搜索部212也可由该付加图样储存部214读出应设定在DUT30中的Vpgm和Vpass所对应的付加图样，以输出至多工器216中。

图4是本发明的实施形式所属的各别的图样付加部210中的处理的一例。本例中，付加图样储存部214使DUT30中多个写入电压Vpgm和多个通过电压Vpass各别设定用的付加图样依Vpgm和Vpass增加的顺序或减少的顺序而储存着。例如，该付加图样储存部214依图3中所示的X值增加的顺序或减小的顺序使Vpgm和Vpass各别设定用的付加图样被储存着。此处，该付加图样例如也可包含各别相对应的Vpgm和Vpass中应写入至DUT30的内部暂存器中的设定值。又，该付加图样储存部214也可使各别的Vpgm和Vpass互相独立地依序储存着。又，例如，图3中相对应的X值也可在每个相同的组合下依序储存着。

图4是图3中所示各别的组合下所假想的Vpgm和Vpass的设定情况，其显示出“资料的写入测试是否成功”的判定结果。然而，本发明的实施形式所属的测试装置20在全部的组合中未对Vpgm和Vpass作设定而是使用一种来自二分搜索部212的二分搜索法，以便在更少的组合中设定Vpgm和Vpass而检出最适当的组合。又，在图4所示的例子中，最适当的Vpgm和Vpass的组合是X＝9的组合。

以下，将针对使用二分搜索法而由二分搜索部212所得到的Vpgm和Vpass的最适当的组合的检出处理的流程来说明。首先，二分搜索部212由X值是0开始至14为止依序储存的Vpgm和Vpass中选取位于中央的X＝7所对应的Vpgm和Vpass以作为DUT30中所设定的Vpgm和Vpass。然后，二分搜索部212显示出已选取的Vpgm和Vpass的各别设定用的付加图样，使付加图样储存部214所在的位址指标输出至付加图样储存部214。然后，此付加图样储存部214使由二分搜索部212所接收的位址指标所显示的付加图样输出至多工器216。然后，驱动器220借由该付加图样储存部214所输出的付加图样为基准的信号施加至DUT30，使DUT30中的Vpgm和Vpass设定成X＝7所对应的Vpgm和Vpass。然后，驱动器220进行一种对DUT30的写入测试，使共同图样为基准的测试信号施加至DUT30中。然后，逻辑比较部250对该测试信号起反应以判定“DUT30所输出的结果信号和基准电压的比较结果是否与期待值一致”。此处，所谓结果信号也可为一种显示“朝向DUT30的资料的写入是否已正常结束”所用的状态信号。然后，如图4所示，逻辑比较部250判定“结果信号和基准电压的比较结果是与期待值不一致”。具体而言，显示“写入结果”所用的状态信号至少在一页中会出现”失效(Fail)”字样以显示”写入已失败”。

然后，二分搜索部212依据“由逻辑比较部250所接收的判定结果属失效(Fail)”，将DUT30中的Vpgm和Vpass设定成更高的电压以选取其它的Vpgm和Vpass。具体而言，二分搜索部212在先前所用的X＝7之后的X＝8开始直至X＝14为止的顺序中选取中央所在的X＝11的组合。更具体而言，二分搜索部212在已选取X＝7时的位址指标的情况下将加4后的位址指标作为指标值(index)以输出至付加图样储存部214。然后，与X＝7时的情况一样，驱动器220在X＝11时使储存在付加图样储存部214中的付加图样为基准的信号施加至DUT30中，以将DUT30中的Vpgm和Vpass的值设定成X＝11所对应的Vpgm和Vpass。然后，逻辑比较部250使继续进行的写入测试的判定结果在全部的页数中都显示成“通过(Pass)”，以显示正常写入已终了。

其次，二分搜索部212依据“由逻辑比较部250所接收的判定结果属通过(Pass)”，将DUT30中的Vpgm和Vpass设定成更低的电压以选取其它的Vpgm和Vpass。具体而言，二分搜索部212由最初所用的X＝7开始直至先前所用的X＝11为止的顺序中选取中央所在的X＝9的组合。更具体而言，二分搜索部212在已选取X＝11时的位址指标的情况下将减2后的位址指标作为指标值(index)以输出至付加图样储存部214。然后，驱动器220在X＝9时使储存在付加图样储存部214中的付加图样为基准的信号施加至DUT30中，以将DUT30中的Vpgm和Vpass的值设定成X＝9所对应的Vpgm和Vpass。然后，逻辑比较部250使继续进行的写入测试的判定结果在全部的页数中都显示成“通过(Pass)”，以显示正常写入已终了。

其次，二分搜索部212依据“由逻辑比较部250所接收的判定结果属通过(Pass)”，将DUT30中的Vpgm和Vpass设定成更低的电压以选取其它的Vpgm和Vpass。具体而言，二分搜索部212由最初所用的X＝7开始直至先前所用的X＝9为止的顺序中选取中央所在的X＝8的组合。更具体而言，二分搜索部212在已选取X＝9时的位址指标的情况下将减1后的位址指标作为指标值(index)以输出至付加图样储存部214。然后，驱动器220在X＝8时使储存在付加图样储存部214中的付加图样为基准的信号施加至DUT30中，以将DUT30中的Vpgm和Vpass的值设定成X＝8所对应的Vpgm和Vpass。然后，逻辑比较部250使继续进行的写入测试的判定结果在至少一页中显示成“失效(Fail)”，以显示正常写入未终了。

此处，该测试装置20借由使DUT30中对Vpgm和Vpass所设定的次数达到该修整处理时预定的规定次数，则在此时点时使该组合的变更终了。又，该规定次数也可依据该付加图样储存部214中所储存的Vpgm和Vpass所述的设定值的数等来预先设定。然后，该测试装置20在二分搜索部212中所用的Vpgm和Vpass的组合中检出“写入测试的判定结果是Pass时的最后的组合所在的X＝9的组合”，以作为DUT30中最适当的Vpgm和Vpass的组合。

如上所述，二分搜索部212使DUT30所输出的结果信号和基准电压的比较结果成为与期待值一致。由付加图样储存部214所储存的多个付加图样中可使用二分搜索法以读出最小的Vpgm和Vpass设定用的付加图样，然后施加至DUT30中。

图5是图1中所示的范围40的等效电路的一例。本图中使用图4所示的二分搜索法时的修整处理以下就电路上应如何实现来说明。本图中所示的二分搜索部212依据共同图样产生部22所产生的控制信号的一例的FCMD0、FCMD1、FCMD2、FCMD3、FCMD4和FCMD5来动作。

首先，就FCMD0和FCMD1来说明。本图中所示的二分搜索部212显示上述修整处理的结果，即，使最适当的Vpgm和Vpass设定用的付加图样显示出来，且可储存该付加图样储存部214中的多个位址指标。具体而言，二分搜索部212包含多个暂存器，其可储存上述修整处理的结果的位址指标。然后，FCMD0和FCMD1在进行该修整处理时显示“哪一个暂存器中储存着修整处理的结果？”。

其次，就FCMD2和FCMD3来说明。如图4所示，二分搜索部212在修整处理中依序选取DUT30中所设定的Vpgm和Vpass。此处，二分搜索部212在各别所选择的Vpgm和Vpass的每个组合中进行以下的二种处理。在第1处理中，二分搜索部212显示Vpgm和Vpass各别设定用的付加图样，使付加图样储存部214所在的位址指标输出至付加图样储存部214中。在第2处理中，二分搜索部212依据第1处理中所输出的位址指标所对应的付加图样，以便由逻辑比较部250接收“Vpgm和Vpass已设定的状态下所进行的写入测试是否成功”的判定结果，同时依据此判定结果而算出位址指标，以显示下一个Vpgm和Vpass设定用的付加图样。

然后，在第1处理中，二分搜索部212在FCMD2显示出高逻辑时输出一种位址指标，以显示Vpgm设定用的付加图样。又，在第1处理中，二分搜索部212在FCMD3显示出高逻辑时输出一种位址指标，以显示Vpass设定用的付加图样。又，在第2处理中，二分搜索部212在FCMD2显示出高逻辑时算出一种位址指标，以显示下一个Vpgm设定用的付加图样。又，在第2处理中，二分搜索部212在FCMD3显示出高逻辑时算出一种位址指标，以显示下一个Vpgm设定用的付加图样。一般而言，在快闪记忆体中，Vpgm和Vpass不是借由单一的动作指令码而同时设定，而是借由多个动作指令码以个别地设定。即，在第1处理中FCMD2和FCMD3的双方通常不会同时显示出高逻辑。然而，二分搜索部212由于就各别的Vpgm和Vpass而言可并行地进行下一个位址指标算出时的处理，则在第2处理中FCMD2和FCMD3的双方也可同时显示出高逻辑。

其次，就FCMD4和FCMD5来说明。FCMD5显示：多工器216，共同图样产生部22所产生的共同图样以及付加图样储存部214所输出的付加图样中应选择哪一个作为输出。具体而言，FCMD5显示低逻辑时该多工器216选择共同图样以输出至波形成形部218，FCMD5显示高逻辑时该多工器216选择该付加图样以输出至波形成形部218。另一方面，FCMD4借由“FCMD5显示出高逻辑或低逻辑中的哪一个”以显示出不同的意义。FCMD5显示低逻辑时，即，借由多工器216以选取共同图样时，且FCMD4显示高逻辑时，二分搜索部212进行上述的第2处理，以算出下一个Vpgm和Vpass设定用的付加图样显示用的位址指标。又，FCMD5显示高逻辑时，即，借由多工器216以选取该付加图样时，二分搜索部212进行上述的第1处理，此时，FCMD4中该二分搜索部212由储存着位址指标的二个种类的暂存器中显示出“是否由哪一种类的暂存器读出一种输出至该付加图样储存部214中的位址指标”。上述二种暂存器说明于后。

本图中所示的控制信号延迟部200和二分搜索部212是依据同一个基准时钟的时序来动作。此处，二分搜索部212跨过多个时钟以进行Vpgm和Vpass中的一种组合进行时的一连串的处理。因此，控制信号延迟部200中二分搜索部212所含有的各别的电路依据FCMD0～5来动作时，在Vpgm和Vpass中的一种组合进行时的一连串的处理中，各别的电路依据同一个FCMD0～5来动作，使由共同图样产生部22所接收的各别的FCMD0～5适当地延迟，且使延迟后的信号供给至二分搜索部212所含有的各别的电路中。具体而言，控制信号延迟部200包括：正反器400，402和404，其使FCMD0和FCMD1延迟；正反器410，412和414，其使FCMD2延迟；正反器420，422和424，其使FCMD3延迟；正反器430，432和434，其使FCMD4延迟；以及正反器440，442和444，其使FCMD5延迟。

又，控制信号延迟部200也可包含一种正反器，以进一步使各别的控制信号延迟。例如，二分搜索部212可依据FCMD0～5来进行上述的第1处理，然后，由逻辑比较部250接收该写入测试时的判定结果，在进行上述的第2处理时，控制信号延迟部200使第1处理中所用的FCMD0～5延迟至与该写入测试时的判定结果显示用的信号相同的段数为止。二分搜索部212中也可依据已延迟的FCMD0～5来进行第2处理。此时，控制信号延迟部200也可使各别的FCMD0～5只延迟互相不同的段数。例如，控制信号延迟部200也可使第1处理中所用的时点时互相不同的时序下显示高逻辑用的各别的FCMD2和FCMD3的任何一方在第2处理中用的时点时被延迟的时间较另一方还长，以便在同一时序中显示出高逻辑。

二分搜索部212包括：正反器500，502，504、及闸电路506、正反器510、方向暂存器512、互斥或闸514、正反器520，530，540、及闸电路550、正反器552、第1搜索方块560、第二搜索方块570以及或闸580。正反器500应成为与“逻辑比较部250所输出-且对DUT30的写入测试的成功与否的判定结果显示时用的信号”相同的段数，以基准时钟的时序使RATE信号(其成为由控制信号延迟部200所延迟-且由共同图样产生部22所产生的图样产生周期的基准)被保持着。正反器502成为与“逻辑比较部250所输出的判定结果显示时用的信号”相同的段数，以基准时钟的时序使控制信号延迟部200所延迟的FCMD5保持着。正反器504成为与“逻辑比较部250所输出的判定结果显示时用的信号”相同的段数，以基准时钟的时序使控制信号延迟部200所延迟的FCMD4保持着。及闸506使正反器500的输出信号，正反器502的输出信号的反相值，正反器504的输出信号的逻辑积显示时用的信号被输出。此处，及闸506所输出的信号显示“二分搜索部212是否已依据逻辑比较部250而来的判定结果以进行上述的第2处理？”。

正反器510以基准时钟的时序使逻辑比较部250所输出的判定结果显示时用的信号被保持着。方向暂存器512使二分搜索部212中的搜索方向控制用的逻辑值预先储存着。所储存的逻辑值依据基准时钟而输出。互斥或闸514使正反器510的输出信号和方向暂存器512的输出信号的互斥的逻辑和(sum)显示时用的信号被输出。又，搜索方向是指下一个Vpgm和Vpass设定用的付加图样显示时用的位址指标，以显示“所使用的是先前所用的位址指标已增加-或已减少的位址指标中的哪一个”。本图中所示的二分搜索部212由逻辑比较部250所接收的判定结果显示成Pass时，须算出已使先前所用的位址指标减少时用的位址指标，以作为下一个Vpgm和Vpass设定用的付加图样显示时用的位址指标。然而，二分搜索部212也可不用上述方式，在由逻辑比较部250所接收的判定结果显示成Pass时，二分搜索部212也可算出已使先前所用的位址指标增加时用的位址指标，以作为下一个位址指标。又，通常快闪记忆体中进行写入处理时所得到的状态信号在Pass时显示低逻辑，在Fail时显示高逻辑。然而，就判定结果的Pass或Fail以及就判定结果显示用的信号的逻辑值而言，其是由作为DUT30用的半导体装置或成为修整处理的对象的设定项等来决定，通常不限于以上述对应关系来显示者。因此，搜索方向或判定结果和显示该判定结果所用的信号的逻辑值的对应关系虽然可借由修整处理的对象的设定项目等来改变，然而，依据本发明的实施形式所属的二分搜索部212，可建立该判定结果和由互斥或闸514所输出的信号，以显示出通常所期望的对应关系。例如，本例中该判定结果是Pass时，虽然该判定结果显示用的信号的逻辑值显示出低逻辑，但借由方向暂存器512中储存着低逻辑，则在判定结果是Pass时，该二分搜索部212仍可算出已使先前所用的位址指标减少时用的位址指标，以作为下一个Vpgm和Vpass设定用的付加图样显示时用的位址指标。

正反器520应成为与“逻辑比较部250所输出的判定结果显示时用的信号”相同的段数，以基准时钟的时序使控制信号延迟部200所延迟的FCMD2保持着。正反器530应成为与“逻辑比较部250所输出的判定结果显示时用的信号”相同的段数，以基准时钟的时序使控制信号延迟部200所延迟的FCMD0和FCMD1保持着。正反器540应成为与“逻辑比较部250所输出的判定结果显示时用的信号”相同的段数，以基准时钟的时序使控制信号延迟部200所延迟的FCMD3保持着。

及闸550使及闸506的输出信号，互斥或闸514的输出信号所形成的逻辑积显示时用的信号被输出。正反器552以基准时钟的时序使及闸550的输出信号被保持着。此处，正反器552所输出的信号显示“下一个Vpgm和Vpass设定用的付加图样显示时用的位址指标算出时用的处理的搜索方向”。

第1搜索方块560在修整处理时算出-且输出Vpgm设定用的付加图样显示时用的位址指标，同时储存着已算出的位址指标中该修整处理的结果的最适当的Vpgm所对应的位址指标。又，第2搜索方块570在修整处理时算出-且输出Vpass设定用的付加图样显示时用的位址指标，同时储存着已算出的位址指标中该修整处理的结果的最适当的Vpass所对应的位址指标。本例中，如上所述，虽然以第1搜索方块560算出一种与Vpgm相关的位址指标，第2搜索方块570算出一种与Vpass相关的位址指标来作说明，但取而代之的是也可不用上述方式，此时第1搜索方块560算出一种与Vpass相关的位址指标，第2搜索方块570算出一种与Vpgm相关的位址指标。又，本例中虽然以FCMD2显示高逻辑时，二分搜索部212算出或输出一种与Vpgm相关的位址指标，FCMD3显示高逻辑时，二分搜索部212算出或输出一种与Vpass相关的位址指标来作说明，但取而代之的是也可不用上述方式，此时FCMD2显示高逻辑时，二分搜索部212算出或输出一种与Vpass相关的位址指标，FCMD3显示高逻辑时，二分搜索部212算出或输出一种与Vpgm相关的位址指标。

首先，就第1搜索方块560来说明。第1搜索方块560包括：及闸600、暂存器602、正反器604、加减算器610、搜索暂存器612、正反器620、位址指标暂存器解码器622、4个及闸(630a、630b、...630c，以下以630来表示)、4个位址指标暂存器(640a、640b、...640c，以下以640来表示)、位址指标暂存器选择器650、及闸660和另一及闸662。

及闸600使正反器520的输出信号，及闸506的输出信号的逻辑积显示时用的信号被输出。此处，及闸600所输出的信号显示“下一个Vpgm设定用的付加图样显示时用的位址指标是否已算出？”。暂存器602中该二分搜索部212借由先前所用的位址指标中已加上或减去一种指标值(index)以算出下一个Vpgm设定用的付加图样显示时用的位址指标时，须储存该指标值，依据基准时钟的时序使该指标值输出。又，如图4所示，在二分搜索法中，该指标值在设定用的Vpgm每次变更时需要减少成1/2。因此，暂存器602在及闸600的输出信号显示高逻辑时，借由所储存的指标值减少成1/2，则可实现二分搜索部212中的二分搜索。正反器604以基准时钟的时序以保持着及闸600的输出信号。

搜索暂存器612显示Vpgm设定用的付加图样，储存着该付加图样储存部214所在的位址指标，且依据基准时钟的时序使所储存的位址指标输出至加减算器610、位址指标暂存器640和及闸660中。另一方面，加减算器610在正反器552所输出的信号显示高逻辑时，对该搜索暂存器612所输出的位址指标和移位暂存器602所输出的指标值进行加算，且使结果输出至搜索暂存器612。又，加减算器610在正反器552所输出的信号显示低逻辑时，对该搜索暂存器612所输出的位址指标和移位暂存器602所输出的指标值进行减算，且使结果输出至搜索暂存器612。然后，搜索暂存器612以正反器604所输出的信号显示高逻辑时的时序以储存着加减算器610所输出的加算或减算的结果而成为新的位址指标。如上所述，搜索暂存器612中所储存的位址指标依据逻辑比较部250中的写入测试的判定结果，使移位暂存器602中所储存的指标值只进行加算或减算而被更新。因此，可实现二分搜索部212所在的位址指标的二分搜索。

正反器620以基准时钟的时序使正反器530所输出的信号被保持着。位址指标暂存器解码器622对由正反器620所接收的FCMD0和FCMD1进行解码。此处，FCMD0和FCMD1显示“搜索暂存器612中所储存的位址指标的值是储存在位址指标暂存器640的何处？”。例如，也可依据以FCMD1作为上位位元且以FCMD0作为下位位元所形成的2位元的值，以选取应储存位址指标的值所用的位址指标暂存器640。具体而言，FCMD1显示低逻辑且同时FCMD0也显示低逻辑时，则可选取位址指标暂存器640a，又，FCMD1显示低逻辑且同时FCMD0显示高逻辑时，则可选取位址指标暂存器640b。然后，位址指标暂存器解码器622使解码结果显示用的信号输出至各别地对应于位址指标暂存器640而设置的各别的及闸630中，且使解码结果显示用的信号被输出。此处，解码结果显示用的信号在由FCMD0和FCMD1所示的位址指标暂存器640中是一种显示高逻辑的信号，在其它位址指标暂存器640中是一种显示低逻辑的信号。

各别的及闸630对应于各别的位址指标暂存器640而设置，以输出正反器604的输出信号、正反器552的输出信号、位址指标暂存器解码器622的输出信号所形成的逻辑积所示的信号。此处，各别的及闸630所输出的信号在Vpgm的修整处理时显示“逻辑比较部250所造成的写入测试的判定结果是Pass”，且借由FCMD0和FCMD1以选取相对应的位址指标暂存器640时上述信号显示高逻辑。在相对应的及闸630所输出的信号显示高逻辑时，各别的位址指标暂存器640储存着搜索暂存器612所输出的位址指标。此处，及闸630所输出的信号由于只有在逻辑比较部250中的判定结果显示“Pass”时才显示高逻辑，则位址指标暂存器640由判定结果是Pass时的Vpgm所对应的付加图样显示用的位址指标中储存最近所用的位址指标。即，位址指标暂存器640在修整处理终了的时点时储存着最适当的Vpgm所对应的付加图样显示用的位址指标。

又，位址指标暂存器640须设计成可储存着较位址指标的大小只大1位元的资料。该1位元的区域(例如，MSB)在修整处理终了时储存着显示“最适当的Vpgm所对应的付加图样显示用的位址指标是否已检出”所用的资讯。例如，在修整处理的开始时等的初期化阶段中，位址指标暂存器640内的MSB被初期化成0。此处，在任意的Vpgm中逻辑比较部250的判定结果都显示“Pass”，位址指标暂存器640中储存着位址指标时，该MSB被设定成1。此时，修整处理终了时MSB是0的情况下，全部的Vpgm中的判定结果是Fail且显示“最适当的Vpgm所对应的付加图样显示用的位址指标未检出”。

又，各别的位址指标暂存器640依据基准时钟的时序使所储存的位址指标输出。位址指标暂存器选择器650由4个各别的位址指标暂存器640所输出的位址指标中选取由正反器402所接收的FCMD0和FCMD1来表示-且由位址指标暂存器640所输出的位址指标，所选取的位址指标输出至及闸662。

及闸660使搜索暂存器612的输出信号、由正反器412所接收的FCMD2和由正反器432所接收的FCMD4所形成的逻辑积显示用的信号输出至或闸580。又，及闸662使由位址指标暂存器选择器650所接收的位址指标、由正反器412所接收的FCMD2和由正反器432所接收的FCMD4的反相值所形成的逻辑积显示用的信号输出至或闸580。总之，FCMD2显示高逻辑且第1搜索方块560被选取时，即，Vpgm设定用的付加图样显示用的位址指标输出至该付加图样储存部214时，FCMD4显示“已输出的位址指标是由搜索暂存器612和位址指标暂存器640中的哪一个读出？”。

其次，就第2搜索方块570来说明。第2搜索方块570包括：及闸700、移位暂存器702、正反器704、加减算器710、搜索暂存器712、正反器720、位址指标暂存器解码器722、4个及闸(730a、730b、...730c，以下以730来表示)、4个位址指标暂存器(740a、740b、...740c，以下以740来表示)、位址指标暂存器选择器750、及闸760和另一及闸762。此处，第2搜索方块570中所含有的各别的构件由于具有与相对应的第1搜索方块560中所含有的各别的构件大约相同的功能，因此，除了不同点之外不再另外说明。第1搜索方块560在FCMD2显示高逻辑时算出、储存、且输出一与Vpgm相关的位址指标。相对而言第2搜索方块570在FCMD3显示高逻辑时算出、储存、且输出一与Vpass相关的位址指标。又，具体而言，相对应的构件分别是：及闸600和700，移位暂存器602和702，正反器604和704，加减算器610和710，搜索暂存器612和712，正反器620和720，位址指标暂存器解码器622和722，及闸630和730，位址指标暂存器640和740，位址指标暂存器选择器650和750，及闸660和760，和另一及闸662和762。

及闸700使正反器540的输出信号、及闸506的输出信号所形成的逻辑积显示用的信号输出。此处，及闸600所输出的信号显示“下一个Vpass设定用的付加图样显示用的位址指标是否已算出？”。及闸760使搜索暂存器712的输出信号、由正反器422所接收的FCMD3和由正反器432所接收的FCMD4所形成的逻辑积显示用的信号输出至或闸580。又，及闸762使由位址指标暂存器选择器750所接收的位址指标、由正反器422所接收的FCMD3和由正反器432所接收的FCMD4的反相值所形成的逻辑积显示用的信号输出至或闸580。总之，FCMD3显示高逻辑且第2搜索方块570被选取时，即，Vpass设定用的付加图样显示用的位址指标输出至该付加图样储存部214时，FCMD4显示“已输出的位址指标是由搜索暂存器712和位址指标暂存器740中的哪一个读出？”。

或闸580使及闸660的输出信号，及闸662的输出信号，及闸760的输出信号，及闸762的输出信号的逻辑和显示用的信号输出至付加图样储存部214。总之，或闸580在FCMD2显示高逻辑时使第1搜索方块560所输出的Vpgm设定用的付加图样显示用的位址指标输出至该付加图样储存部214。又，或闸580在FCMD3显示高逻辑时使第2搜索方块570所输出的Vpass设定用的付加图样显示用的位址指标输出至该付加图样储存部214。

付加图样储存部214读出一种由或闸580所接收的位址指标所示的付加图样以输出至多工器216。多工器216在正反器444所接收的FCMD5显示低逻辑时选择共同图样产生部所产生的共同图样；又，FCMD5显示高逻辑时选择该附加图样储存部214所接收的付加图样，使已选取的图样显示用的信号输出至波形成形部218，且借由驱动器220使以已选取的图样为基准的测试信号施加至DUT30中。

又，借由FCMD0和FCMD1所选取的位址指标暂存器640或740在Vpgm或Vpass不限于多个设定项目而连续地进行上述的修整处理时也可作为各别的修整处理的结果储存用的暂存器。又，方向暂存器512，移位暂存器602和702，搜索暂存器612和712，多个位址指标暂存器640和740的各别暂存器等都设计成可由外部读出所储存的资料，在修整处理的初期化阶段等中也可对应于例如Vpgm或Vpass等的成为修整处理对象的设定项目，使预定的初期值储存在个别的暂存器中。例如，低逻辑可储存在方向暂存器512中，#4可储存在移位暂存器602和702中。图3所示的X＝7所对应的Vpgm或Vpass的设定值显示用的位址指标储存在搜索暂存器612和712中。又，#0也可储存在各别的位址指标暂存器640和740。

又，二分搜索部212的构成不限于本图中所示的构成，也可在本图所示的构成中施加多样的变更。例如，方向暂存器512也可未设在每个测试板26中，即，未设在每个DUT30中，也可对多个DUT30共同设置着该方向暂存器512。又，移位暂存器602和702也可未设在各别的第1搜索方块560和第2搜索方块570中，二分搜索部212中也可只设有1个移位暂存器。而且，移位暂存器602和702也可未设置在每个测试板(即，每个DUT30)中，多个DUT30中也可共同地设有一种移位暂存器。又，本例中二分搜索部212虽然以含有称为第1搜索方块560和第2搜索方块570的2种搜索方块来作说明，但也可只含有第1搜索方块560或含有更多的与第1搜索方块560和第2搜索方块570同样的搜索方块。而且，第1搜索方块560或第2搜索方块570也可含有任意数目的位址指标暂存器640或740。又，在这些各别的变形例中，FCMD0～5等的控制信号很明显地也有必要依据对应的变形例的构成来变更。

依据本发明的实施形式的测试装置20，由于可使用二分搜索法来检出最适当的写入电压Vpgm和通过电压Vpass，则例如在与依电压值低的顺序来依序设定以检出最适当的Vpgm和Vpass时的情况相比较下，即能以更短的时间来完成上述的修整处理。

图6是本发明的实施形式所属的测试装置20中的处理的流程的一例的流程图。首先，二分搜索部212借由预定的初期值分别储存在图5所示的方向暂存器512，移位暂存器602和702，搜索暂存器612和712，多个位址指标暂存器640和740中，以进行该修整处理的初期化(S1000)。

然后，该测试装置20借由将自动方块消除指令施加至DUT30中，使进行该写入测试时用的方块资料被消去(S1010)。然后，该测试装置20借由将状态读出指令施加至DUT30中，以取得“资料消去是否成功”的显示用的状态信号(S1020)。然后，该测试装置20判定“已取得的状态信号是否显示Pass”(S1030)。此处，若状态信号显示“Fail”时(S1030：No)，则该测试装置20判定“DUT30不良”，测试因此终了。

另一方面，若状态信号显示“Pass”时(S1030：Yes)，则个别图样付加部210依据二分搜索部212所输出的位址指标而由该付加图样储存部214中读出DUT30中的Vpgm和Vpass设定用的付加资料(S1040)。然后，个别图样付加部210依据付加图样储存部214中读出的付加图样而使测试信号施加至DUT30中(S1050)。然后，测试装置20借由将自动程式指令施加至DUT30中，对S1010中资料已消去的方块进行资料的写入(S1060)。然后，该测试装置20借由将状态读出指令施加至DUT30中，以取得“资料写入是否成功”的显示用的状态信号(S1070)。然后，个别图样付加部210将先前已算出的位址指标储存在位址指标暂存器640和740中，且同时依据已取得的状态信号使用二分搜索法以算出下次在设定Vpgm和Vpass时应使用的付加图样显示时用的位址指标(S1080)。

然后，个别图样付加部210判定：二分搜索部212中二分搜索已进行的次数，即，Vpgm和Vpass已对DUT30进行设定的次数，是否已到达预定的规定次数(例如，4次)(S1090)。此处，若判定：Vpgm和Vpass已进行设定的次数未到达规定的次数(S1090：No)，则该测试装置20又回到S1010中进行处理，再消去DUT30的方块的资料。

另一方面，若判定：Vpgm和Vpass已进行设定的次数已到达规定的次数(S1090：Yes)，则该测试装置20借由储存着位址指标用的各别的位址指标暂存器640和740中的MSB是否为高逻辑，以判定“修整处理是否已正常终了”(S1100)。此处，各别的位址指标暂存器640和740中的MSB是低逻辑，在修整处理时，即使任何一个Vpgm和Vpass已进行设定下，在资料的写入未正常地进行时(S1100：No)，该测试装置20判定“DUT30不良”而使测试终止。另一方面，各别的位址指标暂存器640和740中的MSB是高逻辑且判定“修整处理已正常终了”(S1100：Yes)时，则该测试装置20取得该储存在位址指标暂存器640和740中对应于最适当的Vpgm和Vpass的付加图样的位址指标(S1110)。此处，该测试装置20应将DUT30中的Vpgm和Vpass设定成修整处理时已检出的最适当的值，且也可依据位址指标暂存器640和740中所储存的位址指标将最适当的Vpgm和Vpass设定用的付加图样读出，将以此付加图样为主的信号施加至DUT30中。

由图1至图6，测试装置20设定DUT30中的写入电压Vpgm和通过电压Vpass，依据写入测试中的成功与否的判定结果来检出最适当的Vpgm和Vpass的设定值，即，图1至图6中是以所谓修整处理进行时来说明。然而，测试装置20中的修整处理不限于图1至图6中所示的内容，也可存在其它形式的修整处理，其所涉及的“其它设定项目”可对应于DUT30所输出的结果信号和期待值为基准的写入测试等的成功与否的判定结果来使设定值变更。

图7和图8即针对上述的与“其它设定项目”有关的修整测试的例子来作说明。

图7是本发明的实施形式所属的测试装置20中的修整(trimming)处理的另一例。本例中，测试装置20检出DUT30所输出的结果信号的与输出时序有关的最适当的设定值。具体而言，测试装置20在结果信号是高逻辑等所定的逻辑值应被显示时的时序中一方面使结果信号和基准电压比较时的时序被显示时用的选通(strobe)信号被固定，且另一方面进行测试以判定“结果信号和基准电压的比较结果是否与期待值一致？”。然后，该测试装置20依据该测试的判定结果一方面使输出时序的设定值变更，且另一方面检出最适当的输出时序的设定值。

本例中，该付加图样储存部214预先储存着DUT30所输出的结果信号中分别设定多个输出时序所用的付加图样。具体而言，该付加图样储存部214以较输出时序更早的顺序或更慢的顺序而储存着分别设定多个输出时序所用的付加图样。

然后，个别图样付加部210由该付加图样储存部214中所储存的多个付加图样选取-且读出结果信号的输出时序设定用的付加图样且施加至DUT30中。具体而言，个别图样付加部210使用二分搜索法由付加图样储存部214中所储存的多个付加图样选取-且读出一种使结果信号和基准电压的比较结果成为与期待值一致时最早的输出时序设定用的付加图样而施加至DUT30中。更具体而言，二分搜索部212依据该比较结果与期待值是否一致，一方面对该付加图样储存部214中的位址指标进行二分搜索且另一方面依顺序算出，使以该位址指标所示的付加图样为基准的测试信号借由驱动器220而施加至DUT30中。然后，该二分搜索部212借由只对预定的规定次数的位址指标的算出，使结果信号和基准电压的比较结果成为与期待值一致时最早的输出时序设定用的付加图样显示用的位址指标被储存着，以作为最适当的输出时序设定用的付加图样显示用的位址指标。因此，可进行一种与结果信号的输出时序有关的修整处理。

依据本发明的实施形式中的测试装置20，在进行结果信号中最适当的输出时序检出用的修整处理时，依据各别的DUT30中的测试结果，使该DUT30中个别的付加图样付加至共同图样中且共同图样施加至该DUT30中，则一方面可变更该DUT30中的输出时序，且另一方面可进行上述的修整处理。因此，即使在使用多个动作特性不同的DUT30时，由于可对各别的DUT30中最适当的输出时序进行一种使测试图样不会中断的检出，则仍可在短时间中完成该修整处理。

又，由于可使用二分搜索法以检出结果信号中最适当的输出时序，则例如在以输出时序的快速的顺序而依序设定以检出最适当的输出时序时的情况来相比较下，可在更短的时间中完成该修整处理。

图8是本发明的实施形式所属的测试装置20中的修整(trimming)处理的又另一例。本例中，测试装置20进行该修整处理，以检出DUT30所输出的结果信号的与输出电压有关的最适当的设定值。具体而言，测试装置20在结果信号是低逻辑等所定的逻辑值应被显示时的时序中一方面使结果信号和基准电压比较时用的选通(strobe)信号被固定，且另一方面进行测试以判定“结果信号和基准电压的比较结果是否与期待值一致？”。然后，该测试装置20依据该测试的判定结果一方面使输出电压的设定值变更，且另一方面检出最适当的输出电压的设定值。

本例中，该付加图样储存部214预先储存着DUT30所输出的结果信号中分别设定多个输出电压所用的付加图样。具体而言，该付加图样储存部214以输出电压增加的顺序或减少的顺序而储存着分别设定多个输出电压所用的付加图样。

然后，个别图样付加部210由该付加图样储存部214中所储存的多个付加图样选取-且读出结果信号的输出电压设定用的付加图样且施加至DUT30中。具体而言，个别图样付加部210使用二分搜索法由付加图样储存部214中所储存的多个付加图样选取-且读出一种使结果信号和基准电压的比较结果成为与期待值一致时最低的输出电压设定用的付加图样而施加至DUT30中。更具体而言，二分搜索部212依据该比较结果与期待值是否一致，一方面对该付加图样储存部214中的位址指标进行二分搜索且另一方面依顺序算出，使以该位址指标所示的付加图样为基准的测试信号借由驱动器220而施加至DUT30中。然后，该二分搜索部212借由只对预定的规定次数的位址指标的算出，使结果信号和基准电压的比较结果成为与期待值一致时最低的输出电压设定用的付加图样显示用的位址指标被储存着，以作为最适当的输出电压设定用的付加图样显示用的位址指标。因此，可进行一种与结果信号的输出电压有关的修整处理。

依据本发明的实施形式中的测试装置20，在进行结果信号中最适当的输出电压检出用的修整处理时，依据各别的DUT30中的测试结果，使该DUT30中个别的付加图样付加至共同图样中且共同图样施加至该DUT30中，则一方面可变更该DUT30中的输出电压，且另一方面可进行上述的修整处理。因此，即使在使用多个动作特性不同的DUT30时，由于可对各别的DUT30中最适当的输出电压进行一种使测试图样不会中断的检出，则仍可在短时间中完成该修整处理。

又，由于可使用二分搜索法以检出结果信号中最适当的输出电压，则例如在以输出电压的低的顺序而依序设定以检出最适当的输出电压时的情况来相比较下，可在更短的时间中完成该修整处理。

以上，虽然以实施形式来说明本发明，但本发明的技术范围不限于上述实施形式中所记载的范围。上述的实施形式中，此行的专家当然知道可施加多样的变更或改良。施加此种变更或改良后的形式也可在本发明的技术范围中求得，这由所请求的申请专利范围中即可明白。

产业上的可利用性

依据本发明可提供一种进行测试用的测试装置，即使在多个被测试装置同时进行测试时，测试图样的供给也不会停止，个别的测试图样可供给至各别的被测试装置。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (8)

1、一种测试装置，其特征在于其用来对多个被测试装置进行测试且具备：

共同图样产生部，其在多个被测试装置中产生共同的测试信号的图样的共同图样；

逻辑比较部，其分别对应于多个被测试装置之一而设置，对以共同图样为基准的测试信号起反应，以判定“由被测试装置所输出的结果信号和基准电压的比较结果是否与期待值一致”；

付加图样储存部，在该比较结果和期待值相一致或不一致的各别情况下，预先储存着应付加至共同图样中的付加图样；以及

个别图样付加部，其分别对应于多个被测试装置之一而设置，依据该被测试装置的相关的比较结果是否与期待值一致，以便由付加图样储存部读出该被测试装置中个别的付加图样，以付加至共同图样中以及施加至被测试装置中。

2、根据权利要求1所述的测试装置，其特征在于其中所述的被测试装置具有直列地连接至资料信号线上的多个记忆单元，在多个记忆单元中，对各个应进行资料的写入的记忆单元施加一种写入电压，同时对其它记忆单元施加一种通过电压使资料显示用的资料信号通过，于是可将资料写入至应进行写入的记忆单元中；

该付加图样储存部预先储存着该付加图样以分别对多个写入电压和多个通过电压进行设定；以及

个别图样付加部由付加图样储存部中所储存的多个付加图样中选取-且读出该写入电压和通过电压设定用的付加图样，且施加至相对应的被测试装置中。

3、根据权利要求2所述的测试装置，其特征在于其中所述的付加图样储存部使各别地对多个写入电压和多个通过电压进行设定用的付加图样依据该写入电压或通过电压增加的顺序或减小的顺序而储存着；以及

各别的图样付加部由付加图样储存部中所储存的多个付加图样中使用二分搜索法以选择-且读出该使比较结果和期待值成为一致时最小的写入电压和通过电压设定用的付加图样，且施加至相对应的被测试装置中。

4、根据权利要求1所述的测试装置，其特征在于其中所述的付加图样储存部预先储存着由被测试装置所输出的结果信号中的付加图样，此付加图样可分别对多个输出时序之一进行设定；以及

个别图样付加部由付加图样储存部中所储存的多个付加图样中选择-且读出一种输出图样设定用的付加图样，且施加至相对应的被测试装置中。

5、根据权利要求4所述的测试装置，其特征在于其中所述的付加图样储存部使多个输出时序各别设定用的付加图样以较输出时序更早的顺序或更迟的顺序而被储存着；以及

个别图样付加部由付加图样储存部中所储存的多个付加图样中使用二分搜索法以选取-且读出一种使比较结果和期待值相一致时的付加图样(其用来设定最早的输出时序)，且施加至相对应的被测试装置中。

6、根据权利要求1所述的测试装置，其特征在于其中所述的付加图样储存部预先储存着由被测试装置所输出的结果信号中的付加图样，此付加图样可分别对多个输出电压之一进行设定；以及

个别图样付加部由付加图样储存部中所储存的多个付加图样中选择-且读出一种输出电压设定用的付加图样，且施加至相对应的被测试装置中。

7、根据权利要求6所述的测试装置，其特征在于其中所述的付加图样储存部使多个输出电压各别设定用的付加图样以输出电压增加的顺序或减少的顺序而被储存着；以及

个别图样付加部由付加图样储存部中所储存的多个付加图样中使用二分搜索法以选取-且读出一种使比较结果和期待值相一致时的付加图样(其用来设定最低的输出电压)，且施加至相对应的被测试装置中。

8、一种测试方法，其特征在于其用来对多个被测试装置进行测试且具备：

共同图样产生阶段，其在多个被测试装置中产生共同的测试信号的图样的共同图样；

逻辑比较阶段，其分别就多个被测试装置之一而言对以共同图样为基准的测试信号起反应，以判定“由被测试装置所输出的结果信号和基准电压的比较结果是否与期待值一致”；

付加图样储存阶段，付加图样储存部中该比较结果和期待值相一致或不一致的各别情况下，预先储存着应付加至共同图样中的付加图样；以及

个别图样付加阶段，就各个被测试装置而言，依据该被测试装置中相关的比较结果是否与期待值一致，以便由付加图样储存部读出该被测试装置中个别的付加图样，以付加至共同图样中以及施加至被测试装置中。

Images