CN100584156C - 电路板及其制作方法 - Google Patents
电路板及其制作方法 Download PDFInfo
- Publication number
- CN100584156C CN100584156C CN200710167234A CN200710167234A CN100584156C CN 100584156 C CN100584156 C CN 100584156C CN 200710167234 A CN200710167234 A CN 200710167234A CN 200710167234 A CN200710167234 A CN 200710167234A CN 100584156 C CN100584156 C CN 100584156C
- Authority
- CN
- China
- Prior art keywords
- line layer
- substrate
- insulating barrier
- circuit board
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明公开一种制作电路板的方法,先制作第一线路层于一基板上。接着,进行电泳沉积程序,在第一线路层外表面形成一绝缘层。然后,形成第二线路层于绝缘层及基板表面上,最后,进行形成焊罩等后续制程。通过这种方式可以减低电路板的厚度,并提高电路布局的密度。
Description
技术领域
本发明是有关于一种制作电路板的方法,且特别是有关于一种利用电泳沉积来制作电路板的方法。
背景技术
随着科技的进步以及生活品质的提升,消费者对于电子产品的要求除了功能强大之外,更要求轻、薄、短、小。因此,市面上电子产品的积集度(integration)愈来愈高,功能也愈来愈强。
为了符合上述的发展趋势,电子产品内的装设电子元件的电路板也逐渐地由单一线路层发展到双层、四层、八层,甚至十层线路层以上,使得电子元件能更密集的装设于电路板上,以利缩小电子产品的体积。
请参照图1A至图1C所示,显示现有电路板的制造方法示意图,在此以具有四层线路层的电路板为例。请参照图1A所示,提供一基板10,并且分别在基板10的上下两侧面上,分别形成第一线路层11。其中,第一线路层11是利用微影、蚀刻等方法制作而成。
请参照图1B所示,当形成第一线路层11于基板10的两侧面之后,在第一线路层11及部分的基板10上压合一绝缘的介电层12与接合于介电层12上的铜箔13(Copper foil)。其中,介电层12可为一PP胶片(Prepreg)。
请参照图1C所示,在基板10的两侧分别压合介电层12/铜箔13之后,在铜箔13上进行微影、蚀刻等方法,以形成第二线路层14。接着,形成一焊罩层15(solder mask)于第二线路层14上,以避免金属线路氧化和焊接短路。其中,焊罩层15是经过曝光及显影的步骤,并去除部分的焊罩层15以露出部分的金属线路。
最后,外露的金属线路表面形成一层铅锡或镍/金层,以保护线路并作为电路板对外的接点17(figure)。另外,在第一线路层11与第二线路层14之间,可具有多个导孔16以提供两线路层间的电性连接。
然而,在现有的电路板中,介电层12本身具有一定的厚度,一般来说,厚度约为40微米(40至100微米不等)。因此,若能减小介电层12的厚度,必定能使电路板更为轻薄。同时,也能在一定的厚度限制下,制作具有更多层线路层的电路板,以提升积集度。
因此,鉴于上述现有技术中仍存在有不足之处,对此需要提供一实际有效的解决方案,以解决当前的问题。
发明内容
本发明的主要目的在于提供一种厚度更小的电路板及制作该电路板的方法。
本发明的另一目的在于提供一制作电路板的方法,可以在一定的厚度内,提高电路布局的密度。
为达成上述目的或是其它目的,本发明采用如下技术方案:一种制作电路板的方法包括下列步骤:于一基板表面形成一第一线路层;进行电泳沉积程序,在第一线路层的外表面形成一绝缘层,且所述绝缘层仅覆盖了该第一线路层;以及形成一第二线路层于绝缘层及基板表面上,第二线路层与第一线路层的分布型态为交错式的针织状分布。
为达成上述目的或是其它目的,本发明采用如下技术方案:一种电路板包含:一基板、一第一线路层、一绝缘层、一第二线路层、一介电层及若干个对外接点,其中该第一线路层是形成于该基板的一表面;该绝缘层是以电泳沉积程序形成于该第一线路层外表面,且所述绝缘层仅覆盖了该第一线路层;该第二线路层是形成于该绝缘层与该基板上,第二线路层与第一线路层的分布型态为交错式的针织状分布;该介电层是形成于该第二线路层上;这些对外接点是形成于该介电层上,以曝露出部分该第二线路层。
相较于现有技术,本发明电路板的制作方法是利用电泳沉积程序而使得仅在线路层沉积形成绝缘层,而不形成于基板上,且利用电泳沉积程序还可依照沉积的电流、电压或时间来控制绝缘层的厚度,甚至可达10微米以下。由于本发明的绝缘层仅形成于第一线路层的外表面,所以本发明的第二线路层不仅可形成于绝缘层上,更可以形成于基板上。应用本发明可大幅且有效地减低电路板厚度。甚至,在一定的厚度内,可制作更多层且更密集的线路层,以提高电路布局的密度,这样可符合电子产品轻、薄、短、小且功能强大的发展趋势。
关于本发明的优点与精神,以及更详细的实施方式可以通过以下的实施方式以及所附图式得到进一步的了解。
附图说明
图1A至图1C为一系列的电路板剖面图,用以说明现有电路板的制作流程。
图2A、图3A、图4A及图5为一系列的电路板剖面图,用以说明本发明电路板的制作流程。
图2B为图2A的俯视示意图。
图3B为图3A的俯视示意图。
图4B为图4A的俯视示意图。
图6为本发明另一实施例的电路板剖面示意图。
具体实施方式
请参照图2A至图6,显示本发明的电路板的制造方法示意图。请参照图2A所示,首先提供一基板20,且此基板20的材质可为一三氮树脂(BismaleimideTriazine,简称BT)、环氧玻纤板(FR4),或相关的板材。接着,分别形成一第一线路层21于基板20的上、下两侧面上。另外,可参照图2B所示,图2B为图2A的俯视图,显示了第一线路层21在基板20上交错分布。而且,图2A为图2B中位于b-b’剖面线的剖面图。
其中,第一线路层21的制作方法主要是先分别形成金属层于基板20的上、下两侧面上,接着形成光阻图案在金属层上。然后,蚀刻部份的金属层,只留下所需的金属图案。最后,再移除光阻图案,以形成第一线路层21。在上述制程中,形成金属层的方法可为有电电镀或无电电镀,而光阻图案可为干膜。
请参照图3A所示,当第一线路层21形成于基板20上之后,接着进行一电泳沉积程序,在第一线路层21的外表面形成一绝缘层22。此绝缘层22是用来作为与其它线路层间的介电层。
值得注意的是,绝缘层22仅被形成于第一线路层21的外表面,并未形成于基板21的表面。可同时参照图3B所示,图3B为图3A的俯视图,显示了绝缘层22仅覆盖了第一线路层21。同样地,图3A为图3B中位于c-c’剖面线的剖面图。
而上述电泳沉积程序,更包括下列步骤:沉积高分子微胞于第一线路层21外表面,接着进行一热处理程序,使高分子微胞聚合成绝缘层22。
其中,高分子微胞会先被分散于溶液中,再利用电场作用将高分子微胞电泳沉积在第一线路层21的外表面。由于溶液中的微胞是一种未聚合的高分子,沉积在第一线路层21的外表面时,仍呈胶状。所以,需要进行一热处理程序,热处理程序至少包含脱水及环化的过程,使高分子微胞聚合成所需要的高分子型态。
其中,高分子微胞包含硅氧无机粒子及高分子前驱物,高分子前驱物可从聚醯亚胺树脂及其衍生物、环氧树脂及其衍生物、含卤素的高分子树脂、含磷、硅、硫的耐燃性高分子树脂的组合中选取。
电泳沉积程序的优点是仅在线路层沉积形成绝缘层,而不形成于基板上,且可依照沉积的电流、电压或时间来控制绝缘层的厚度,甚至可达10微米以下。
请参照图4A所示,当绝缘层22形成于第一线路层21外表面之后,接着形成第二线路层24于绝缘层22与基板20上。与现有技术不同的是,由于绝缘层22仅形成于第一线路层21的外表面,所以本发明的第二线路层24不仅可形成于绝缘层22上,更可以形成于基板20上。
其中,第二线路层24的制作方法主要是先分别形成金属层于基板20的上、下两侧面及绝缘层22上,接着形成光阻图案在金属层上。然后,蚀刻部份的金属层,只留下所需的金属图案。最后,再移除光阻图案,以形成第二线路层24。在上述制程中,形成金属层的方法可为有电电镀或无电电镀,而光阻图案可为干膜。
请参照图4B所示,图4B为图4A的俯视图。同样地,图4A为图4B中位于d-d’剖面线的剖面图。值得注意的是,图4B显示第二线路层24与第一线路层21的分布型态不仅可为交错式的针织状分布,也可为重叠分布。由于第一线路层21与第二线路层24之间的绝缘层22够薄的关系,两线路层重叠分布的部份可具有电容的效果。
请参照图5所示,由于外层线路完成后,必须披覆一绝缘的保护层来避免线路氧化及焊接短路。因此,当第二线路层24形成于绝缘层22与基板20上之后,可对此基板20进行一压合程序,也即在基板20上、下两侧面及第二线路层24表面压合一介电层25,用以保护线路层。其中,此介电层25的材质可为绝缘的树脂材料。
一般来说,上述的介电层25也可为焊罩层25(solder mask)。请参照图6所示,由于焊罩层25的材质可为感光绝缘材料。因此,可进行曝光显影步骤,曝露出部份第二线路层24,以形成多数个对外接点27。
而外露的金属线路表面可形成一层铅锡或镍/金层,以保护线路并作为电路板对外的接点27。另外,可依照需求,在第一线路层21与第二线路层24之间的绝缘层22制作导孔26,以提供两线路层之间的电性连接。
另外,值得注意的是,本发明并不限制仅应用于如上述实施例中具有四层线路层的电路板。本发明也可应用于具有四层线路层以上的电路板,且每层线路层间的介电层是以电泳沉积程序所形成的绝缘层来取代。
综上所述,本发明所提供的制作电路板的方法,是以电泳沉积程序所形成的绝缘层来取代现有技术中使用压合方式形成的介电层。一般来说,现有介电层厚度约为40微米(40至100微米不等),而本发明绝缘层的厚度小于30微米,甚至可控制小于10微米。
因此,应用本发明可大幅且有效地减低电路板厚度。甚至,在一定的厚度内,可制作更多层且更密集的线路层,以提高电路布局的密度,这样可符合电子产品轻、薄、短、小且功能强大的发展趋势。
Claims (8)
1.一种制作电路板的方法,包括下列步骤:于一基板表面形成一第一线路层;形成一绝缘层于该第一线路层的外表面上;及形成一第二线路层于该绝缘层上,其特征在于:所述绝缘层是通过进行一电泳沉积程序而形成于该第一线路层的外表面上,且所述绝缘层仅覆盖了该第一线路层;而所述第二线路层还形成于该基板上,该第二线路层与该第一线路层的分布型态为交错式的针织状分布。
2.如权利要求1所述的制作电路板的方法,其特征在于:所述基板表面包括一上表面及一下表面,该第一线路层形成于所述上表面及所述下表面上。
3.如权利要求1或2所述的制作电路板的方法,其特征在于:所述制作该第一线路层于该基板上的步骤,更包括下列步骤:形成一金属层于该基板表面;形成一光阻图案于该金属层上;蚀刻该金属层;及移除该光阻图案。
4.如权利要求1或2所述的制作电路板的方法,其特征在于:所述进行电泳沉积程序而在该第一线路层外表面形成该绝缘层的步骤,更包括下列步骤:沉积高分子微胞于该第一线路层外表面;及进行一热处理程序,使该高分子微胞聚合成该绝缘层;其中该高分子微胞包含硅氧无机粒子及高分子前驱物,该高分子前驱物是从聚醯亚胺树脂及其衍生物、环氧树脂及其衍生物、含卤素的高分子树脂、含磷、硅、硫的耐燃性高分子树脂的组合中选取的;该热处理程序至少包含脱水及环化的过程。
5.如权利要求1或2所述的制作电路板的方法,其特征在于:所述在制作该第二线路层于该绝缘层与该基板上的步骤之后,更包括对该基板进行一压合程序,以在该基板上、下两侧面各压合一介电层。
6.如权利要求5所述的制作电路板的方法,其特征在于:该介电层的材质为绝缘的树脂材料;该基板的材质是从一三氮树脂、环氧玻纤板的组合中选取的。
7.如权利要求1或2所述的制作电路板的方法,其特征在于:所述在制作该第二线路层于该绝缘层与该基板上的步骤之后,更包括形成一焊罩层于该第二线路层上;及进行一曝光显影步骤,曝露出部分该第二线路层以形成多数个对外接点。
8.一种电路板,包含:一基板、一第一线路层、一绝缘层、一第二线路层、一介电层及若干个对外接点,其中该第一线路层是形成于该基板的一表面;该绝缘层是以电泳沉积程序形成于该第一线路层外表面;该介电层是形成于该第二线路层上;这些对外接点是形成于该介电层上,以曝露出部分该第二线路层;其特征在于:所述绝缘层仅覆盖了该第一线路层;而该第二线路层是形成于该绝缘层与该基板上,该第二线路层与该第一线路层的分布型态为交错式的针织状分布。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200710167234A CN100584156C (zh) | 2007-10-30 | 2007-10-30 | 电路板及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200710167234A CN100584156C (zh) | 2007-10-30 | 2007-10-30 | 电路板及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101150931A CN101150931A (zh) | 2008-03-26 |
CN100584156C true CN100584156C (zh) | 2010-01-20 |
Family
ID=39251181
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200710167234A Active CN100584156C (zh) | 2007-10-30 | 2007-10-30 | 电路板及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100584156C (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011066147A (ja) * | 2009-09-16 | 2011-03-31 | Nitto Denko Corp | 配線回路基板集合体シートおよびその製造方法 |
TWI594672B (zh) * | 2015-09-17 | 2017-08-01 | Photochromic open circuit board | |
CN106211604A (zh) * | 2016-07-25 | 2016-12-07 | 苏州福莱盈电子有限公司 | 一种印刷电路板操作简单的制作方法 |
-
2007
- 2007-10-30 CN CN200710167234A patent/CN100584156C/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN101150931A (zh) | 2008-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101062095B1 (ko) | 유전층에 도전성 엘리먼트를 내장하는 방법 | |
EP2647267B1 (en) | Method for manufacturing printed circuit board | |
CN103404243A (zh) | 印刷电路板及其制造方法 | |
KR20130078107A (ko) | 부품 내장형 인쇄회로기판 및 이의 제조방법 | |
CN113613399A (zh) | 电路板制作方法及电路板 | |
CN100584156C (zh) | 电路板及其制作方法 | |
US9497853B2 (en) | Printed circuit board and method for manufacturing the same | |
TW201703592A (zh) | 印刷電路板及製造印刷電路板之方法 | |
CN104703399A (zh) | 电路板及其制作方法 | |
CN203055903U (zh) | 多层封装基板构造 | |
CN106211632B (zh) | 电路板的填孔方法及其所制成的电路板 | |
JP2004263218A (ja) | パターンめっき方法 | |
CN102149255B (zh) | 多引线通孔的形成方法 | |
CN100553405C (zh) | 制作电路板的方法 | |
JP2023045568A (ja) | 配線基板及び配線基板の製造方法 | |
KR101987378B1 (ko) | 인쇄회로기판의 제조 방법 | |
CN107666771A (zh) | 线路板结构 | |
RU81406U1 (ru) | Многослойная печатная плата | |
TWI429348B (zh) | 側邊具有導電接觸件的積層印刷電路板模組及其製造方法 | |
US11317506B2 (en) | Circuit board with high light reflectivity and method for manufacturing the same | |
KR20150107141A (ko) | 인쇄회로기판 및 그의 제조 방법 | |
CN116916521A (zh) | 印刷电路板及其制作方法 | |
JP2012168342A (ja) | 配線基板の製造方法 | |
CN112312671B (zh) | 电路板以及电路板的制备方法 | |
KR20110043898A (ko) | 극미세 회로를 갖는 인쇄회로기판 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |