CN100576725C - 提供差分输出信号的差分接收机和方法 - Google Patents

提供差分输出信号的差分接收机和方法 Download PDF

Info

Publication number
CN100576725C
CN100576725C CN200580011854A CN200580011854A CN100576725C CN 100576725 C CN100576725 C CN 100576725C CN 200580011854 A CN200580011854 A CN 200580011854A CN 200580011854 A CN200580011854 A CN 200580011854A CN 100576725 C CN100576725 C CN 100576725C
Authority
CN
China
Prior art keywords
differential
rail
signal
output
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200580011854A
Other languages
English (en)
Other versions
CN1943107A (zh
Inventor
E·G·克豪里
D·塞斯安斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1943107A publication Critical patent/CN1943107A/zh
Application granted granted Critical
Publication of CN100576725C publication Critical patent/CN100576725C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/26—Push-pull amplifiers; Phase-splitters therefor
    • H03F3/265—Push-pull amplifiers; Phase-splitters therefor with field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3061—Bridge type, i.e. two complementary controlled SEPP output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45237—Complementary long tailed pairs having parallel inputs and being supplied in series
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45695—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedforward means
    • H03F3/45699—Measuring at the input circuit of the differential amplifier
    • H03F3/45704—Controlling the input circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45401—Indexing scheme relating to differential amplifiers the common mode controlling loop [CMCL] comprising a transistor resistor addition circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

公开了一种新颖的高速差分接收机(100)，它提供接收和放大具有轨到轨共模电压的小的差分电压。接收机输出信号是具有低歪斜和高对称性的差分信号。高速差分接收机(100)是基于共模电压归一化的，该共模电压归一化是在最终得到的信号被重新组合、归一化、和放大之前，根据差分相位分离方法进行的。本方法包括使用差分信号分离级(110)，其后接着是共模电压归一化级(130)，然后是受控制的增益的跨阻抗放大级(150)，以及最后使用在性质上是对称和平衡的一个或两个轨到轨放大级(170)的放大。

Description

提供差分输出信号的差分接收机和方法
技术领域
本发明涉及差分接收机电路领域，更具体地，涉及具有低歪斜(skew)和对称的差分输出信号的轨到轨(rail to rail)共模操作的差分接收机电路。
背景技术
用于接收具有轨到轨共模电压(CMV)范围的低摆幅差分信号的一种传统的技术是利用两个接收机电路。第一接收机电路例如是一个被使用来接收具有接近于电源电压电位(Vdd)的CMV的信号的NMOS型输入晶体管；和一个被使用来接收具有接近于地电位(gnd)的CMV的信号的PMOS型输入晶体管。来自两个接收机电路的输出信号然后被组合而成为来自它的输出端的单端输出信号。差分接收机电路典型地具有任何形式的差分放大器，然而，最通常的差分放大器典型地是高度精确的折叠的级联放大器。
美国专利申请No.5,801,564公开了一种减小歪斜的差分接收机，它利用了第一和第二差分放大器。不幸的是，为了得到预定的运行，需要两个差分放大器的仔细的耦合。另外，这个电路相当复杂，结果，影响差分输出信号中产生低歪斜和对称性。
所以，需要以低的设计成本提供一种具有低歪斜和对称差分输出信号的高速性能差分接收机。因此，本发明的目的是提供一种以轨到轨共模工作而同时提供低歪斜和对称的差分输出信号的差分接收机电路。
发明内容
按照本发明，提供了一种差分接收机电路，包括：作为第一轨的第一电源电压端，用于接收第一电位；和作为第二轨的第二电源电压端，用于接收低于第一电位的第二电位；差分信号分离器，包括被布置在第一和第二电源电压端之间的第一分支和第二分支，和用于接收差分输入信号的第一和第二输入端，以及用于提供来自这些输入端的两个互补的差分输出信号的第一到第四输出端；共模电压(CMV)归一化级，用于对这两个互补的差分输出信号进行电平移位，以形成一个互补的差分输出信号，CMV归一化级包括与该差分信号分离器级的第一到第四输出端有电耦合的第一到第四输入端和第一和第二输出端；跨阻抗放大器，包括与CMV归一化级的第一和第二输出端有电耦合的第一和第二输入端和用于提供具有低信号歪斜和对称性的轨到轨互补差分输出信号的第一和第二输出端，其中差分信号分离级、共模电压(CMV)归一化级和放大器被布置在第一和第二电源电压端之间，以用于接收来自这些电源电压端的第一和第二电位。
按照本发明，提供了一种用于提供差分输出信号的方法，包括：提供作为第一轨的第一电压和作为第二个另外的轨的第二个另外的电压；接收一个具有共模电压(CMV)和不同于从第二电压到第一电压的轨到轨的差分输入信号；把该差分输入信号进行相位分离以使其成为具有交叉电压和在电位上不是重叠而是相互有间隔的两个互补的差分输出信号；把该两个互补的差分输出信号进行电平移动，并把每个互补差分信号内的模拟信号相加，以形成一个与轨到轨不同的互补的输出信号；以及放大该一个互补输出信号，以形成一个具有类似于电平移位信号的时间特性轨到轨互补差分信号和在第一与第二电压之间的近似地从轨到轨的转换。
按照本发明，提供了一个电路，它包括：用于提供第一电压作为第一轨和第二个另外的电压作为第二个另外的轨的装置；用于接收一个具有共模电压(CMV)和与从第二电压到第一电压的轨到轨不同的差分输入信号的装置；用于对差分输入信号进行相位分离，以使其成为具有交叉电压和在电位上不相重叠而是相互间有间隔的两个互补的差分输出信号的装置；用于把该两个互补的差分输出信号进行电平移位以及把在每个互补差分信号内的模拟信号相加，以形成一个与轨到轨不同的互补的输出信号的装置；以及用于放大该一个互补输出信号以形成一个轨到轨互补差分信号，该信号具有类似于电平移位信号的时间特性和在第一与第二电压之间的近似地从轨到轨的转换的装置。
按照本发明，提供了用于存储指令数据的贮存媒体，该指令数据包括：第一指令数据，用于提供作为第一轨的第一电压和作为第二个另外的轨的第二个另外的电压；第二指令数据，用于接收具有共模电压(CMV)且不同于从第二电压到第一电压的轨到轨的差分输入信号；第三指令数据，用于对差分输入信号相位进行分离以使其成为两个互补的差分输出信号，该信号具有交叉电压并且在电位上不是重叠而是互相隔开；第四指令数据，用于把两个互补的差分输出信号进行电平移动以及把在每个互补差分信号内的模拟信号相加以形成一个与轨到轨不同的互补的输出信号；以及第五指令数据，用于放大该一个互补输出信号，以形成轨到轨互补差分信号，该信号具有类似于电平移位信号的时间特性和在第一与第二电压之间的近似地从轨到轨的转换。
附图说明
现在结合以下的附图描述本发明的示例性实施例，其中：
图1a显示作为轨到轨共模电压(CMV)差分接收机电路的第一级的差分信号分离器输入级；
图1b显示作为轨到轨CMV差分接收机电路第二级的CMV归一化级；
图1c显示作为轨到轨CMV差分接收机电路第三级的跨阻抗放大器级；
图1d显示作为轨到轨输出驱动器级的缓冲器级，它是轨到轨CMV差分接收机电路的第四级；
图2a用图形显示提供给轨到轨CMV差分接收机电路的差分输入端的、小的差分信号输入信号“in+”和“in-”；
图2b显示由于“in+”电压上升的结果，“dn”电压增加和“sn”电压减小；
图2c显示由于“in+”电压上升的结果，“sp”电压减小和“dp”电压增加；
图3a显示从第二级的输出端提供的输出信号“in2-”和“in2+”；
图3b显示从第三级的输出端提供的输出信号“in3-”和“in3+”；以及
图3c显示从轨到轨CMV差分接收机电路的输出端提供的输出信号“out-”和“out+”。
具体实施方式
图1a到1d显示按照本发明的优选实施例的轨到轨共模电压(CMV)差分接收机电路100的多个级。差分接收机电路100包括串联地布置的四级对称电路。图1a显示作为第一级的差分信号分离器输入级110。图1b显示第二级，即CMV归一化级130。图1c显示第三级，即跨阻抗放大器级150。图1d显示第四级，它作为轨到轨输出驱动器级150的缓冲器级。
参照图1a，第一级110包括两个对称电路分支，第一分支111和第二分支112。布置在第一分支111内的是第一n沟道金属氧化物半导体(NMOS)晶体管(NMOS1)113和第一p沟道金属氧化物半导体(PMOS)晶体管(PMOS1)114。布置在第二分支112内的是第二NMOS晶体管(NMOS2)115和第二PMOS晶体管(PMOS2)116。四个被标记为R1的电阻负荷117a到117d把器件NMOS1 113、PMOS1 114和NMOS2 115、PMOS2 116的漏极和源极电耦合到第一和第二电源电压端110c和110d，它们分别被连接来接收电位电压Vdd和Vss。
晶体管PMOS1 114和NMOS2 115的栅极被电耦合在一起，并与被标记为“In+”的第一输入端110a电耦合。晶体管PMOS2 116和NMOS1113的栅极一起与被标记为“In-”的第二输入端110b电耦合。第一和第二输入端110a和110b形成第一级110的差分输入端。第一级110另外还具有四个输出端110e到110h，分别被标记为inn1，inp1，inn2，inp2，用于从那里提供各个信号dn，sn，sp，dp。
在使用中，第一级110用作为差分信号相位分离级。被提供给这一级的差分输入端110a和110b的输入信号是具有轨到轨共模电压(CMV)的约50mv到400mv的电位的小的差分信号。
第一分支111包括NMOS1和PMOS1器件113和114，它们以穿过栅极结构的形式被电耦合在一起。这个穿过栅极的每一端被电耦合到各自的电阻，其中电阻117a和117b分别把NMOS1和PMOS1器件113和114的漏极和源极电耦合到110c和110d电源电压端。电阻117c和117d用来分别把NMOS2和PMOS2器件115和116的漏极和源极耦合到110c和110d电源电压端。
参照图2a，这个图用图形显示当小差分信号“In+”和“In-”被施加到输入端110a和110b--即MOS器件113和114的栅极端--时发生的情形。当“In+”上升时，PMOS1器件114导通较小的电流，而对于NMOS1器件113，出现同样的但反向的情形。对于输入端110b，因为信号“In-”的电位降低，NMOS1器件113导通较小的电流。总的效果是要增加穿过栅极阻抗，所以传播通过这个第一分支111的电流减小。如图2b所示，对于输出端110e和110f，由于“in+”电压上升的结果，将观察到“dn”电压的增加和“sn”电压的减小。
同样类型的事件在第二分支112中观察到，但其效果与第一分支111的效果相反。参照图2c，“in+”电压上升的这个转变导致“sp”电压的减小和“dp”电压的增加，正如在110g和110h输出端是观察到的。图2d显示对于这个第一级110从各个输出端110e和110h提供的四个叠加的输出信号dn，sn，sp，dp。这个图还显示以一个差分信号开始，导致生成两个互补的差分信号，它们具有在上部与下部的交叉点组(被标记为“A”，201a和201b与“B”，202a和202b)之间的大约几皮秒的非常小的歪斜。而且，当输入CMV改变时，相应的交叉电压有电位的上升或下降，但在时间上或在定时关系上保持相对恒定。另外，当差分幅度改变时，两个互补差分输出信号的差分幅度也改变。
回到图1a，当输入CMV移到较高的Vdd电位时，即使在PMOS1器件114关断或接近关断时，穿过栅极结构也使电流导通。当输入CMV移到地电位时，即使在NMOS1器件113关断或接近关断时，穿过栅极结构也使电流导通。
所以在CMV移到更高的Vdd或更低的Vss的极端情形下，仍由一个MOS器件，(它是NMOS1器件113或PMOS1器件114)执行差分相位分离。在极端CMV的情形下，当第一分支111比起第二分支112导通更多的电流时，差分相位分离由轨到轨CMV来起作用。
任选地，这个第一级的差分增益小于1，这时它任选地是差分输入电压的50％。优选地，在集成电路制作期间，每个PMOS和NMOS器件113到116以及电阻117a 117d的尺度这样选择以使得交叉电压和差分相位分离的最好性能接近最优。
回到图1b，CMV归一化级被显示为具有两个NMOS器件，其标记为MN 1134和MN2136，以及两个PMOS器件，其标记为MP1 133和MP2135。器件MP1 133和MP2 135的漏极被电耦合在一起，并且还被电耦合到第一电源电压端130c，用于通过电阻R2 137a接收Vdd。器件MN1134和MN2 136的源极被电耦合在一起，并且还被电耦合到第二电源电压端130d，用于通过电阻R2 137b接收Vss。第三电阻R3 137c布置在一个被形成在器件MP1 133的源极与器件MN1 134的漏极之间的接点与一个被形成在器件MP2 135的源极与器件MN2 136的漏极之间的接点之间。
PMOS器件MP1 133和MP2 135的栅极端形成第二级130的输入端130e和130f，并且被分别电耦合到第一级底侧的输出端110f和110h。NMOS器件MN1 134和MN2 136的栅极电耦合到第一级顶侧的输出端110e和110g。这个第二级是互补差分级，它用来把共模电压(CMV)归一化到大约Vdd/2。
参考图3a，当被提供给输入端130e的输入电压“inp1”低于被提供给输入端130g的输入电压“inp2”时，和当被提供给输入端130f的输入电压“inn2”高于被提供给输入端130h的输入电压“inn1”时，正电流路径从节点131a(如由信号“in2-”所表示)经过电阻R3 137c流到节点131b(如由信号“in2+”所表示)。主电流路径被形成为从第一电源电压端130c，电阻R2 137a，经过晶体管MP1 133，经过电阻R3 137c，经过晶体管MN2 136，经过电阻R2 137b，和最后到第二电源电压端130d(它是地电位Vss)。
当输入条件被颠倒时，出现相反的情形。正的电流从节点131b，“in2+”经过电阻R3流到节点131a，“in2-”。优选地，PMOS和NMOS器件133，135，134，136被设计成具有相等的工作面积和可比较的增益gm。这使第一级110的电容负荷得以均衡，以及有助于从这个第二级130的输出端131a和131b提供的输出信号的歪斜与对称性。根据对于晶体管MP1 133，MP2 135和MN1 134，MN2 136的相等的增益gm，流入电阻R3 137c的正的和负的电流是相等的。所以，从第二级130的输出端131a和131b提供的输出差分电压的中心值约为Vdd/2的CMV。而且，因为第二级130主要被使用来把CMV归一化，这一级的电压增益并不重要。电压增益在第三级150实现。
而且，对于图3a，随着第一级110的差分输入CMV的改变，从输出端110e到110h提供的四个输出信号的电位上下移动。参考图3b，当从输出端131a和131b提供的第二级130差分输出信号的差分幅度改变时，它的CMV保持为恒定的--约Vdd/2。
回到图1c和1d，这些图显示跨阻抗级。第二级的输出端131a 131b被电耦合到输入端150a和150b，信号“in2+”和“in2-”是从第三级150的这些端提供的。跨阻抗级150包括具有各自的反馈负荷电阻157a和157b的两个倒相器，即第一倒相器151和第二倒相器152。每个电阻R4 157a和157b提供从倒相器输出端到倒相器输入端150a或150b的负反馈，从而把每个倒相器的正常的高增益从几百或几千降低到小的数值，诸如5。这个跨阻抗级150的净效应在于，它产生具有相等的上升和下降时间的输出波形，如果提供给输入端150a和150b的差分输入信号处在技术规范内的话。这个第三级150形成第二级130的电阻负荷，因为根据定义，提供给跨阻抗级输入端150a和150b的输入信号具有电流的形式。
参考图3b，因为牵涉到短路电流或通过电流，从跨阻抗级150的输出端150c和150d提供的输出信号“in3+”和“in3-”不是轨到轨的。实际上，跨阻抗级150给第二级130加上额外的电流负荷，以及提供对于第二级130附加的CMV均衡。另外，由于跨阻抗级150的输出信号由电路设计所控制，从输出端150c和150d提供的信号“in3+”和“in3-”是具有非常低歪斜的对称差分信号，并以Vdd/2为中心，但不是轨到轨的。参照图3c，随着第一级110的差分输入CMV改变，第三级150的差分输出信号的差分幅度会改变，但它的CMV保持恒定，约为Vdd/2。
参照图1d，第四级配备有两个输入端170a和170b，它们被耦合到第三级150的输出端150c和150d。这个第四级170接收来自第三级150的输出信号，以及通过使用缓冲器电路171和172缓冲该输出信号，以便在输出端170c和170d上形成输出信号“out+”和“out-”。参照图3d，最终得到的输出信号“out+”和“out-”是轨到轨的。根据设计，这个第四级170被优化以放大和缓冲第三级150输出信号和保留波形和CMV的低的歪斜和上升与下降对称性。
有利地，按照本发明的实施例的差分接收机能够以高速度或任选地以低速度进行差分信号放大和信号通信，其中低歪斜和高对称性是优选的。
可以设想许多其它实施例而不背离本发明的精神或范围。

Claims (24)

1.一种差分接收机电路，包括：作为第一轨的第一电源电压端(110c；130c)，用于接收第一电位；和作为第二轨的第二电源电压端(110d；130d)，用于接收低于第一电位的第二电位；差分信号分离器(110)，包括被布置在第一电源电压端(110c)和第二电源电压端(110d)之间的第一分支(111)和第二分支(112)，和用于接收差分输入信号的第一输入端(110a)和第二输入端(110b)，以及用于提供来自这些输入端的两个互补的差分输出信号的第一到第四输出端(110e，110f，110g，110h)；共模电压(CMV)归一化级(130)，用于对两个互补的差分输出信号进行电平移位，以形成一个互补的差分输出信号，该CMV归一化级(130)包括与差分信号分离器级(110)的第一到第四输出端(110e，110f，110g，110h)有电耦合的第一到第四输入端(130e，130f，130g，130h)和第一和第二输出端(131a，131b)；跨阻抗放大器(150)，包括与CMV归一化级(130)的第一和第二输出端(131a，131b)有电耦合的第一和第二输入端(150a，150b)，以及用于提供具有低信号歪斜和对称性的轨到轨互补差分输出信号的第一和第二输出端(150c，150d)，其中差分信号分离级(110)、共模电压(CMV)归一化级(130)和跨阻抗放大器(150)被布置在第一电源电压端(110c；130c)和第二电源电压端(110d；130d)之间，用于接收来自这些电源电压端的第一和第二电位。
2.按照权利要求1的差分接收机电路，包括缓冲器级(170)，它包括第一输入端(170a)和第二输入端(170b)，它们电耦合到跨阻抗放大器(150)的第一输出端(150c)和第二输出端(150d)；以及第一输出端(170c)和第二输出端(170d)，用于提供轨到轨互补差分输出信号。
3.按照权利要求1的差分接收机电路，其中第一分支(111)包括：具有栅极、漏极和源极的第一PMOS器件(114)；具有栅极和与第一PMOS器件(114)的漏极和源极电耦合的漏极和源极的第一NMOS器件(113)。
4.按照权利要求3的差分接收机电路，其中第二分支(112)包括：具有栅极，漏极和源极的第二PMOS器件(116)；具有栅极和与第二PMOS器件(116)的漏极和源极电耦合的漏极和源极的第二NMOS器件(115)，其中第一PMOS器件(114)和第二NMOS器件(115)的栅极被电耦合在一起和形成差分信号分离级(110)的第一输入端(110a)以及第二PMOS器件(116)和第一NMOS器件(113)的栅极形成差分信号分离级(110)的第二输入端(110b)。
5.按照权利要求4的差分接收机电路，其中NMOS(113，115)器件和PMOS器件(114，116)包括大致相等的工作面积和大致相等的增益。
6.按照权利要求4的差分接收机电路，其中第一分支(111)包括第一组两个近似相同的电阻(117a，117b)，它们分别被布置在被电耦合的第一NMOS(113)器件和第一PMOS(114)器件的漏极与第一电源电压端(110c)之间和在被电耦合的第一NMOS(113)器件和第一PMOS(114)器件的源极与第二电源电压端(110d)之间，其中差分信号分离级(110)的第一输出端(110e)和第二输出端(110f)分别在第一NMOS(113)器件与第一PMOS(114)器件的被电耦合的漏极与源极处形成。
7.按照权利要求6的差分接收机电路，其中第二分支(112)包括近似等同于第一组两个大体相同的电阻(117a，117b)第二组两个近似相同的电阻(117c，117d)，它们分别被布置在被电耦合的第二NMOS(115)器件和第二PMOS(116)器件的漏极与第一电源电压端(110c)之间和在被电耦合的第二NMOS(115)器件和第二PMOS(116)器件的源极与第二电源电压端(110d)之间，其中差分信号分离级(110)的第三输出端(110g)和第四输出端(110h)分别在第二NMOS(115)器件与第二PMOS(116)器件的被电耦合的漏极与源极处形成。
8.按照权利要求1的差分接收机电路，其中共模电压(CMV)归一化级(130)包括：第一分支；第二分支；以及在两个分支的第一端到第一电源电压端(130c)之间的第一电阻耦合(137a)和在两个分支的第二端到第二电源电压端(130d)之间的第二电阻耦合(137b)，其中用于第一电阻耦合(137a)与第二电阻耦合(137b)的电阻值近似相等。
9.按照权利要求8的差分接收机电路，其中共模电压(CMV)归一化级(130)的第一分支包括：第一PMOS器件(133)，它具有与CMV归一化级(130)的第一输入端(130e)电耦合的栅极、被电耦合到第一分支的第一端的漏极、和源极；以及第一NMOS器件(134)，它具有与CMV归一化级(130)的第二输入端(130f)电耦合的栅极、被电耦合到第一PMOS器件(133)的源极的漏极以便形成CMV归一化级(130)的第一输出端(131a)、和被电耦合到第一分支的第二端的源极。
10.按照权利要求9的差分接收机电路，其中共模电压(CMV)归一化级(130)的第二分支包括：第二PMOS器件(135)，具有与CMV归一化级(130)的第三输入端(130g)电耦合的栅极、被电耦合到第二分支的第一端的漏极、和源极；以及第二NMOS器件(136)，具有与CMV归一化级(130)的第四输入端(130h)电耦合的栅极、被电耦合到第二PMOS器件(135)的源极的漏极以便形成CMV归一化级(130)的第二输出端(131b)、和被电耦合到第二分支的第二端的源极。
11.按照权利要求10的差分接收机电路，其中NMOS器件(134，136)和PMOS器件(133，135)包括大致相等的工作面积和大致相等的增益。
12.按照权利要求1的差分接收机电路，还包括第三电阻(137c)，被布置在CMV归一化级(130)的第一输出端(131a)与第二输出端(131b)之间。
13.按照权利要求1的差分接收机电路，其中跨阻抗放大器(150)包括：第一倒相器电路(151)，被布置在跨阻抗放大器(150)的第一输入端(150a)与第一输出端(150c)之间；以及第四电阻(157a)，被布置成与第一倒相器电路(151)并联。
14.按照权利要求13的差分接收机电路，其中跨阻抗放大器包括：第二倒相器电路(152)，被布置在跨阻抗放大器(150)的第二输入端(150b)与第二输出端(150d)之间；以及第四电阻(157b)，被布置成与第二倒相器电路(152)并联。
15.按照权利要求2的差分接收机电路，其中缓冲器级(170)包括第一缓冲器电路(171)，被布置在缓冲器级(170)的第一输入端(170a)与第一输出端(170c)之间。
16.按照权利要求15的差分接收机电路，其中缓冲器级(170)包括第二缓冲器电路(172)，被布置在缓冲器级(170)的第二输入端(170b)与第二输出端(170d)之间。
17.按照权利要求1的差分接收机电路，其中差分输入信号具有大致50mv到400mv的电位，以及具有轨到轨的共模电压(CMV)。
18.按照权利要求2的差分接收机电路，包括同一个集成电路半导体基片，其中差分信号分离器(110)、CMV归一化级(130)、跨阻抗放大器电路(150)和缓冲器级(170)被合并在同一个集成电路半导体基片上。
19.一种通过根据权利要求1的差分接收机电路来提供差分输出信号的方法，包括：提供作为第一轨的第一电压和作为第二个另外的轨的第二个另外的电压；接收具有共模电压(CMV)和不同于从第二电压到第一电压的轨到轨的差分输入信号；把差分输入信号进行相位分离以使其成交具有交叉电压和与在电位上不重叠而是相互有间隔的两个互补的差分输出信号；把两个互补的差分输出信号进行电平移位并且把每个互补差分输出信号内的模拟信号相加以形成一个与轨到轨不同的互补的输出信号；以及放大该一个互补输出信号以形成一个轨到轨互补差分信号，该信号具有类似于电平移位信号的时间特性和在第一与第二电压之间的大致从轨到轨的转换。
20.按照权利要求19的方法，包括把CMV归一化为在第二电压电平与第一电压电平之间约一半的电位。
21.按照权利要求19的方法，其中为了改变输入信号CMV，对用于输入信号的交叉电压进行改变。
22.按照权利要求19的方法，其中为了改变输入信号的差分幅度，还对两个互补差分输出信号的差分幅度进行改变。
23.按照权利要求19的方法，还包括提供用于接收差分输入信号的第一级，其中这个第一级的差分增益小于1。
24.按照权利要求19的方法，其中第一级的差分增益约为用于差分输入信号的差分输入电压的一半。
CN200580011854A 2004-04-20 2005-04-19 提供差分输出信号的差分接收机和方法 Active CN100576725C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US56345504P 2004-04-20 2004-04-20
US60/563,455 2004-04-20

Publications (2)

Publication Number Publication Date
CN1943107A CN1943107A (zh) 2007-04-04
CN100576725C true CN100576725C (zh) 2009-12-30

Family

ID=34966282

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580011854A Active CN100576725C (zh) 2004-04-20 2005-04-19 提供差分输出信号的差分接收机和方法

Country Status (6)

Country Link
US (1) US7724087B2 (zh)
EP (1) EP1741180B1 (zh)
JP (1) JP2007534258A (zh)
CN (1) CN100576725C (zh)
AT (1) ATE541358T1 (zh)
WO (1) WO2005104356A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103650347A (zh) * 2011-05-04 2014-03-19 德克萨斯仪器股份有限公司 用于差分信令的对内偏移消除

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101185239B (zh) * 2005-05-26 2011-03-30 哉英电子股份有限公司 信号转换电路
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US8448102B2 (en) 2006-03-09 2013-05-21 Tela Innovations, Inc. Optimizing layout of irregular structures in regular layout context
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US7917879B2 (en) 2007-08-02 2011-03-29 Tela Innovations, Inc. Semiconductor device with dynamic array section
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
JP5022789B2 (ja) * 2007-06-27 2012-09-12 ザインエレクトロニクス株式会社 信号変換回路及びレール・ツー・レール回路
US7595691B2 (en) * 2007-09-04 2009-09-29 Himax Technologies Limited Pre-amplifier for a receiver and a method therefor
US8289077B2 (en) 2007-11-12 2012-10-16 Nxp B.V. Signal processor comprising an amplifier
US8453094B2 (en) 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
US7939443B2 (en) 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
WO2010008948A2 (en) 2008-07-16 2010-01-21 Tela Innovations, Inc. Methods for cell phasing and placement in dynamic array architecture and implementation of the same
US9122832B2 (en) 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
CN101651646B (zh) * 2009-09-02 2013-07-03 中兴通讯股份有限公司 蜂窝接收机的差分接收系统及其实现信号接收的方法
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
CN103825598B (zh) * 2012-11-19 2018-11-13 恩智浦美国有限公司 轨间差分缓冲器输入级
CN105099436B (zh) * 2014-05-13 2019-03-26 华邦电子股份有限公司 轨对轨输入缓冲器
US9419644B2 (en) * 2014-08-19 2016-08-16 Intersil Americas LLC System, circuit and method for converting a differential voltage signal including a high common mode voltage component to a ground referenced signal for battery voltage managment
CN109905111B (zh) * 2019-03-06 2020-06-30 电子科技大学 适用于GaN高速栅驱动电路的电平位移电路
US10581645B1 (en) * 2019-05-30 2020-03-03 Nvidia Corp. Dual-rail transceiver with improved signal-to-noise ratio for differential high-speed links

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4818929A (en) * 1988-07-01 1989-04-04 American Telephone And Telegraph Company, At&T Bell Laboratories Fully differential analog comparator
US5734294A (en) * 1996-02-15 1998-03-31 Raytheon Company Large swing wide band high order programmable active filters
US5801564A (en) 1996-06-28 1998-09-01 Symbios, Inc. Reduced skew differential receiver
US5936469A (en) * 1997-08-04 1999-08-10 Motorola, Inc. Amplifier with input referred common-mode adjustment
US5986511A (en) * 1997-10-31 1999-11-16 International Business Machines Corporation Frequency dependent impedance
US6204980B1 (en) * 1998-06-18 2001-03-20 Adaptec, Inc. High speed gain stage with DC offset cancellation for servo demodulator circuit
US6084478A (en) * 1998-08-20 2000-07-04 Vitesse Semiconductor Corp. Transimpedance amplifier with automatic gain control
US6535062B1 (en) 2000-06-30 2003-03-18 Raytheon Company Low noise, low distortion, complementary IF amplifier
EP1248371A1 (en) 2001-04-06 2002-10-09 STMicroelectronics S.r.l. A converter for converting the level of differential signals
US6686772B2 (en) * 2001-11-19 2004-02-03 Broadcom Corporation Voltage mode differential driver and method
US6784750B2 (en) * 2002-04-09 2004-08-31 Microsemi Corporation Transimpedance amplifier with selective DC compensation
US7400173B1 (en) * 2003-09-19 2008-07-15 Cypress Semicondductor Corp. Differential receiver with wide input common mode range and low duty cycle distortion

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103650347A (zh) * 2011-05-04 2014-03-19 德克萨斯仪器股份有限公司 用于差分信令的对内偏移消除
CN103650347B (zh) * 2011-05-04 2017-04-26 德克萨斯仪器股份有限公司 用于对差分信号去偏移的设备和方法

Also Published As

Publication number Publication date
JP2007534258A (ja) 2007-11-22
US7724087B2 (en) 2010-05-25
EP1741180B1 (en) 2012-01-11
US20080258812A1 (en) 2008-10-23
EP1741180A1 (en) 2007-01-10
CN1943107A (zh) 2007-04-04
ATE541358T1 (de) 2012-01-15
WO2005104356A1 (en) 2005-11-03

Similar Documents

Publication Publication Date Title
CN100576725C (zh) 提供差分输出信号的差分接收机和方法
CN103326681B (zh) 用于输出缓冲器的放大器、信号处理设备和放大器电路
US7605656B2 (en) Operational amplifier with rail-to-rail common-mode input and output range
US7639043B2 (en) LVDS receiver circuit
CN101237233A (zh) 具有转换速率偏移的输出缓冲器和包括其的源极驱动器
US7999617B2 (en) Amplifier circuit
US20060012429A1 (en) Self biased differential amplifier
US20170279425A1 (en) System and Method for Signal Amplification Using a Resistance Network
US20090091364A1 (en) Semiconductor circuit
CN101299596A (zh) 自适应偏置输入级和包括该自适应偏置输入级的放大器
US10313773B2 (en) System and method for signal read-out using source follower feedback
WO2006126436A1 (ja) 信号変換回路
US7795975B2 (en) Class AB amplifier
CN100568712C (zh) 提供具有低扭斜的对称差分输出信号的高速轨到轨分相器
US6236269B1 (en) Complementary CMOS differential amplifier circuit
US7315210B2 (en) Differential operational amplifier
US20080278233A1 (en) Buffer drive
US7176724B1 (en) High speed chip-to-chip communication links
US20240014780A1 (en) Amplifier
WO2023190408A1 (ja) 増幅回路
JP5176971B2 (ja) 直流電位生成回路、多段回路、及び通信装置
CN117439554A (zh) 放大器
US20090160559A1 (en) Integrated circuit including impedance to provide symmetrical differential signals
US10291228B1 (en) Current mode logic driver with level shifter
JP2013126129A (ja) 増幅器及び多段増幅器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20070824

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070824

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant