CN117439554A - 放大器 - Google Patents

放大器 Download PDF

Info

Publication number
CN117439554A
CN117439554A CN202210824555.2A CN202210824555A CN117439554A CN 117439554 A CN117439554 A CN 117439554A CN 202210824555 A CN202210824555 A CN 202210824555A CN 117439554 A CN117439554 A CN 117439554A
Authority
CN
China
Prior art keywords
transistor
terminal
potential difference
generating unit
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210824555.2A
Other languages
English (en)
Inventor
黄诗雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN202210824555.2A priority Critical patent/CN117439554A/zh
Publication of CN117439554A publication Critical patent/CN117439554A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H03F3/185—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45032—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are multiple paralleled transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)

Abstract

本公开涉及放大器。放大器包含第一级放大电路及第二级放大电路。第一级放大电路包含第一晶体管、第二晶体管及电位差产生单元。第一晶体管具有第一端、第二端用以输出放大讯号，及控制端用以接收输入讯号。第二晶体管具有第一端、第二端及控制端用以接收偏压。电位差产生单元用以依据流经第一晶体管及第二晶体管的电流，于第一电位差产生单元的第一端及第二端之间提供电位差。第二级放大电路是以第一电位差产生单元的第一端及第二端的电压作为第二级放大电路的输入讯号。

Description

放大器
技术领域
本申请内容系关于电路，尤指一种放大器电路。
背景技术
对于包含两级放大电路的放大器来说，若第二级放大电路是由叠接的晶体管构成，则为使第二级放大电路能具有AB类放大性的特性，叠接的P型晶体管和N型晶体管的输入电压可能无法设计成相等。也就是说，对于叠接的P型晶体管和N型晶体管需给予不同的输入电压以确保工作正常。一般的作法会使用交流(AC)耦合电容耦接在叠接的P型晶体管的闸极和N型晶体管的闸极之间，但这样的作法会导致第一级放大电路的输出讯号在传输至第二级放大电路的过程中衰减，导致放大电路整体的效能不佳。
发明内容
本揭露的一实施例提供一种放大器，放大器包含第一级放大电路及第二级放大电路。第一级放大电路包含第一晶体管、第二晶体管及第一电位差产生单元。第一晶体管具有第一端、第二端及控制端，该第一晶体管之该第二端用以输出第一放大讯号，及该第一晶体管之该控制端用以接收第一输入讯号。第二晶体管具有第一端、第二端及控制端，该第二晶体管之控制端用以接收第一偏压。第一电位差产生单元耦接于该第一晶体管之该第二端及该第二晶体管之该第二端之间，用以依据流经该第一晶体管及该第二晶体管的一电流，于该第一电位差产生单元的一第一端及一第二端之间提供一电位差。第二级放大电路包含第三晶体管及第四晶体管。第三晶体管具有第一端、第二端及控制端，该第三晶体管之该第一端用以接收第一电压及该第三晶体管之该第二端用以输出第一输出讯号。第四晶体管具有第一端、第二端及控制端，该第四晶体管之该第一端用以接收第二电压，及该第四晶体管之该第二端耦接于该第三晶体管的该第二端。其中该第三晶体管的该控制端及该第四晶体管的该控制端耦接于该第一电位差产生单元的相异两端。
本申请的实施例所提供的放大器可以利用电位差产生单元在第一级放大电路的输出端提供电位差，使得第二级放大电路中叠接的晶体管可以接收到不同直流位准的输入讯号，从而提高放大器的效能。此外，由于电位差产生单元是通过电阻性的阻抗来提供直流电位差，因此相较于在第二级放大电路中使用交流耦合电容的放大器，本申请的放大器可以支持输入讯号为低频的应用，且第一级放大电路所输出的放大讯号传递至第二级也较不会衰减，因此可以提高放大器的整体效能。
附图说明
图1是本申请之放大器的第一实施例示意图。
图2是本申请的电位差产生单元的一实施例示意图。
图3是本申请的放大器的另一实施例示意图。
图4是本申请的放大器的另一实施例示意图。
图5是本申请的放大器的另一实施例示意图。
图6是本申请的放大器的另一实施例示意图。
图7是本申请的放大器的另一实施例示意图。
图8是本申请的放大器的另一实施例示意图。
图9是本申请的放大器的另一实施例示意图。
具体实施方式
图1是本申请之放大器100的第一实施例示意图。放大器100包含第一级放大电路110及第二级放大电路120。第一级放大电路110包含晶体管M1A、M2A及电位差产生单元112。第二级放大电路120包含晶体管M3A及M4A。在本实施例中，晶体管M1A可将放大器100的输入讯号SIGIN1放大输出，晶体管M2A可作为负载，而电位差产生单元112可依据由第一晶体管M1A流至第二晶体管M2A的电流IA1，于其第一端112A及一第二端112B之间产生电位差。在此情况下，第二级放大电路120可将第一电位差产生单元112的第一端112A的电压及第二端112B的电压作为第二级放大电路120的输入讯号。
为方便理解本文与图式的对应关系，在本文中，各晶体管的第一端可对应于图式中各晶体管的源极，各晶体管的第二端可分别对应于图式中各晶体管的汲极，而各晶体管的控制端可对应于图式中各晶体管的闸极，然而本申请并不以此为限。如图1所示，晶体管M1A具有第一端、第二端及控制端，晶体管M1A的第一端耦接至晶体管M0A以接收电源电压VDD，晶体管M1A的第二端耦接至第一电位差产生单元112的第一端112A以输出放大讯号SIGA1，而晶体管M1A的控制端可接收输入讯号SIGIN1。晶体管M2A具有第一端、第二端及控制端，晶体管M2A的第一端耦接至电阻R3A以接收地电压VSS，晶体管M2A的第二端耦接至第一电位差产生单元112的第二端112B，而晶体管M2A的控制端可接收偏压VB1A。晶体管M0A具有第一端、第二端及控制端，晶体管M0A的第一端耦接至电源电压VDD，晶体管M0A的第二端耦接至晶体管M1A的第一端，而晶体管M0A的控制端可接收偏压VB0。然而，本申请并不以此为限，在一些实施例中，放大器100也可以省略晶体管M0A，使晶体管M1A的第一端可直接耦接至电源电压VDD；或者，放大器100也可以省略电阻R3A，使晶体管M2A的第一端可直接耦接至地电压VSS。
在本实施例中，晶体管M1A可以是P型晶体管，晶体管M2A可以是N型晶体管。
此外，晶体管M3A具有第一端、第二端及控制端，晶体管M3A的第一端可接收第一电压，而晶体管M3A的第二端可作为放大器100的输出端OUT，并可输出输出讯号SIGOUT1。晶体管M4A具有第一端、第二端及控制端，晶体管M4A的第一端可接收第二电压，而晶体管M4A的第二端可耦接于晶体管M3A的第二端。在有些实施例中，第一电压可例如是系统中的电源电压VDD，而第二电压可例如是系统中的地电压(或称参考电压)VSS。
在本实施例中，晶体管M3A可以是P型晶体管，而晶体管M4A可以是N型晶体管。此外，如图1所示，电位差产生单元112可例如包括电阻R1A。在此情况下，晶体管M1A依据输入讯号SIGIN1所产生的电流IA将流经电阻R1A，并在电阻R1A的两端造成电位差，而晶体管M3A的控制端及晶体管M4A的控制端则可分别耦接于电阻R1A的两端，亦即电位差产生单元112的两端。举例来说，晶体管M3A的控制端可耦接于电位差产生单元112的第一端112A，而晶体管M4A的控制端可耦接于电位差产生单元112的第二端112B。
由于电位差产生单元112两端的电位都与晶体管M1A所产生的放大讯号SIGA1有关，因此第二级放大电路120中的晶体管M3A及晶体管M4A都具有放大讯号的功能。举例来说，晶体管M3A及晶体管M4A可分别对输出端OUT产生充电电流及放电电流。当放大讯号SIGA1的电位上升时，电流IA1增强，电位差产生单元112两端的电位都会上升，此时晶体管M3A所产生的充电电流较小，而晶体管M4A会对输出端OUT提供较大的放电电流而将输出讯号SIGOUT1的电位下拉。相对地，当放大讯号SIGA1的电位下降时，电流IA1减弱，电位差产生单元112两端的电位也都会下降，此时晶体管M3A会对输出端OUT提供较大的充电电流，而晶体管M4A所产生的放电电流则较小，从而将输出讯号SIGOUT1的电位上拉。也就是说，在本实施例中，第二级放大电路120可做为AB类的输出级。
在先前技术中，第二级放大电路常是通过交流耦合电容来接收输入讯号，而由于第二级放大电路之晶体管的闸极具有寄生电容，因此第二级放大电路实际上接收到之输入讯号的电位是交流耦合电容与寄生电容分压的结果。在此情况下，若耦合电容的容值不够大，就可能导致第二级放大电路的输入讯号严重衰减，导致放大器的效能低落，而若使用容值较大的耦合电容，则将大幅提高电路所需的面积。此外，由于耦合电容会阻挡低频讯号，因此也无法支持输入讯号为低频的应用，例如无法作为音频放大器。
相较之下，在本实施例中，由于第一级放大电路110可以通过电位差产生单元112产生不同直流电位的讯号作为第二级放大电路120的两个输入讯号，因此可以减少讯号衰减的问题，所需的电路面积也较小。再者，由于电位差产生单元112是依据电阻特性产生电位差，而并未使用阻挡低频讯号的电容元件，因此放大器100也可支持输入讯号为低频的应用。
此外，如图1所示，放大器100还可包含串联在电位差产生单元112之第二端112B及晶体管M3A之第二端之间的电阻R2A及电容C1A。电容C1A可用来补偿放大器100的米勒效应。然而本申请并不以此为限，在有些其他实施例中，放大器100也可省略电阻R2A及电容C1A。
在图1的实施例中，电位差产生单元112可在电流IA流经电阻R1A时于电阻R1A的两端产生电位差，然而本申请并不以此为限。在有些实施例中，电位差产生单元112也可利用晶体管来作为直流阻抗以在电位差产生单元112的两端产生电位差。
图2是本申请的电位差产生单元112'的一实施例示意图。如图2所示，电位差产生单元112'可包括晶体管M10、晶体管M13、偏压电路BC1及偏压电路BC2。在本实施例中，晶体管M10可为N型晶体管，而晶体管M13可为P型晶体管。
晶体管M10具有第一端耦接于电位差产生单元112'的第二端112B'，晶体管M10的第二端耦接于电位差产生单元112'的第一端112A'，而晶体管M10的控制端可接收偏压VB3。偏压电路BC1可包括晶体管M11、晶体管M12及电流源CS1。晶体管M11具有第一端、第二端及控制端，晶体管M11的第二端可耦接于电流源CS1，而晶体管M11的控制端可耦接于晶体管M11之第一端。晶体管M12具有第一端、第二端及控制端，晶体管M12的第二端可耦接于晶体管M11之第一端，晶体管M12之第一端可接收地电压VSS，而控制端可耦接于晶体管M12之第一端。
在上述实施例中，晶体管M11及晶体管M12皆为N型晶体管，且晶体管M11及晶体管M12都是以等效二极管的形式连接。在此情况下，通过串联晶体管M11及晶体管M12，便可在晶体管M11的第一端输出晶体管M10所接收的偏压VB3。然而本申请并不以此为限，在有些其他实施例中，偏压电路BC1也可仅包含一个或更多个以等效二极管形式耦接的晶体管。
晶体管M13具有第一端、第二端及控制端，晶体管M13的第一端耦接于电位差产生单元112'的第一端112A'，晶体管M13的第二端耦接于电位差产生单元112'的第二端112B'，而晶体管M13的控制端可接收偏压VB4。偏压电路BC2可包括晶体管M14、晶体管M15及电流源CS2。晶体管M14具有第一端、第二端及控制端，晶体管M14的第一端可接收电源电压VDD，而晶体管M14的控制端可耦接于晶体管M14之第二端。晶体管M15具有第一端、第二端及控制端，晶体管M15之第一端可耦接于晶体管M14之第二端，而晶体管M15的控制端可耦接于晶体管M15之第二端。此外，电流源CS2可耦接于晶体管M15的第二端。
在上述实施例中，晶体管M14及晶体管M15都是以等效二极管的形式连接，且晶体管M14及晶体管M15皆为P型晶体管。在此情况下，通过串联晶体管M14及晶体管M15，便可在晶体管M15的第二端输出晶体管M13所接收的偏压VB4。然而本申请并不以此为限，在有些其他实施例中，偏压电路BC2也可仅包含一个或更多个以等效二极管形式耦接的晶体管。
在有些实施例中，电位差产生单元112'可以取代电位差产生单元112，并用以在放大器100的晶体管M1A的第二端及M2A的第二端之间产生电位差。由于电位差产生单元112'可以透过偏压VB3及VB4将晶体管M10及M13导通，并可通过晶体管M10及M13提供较低的直流阻抗，因此电位差产生单元112'可以减少对放大效能的影响。
在本实施例中，电位差产生单元112'是通过晶体管M10及M13提供直流阻抗，然而本申请并不以此为限。在有些实施例中，电位差产生单元112'也可以省略晶体管M10及偏压电路BC1或省略晶体管M13及偏压电路BC2。
此外，在图1的实施例中，电位差产生单元112的第一端112A耦接于晶体管M1A的第二端，而电位差产生单元112的第二端112B耦接于晶体管M2A的第二端。然而，本申请并不以此为限。
图3是本申请的放大器200的一实施例示意图。放大器200的第一级放大电路210可包含晶体管M1B、晶体管M2B、晶体管M9B及电位差产生单元212。
在本实施例中，晶体管M9B具有第一端、第二端及控制端，晶体管M9B之第一端耦接于晶体管M1B的第二端，晶体管M9B之第二端可耦接于电位差产生单元212的第一端，而晶体管M9B之控制端可接收偏压VB2B。晶体管M2B的控制端可接收偏压VB1B。在此情况下，晶体管M9B与晶体管M2B皆可视为第一级放大电路210中的负载晶体管。
此外，晶体管M9B及晶体管M1B可例如是相同类型的晶体管，例如皆为P型晶体管，但本申请并不以此为限。再者，电位差产生单元212的结构可例如与电位差产生单元112或电位差产生单元112'相同，且电位差产生单元212的第二端可耦接于晶体管M2B的第二端。
图4是本申请的放大器300的一实施例示意图。放大器300的第一级放大电路310可包含晶体管M1C、晶体管M2C、晶体管M9C及电位差产生单元312。
在本实施例中，晶体管M9C具有第一端、第二端及控制端，晶体管M9C之第一端可耦接于晶体管M2C的第二端，晶体管M9C之第二端可耦接于电位差产生单元312的第二端，而晶体管M9C之控制端可接收偏压VB2C。晶体管M2C的控制端可接收偏压VB1C。在此情况下，晶体管M9C与晶体管M2C皆可视为第一级放大电路210中的负载晶体管。
此外，晶体管M9C及晶体管M2C可例如是相同类型的晶体管，例如皆为N型晶体管，但本申请并不以此为限。再者，电位差产生单元312的结构可例如与电位差产生单元112或电位差产生单元112'相同，且电位差产生单元312的第一端可耦接于晶体管M1C的第二端。
在图1、图3及图4的实施例中，放大器100、200及300当中用以接收输入讯号SIGIN1的晶体管M1A、M1B及M1C都是P型晶体管，然而本申请并不以此为限。图5是本申请的放大器400的一实施例示意图。在图5的实施例中，第一级放大电路410可利用N型的晶体管M1D接收输入讯号SIGIN1，而P型的晶体管M2D的控制端可接收偏压VB1D，并可作为负载晶体管。
与放大器100相似，晶体管M1D具有第一端、第二端及控制端，晶体管M1D的第二端可输出放大讯号SIGA1，而晶体管M1D的控制端可接收输入讯号SIGIN1。晶体管M2D具有第一端、第二端及控制端，晶体管M2D的控制端可接收偏压VB1D。在本实施例中，晶体管M1D可以可通过电阻R3D以接收地电压VSS。此外，电位差产生单元412的第一端可耦接于晶体管M1D的第二端，而电位差产生单元412的第二端可耦接于晶体管M2D的第二端。
此外，放大器400的第一级放大电路410也可包含更多的负载晶体管。图6是本申请的放大器500的一实施例示意图。放大器500的第一级放大电路510可包含晶体管M1E、M2E及M9E。在本实施例中，晶体管M9E具有第一端、第二端及控制端，晶体管M9E之第一端可耦接于晶体管M1E的第二端，晶体管M9E之第二端可耦接于电位差产生单元512的第一端，而晶体管M9E之控制端可接收偏压VB2E。晶体管M2E之控制端可接收偏压VB1E。在此情况下，晶体管M9E与晶体管M2E皆可视为第一级放大电路510中的负载晶体管。
此外，晶体管M9E及晶体管M1E可例如是相同类型的晶体管，例如皆为N型晶体管，但本申请并不以此为限。电位差产生单元512的结构可例如与电位差产生单元112或电位差产生单元112'相同，且电位差产生单元512的第一端可耦接于晶体管M2E的第二端。
图7是本申请的放大器600的一实施例示意图。放大器600的第一级放大电路610可包含晶体管M1F、M2F及M9F。在本实施例中，晶体管M9F具有第一端、第二端及控制端，晶体管M9F之第一端可耦接于晶体管M2F的第二端，晶体管M9F之第二端可耦接于电位差产生单元612的第一端，而晶体管M9F之控制端可接收偏压VB2F。晶体管M2F之控制端可接收偏压VB1F。在此情况下，晶体管M9F与晶体管M2F皆可视为第一级放大电路610中的负载晶体管。
此外，晶体管M9F及晶体管M2F可例如是相同类型的晶体管，例如皆为P型晶体管，但本申请并不以此为限。电位差产生单元612的结构可例如与电位差产生单元112或电位差产生单元112'相同，且电位差产生单元612的第一端可耦接于晶体管M1F的第二端。
此外，在图1的实施例中，第二级放大电路120的晶体管M3A的控制端可耦接至电位差产生单元112的第一端112A，而第二级放大电路120的晶体管M4A的控制端可耦接至电位差产生单元112的第二端112B，因此晶体管M3A的控制端所接收到的电压可大于晶体管M4A的控制端所接收到的电压。然而，本申请并不以此为限。在有些实施例中，由于电源电压VDD相对低，例如小于1V，因此P型晶体管的控制端所接收到的电压就可能会小于N型晶体管的控制端所接收到的电压，以确保P型晶体管及N型晶体管能够正常运作。
图8是本申请的放大器700的一实施例示意图。如图8所示，第一级放大电路710可包含晶体管M1G、晶体管M2G及电位差产生单元712。在本实施例中，电位差产生单元712可耦接在P型晶体管M1G及N型晶体管M2G之间，因此电位差产生单元712的第一端712A的电压会高于电位差产生单元712的第二端712B的电压。
此外，由于在本实施例中，电源电压VDD相对小，例如小于1V，因此在第二级放大电路720中，晶体管M3G的导通电压会低于晶体管M4G的导通电压。在此情况下，晶体管M3G的控制端可耦接至电位差产生单元712的第二端712B，而晶体管M4G的控制端可耦接至电位差产生单元712的第一端712A。相似地，在有些实施例中，放大器200、300、400、500及600中的第二级放大电路120也可依据第二级放大电路720的耦接方式来耦接，以确保其中堆叠的P型晶体管及N型晶体管能够正常运作。
再者，虽然在先前的实施例中，放大器100、200、300、400、500、600及700是单端的放大器，然而本申请并不以此为限。在本申请的其他实施例中，也可依据放大器100、200、300、400、500、600及700的结构为对称单元以实作出差动输入及差动输出的放大器。
图9是本申请的放大器800的实施例示意图。放大器800是以放大器100为对称单元所实作出之差动放大器。放大器800包含第一级放大电路810及第二级放大电路820。
第一级放大电路810包含晶体管M1H、晶体管M2H、晶体管M5H、晶体管M6H、电位差产生单元812及电位差产生单元814。晶体管M1H、晶体管M2H及电位差产生单元812的耦接方式与图1的晶体管M1A、晶体管M2A及电位差产生单元112的耦接方式相同。举例来说，电位差产生单元812可耦接在晶体管M1H及晶体管M2H之间，且晶体管M1H的控制端可接收第一输入讯号SIGIN1，而晶体管M1H的第二端可输出第一放大讯号SIGA1。
此外，晶体管M5H、晶体管M6H、电位差产生单元814的耦接方式与晶体管M1H、晶体管M2H及电位差产生单元812的耦接方式相似。举例来说，晶体管M5H具有第一端、第二端及控制端，晶体管M5H的第二端可以输出第二放大讯号SIGA2，而晶体管M5H的控制端可以接收第二输入讯号SIGIN2，其中第一输入讯号SIGIN1及第二输入讯号SIGIN2是一对差动讯号。晶体管M6H具有第一端、第二端及控制端，而晶体管M6H的控制端可与晶体管M2H的控制端接收相同的偏压VB1H。电位差产生单元814可耦接于晶体管M5H之第二端及晶体管M6H之第二端之间，并可依据流经晶体管M5H及晶体管M6H的电流，于电位差产生单元814的第一端及第二端之间提供电位差。
在本实施例中，晶体管M1H的控制端及晶体管M5H的控制端可通过晶体管M0H耦接至电源电压VDD，而晶体管M0H的控制端可接收偏压VB0。
此外，第二级放大电路820可包含晶体管M3H、晶体管M4H、晶体管M7H及晶体管M8H。晶体管M3H及晶体管M4H的耦接方式与图1的晶体管M3A及晶体管M4A的耦接方式相同。举例来说，晶体管M3H的控制端可耦接于电位差产生单元812的第一端，而晶体管M4H的控制端可耦接于电位差产生单元812的第二端。此外，晶体管M3H的第二端可作为放大器800的第一输出端OUT1并可输出第一输出讯号SIGOUT1，而晶体管M4H的第一端可耦接于晶体管M3H的第二端。
此外，晶体管M7H、晶体管M8H、电位差产生单元814的耦接方式与晶体管M3H、晶体管M4H及电位差产生单元812的耦接方式相似。举例来说，晶体管M7H具有第一端、第二端及控制端，晶体管M7H的第一端可接收第一电压，例如电源电压VDD，而晶体管M7H的第二端可作为放大器800的第二输出端OUT2并可输出第二输出讯号SIGOUT2。晶体管M8H具有第一端、第二端及控制端，晶体管M8H的第一端可接收第二电压，例如地电压VSS，而晶体管M8H的第二端耦接于晶体管M7H的第二端。此外，晶体管M7H的控制端可耦接于电位差产生单元814的第一端，而晶体管M8H的控制端可耦接于电位差产生单元814的第二端。
在本实施例中，放大器800是图1的放大器100作为对称结构的基础单元实作出双端输入输出的差动放大器，然而本申请并不以此为限。在有些实施例中，本申请的放大器也可以利用图3至图8所示的放大器200至700中的任一者作为对称结构的基础单元，并据以实作出双端输入输出的差动放大器。
综上所述，本申请的实施例所提供的放大器可以利用电位差产生单元在第一级放大电路的输出端提供电位差，使得第二级放大电路中叠接的P型晶体管及N型晶体管可以接收到不同直流位准的输入讯号，从而提高放大器的效能。此外，由于电位差产生单元是通过电阻性的阻抗来提供直流电位差，因此相较于在第二级放大电路中使用交流耦合电容的放大器，本申请的放大器可以支持输入讯号为低频的应用，且第一级放大电路所输出的放大讯号传递至第二级也较不会衰减，因此可以提高放大器的整体效能。
【符号说明】
100,200,300,400:放大器
110:第一级放大电路
120,720:第二级放大电路
112,112',212,312,412:电位差产生单元
112A,112A',712A:电位差产生单元的第一端
112B,112B',712B:电位差产生单元的第二端
500,600,700,800:放大器
512,612,712,812,814:电位差产生单元
BC1,BC2:偏压电路
C1A:电容
CS1,CS2:电流源
M0A,M1A,M2A,M3A,M4A:晶体管
M10,M11,M12,M13,M14,M15:晶体管
M1B,M2B,M9B,M1C,M2C,M9C:晶体管
M1D,M2D,M1E,M2E,M9E:晶体管
M1F,M2F,M9F,M1G,M2G:晶体管
M3G,M4G,M1H,M2H,M3H,M4H:晶体管
M5H,M6H,M7H,M8H:晶体管
IA1:电流
OUT,OUT1,OUT2:输出端
R1A,R2A,R3A,R3D:电阻
SIGIN1,SIGIN2:输入讯号
SIGA1,SIGA2:放大讯号
SIGOUT1,SIGOUT2:输出讯号
VB0,VB1A,VB1B,VB1C,VB1D,VB1E:偏压
VB1F,VB1G,VB1H,VB2B,VB2C,VB2E:偏压
VB3,VB4,VB2F:偏压
VDD:电源电压
VSS:地电压

Claims (10)

1.一种放大器，包含：
一第一级放大电路，包含：
一第一晶体管，具有一第一端、一第二端及一控制端，该第一晶体管之该第二端用以输出一第一放大讯号，及该第一晶体管之该控制端用以接收一第一输入讯号；
一第二晶体管，具有一第一端、一第二端及一控制端，该第二晶体管之该控制端用以接收一第一偏压；及
一第一电位差产生单元，耦接于该第一晶体管之该第二端及该第二晶体管之该第二端之间，用以依据流经该第一晶体管及该第二晶体管的一电流，于该第一电位差产生单元的一第一端及一第二端之间提供一电位差；及
一第二级放大电路，包含：
一第三晶体管，具有一第一端、一第二端及一控制端，该第三晶体管之该第一端用以接收一第一电压，及该第三晶体管之该第二端用以输出一第一输出讯号；及
一第四晶体管，具有一第一端、一第二端及一控制端，该第四晶体管之该第一端用以接收一第二电压，及该第四晶体管之该第二端耦接于该第三晶体管的该第二端；
其中该第三晶体管的该控制端及该第四晶体管的该控制端耦接于该第一电位差产生单元的相异两端。
2.如权利要求1所述之放大器，其中：
该第一晶体管是一P型晶体管，及该第二晶体管是一N型晶体管；或
该第一晶体管是一N型晶体管，及该第二晶体管是一P型晶体管。
3.如权利要求1所述之放大器，其中：
该第三晶体管的该控制端耦接于该第一电位差产生单元的该第一端，及该第四晶体管的该控制端耦接于该第一电位差产生单元的该第二端；或
该第三晶体管的该控制端耦接于该第一电位差产生单元的该第二端，及该第四晶体管的该控制端耦接于该第一电位差产生单元的该第一端。
4.如权利要求1至3中任一项所述之放大器，其中：
该第一级放大电路还包含：
一第五晶体管，具有一第一端、一第二端用以输出一第二放大讯号，及一控制端用以接收一第二输入讯号，其中该第一输入讯号及该第二输入讯号是一对差动讯号；
一第六晶体管，具有一第一端、一第二端及一控制端用以接收该第一偏压；及
一第二电位差产生单元，耦接于该第五晶体管之该第二端及该第六晶体管之该第二端之间，用以依据流经该第五晶体管及该第六晶体管的一电流，于该第二电位差产生单元的一第一端及一第二端之间提供一电位差；
该第二级放大电路还包括：
一第七晶体管，具有一第一端用以接收该第一电压、一第二端用以输出一第二输出讯号，及一控制端；
一第八晶体管，具有一第一端用以接收该第二电压、一第二端耦接于该第七晶体管的该第二端，及一控制端；
其中该第七晶体管的该控制端及该第八晶体管的该控制端耦接于该第二电位差产生单元的相异两端；及
其中该第三晶体管及该第七晶体管是P型晶体管，且该第四晶体管及该第八晶体管是N型晶体管。
5.如权利要求1至3中任一项所述之放大器，其中：
该第一电位差产生单元的该第一端耦接于该第一晶体管的该第二端，及该第一电位差产生单元的该第二端耦接于该第二晶体管的该第二端。
6.如权利要求1至3中任一项所述之放大器，其中该第一级放大电路还包括一第九晶体管，具有第一端、第二端及控制端，且其中：
该第九晶体管及该第一晶体管是相同类型的晶体管，该第九晶体管之该第一端耦接于该第一晶体管的该第二端、该第九晶体管之该第二端耦接于该第一电位差产生单元的该第一端，及该第九晶体管之该控制端用以接收一第二偏压，其中该第一电位差产生单元的该第二端耦接于该第二晶体管的该第二端；或
该第九晶体管及该第二晶体管是相同类型的晶体管，该第九晶体管之该第一端耦接于该第二晶体管的该第二端、该第九晶体管之该第二端耦接于该第一电位差产生单元的该第二端，及该第九晶体管之该控制端用以接收该第二偏压，其中该第一电位差产生单元的该第一端耦接于该第一晶体管的该第二端。
7.如权利要求1至3中任一项所述之放大器，其中该第一电位差产生单元包括一电阻。
8.如权利要求1至3中任一项所述之放大器，其中该第一电位差产生单元包括：
一第十晶体管，具有一第一端耦接于该第一电位差产生单元的该第二端，一第二端耦接于该第一电位差产生单元的该第一端，及一控制端用以接收一第三偏压；及
一第一偏压电路，包含：
一第一电流源；
一第十一晶体管，具有一第一端，一第二端耦接于该第一电流源及用以输出该第三偏压，及一控制端耦接于该第十一晶体管之该第一端；及
一第十二晶体管，具有一第一端用以接收一地电压，一第二端耦接于该第十一晶体管之该第一端，及一控制端耦接于该第十二晶体管之该第一端；
其中该第十晶体管、该第十一晶体管及该第十二晶体管是N型晶体管。
9.如权利要求8所述之放大器，其中该第一电位差产生单元还包括：
一第十三晶体管，具有一第一端耦接于该第一电位差产生单元的该第一端，一第二端耦接于该第一电位差产生单元的该第二端，及一控制端用以接收一第四偏压；及
一第二偏压电路，包含：
一第十四晶体管，具有一第一端耦接于一电源电压，一第二端，及一控制端耦接于该第十四晶体管之该第一端；
一第十五晶体管，具有一第一端耦接于该第十四晶体管之该第二端，一第二端用以输出该第四偏压，及一控制端耦接于该第十五晶体管之该第一端；及
一第二电流源，耦接于该第十五晶体管的该第二端；
其中该第十晶体管是N型晶体管，该第十三晶体管是P型晶体管，且该第十四晶体管及该第十五晶体管是P型晶体管。
10.如权利要求1至3中任一项所述之放大器，还包含串联在该第一电位差产生单元之该第二端及该第三晶体管之该第二端之间的一电阻及一电容。
CN202210824555.2A 2022-07-13 2022-07-13 放大器 Pending CN117439554A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210824555.2A CN117439554A (zh) 2022-07-13 2022-07-13 放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210824555.2A CN117439554A (zh) 2022-07-13 2022-07-13 放大器

Publications (1)

Publication Number Publication Date
CN117439554A true CN117439554A (zh) 2024-01-23

Family

ID=89546711

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210824555.2A Pending CN117439554A (zh) 2022-07-13 2022-07-13 放大器

Country Status (1)

Country Link
CN (1) CN117439554A (zh)

Similar Documents

Publication Publication Date Title
CN100576725C (zh) 提供差分输出信号的差分接收机和方法
CN1767379B (zh) 运算放大器和产生驱动负载的运算放大器输出电压的方法
US20080094126A1 (en) Buffer circuit
US6727753B2 (en) Operational transconductance amplifier for an output buffer
CN107180617B (zh) 缓冲电路及具有该缓冲电路的源极驱动电路
US8476977B2 (en) LCD driving circuit using operational amplifier and LCD display apparatus using the same
CN101237233A (zh) 具有转换速率偏移的输出缓冲器和包括其的源极驱动器
US10033369B2 (en) Fully capacitive coupled input choppers
CN103326681A (zh) 用于输出缓冲器的放大器、信号处理设备和放大器电路
US20040075500A1 (en) Buffer circuit and driver IC
CN101371435A (zh) 放大器电路
WO2006126436A1 (ja) 信号変換回路
TW200529550A (en) Apparatus and method for increasing a slew rate of an operational amplifier
US8106706B2 (en) DC biasing circuit for a metal oxide semiconductor transistor
EP2667506A1 (en) Two-stage operational amplifier in class ab
WO2024012453A1 (zh) 驱动电路、显示驱动芯片、显示设备及电子设备
CN117439554A (zh) 放大器
CN112564649A (zh) 运算放大器电路
TWI825833B (zh) 放大器
KR100450171B1 (ko) 평판 디스플레이 구동용 저소비전력 고 슬루율 연산증폭기
CN111313871A (zh) 动态预放大电路和动态比较器
US6911871B1 (en) Circuit with voltage clamping for bias transistor to allow power supply over-voltage
US8570313B2 (en) Display panel driver
JP2007060069A (ja) 差動出力回路
US7786796B2 (en) Audio amplifier

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination